KR100957404B1 - 탄성 표면파 디바이스 및 그 제조 방법 - Google Patents

탄성 표면파 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR100957404B1
KR100957404B1 KR20080093150A KR20080093150A KR100957404B1 KR 100957404 B1 KR100957404 B1 KR 100957404B1 KR 20080093150 A KR20080093150 A KR 20080093150A KR 20080093150 A KR20080093150 A KR 20080093150A KR 100957404 B1 KR100957404 B1 KR 100957404B1
Authority
KR
South Korea
Prior art keywords
acoustic wave
surface acoustic
frame
forming
hole
Prior art date
Application number
KR20080093150A
Other languages
English (en)
Other versions
KR20090037804A (ko
Inventor
šœ이치 아이카와
타쿠미 코오리이케
죠우지 키무라
Original Assignee
후지쓰 메디아 데바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 메디아 데바이스 가부시키가이샤 filed Critical 후지쓰 메디아 데바이스 가부시키가이샤
Publication of KR20090037804A publication Critical patent/KR20090037804A/ko
Application granted granted Critical
Publication of KR100957404B1 publication Critical patent/KR100957404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 특정의 환경 처리를 필요로 하지 않고 전극의 부식 방지를 가능하게 하는 탄성 표면파 디바이스 및 그 제조 방법을 제공하는 것으로서, 압전 기판과, 상기 압전 기판 상에 형성된 탄성 표면파 형성용 전극과, 상기 압전 기판 상에 있어서 상기 탄성 표면파 형성용 전극을 둘러싸는 프레임 형상층과, 상기 프레임 형상층 상에 접합 형성되고 상기 탄성 표면파 형성용 전극의 사이에 중공부(hollow portion)를 형성하는 덮개를 가지고, 상기 프레임 형상층 및 상기 덮개는 감광성 수지를 포함하고, 상기 덮개는 관통공을 가지며 상기 관통공은 무할로겐(halogen-free)의 열경화성 수지로 막혀 있다.
탄성 표면파, 디바이스, 압전 기판, 프레임, 덮개, 관통공

Description

탄성 표면파 디바이스 및 그 제조 방법{SURFACE ACOUSTIC WAVE DEVICE AND MANUFACTURING METHOD THEREFOR}
본 발명은 이동 통신 기기 등에 사용되는 탄성 표면파 디바이스 및 그 제조 방법에 관한 것이다.
종래, 이동 통신 기기 등에 사용되는 듀플렉서(duplexer) 필터로서 탄성 표면파 디바이스가 널리 사용되고 있다.
도 1에 종래 기술로서 특허 문헌 1에 기재된 탄성 표면파 디바이스의 구성예를 나타낸다.
도 1은 개별적으로 잘려진 탄성 표면파 디바이스의 단면의 개략 구성을 나타내고 있다. 회로 기판(2) 상에 탄성 표면파 소자 칩(1)이 탄성 표면파 형성 전극을 상측으로 하여 배치되어 있다.
탄성 표면파 소자 칩(1)의 탄성 표면파 형성 전극은 탄성 표면파를 여진(勵振)하는 인터 디지털 트랜스듀서(IDT:Inter Digital Transducer)(10)와 그 양측에 배치되는 한 쌍의 반사 전극(11)을 가지고 있다. 전극은 본딩 와이어(bonding wire)(12)에 의해 메탈 포스트(metal post)를 통해 회로 기판(2)측의 전극(3)에 접 속된다.
또한, 도 1의 구성에 있어서 절연성의 테두리부(4)와 덮개부(5)에 의해 탄성 표면파 소자 칩(1)을 덮고, 탄성 표면파의 전반로(propagation path) 상에 중공부(hollow portion)(13)를 형성하고 있다.
여기서, 특허 문헌 1에 있어서 절연성의 테두리부(4)와 덮개부(5)에 의해 탄성 표면파 소자 칩(1)을 덮는 효과로서「기능부의 표면에 중공부(13)를 유지하면서 보호되고 있으므로, 칩(1)을 취급하는데 있어서 잘못하여 기능부(1a)를 파손할 우려도 없이 안정하게 제조할 수가 있다. 또, 기능부(1a)는 테두리부(4) 및 덮개부(5)에 각각 대응하는 제1 절연성 필름(2a) 및 제2 절연성 필름(2b)으로 간단하고 용이하게 봉지(封止)되어 있기 때문에, 종래의 표면 탄성파 장치와 같이 반드시 기밀 봉지할 필요가 없고 염가의 표면 탄성파 장치를 얻을 수 있다.」(특허 문헌 1, 0017 단락)고 기재되어 있다.
이에 대해, IDT 및 반사 전극의 형성 재료는 알루미늄 합금이기 때문에 장기적으로 습도가 높은 분위기 중에 노출되면 알루미늄이 부식하여 전극이 열화하는 것이 알려져 있다(예를 들면, 특허 문헌 2, 1페이지 17행∼19행).
즉, 도 2는 특허 문헌 2에 나타나는 구조의 탄성 표면파 디바이스의 구조를 나타내는 도이다. 탄성 표면파 소자 칩(1)의 접속용 전극과 메탈 볼(metal ball)(14)을 통해 회로 기판(2)측의 전극(3)에 접속된다. 따라서, 메탈 볼(14)에 의해 탄성 표면파 소자 칩(1)과 회로 기판(2)의 사이에 중공부(13)가 형성된다.
또한, 탄성 표면파 소자 칩(1)의 상면측 및 측면측에 수지 피복(6)이 형성되어 있다. 이 수지 피복(6)에 대해서 전극의 부식을 막기 위해서, 염소 이온(ion) 함유량이 적은 수지로 형성되지 않으면 안 되는 취지가 기재되어 있다.
특허 문헌 1 : 일본국 특허공개공보 2000－114918호
특허 문헌 2 : 국제특허공개공보 WO02/061943호
상기 특허 문헌 1에 있어서 절연성의 테두리부(4)와 덮개부(5)는 감광성 필름이 이용되는 것이 나타나고 있다(특허 문헌 1, 도 3 참조). 그리고, 감광성 필름은 그 특성으로부터 할로겐 화합물을 포함하고 있는 것은 명백하고, 탄성 표면파 디바이스의 제조 과정에 있어서, 예를 들면 리플로우(reflow) 등의 가열시에는 감광성 필름으로부터 할로겐 가스의 일부는 중공부(13)로 방출된다.
따라서, 상기 특허 문헌 2에 나타나고 있는 것과 마찬가지로 중공부 내의 탄성 표면파 형성 전극인 IDT 및 반사 전극에 부식 등의 악영향을 미칠 우려가 있다. 그러나, 특허 문헌 1에는 이러한 할로겐 가스에 의한 전극에의 영향도 없고, 따라서 이러한 전극에의 영향을 회피하는 것에 대해서는 개시도 시사도 없다.
한편, 특허 문헌 2에는 상기 대로 전극의 부식의 문제에 대해서 나타나고 있지만, 그 문제의 해결 방법으로서 소정의 환경 처리(가열, 가압 처리)를 실시하고, 염소 이온 함유량이 적은 수지 재료로서 이것을 피복 재료로 이용하는 것을 제시하고 있다.
이러한 점으로부터 본 발명의 목적은, 특허 문헌 2에 기재된 것 같은 염소 이온 함유량이 적은 수지 재료를 얻기 위한 특정의 환경 처리를 필요로 하지 않고, 전극의 부식 방지를 가능하게 하는 탄성 표면파 디바이스 및 그 제조 방법을 제공하는 것에 있다.
상기의 목적을 달성하는 본 발명의 제1의 측면은, 탄성 표면파 디바이스로서, 압전 기판과, 상기 압전 기판 상에 형성된 탄성 표면파 형성용 전극과, 상기 압전 기판 상에 있어서 상기 탄성 표면파 형성용 전극을 둘러싸는 프레임 형상층과, 상기 프레임 형상층 상에 접합 형성되고 상기 탄성 표면파 형성용 전극의 사이에 중공부를 형성하는 덮개를 가지고, 상기 프레임 형상층 및 상기 덮개는 감광성 수지를 포함하고, 상기 덮개는 관통공을 가지며 상기 관통공은 무할로겐(halogen free)의 열경화성 수지(thermo-setting resin)로 막혀 있고, 상기 감광성 수지는 할로겐 화합물을 포함하는 에폭시계 네거티브형 레지스트(epoxy negative resist)이고, 가열시에 할로겐 가스를 발생하는 것을 특징으로 한다.
이와 같이, 프레임 형상층 및 덮개는 감광성 수지를 포함하고, 덮개는 관통공을 가지고 관통공은 무할로겐의 열경화성 수지로 막혀 있다. 이에 의해, 탄성 표면파 디바이스의 제조 공정에 필수의 가열 공정에서 감광성 수지에 포함되는 할로겐 화합물이 관통공을 통해서 할로겐 가스로서 방출된다. 이 때문에, 무할로겐의 열경화성 수지로 막혀진 중공부에는 할로겐 가스가 잔류되어 있지 않고, 할로겐 가스에 의한 IDT 전극의 부식을 방지할 수가 있다.
본 발명에 따르는 탄성 표면파 디바이스의 제조 방법은, 압전 기판 상에 탄성 표면파 형성용 전극을 형성하는 공정과, 상기 압전 기판 상에 형성된 탄성 표면파 형성용 전극을 둘러싸는 프레임 형상층을 형성하는 공정과, 상기 프레임 형상층 상에 관통공을 가지는 덮개를 접합 형성하고 상기 탄성 표면파 형성용 전극의 사이에 중공부를 형성하는 공정과, 상기 덮개로 밀폐된 상태로 진공 중에서 가열하여 상기 프레임 형상층 및 덮개로부터 발생하는 할로겐 가스를 상기 관통공을 통해서 제거하는 공정과, 또한 상기 할로겐 가스를 제거한 후 상기 관통공을 무할로겐의 열경화성 수지로 막는 공정을 가지고, 상기 관통공을 통해서 할로겐 가스를 제거하는 공정은, 고습도·고온 환경하에서 소정의 시간 보유한 후 진공 중에서 가열하여 할로겐 가스를 제거하거나 H2O 플라즈마 중에서 할로겐 가스를 제거하는 것을 특징으로 한다.　
이와 같이 본 발명에 따르는 제조 방법에 의하면, 무할로겐의 열경화성 수지로 막혀진 중공부에는 할로겐 가스의 잔류가 없기 때문에, 할로겐 가스에 의한 IDT 전극의 부식을 방지한 신뢰성이 높은 탄성 표면파 디바이스를 얻을 수 있다.
이하에 도면에 따라 본 발명의 실시예를 설명한다.
［제1 실시예］
도 3은 본 발명에 따르는 탄성 표면파 디바이스(device)의 제1 실시예의 단면 모식도를 나타내는 도이다. 도 5는 그 제조 과정을 설명하는 공정도이다.
또한, 도시되는 탄성 표면파 디바이스는 웨이퍼(wafer) 상에 복수 동시에 형성되는 탄성 표면파 디바이스로부터 제조 완료시에 다이싱(dicing)에 의해 개별 조각화되는 상태를 상정하고, 한 개만의 탄성 표면파 디바이스를 나타내고 있다.
도 3에 있어서 LiTaO3 등으로 이루어지는 압전 기판(1)을 준비하고(처리 공정 P1), 그 위에 탄성 표면파 형성용 전극으로서 Al－Cu로 이루어지는 알루미늄 합금의 탄성 표면파를 여진(勵振)하는 구동 전극부로 되는 IDT(10) 및 반사 전극(11)을 형성하고, 또한 외부와의 접속을 행하는 배선 전극(15)을 형성한다. 또한 압전 기판(1), 구동 전극부, 및 배선 전극(15) 상에 규소 화합물(SiO2, SiN)로 이루어지는 보호막(18)을 형성한다(처리 공정 P2).
이때, 메탈 포스트(17)와의 접속을 확실히 하기 위해서, 배선 전극(15) 상에 Ti/Au로 이루어지는 배리어 메탈(barrier metal)(16)을 형성한다(처리 공정 P2).
이어서, 압전 기판(1) 상에 에폭시계 감광성 네거티브 레지스트(epoxy photosensitive negative resist)를 30μm의 두께로 스핀(spin) 도포한다. 그리고, 패터닝(patterning) 노광 및 현상함으로써, 구동 전극부의 영역A 및 메탈 포스트 형성부B(도 5 참조)의 레지스트를 제거한다(처리 공정 P3).
상기 처리에 의해 구동 전극부A 및 메탈 포스트 형성부B만 레지스트로 덮이지 않는 프레임 형상층(20)이 형성된다.
이어서, 30μm 두께의 덮개(21)로 되는 감광성 필름 네거티브 레지스트(21)를 텐팅법(tenting method)에 의해 프레임 형상층(20) 위에 붙인다. 처리 공정 P3때와 마찬가지로 패터닝 노광 및 현상함으로써, 메탈 포스트 형성부B 및 관통공(30A)의 레지스트를 제거한다(처리 공정 P4). 이에 의해 구동 전극부A는 관통공(30A)를 구비한 중공(中空) 구조로 된다.
그 후, 진공 중(약 1torr)에 있어서 200∼250℃로 가열한다. 이에 의해, 감광성 네거티브 레지스트인 프레임 형상층(20) 및 덮개(21)로부터 가열에 의해 할로겐 가스가 발생하지만, 발생한 할로겐 가스를 관통공(30A)을 통해서 제거할 수가 있다.
또한, 프레임 형상층(20) 및 덮개(21)로부터 발생하는 할로겐 가스를 효율적으로 제거하려면, 고습도하(85∼100%RH) 및 고온 환경하(100∼120℃)에 있어서 소 정의 시간을 보유한 후 진공 중에서의 가열을 하면 좋다. 혹은, H2O 플라즈마 중에서 압전 기판(1)을 가열(100∼250℃)하여도 좋다.
다음에, 액상의 무할로겐 열경화성 수지(30)에 의한 인쇄법을 이용하여 관통공(30A)을 막을 수가 있다. 이에 의해, 할로겐 가스를 포함하지 않는 구동 전극부A의 중공부(13)를 형성할 수가 있다(처리 공정 P5).
그 후, 메탈 포스트 형성부B에 니켈의 메탈 포스트(17)를 형성하고, 그 위에 SnAgCu 합금의 땜납 볼(solder ball)(14)을 형성한다(처리 공정 P6).
여기서, 도 4(a), 도 4(b)는 효과적으로 할로겐 가스를 배기할 수 있는 중공부(13)의 크기에 대한 관통공(30A)의 비율을 실시예로서 설명하는 도이다.
도 4(a)는 땜납 볼(14)측에서 본 평면도이고, 도 4(b)는 도 4(a)의 A－A선에 따르는 단면도이다. 도 4(a)에 있어서 중공부(13)의 평면의 면적의 크기를 투시적으로 파선으로 나타내고 있다. 두 개의 탄성 표면파 소자 영역이 형성되어 있는 것을 이해할 수 있다.
실시예로서 관통공(30A)의 중공부(13)의 평면적에 대한 면적비는 약 0.1이다.
［제2 실시예］
도 6은 본 발명에 따르는 탄성 표면파 디바이스의 제2 실시예의 단면 모식도를 나타내는 도이다.
도 7은 제2 실시예의 제조 과정을 설명하는 공정도이다. 도 7에 있어서 처리 공정 P1∼P4까지는 제1 실시예의 도 5에 나타내는 공정과 마찬가지이다.
이어서, 처리 공정 P4에 있어서 구동 전극부A 상에 중공 구조가 형성된 상태에서 진공 중(약 1 torr)에 있어서 200∼250℃로 가열한다. 이에 의해 가열에 의해 발생한 프레임 형상층(20) 및 덮개(21)의 감광성 레지스트에 포함되는 할로겐 가스를 관통공(30A)을 통해서 제거할 수가 있다.
보다 할로겐 가스를 효율적으로 제거하려면 고습도하(85∼100%RH) 및 고온 환경하(100∼120℃)에 있어서 소정의 시간을 보유한 후 진공 중에서의 가열을 하면 좋다. 혹은, H2O 플라즈마 중에서 기판을 가열(100∼250℃)하여도 좋다.
그 후, 무할로겐의 열경화성 필름 레지스트(31)를 텐팅법(tenting method)에 의해 덮개(21) 위에 붙인다(처리 공정 P7). 이에 의해 할로겐 가스를 포함하지 않는 구동 전극부A의 중공부(13)를 형성할 수가 있다.
메탈 포스트 형성부B에 대응하는 부분은 열경화성 필름 레지스트(31)를 레이저(laser)로 천공한다(처리 공정 P8). 혹은, 미리 메탈 포스트 형성부B에 대응하여 구멍을 미리 형성한 열경화성 필름 레지스트를 이용하여도 좋다.
그 후, 메탈 포스트 형성부B에 니켈의 메탈 포스트(17)를 형성하고 그 위에 SnAgCu 합금의 땜납 볼(14)을 형성한다(처리 공정 P9).
도 8, 도 9는 본 발명에 의한 효과를 설명하는 도이다. 특히, 상기 실시예 설명에 있어서 프레임 형상층(20) 및 덮개(21)로부터 발생하는 할로겐 가스를 효율적으로 제거하기 위한 진공 가열 처리(진공 베이크(vacuum bake))에 의한 효과를 설명하는 도(그 1, 그 2)이다.
도 8에 나타내는 예는 제1 실시예에 있어서 덮개(21)를 형성한 후에 진공 베이크를 1시간 실시(1torr, 200℃)하였다. 또한 관통공(30A)을 무할로겐 수지로 봉지한 후, 부식에 대한 효과를 확인하기 위해서 샘플을 끓는 순수한 물 중(100℃)에 침지하여 구동 전극(IDT)의 부식을 확인하였다.
진공 베이크를 하지 않은 것은 60분의 침지로 모든 IDT가 부식하였지만, 진공 베이크를 실시한 것은 1시간 침지하여도 7.5% 밖에 부식하고 있지 않은 것이 확인되었다.
또한, 도 9에 나타내는 예는 덮개 형성 후에 H2O 애싱(ashing)을 실시(250℃에서)하였다. 또한 관통공(30A)을 무할로겐 수지로 봉지한 후, 부식에 대한 효과를 확인하기 위해 샘플을 압력 조리 기구 시험(Pressure Cooker Test)(PCT)에 투입하였다. 121℃, 2atm, 95%RH의 환경하에 12시간 보유한 후 샘플의 특성을 확인하였다.
이 결과 도 9로부터 H2O 애싱 시간이 긴 만큼, PCT 후의 삽입 손실 변화가 적고 구동 전극의 부식이 적은 것을 알았다.
도 1은 특허 문헌 1에 기재된 탄성 표면파 디바이스의 구성예를 나타내는 도이다.
도 2는 특허 문헌 2에 나타나는 구조의 탄성 표면파 디바이스의 구성예를 나타내는 도이다.
도 3은 본 발명에 따르는 탄성 표면파 디바이스의 제1 실시예의 단면 모식도를 나타내는 도이다.
도 4(a)는 도 3의 실시예를 땜납 볼측에서 본 평면도이다.
도 4(b)는 도 4(a)의 A－A선을 따르는 단면도이다.
도 5는 본 발명에 따르는 탄성 표면파 디바이스의 제1 실시예의 제조 과정을 설명하는 공정도이다.
도 6은 본 발명에 따르는 탄성 표면파 디바이스의 제2 실시예의 단면 모식도를 나타내는 도이다.
도 7은 제2 실시예의 제조 과정을 설명하는 공정도이다.
도 8은 진공 베이크에 의한 할로겐 제거의 효과를 나타내는 시험 데이터를 나타내는 도이다.
도 9는 H2O 애싱에 의한 할로겐 제거의 효과를 나타내는 시험 데이터를 나타내는 도이다.
<부호의 설명>
1 : 압전 기판
2 : 회로 기판
10, 11 : 탄성 표면파 형성용 전극
13 : 중공부
14 : 메탈 볼(metal ball)
15 : 배선 전극
16 : 배리어 메탈(barrier metal)
17 : 메탈 포스트(metal post)
18 : 보호막
20 : 프레임 형상층
21 : 덮개
30A : 관통공
30 : 무할로겐 열경화성 수지
31 : 열경화성 필름 레지스트

Claims (11)

  1. 압전 기판과,
    상기 압전 기판 상에 형성된 탄성 표면파 형성용 전극과,
    상기 압전 기판 상에 있어서 상기 탄성 표면파 형성용 전극을 둘러싸는 프레임 형상층과,
    상기 프레임 형상층 상에 접합 형성되고 상기 탄성 표면파 형성용 전극의 사이에 중공부(hollow portion)를 형성하는 덮개를 가지고,
    상기 프레임 형상층 및 상기 덮개는 감광성 수지를 포함하고, 상기 덮개는 관통공을 가지며 상기 관통공은 무할로겐(halogen free)의 열경화성 수지로 막혀 있고, 상기 감광성 수지는 할로겐 화합물을 포함하는 에폭시계 네거티브형 레지스트(epoxy negative resist)이고, 가열시에 할로겐 가스를 발생하는 것을 특징으로 하는 탄성 표면파 디바이스.
  2. 압전 기판과,
    상기 압전 기판 상에 형성된 탄성 표면파 형성용 전극과,
    상기 압전 기판 상에 있어서 상기 탄성 표면파 형성용 전극을 둘러싸는 감광성 수지의 프레임 형상층과,
    상기 탄성 표면파 형성용 전극의 사이에 공간을 가지고 상기 프레임 형상층 상에 접합 형성되고 관통공을 가지는 감광성 수지의 덮개와,
    상기 덮개 상에 적어도 상기 관통공을 덮도록 형성된 무할로겐의 열경화성 필름층을 가지고,
    상기 감광성 수지는 할로겐 화합물을 포함하는 에폭시계 네거티브형 레지스트(epoxy negative resist)이고, 가열시에 할로겐 가스를 발생하는 것을 특징으로 하는 탄성 표면파 디바이스.
  3. 압전 기판 상에 탄성 표면파 형성용 전극을 형성하는 공정과,
    상기 압전 기판 상에 형성된 탄성 표면파 형성용 전극을 둘러싸는 프레임 형상층을 형성하는 공정과,
    상기 프레임 형상층 상에 관통공을 가지는 덮개를 접합 형성하고, 상기 탄성 표면파 형성용 전극의 사이에 중공부를 형성하는 공정과,
    상기 덮개를 접합한 상태로 진공 중에서 가열하고, 상기 프레임 형상층 및 덮개로부터 발생하는 할로겐 가스를 상기 관통공을 통해서 제거하는 공정과, 또한
    상기 할로겐 가스를 제거한 후 상기 관통공을 무할로겐의 열경화성 수지로 막는 공정을 가지고,
    상기 관통공을 통해서 할로겐 가스를 제거하는 공정은, 고습도·고온 환경하에서 소정의 시간 보유한 후 진공 중에서 가열하여 할로겐 가스를 제거하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  4. 압전 기판 상에 탄성 표면파 형성용 전극을 형성하는 공정과,
    상기 압전 기판 상에 형성된 탄성 표면파 형성용 전극을 둘러싸는 프레임 형상층을 형성하는 공정과,
    상기 프레임 형상층 상에 관통공을 가지는 덮개를 접합 형성하고, 상기 탄성 표면파 형성용 전극의 사이에 중공부를 형성하는 공정과,
    상기 덮개를 접합한 상태로 진공 중에서 가열하고, 상기 프레임 형상층 및 덮개로부터 발생하는 할로겐 가스를 상기 관통공을 통해서 제거하는 공정과, 또한
    상기 할로겐 가스를 제거한 후 상기 관통공을 무할로겐의 열경화성 수지로 막는 공정을 가지고,
    상기 관통공을 통해서 할로겐 가스를 제거하는 공정은, H2O 플라즈마 중에서 할로겐 가스를 제거하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 프레임 형상층을 형성하는 공정은, 감광성 네거티브형 레지스트를 스핀(spin) 도포하는 공정을 포함하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  6. 제3항 또는 제4항에 있어서,
    상기 덮개를 접합 형성하고 중공부를 형성하는 공정은, 필름 형상의 감광성 네거티브형 레지스트를 상기 프레임 형상층 상에 형성하는 공정을 포함하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  7. 제3항 또는 제4항에 있어서,
    상기 관통공을 막는 공정은, 페이스트(paste) 형상의 무할로겐 열경화성 수지를 관통공 중에 인쇄하는 공정을 포함하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  8. 제3항 또는 제4항에 있어서,
    상기 관통공을 막는 공정은, 필름 형상의 무할로겐 열경화성 수지를 상기 덮개 상에 형성하는 공정을 포함하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
KR20080093150A 2007-10-12 2008-09-23 탄성 표면파 디바이스 및 그 제조 방법 KR100957404B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00266214 2007-10-12
JP2007266214A JP4401409B2 (ja) 2007-10-12 2007-10-12 弾性表面波デバイス、及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090037804A KR20090037804A (ko) 2009-04-16
KR100957404B1 true KR100957404B1 (ko) 2010-05-11

Family

ID=40533515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080093150A KR100957404B1 (ko) 2007-10-12 2008-09-23 탄성 표면파 디바이스 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7854050B2 (ko)
JP (1) JP4401409B2 (ko)
KR (1) KR100957404B1 (ko)
CN (1) CN101409537A (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4468456B2 (ja) * 2008-01-07 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイス及びその製造方法
CN101965683B (zh) * 2008-03-19 2014-01-29 株式会社村田制作所 表面声波装置
JP4663821B2 (ja) 2008-11-28 2011-04-06 京セラ株式会社 弾性波装置及びその製造方法
DE112010000861B4 (de) * 2009-01-15 2016-12-15 Murata Manufacturing Co., Ltd. Piezoelektrisches Bauelement und Verfahren zur Herstellung eines piezoelektrischenBauelements
JP5317912B2 (ja) * 2009-09-29 2013-10-16 京セラ株式会社 弾性波装置及び弾性波装置の製造方法
JP5662052B2 (ja) * 2010-04-22 2015-01-28 京セラ株式会社 弾性波装置
WO2012132147A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 電子部品及びその製造方法
US9209380B2 (en) * 2013-03-08 2015-12-08 Triquint Semiconductor, Inc. Acoustic wave device
US10607642B2 (en) 2013-03-18 2020-03-31 Magnecomp Corporation Multi-layer PZT microactuator with active PZT constraining layers for a DSA suspension
US11205449B2 (en) 2013-03-18 2021-12-21 Magnecomp Corporation Multi-layer PZT microacuator with active PZT constraining layers for a DSA suspension
US9741376B1 (en) 2013-03-18 2017-08-22 Magnecomp Corporation Multi-layer PZT microactuator having a poled but inactive PZT constraining layer
US9330698B1 (en) 2013-03-18 2016-05-03 Magnecomp Corporation DSA suspension having multi-layer PZT microactuator with active PZT constraining layers
CN205725680U (zh) * 2013-12-26 2016-11-23 株式会社村田制作所 弹性波装置
CN105794108B (zh) * 2013-12-27 2019-01-11 株式会社村田制作所 弹性波装置
US10128431B1 (en) * 2015-06-20 2018-11-13 Magnecomp Corporation Method of manufacturing a multi-layer PZT microactuator using wafer-level processing
JP6402704B2 (ja) * 2015-11-19 2018-10-10 株式会社村田製作所 弾性波装置、デュプレクサ及びマルチプレクサ
WO2017212774A1 (ja) 2016-06-07 2017-12-14 株式会社村田製作所 弾性波装置及びその製造方法
JP6653646B2 (ja) * 2016-12-02 2020-02-26 太陽誘電株式会社 電子部品およびその製造方法
US10263587B2 (en) 2016-12-23 2019-04-16 Avago Technologies International Sales Pte. Limited Packaged resonator with polymeric air cavity package
US10511285B1 (en) 2017-02-28 2019-12-17 Avago Technologies International Sales Pte. Limited Anchored polymeric package for acoustic resonator structures
US10804875B2 (en) 2017-09-29 2020-10-13 Avago Technologies International Sales Pte. Limited Polymer lid wafer-level package with an electrically and thermally conductive pillar
WO2019124126A1 (ja) * 2017-12-22 2019-06-27 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置並びに弾性波装置の製造方法
CN109004084A (zh) * 2018-08-01 2018-12-14 苏州伟锋智芯微电子有限公司 一种声表面波器件及声表面波器件的制造方法
CN113079441B (zh) * 2020-01-06 2022-09-02 北京小米移动软件有限公司 扬声器及终端设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150440A (ja) 1997-11-14 1999-06-02 Nec Corp フリップチップ実装型表面弾性波素子の樹脂封止構造
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
JP2005123820A (ja) * 2003-10-15 2005-05-12 Alps Electric Co Ltd 表面弾性波装置、及びその製造方法
KR20070023352A (ko) * 2005-08-24 2007-02-28 삼성전기주식회사 Ｆｂａｒ 소자의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291864A (ja) * 1992-04-10 1993-11-05 Matsushita Electric Ind Co Ltd 弾性表面波素子実装回路とその製造方法
DE10000746A1 (de) * 2000-01-11 2001-07-12 Epcos Ag Bauelement mit Ableitung für Pyrospannungen und Herstellverfahren
EP1289133B1 (en) 2001-01-30 2008-05-21 Matsushita Electric Industrial Co., Ltd. Saw device and method for manufacture thereof
JP2004104117A (ja) * 2002-08-23 2004-04-02 Daishinku Corp 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス
US8008837B2 (en) 2006-12-28 2011-08-30 Kyocera Corporation Surface acoustic wave device and method of manufacturing the same
WO2009001650A1 (ja) 2007-06-28 2008-12-31 Kyocera Corporation 弾性表面波装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150440A (ja) 1997-11-14 1999-06-02 Nec Corp フリップチップ実装型表面弾性波素子の樹脂封止構造
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
JP2005123820A (ja) * 2003-10-15 2005-05-12 Alps Electric Co Ltd 表面弾性波装置、及びその製造方法
KR20070023352A (ko) * 2005-08-24 2007-02-28 삼성전기주식회사 Ｆｂａｒ 소자의 제조 방법

Also Published As

Publication number Publication date
CN101409537A (zh) 2009-04-15
US7854050B2 (en) 2010-12-21
KR20090037804A (ko) 2009-04-16
JP4401409B2 (ja) 2010-01-20
US20090096321A1 (en) 2009-04-16
JP2009094975A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
KR100957404B1 (ko) 탄성 표면파 디바이스 및 그 제조 방법
JP4210958B2 (ja) 圧電デバイス
US7484279B2 (en) Method of forming a conductive through hole for a piezoelectric substrate
US8299678B2 (en) Surface acoustic wave device and method for production of same
EP1635457A2 (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
JP2007318058A (ja) 電子部品及びその製造方法
JP2009159124A (ja) 弾性波デバイスおよびその製造方法
WO2007052598A1 (ja) 電子部品パッケージ
JP4886485B2 (ja) 弾性波デバイスおよびその製造方法
JP4984809B2 (ja) 電子部品パッケージ
JP2002016466A (ja) 弾性表面波装置及びその製造方法
JP5170282B2 (ja) 電子部品の製造方法
JP2007266865A (ja) 弾性表面波装置
JP4544965B2 (ja) 弾性表面波装置およびその製造方法ならびにその弾性表面波装置を備えた通信装置
JP2004180177A (ja) 弾性表面波装置
JP5176979B2 (ja) 弾性表面波装置およびその製造方法
KR100808760B1 (ko) 도통구멍 형성 방법, 및 압전 디바이스의 제조 방법, 및압전 디바이스
JPH10178330A (ja) 弾性表面波素子
JP2001094388A (ja) Ｓａｗデバイス及びその製造方法
JP5596970B2 (ja) 弾性波装置及びその製造方法
JP2008124348A (ja) 電子デバイスおよびその製造方法
JP2002151991A (ja) 弾性表面波素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee