KR100942489B1

KR100942489B1 - 지연선

Info

Publication number: KR100942489B1
Application number: KR1020077022923A
Authority: KR
Inventors: 히로유키 모리카쿠; 이츠아키 가츠마타; 마사히코 요코야마
Original assignee: 소신 덴키 가부시키가이샤
Priority date: 2005-03-10
Filing date: 2006-02-16
Publication date: 2010-02-12
Also published as: CN101138129A; WO2006095551A1; KR20070110427A; US20090009264A1; JP2006254114A

Abstract

지연선(1OA)은, 제1 지연 회로(12)와 제2 지연 회로(14)를 갖는다. 제1 지연 회로(12)는 제1 입력 단자(16)와 출력 단자(18)를 갖는 대역 통과 지연선과 다른 지연선으로 구성된다. 제2 지연 회로(14)는, 제2 입력 단자(20), 제1 출력 단자(22a), 제2 출력 단자(22b) 및 아이솔레이션 단자(24)를 구비한 하이브리드 커플러(26)와, 제1 출력 단자(22a)에 접속된 제1 리액턴스 유닛(28A)과, 제2 출력 단자(22b)에 접속된 제2 리액턴스 유닛(28B)을 갖는다. 또한, 제1 지연 회로(12)의 출력 단자(18)는 제2 지연 회로(14)의 하이브리드 커플러(26)의 제2 입력 단자(20)와 전기적으로 접속되어 있다.

Description

지연선{DELAY LINE}

본 발명은, 통과 대역의 광대역화, 절대 지연 시간 편차의 저감화, 및 절대 지연 시간의 증대화를 실현시킬 수 있는 지연선에 관한 것이다.

최근, 이동 통신 시스템 등의 기지국 무선 장치에 사용되는, 기지국의 왜곡을 감소시키기 위한 왜곡 보상형 증폭기는, 예컨대 왜곡 검출과 왜곡 억압을 목적으로 가변 지연선을 채용한다.

도 20에 도시된 바와 같이, 예컨대, 가변 지연선(300)은 입력 단자(302)와 출력 단자(304) 사이에 서로 직렬 접속된 커패시터(306, 308) 및 가변 용량 커패시터(310)와, 가변 용량 커패시터(310)의 단자들과 그라운드 사이에 각각 접속된 제1 및 제2 공진기(312, 314)를 포함한다(예컨대, 특허 문헌 1 참조).

가변 지연선(300)은 가변 용량 커패시터(310)의 커패시턴스(Ca)를 가변시킴으로써만 용이하게 절대 지연 시간을 미세 조정할 수 있게 한다. 가변 지연선(300)은, 예컨대 왜곡 보상형 증폭기의 피드-포워드(feed-forward) 회로들의 생산성을 향상시킬 수 있게 한다.

도 21에 도시된 바와 같이, 다른 종래의 가변 지연선(400)은 하이브리드 커플러(402)와, 이 하이브리드 커플러(402)의 제1 출력 단자(404a) 및 제2 출력 단 자(404b)에 각각 접속된 제1 리액턴스 유닛(406a) 및 제2 리액턴스 유닛(406b)를 포함한다(예컨대, 특허 문헌 2 참조).

하이브리드 커플러(402)는 제1 출력 단자(404a) 및 제2 출력 단자(404b) 외에, 입력 신호가 공급되는 입력 단자(406)와, 제1 출력 단자(404a) 및 제2 출력 단자(404b)로부터 출력된 제1 출력 신호 및 제2 출력 신호에 기초하는 반사 신호를, 가변 지연선(400)으로부터의 출력 신호(제3 출력 신호)로서 출력하기 위한 아이솔레이션 단자(408)를 또한 포함한다.

제1 리액턴스 유닛(406a) 및 제2 리액턴스 유닛(406b)은, 제1 및 제2 커패시터(408a, 408b) 각각과, 제1 및 제2 버랙터 다이오드(410a, 410b) 각각과, 제1 및 제2 유전체 공진기(412a, 412b) 각각을 갖는 각 직렬 회로들을 포함한다. 제1 및 제2 커패시터(408a, 408b)의 각 일단들은 제1 출력 단자(404a) 및 제2 출력 단자(404b)에 접속되고, 그 각 타단들은 제1 및 제2 버랙터 다이오드(410a, 410b)의 각 캐소드 단자들에 접속되어 있다. 제1 및 제2 버랙터 다이오드(410a, 410b)는 제1 및 제2 유전체 공진기(412a, 412b)에 각각 접속된 각 애노드 단자들을 갖는다. 제1 및 제2 전압 제어 단자(414a, 414b)는, 여기에 제어 전압을 공급하기 위하여 캐소드 단자에 각각 접속된다.

제1 및 제2 전압 제어 단자(414a, 414b)가 제1 및 제2 버랙터 다이오드(410a, 410b)에 각 제어 전압을 가했을 때, 제어 전압의 값에 따라 제1 및 제2 버랙터 다이오드(410a, 410b)의 결합 용량(Cb)이 변화된다. 구체적으로는, 제어 전압의 값이 증가되면, 제1 및 제2 버랙터 다이오드(410a, 410b)의 결합 용량(Cb) 이 감소된다.

결합 용량(Cb)이 변화되면, 제1 리액턴스 유닛(406a)과 제2 리액턴스 유닛(406b)의 어드미턴스(admittance)가 변화됨으로써, 가변 지연선(400)의 절대 지연 시간이 증가한다. 제1 및 제2 버랙터 다이오드(410a, 410b)의 결합 용량(Cb)이 보다 넓은 범위에서 가변할 수 있으면, 가변 지연선(400)은 보다 넓은 가변 지연 시간을 갖는다.

예컨대, 아이솔레이션 단자(408)에 관하여 출력되는 제3 출력 신호의 절대 지연 시간이 약 1 ns의 최소값을 갖도록, 제1 리액턴스 유닛(406a) 및 제2 리액턴스 유닛(406b)의 회로 소자의 값이 조정되면, 100 MHz 보다 높은 주파수 대역에 대한 절대 지연 시간의 편차가 O.1 ns 이하로 감소될 수 있고, 가변 지연 시간은 1ns로 증가될 수 있다.

가변 지연선(400)의 절대 지연 시간이 약 2 ns까지 변하여도, 전송 특성과 그 부정합 감쇠량은 거의 변화되지 않는다. 그러므로, 가변 지연선(400)의 통과 대역은 60 MHz 이상의 넓은 대역폭을 가질 수 있다.

특허 문헌 1 : 일본 특허 공개 공보 제2001-119206

특허 문헌 2 : 일본 특허 공개 공보 제2004-153815

특허 문헌 1에 설명된 가변 지연선(300)의 결합 용량(Ca)이 변화되면, 입력 단자(302) 측의 커패시터(306) 및 제1 공진기(312)와, 출력 단자(304) 측의 커패시터(308) 및 제2 공진기(314)와의 밸런스가 무너져, 가변 지연선(300)의 입력 임피던스의 값과 출력 임피던스의 값이 변동한다. 그러므로, 가변 지연선(300)에서 임피던스 매칭을 달성하기가 어려워진다. 또한, 절대 지연 시간이 증가하면, 그 편차(절대 지연 시간의 편차)도 증가한다고 하는 또다른 문제가 있다.

한편, 특허 문헌 2에 설명된 가변 지연선(400)은, 통과 대역의 광대역화 및 절대 지연 시간의 편차의 감소 외에, 입출력 임피던스의 변동을 억제할 수 있다. 그러나, 가변 지연선(400)은 절대 지연 시간이 약 1ns이어서, 그 응용 범위가 제한된다고 하는 문제점을 갖는다.

본 발명은 상기 문제점들을 고려하여 이루어진 것이다. 본 발명의 목적은 간단한 구성으로, 통과 대역의 광대역화, 절대 지연 시간 편차의 저감화, 및 절대 지연 시간의 증대화를 실현시킬 수 있는 지연선을 제공하는 것이다.

본 발명에 따른 지연선은, 제1 입력 단자와 출력 단자를 갖는 제1 지연 회로, 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자 및 아이솔레이션 단자를 포함하는 하이브리드 커플러와, 상기 제1 출력 단자에 접속된 제1 리액턴스 유닛과, 제2 출력 단자에 접속된 제2 리액턴스 유닛을 포함하는 제2 지연 회로를 포함하고, 상기 제1 지연 회로의 상기 출력 단자와 상기 제2 지연 회로에서의 상기 하이브리드 커플러의 상기 제2 입력 단자가 전기적으로 서로 접속되어 있다.

제2 지연 회로는, 지연선의 입력 임피던스와 출력 임피던스의 변동을 억제할 수 있고, 통과 대역의 광대역화와 절대 지연 시간의 편차의 저감을 실현할 수 있다. 제1 지연 회로는 절대 지연 시간의 증대화를 실현시킬 수 있다.

상기 구성에 있어서, 상기 제1 지연 회로와 상기 제2 지연 회로가 서로 일체화될 수도 있다. 이 경우, 지연선의 소형화에 유리하다.

상기 구성에 있어서, 상기 제2 지연 회로의 상기 제1 리액턴스 유닛 및 제2 리액턴스 유닛은 일정한 리액턴스를 갖는 각 리액턴스 소자들을 포함할 수도 있다. 또는, 제2 지연 회로의 제1 리액턴스 유닛과 제2 리액턴스 유닛은, 제어 전압이 인가되는 제어 단자를 각각 포함하고, 또한, 상기 제어 단자에 인가된 상기 제어 전압에 따라서 가변하는 리액턴스를 갖는 가변 리액턴스 소자를 각각 포함할 수도 있다.

상기 제1 지연 회로는 밴드패스 필터를 포함할 수도 있다. 이 밴드패스 필터는 상기 제1 입력 단자와 상기 출력 단자와의 사이에 복수의 공진기를 포함할 수도 있다. 또는, 이 밴드패스 필터는 상기 제1 입력 단자와 상기 출력 단자와의 사이에 복수의 LC 공진 회로를 포함할 수도 있다.

상기 제1 입력 단자와 상기 제1 입력 단자에 인접하는 상기 공진기 중 하나, 상기 출력 단자와 상기 출력 단자에 인접하는 상기 공진기 중 하나, 및 복수의 공진기는 서로 용량 결합 혹은 유도 결합될 수도 있다.

또는, 상기 제1 입력 단자와 상기 제1 입력 단자에 인접하는 상기 공진기 중 하나가 서로 용량 결합 혹은 유도 결합될 수도 있고, 상기 출력 단자와 상기 출력 단자에 인접하는 상기 공진기 중 하나가 서로 용량 결합 혹은 유도 결합될 수도 있고, 복수의 공진기가 서로 용량 결합 혹은 유도 결합될 수도 있어, 용량 결합과 유도 결합의 대칭적 어레이를 제공한다. 따라서, 구성된 지연선은 간단한 구성을 갖고, 통과 대역 내에서의 절대 지연 시간의 평탄성을 제공할 수 있고, 크기가 감소된다. "통과 대역 내에서의 절대 지연 시간의 평탄성"이라는 구절은, 통과 대역의 중심 주파수에 있어서의 절대 지연 시간으로부터의 편차가 0.5ns 이내인 영역(평탄성의 영역)이, 상기 중심 주파수로부터 보다 낮은 주파수 범위 또는 보다 높은 주파수 범위를 차지하는 정도를 나타낸다. 본 발명에 따르면, 평탄성의 영역은 통과 대역 내의 넓은 범위(통과 대역의 거의 50% ~ 80%)를 차지한다.

상기 제1 지연 회로는 로우패스 필터, 스트립라인(stripline) 길이에 의한 지연을 갖는 회로 및 SAW 지연선 중 적어도 하나를 포함할 수도 있다.

상술된 바와 같이, 본 발명에 따른 지연선은 간단한 구성으로, 통과 대역의 광대역화, 절대 지연 시간 편차의 저감화, 및 절대 지연 시간의 증대화를 실현시킬 수 있다.

도 1은 본 발명의 실시예에 따른 지연선을 도시하는 회로도이다.

도 2는 제1 실시예에 따른 지연선을 도시하는 회로도이다.

도 3은 제2 실시예에 따른 지연선을 도시하는 회로도이다.

도 4는 제1 발명예(inventive example)에 따른 지연선을 도시하는 회로도이다.

도 5는 제1 발명예에 따른 지연선의 지연 특성을 도시한 도면이다.

도 6은 제1 발명예에 따른 지연선의 감쇠 특성을 도시한 도면이다.

도 7은 제1 발명예에 따른 지연선의 주파수에 대한 부정합 감쇠량 변화를 도시하는 도면이다.

도 8은 비교예에 따른 지연선의 회로도이다.

도 9는 비교예에 따른 지연선의 지연 특성, 감쇠 특성 및 주파수에 대한 부정합 감쇠량 변화를 도시하는 도면이다.

도 10은 제2 발명예에 따른 지연선을 도시하는 회로도이다.

도 11은 제2 발명예에 따른 지연선의 지연 특성을 도시한 도면이다.

도 12는 제2 발명예에 따른 지연선의 감쇠 특성을 도시한 도면이다.

도 13은 제2 발명예에 따른 지연선의 주파수에 대한 부정합 감쇠량의 변화를 도시하는 도면이다.

도 14는 제3 발명예에 따른 지연선을 도시하는 회로도이다.

도 15는 제3 발명예에 따른 지연선의 지연 특성을 도시한 도면이다.

도 16은 제3 발명예에 따른 지연선의 감쇠 특성을 도시한 도면이다.

도 17은 제3 발명예에 따른 지연선의 주파수에 대한 부정합 감쇠량의 변화를 도시하는 도면이다.

도 18은 다른 제1 지연 회로를 도시하는 회로도이다.

도 19는 또다른 제1 지연 회로를 도시하는 회로도이다.

도 20은 종래의 지연선을 도시하는 회로도이다.

도 21은 다른 종래의 지연선을 도시하는 회로도이다.

본 발명에 따른 지연선의 실시예를 도 1 내지 도 19를 참조하여 이하에 설명한다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 지연선(10)은 제1 지연 회로(12)와 제2 지연 회로(14)를 포함한다. 제1 지연 회로(12)는, 제1 입력 단자(16)와 출력 단자(18)를 갖는 대역 통과 지연선(밴드패스 필터: BPF) 또는 다른 지연선을 포함한다.

제2 지연 회로(14)는, 제2 입력 단자(20), 제1 출력 단자(22a), 제2 출력 단자(22b), 및 아이솔레이션 단자(24)를 포함하는 하이브리드 커플러(26)를 포함한다. 제1 리액턴스 유닛(28A)은 제1 출력 단자(22a)에 접속되며, 제2 리액턴스 유닛(28B)은 제2 출력 단자(22b)에 접속된다. 제1 지연 회로(12)의 출력 단자(18)와 제2 지연 회로(14)의 하이브리드 커플러(26)의 제2 입력 단자(20)는 서로 전기적으로 접속되어 있다.

하이브리드 커플러(26)의 아이솔레이션 단자(24)는, 제1 출력 단자(22a)로부터 출력된 제1 출력 신호와, 제2 출력 단자(22b)로부터 출력된 제2 출력 신호에 기초하여 반사 신호를, 본 실시예에 따른 지연선(10)의 출력 신호(제3 출력 신호)로서 출력 단자(30)를 통하여 출력한다. 제1 출력 단자(22a)는, 제2 입력 단자(20)에 공급되는 입력 단자에 대하여 동상인 제1 출력 신호를 출력하기 위한 0°의 출력 단자이다. 제2 출력 단자(22b)는, 상기 입력 신호에 대하여 90°의 위상차를 갖는 제2 출력 신호를 출력하기 위한 90°의 출력 단자이다.

제1 리액턴스 유닛(28A) 및 제2 리액턴스 유닛(28B)은 서로 실질적으로 동일하고, 일정한 리액턴스(X)를 생성한다. 제1 리액턴스 유닛(28A) 및 제2 리액턴스 유닛(28B)은 제1 및 제2 출력 단자(22a, 22b)에 대응하도록 접속된 각 단부를 갖 고, 그 각 타단은 GND(그라운드)에 접속된다.

본 실시예에 따른 지연선(10)의 2개의 실시예들은 도 2 및 도 3을 참조하여 이하에 설명한다.

제1 실시예에 따른 지연선(10A)을 도 2를 참조하여 이하에 설명한다.

제1 실시예에 따른 지연선(10A)에서, 제1 리액턴스 유닛(28A)은, 리액턴스 소자로서 동작하는 제1 용량 소자(32a)와 제1 공진기(34a)로 구성된 직렬 회로를 포함한다. 제2 리액턴스 유닛(28B)은, 리액턴스 소자로서 동작하는 제2 용량 소자(32b)와 제2 공진기(34b)의 직렬 회로를 포함한다. 바람직하게는, 제1 공진기(34a) 및 제2 공진기(34b)는 각 LC 공진기, 분포 상수 회로를 포함하는 공진기, 또는 유전체 공진기(λ/4 공진기 또는 λ/2 공진기)이어야 한다.

제2 지연 회로(14)의 동작을 이하에 설명한다. 하이브리드 커플러(26)에 제2 입력 단자(20)를 통하여 입력 신호가 공급되면, 제1 및 제2 출력 단자(22a, 22b)가 각각 제1 및 제2 출력 신호를 출력한다. 제1 및 제2 출력 신호는 서로 90°의 위상차를 갖는다.

제1 출력 단자(22a)가 제1 리액턴스 유닛(28A)을 통하여 접지되고, 제2 출력 단자(22b)가 제2 리액턴스 유닛(28B)을 통해 접지되므로, 제1 및 제2 출력 단자는 각각 제1 및 제2 반사 신호를 발생한다. 제1 및 제2 반사 신호의 조합인 반사 신호는 아이솔레이션 단자(24)에 출력된다. 반사 신호가 지연선(10A)의 출력 신호, 즉 제3 출력 신호로서 출력 단자(30)를 통하여 출력된다. 이 반사 신호는 상기 입력 신호에 대하여 180°의 위상차를 갖는다.

아이솔레이션 단자(24)와 제2 입력 단자(20) 간의 부분은 아이솔레이터로서 기능한다. 그러므로, 상기 반사 신호의 반사파는, 아이솔레이션 단자(24)로부터 제2 입력 단자(20)로 전파하지만, 도중에서 감쇠하여, 제2 입력 단자(20)에 출력되지 않는다. 따라서, 반사파는 지연선(10A)의 입력 임피던스 및 출력 임피던스에 영향을 미치지 않는다. 따라서, 하이브리드 커플러(26)와 제1 리액턴스 유닛(28A)과 제2 리액턴스 유닛(28B)은 지연선(10A)의 입력 및 출력 임피던스의 변동을 억제할 수 있어, 임피던스 매칭을 용이하게 달성한다.

제1 공진기(34a) 및 제2 공진기(34b)는 각각 공진 주파수를 갖는다. 이 공진 주파수는 지연선(10A)의 통과 대역에서의 중심 주파수를 결정한다. 즉, 상기 공진 주파수가 원하는 값에 설정되면, 지연선(10A)은 원하는 통과 대역을 가질 수 있다.

제1 실시예에 따르면, 제2 지연 회로(14)의 전단에, BPF 또는 다른 지연선을 포함하는 제1 지연 회로(12)가 접속되어 있으므로, 제1 지연 회로(12)의 절대 지연 시간이 증가될 수 있다.

따라서, 이 제1 실시예에 따른 지연선(10A)은, 간단한 구성으로, 통과 대역의 광대역화, 절대 지연 시간 편차의 저감화, 및 절대 지연 시간의 증대화를 실현시킬 수 있다.

제2 실시예에 따른 지연선(1OB)을 도 3을 참조하여 설명한다. 도 2에 도시된 지연선(10A)의 부분과 대응하는 지연선(10B)의 부분은 동일한 부호를 붙여, 그 특징은 이하에 설명하지 않는다.

도 3에 도시한 바와 같이, 제2 실시예에 따른 지연선(10B)은 제1 실시예에 따른 지연선(10A)과 본질적으로 동일한 구성을 갖지만, 제2 지연 회로(14)의 제1 리액턴스 유닛(28A)이, 리액턴스 소자로서의 제1 가변 용량 소자(40a)와 제1 공진기(34a)로 구성된 직렬 회로를 포함한다는 점에서 상이하다. 또한, 제2 리액턴스 유닛(28B)은 리액턴스 소자로서의 제2 가변 용량 소자(40b)와 제2 공진기(34b)로 구성된 직렬 회로를 포함한다.

제1 가변 용량 소자(40a) 및 제2 가변 용량 소자(40b) 각각은, 그 결합 용량(C)을 변화시킴으로써 리액턴스(X)를 변화시킬 수 있는 회로 소자를 포함할 수도 있으며, 제1 및 제2 가변 용량 소자(40a, 40b) 각각은 버랙터 다이오드, 트리머 커패시터 등으로 구성된다.

제2 실시예에 따른 지연선(10B)은, 제1 실시예에 따른 지연선(10B)과의 동일한 이점 외에, 제1 리액턴스 유닛(28A)의 제1 가변 용량 소자(40a) 및 제2 리액턴스 유닛(28B)의 제2 가변 용량 소자(40b)의 결합 용량(C)이 변화할 때, 제1 리액턴스 유닛(28A) 및 제2 리액턴스 유닛(28B)의 리액턴스(X)를 동일량만큼 변화시킬 수 있어, 제3 출력 신호의 절대 지연 시간을 변화시킬 수 있다는 이점을 제공한다.

제1 및 제2 실시예에 따른 지연선(10A, 10B)에서는, 제1 지연 회로(12)와 제2 지연 회로(14)가 서로 일체화될 수도 있다. 제1 지연 회로(12)와 제2 지연 회로(14)는, 하나의 배선 기판에 함께 실장함으로써, 또는 단일 기판(유전체 기판 등)에 형성함으로써 서로 일체화될 수도 있다. 제1 지연 회로(12) 및 제2 지연 회로(14)가 서로 일체화되면, 지연선(10A, 10B)이 더욱 소형화될 수 있다.

발명예 1

제1 실시예에 따른 지연선(10A)의 발명예(제1 실시예에 따른 지연선(100A))를 도 4 내지 도 7를 참조하면서 설명한다.

제1 발명예에 따른 지연선(100A)에서, 제2 지연 회로(14)는, 도 2에 도시된 특징과 유사하게, 하이브리드 커플러(26)와, 제1 리액턴스 유닛(28A)과, 제2 리액턴스 유닛(28B)을 포함한다. 제1 리액턴스 유닛(28A)은, 제1 용량 소자(32a)와 제1 공진기(34a)로 구성된 직렬 회로를 포함한다. 제2 리액턴스 유닛(28B)은 제2 용량 소자(32b)와 제2 공진기(34b)로 구성된 직렬 회로를 포함한다.

제1 지연 회로(12)는 제1 입력 단자(16)와 출력 단자(18)와의 사이에 배치된 복수의 λ/4 공진기(제1 내지 제4 공진기(42a ~ 42d))를 포함하는 밴드패스 필터(44)를 포함한다. 이 밴드패스 필터(44)에서, 제1 입력 단자(16)와 제1 공진기(42a), 제4 공진기(42d)와 출력 단자(18), 및 공진기(42a ~ 42d)는 각각 커패시터(C11, C12, C13, C14, C15)에 의하여 서로 접속되어 있다.

제1 발명예에 따른 지연선(100A)은 도 5에 도시된 지연 특성 및 도 6에 도시된 감쇠 특성을 갖는다. 지연선(100A)의 부정합 감쇠량은 도 7에 도시된 바와 같이 주파수에 대하여 변한다. 도 5 내지 도 7에서, 주파수 f1 내지 f2의 주파수 범위 내에서 특성이 도시된다.

제1 발명예에 따른 지연선(100A)의 동작 및 이점을, 비교예에 따른 지연선(200)(도 8 참조)과 비교하여 설명한다.

도 8에 도시된 바와 같이, 비교예에 따른 지연선(200)은, 제1 발명예에 따른 제1 지연 회로와 본질적으로 동일한 구성을 갖고, 입력 단자(202)와 제1 공진기(204a), 제4 공진기(204d)와 출력 단자(206), 공진기(204a ∼ 204d)가 각 커패시터(C21, C22, C23, C24, C25)에 의하여 서로 접속되어 있다.

비교예에 따른 지연선(200)은 지연 특성 및 감쇠 특성을 또한 가지며, 또한 지연선(200)의 부정합 감쇠량은 도 9에 도시된 바와 같이 주파수에 대하여 변한다. 도 9에서, 곡선 A는 지연 특성을 나타내고, 곡선 B는 감쇠 특성을 나타내고, 곡선 C은 주파수에 대하여 변하는 부정합 감쇠량을 나타낸다. 도 9에서, 주파수 f1 내지 f2의 주파수 범위 내의 특성을 나타낸다.

비교예에 따른 지연선(200)은 중심 주파수(f0)와, f3 내지 f4의 주파수 범위 내의 통과 대역을 갖는다. 이러한 주파수는 f1 < f3 < f0 및 f0 < f4 < f2의 관계로 된다.

비교예에 따른 절대 지연 시간의 평탄성으로부터, 통과 대역의 중심 주파수 f0에 있어서의 절대 지연 시간으로부터의 편차가 0.5ns 이내인 영역(평탄성의 영역)은, 통과 대역의 약 30%를 차지한다는 것을 알 수 있다.

제1 발명예에 따른 지연선(100A)은, 도 6으로부터, 주파수 f1 ~ f2의 주파수 범위 내에 중심 주파수(f0)의 값으로부터 신호가 3 dB 떨어지지 않기 때문에, 주파수 f1 ~ f2의 범위보다도 넓은 범위인 통과 대역을 갖는다는 것을 알 수 있다. 구체적으로는, 제1 발명예에 따른 지연선(100A)의 통과 대역은, 주파수 f5 ~ f6(도시하지 않음)의 범위인 주파수 범위로 나타내며, 이 주파수는 f5 < f1 < f0 및 f0 < f2 < f6의 관계에 있다.

또한, 이 제1 발명예에 따른 지연선(100A)의 부정합 감쇠량은, 도 7로부터, 주파수 f1 ~ f2의 주파수 범위에서는 20 dB 이상이고, 반사 에너지는 비교예보다 낮다는 것을 알 수 있다.

제1 발명예에 따른 지연선(100A)의 절대 지연 시간의 평탄성으로부터, 통과 대역의 중심 주파수(f0)에 있어서의 절대 지연 시간으로부터의 편차가 0.5 ns 내인 영역(평탄성의 영역)은, 통과 대역의 약 65%를 차지하며, 비교예에 따라 획득된 30% 값보다 훨씬 크다는 것을 알 수 있다.

발명예 2

제2 실시예에 따른 지연선(10B)의 발명예(제2 발명예에 따른 지연선(100B))는 도 10 내지 도 13을 참조하여 설명한다.

제2 발명예에 따른 지연선(100B)은 제1 발명예에 따른 지연선(100A)과 본질적으로 동일한 구성을 갖는다. 그러나, 도 10에 도시한 바와 같이, 제2 지연 회로(14)의 제1 리액턴스 유닛(28A) 및 제2 리액턴스 유닛(28B)은 다음과 같이 상이하다.

제1 리액턴스 유닛(28A)은 제1 커패시터(50a)와, 제1 버랙터 다이오드(52a)와, 제1 공진기(34a)로 구성된 직렬 회로를 포함한다. 제2 리액턴스 유닛(28B)은, 제2 커패시터(50b)와, 제2 버랙터 다이오드(52b)와, 제2 공진기(34b)로 구성된 직렬 회로를 포함한다.

제1 리액턴스 유닛(28A)에서는, 제1 커패시터(50a)의 일단은 제1 출력 단자(22a)에 접속되고, 다른 단은 제1 버랙터 다이오드(52a)의 캐소드 단자에 접속된 다. 제1 버랙터 다이오드(52a)는 제1 공진기(34a)에 접속된 애노드 단자를 갖는다. 제1 전압 제어 단자(52a)가, DC 제어 전압을 인가하기 위하여, 제1 버랙터 다이오드(52a)의 캐소드 단자에 접속되어 있다.

제2 리액턴스 유닛(28B)에서도 마찬가지로, 제2 커패시터(50b)의 일단이 제2 출력 단자(22b)에 접속되고, 다른 단이 제2 버랙터 다이오드(52b)의 캐소드 단자에 접속되어 있다. 제2 버랙터 다이오드(52b)의 애노드 단자는 제2 공진기(34b)에 접속되어 있다. 제2 버랙터 다이오드(52b)의 캐소드 단자에는, DC 제어 전압을 인가하기 위하여, 제2 전압 제어 단자(54b)가 접속되어 있다.

제2 발명예에 따른 지연선(100B)은 도 11에 도시된 바와 같은 지연 특성을 갖고, 도 12에 도시된 바와 같은 감쇠 특성을 갖는다. 지연선(100B)의 부정합 감쇠량은 도 13에 도시한 바와 같이 주파수에 대하여 변한다. 도 11 내지 도 13에 있어서는, 주파수 f1 내지 f2의 주파수 범위내에서의 특성을 도시하고 있다. 도 11 내지 도 13에서, 곡선 D1은, 제1 버랙터 다이오드(52a) 및 제2 버랙터 다이오드(52b)의 각 결합 용량(C)을 C1로 했을 때의 특성을 도시하고, 곡선 D2는, 상기 결합 용량(C)을 C2로 했을 때의 특성을 도시하고, 곡선 D3는, 상기 결합 용량(C)을 C3로 했을 때의 특성을 도시한다. 이 용량들은 C1 > C2> C3의 관계를 갖는다.

제2 발명예에 따른 지연선(100B)의 동작 및 이점을, 비교예에 따른 지연선(200)과 비교하여 설명한다.

제2 발명예에 따른 지연선(100B)에서, 제1 전압 제어 단자(54a) 및 제2 전압 제어 단자(54b)로부터 제1 버랙터 다이오드(52a) 및 제2 버랙터 다이오드(52b)에, 레지스터 및 코일(미도시)을 통해, 실질적으로 동일한 값을 갖는 DC 제어 전압이 각각 인가될 때, 제어 전압의 값에 따라, 제1 버랙터 다이오드(52a) 및 제2 버랙터 다이오드(52b)의 결합 용량(C)이 동일량만큼 변화된다. 구체적으로는, 제어 전압의 값이 증가하면, 제1 버랙터 다이오드(52a) 및 제2 버랙터 다이오드(52b)의 각 결합 용량(C)이 감소한다.

결합 용량(C)이 C = C1로부터 C = C2 또는 C = C3까지 변화되면(C1 > C2> C3), 제1 리액턴스 유닛(28A) 및 제2 리액턴스 유닛(28B)의 어드미턴스가 변화되고, 또한 도 11에 도시한 바와 같이, 지연선(100B)의 절대 지연 시간이 증가한다. 제1 및 제2 버랙터 다이오드(52a, 52b)의 결합 용량(C)이 보다 넓은 범위내에서 가변할 수 있으면, 지연선(100B)의 가변 지연 시간은 보다 넓은 범위에서 가변할 수 있다.

제2 발명예에 따른 지연선(100B)은, 도 12로부터, 주파수 f1 내지 f2의 주파수 범위 내에서 중심 주파수(f0)의 값으로부터 신호가 3dB 떨어지지 않으므로, 주파수 f1 내지 f2의 범위보다도 넓은 통과 대역을 갖는다는 것을 알 수 있다. 구체적으로는, 제2 발명예에 따른 지연선(100B)의 통과 대역은 주파수 f7 내지 f8(미도시)의 범위인 주파수 범위로 나타내며, 여기서 주파수는 서로 f7 < f1 < f0, f 0 < f2 < f8의 관계에 있다.

또한, 제2 발명예에 따른 지연선(10OB)의 부정합 감쇠량은, 도 13으로부터, 주파수 f1 ~ f2의 범위에서는 20 dB 이상이고, 제1 발명예의 경우와 같이, 반사 에너지가 비교예에서보다도 낮다는 것을 알 수 있다.

제2 발명예에 따른 지연선(100B)의 절대 지연 시간의 평탄성으로부터, 통과 대역의 중심 주파수(f0)에서의 절대 지연 시간으로부터의 편차가 0.5 ns 내인 영역(평탄성의 영역)은, 모든 곡선 D1 내지 D3에 대하여, 통과 대역의 약 65%를 차지하며, 비교예에 따라 달성된 값의 30% 보다 훨씬 크다는 것을 알 수 있다.

발명예 3

제2 실시예에 따른 지연선(100B)의 다른 발명예(제3 발명예에 따른 지연선(100C))를 도 14 내지 도 17을 참조하여 이하에 설명한다.

제3 발명예에 따른 지연선(100C)은 제2 발명예에 따른 지연선(100B)과 실질적으로 동일한 구성을 갖는다. 그러나, 도 14에 도시한 바와 같이, 제1 지연 회로(12)는 다음과 같이 상이하다.

제1 지연 회로(12)에서, 제1 입력 단자(16)와, 상기 제1 입력 단자(16)에 인접한 제1 공진기(42a)는 커패시터(C11)에 의하여 서로 접속되고, 제1 공진기(42a)와 제1 공진기(42a)에 인접하는 제2 공진기(42b)는 서로 커패시터(C12)에 의하여 접속된다. 제2 공진기(42b)와 상기 제2 공진기(42b)에 인접하는 제3 공진기(42c)는 인덕터(L1)에 의하여 서로 접속된다. 제3 공진기(42c)와 상기 제3 공진기(42c)에 인접한 제4 공진기(42d)는 커패시터(C13)에 의하여 서로 접속되고, 제4 공진기(42d)와 출력 단자(18)는 커패시터(C14)에 의하여 서로 접속된다. 따라서, 4개의 용량 결합과 하나의 유도 결합의 대칭 배열이 제공된다.

제3 발명예에 따른 지연선(100C)은 도 15에 도시된 바와 같이 지연 특성을 가지며, 도 16에 도시된 바와 같이 감쇠량 특징을 갖는다. 주파수에 대하여 지연 선(100C)의 부정합 감쇠량이 도 17에 도시된 바와 같이 변한다. 도 15 내지 도 17에서, 주파수 f1 내지 f2의 주파수 범위 내의 특성을 도시하고 있다. 도 15 내지 도 17에서, 곡선 E1는, 제1 및 제2 버랙터 다이오드(52a, 52b) 각각의 결합 용량 (C)이 C1일 때의 특성을 도시하고, 곡선 E2는, 상기 결합 용량(C)이 C2일 때의 특성을 도시하고, 곡선 E3는, 상기 결합 용량(C)이 C3일 때의 특성을 도시한다. 이 용량들은 C1 > C2 > C3의 관계를 갖는다.

제3 발명예에 따른 지연선(100C)은 또한, 도 16으로부터, 주파수 f1 내지 f2의 주파수 범위 내에서 중심 주파수(f0)의 값으로부터 신호가 3dB 떨어지지 않으므로, 주파수 f1 내지 f2의 범위보다도 넓은 통과 대역을 갖는다는 것을 알 수 있다. 구체적으로는, 제3 발명예에 따른 지연선(100C)의 통과 대역은 주파수 f9 내지 f10(미도시) 범위의 주파수 범위로 나타내고, 이 주파수는 f9 < f1 < f0 및 f0 < f2 < f10의 관계에 있다.

또한, 제3 발명예에 따른 지연선(100C)의 부정합 감쇠량은, 도 17로부터, 주파수 f1 내지 f2의 범위에서는 20dB 이상이고, 제2 발명예와 비교했을 때, 통과 대역의 보다 높은 주파수 범위 내에서 부정합 감쇠량이 크기 때문에, 반사 에너지가 제2 발명예보다도 낮다는 것을 알 수 있다.

도 15에 도시된 바와 같이, 제3 발명에에 따른 지연선(100C)의 절대 지연 시간의 평탄성은, 제2 발명예와 비교했을 때, 통과 대역의 보다 높은 주파수 범위의 편차가 보다 작다고 하는 것을 보여준다. 제3 발명예에 따른 평탄성의 영역은, 모든 곡선 D1 내지 D3에 대하여, 통과 대역의 약 70% 이며, 따라서 제2 발명예보다 향상되어 있다.

상술된 바와 같은 발명예 1 및 2에서, 제1 지연 회로(12)의 밴드패스 필터(44)는, 제1 입력 단자(16)와 제1 공진기(42a), 제4 공진기(42d)와 출력 단자(18), 및 공진기(42a 내지 42d)를 포함하며, 서로 각 용량(C11, C12, C13, C14, C15)에 의하여 접속된다. 그러나, 도 18에 도시한 바와 같이, 제1 입력 단자(16)와 제1 공진기(42a), 제4 공진기(42d) 및 출력 단자(18), 및 공진기(42a 내지 42d)는 또한 각 인덕턴스(L11, L12, L13, L14, L15)에 의하여 서로 접속될 수도 있다.

상기 발명예 1 내지 3에서, 제1 지연 회로(12)는 밴드패스 필터(44)를 포함한다. 그러나, 제1 지연 회로(12)는 로우패스 필터, 스트립라인 길이에 의한 지연을 갖는 회로, 혹은 SAW 지연선을 포함할 수도 있다. 이러한 예는 도 19에 도시되어 있다.

도 19에 도시된 지연 회로(12)의 예에서, 제1 입력 단자(16)와 출력 단자(18)와의 사이에 제1 커패시터(60a) 및 제2 커패시터(60b)(모두 일단이 그라운드에 접속)가 배치된다. 또한, 제1 입력 단자(16)와 제1 커패시터(60a), 제2 커패시터(60b)와 출력 단자(18), 및 커패시터(60a, 60b)는 각 인덕턴스(L11, L12, L13)에 의하여 서로 접속되어 있다.

본 발명에 따른 지연선은 상기 실시예들에 한정되지 않고, 본 발명의 범위를 벗어나지 않고 다양한 구성을 가질 수도 있다.

Claims

제1 입력 단자(16)와 출력 단자(18)를 포함하는 제1 지연 회로(12); 및

제2 입력 단자(20), 제1 출력 단자(22a), 제2 출력 단자(22b), 및 아이솔레이션 단자(24)를 포함하는 하이브리드 커플러(26)와, 상기 제1 출력 단자(22a)에 접속된 제1 리액턴스 유닛(28A)과, 상기 제2 출력 단자(22b)에 접속된 제2 리액턴스 유닛(28B)을 포함하는 제2 지연 회로(14)

를 포함하고,

상기 제1 지연 회로(12)의 상기 출력 단자(18)와 상기 제2 지연 회로(14)의 상기 하이브리드 커플러(26)의 상기 제2 입력 단자(20)는 서로 전기적으로 접속되며,

상기 제1 지연 회로(12)는 로우패스 필터, 스트립라인 길이에 의한 지연을 갖는 회로, 및 SAW 지연선 중 적어도 하나를 포함하는 것인, 지연선.
제 1 항에 있어서, 상기 제1 지연 회로(12)와 상기 제2 지연 회로(14)는 서로 일체화되어 있는 것인, 지연선.
제 1 항에 있어서, 상기 제2 지연 회로(14)의 상기 제1 리액턴스 유닛(28A) 및 상기 제2 리액턴스 유닛(28B)은, 일정한 리액턴스를 갖는 리액턴스 소자(32a, 32b)를 각각 포함하는 것인, 지연선.
제 1 항에 있어서, 상기 제2 지연 회로(14)의 상기 제1 리액턴스 유닛(28A) 및 상기 제2 리액턴스 유닛(28B)은, 제어 전압이 인가되는 제어 단자(54a, 54b)를 각각 포함하고, 상기 제어 단자(54a, 54b)에 인가된 상기 제어 전압에 따라서 가변하는 리액턴스를 갖는 가변 리액턴스 소자(52a, 52b)를 각각 포함하는 것인, 지연선.
삭제
삭제
삭제
삭제
삭제
삭제