KR100929287B1 - 마스크 및 그 제조 방법 - Google Patents

Abstract

본 발명은 마스크 및 그 제조 방법에 관한 것으로, 전자빔을 이용하여 차광 패턴을 형성할 경우 분할 파쇄 공정의 분할 영역 크기가 일정하지 않아서 차광 패턴의 균질도에 이상이 발생하는 문제를 해결하기 위하여, 분할 영역의 크기를 일정하게 유지하기 위하여 차광 패턴을 제외한 영역을 균등하게 분할할 수 있도록 보조 패턴을 추가하거나, 전자빔 샷(shot)을 균등하게 조절하여 분할 파쇄 공정을 진행함으로써, 균질도가 우수한 마스크 패턴을 형성하고, 반도체 소자의 불량 발생을 감소시킬 수 있도록 하는 발명에 관한 것이다.

Description

마스크 및 그 제조 방법{Mask and method of fabricating the same}

본 발명은 마스크 및 그 제조 방법에 관한 것으로, 전자빔을 이용하여 차광 패턴을 형성할 경우 분할 파쇄 공정의 분할 영역 크기가 일정하지 않아서 차광 패턴의 균질도에 이상이 발생하는 문제를 해결함으로써, 균질도가 우수한 마스크 패턴을 형성하고, 반도체 소자의 불량 발생을 감소시킬 수 있도록 하는 발명에 관한 것이다.

최근 디램(DRAM)과 같은 반도체 소자의 경우, 제한된 영역에 더 많은 트랜지스터를 넣어 그 집적도를 높이는 기술이 요구되고 있다. 이를 위하여, 작은 면적에 메모리 셀 소자를 넣는 것이 가능한 수직형 트랜지스터 기술이 제안되었다. 메모리 소자의 경우, 수직형 트랜지스터는 수직형 채널을 둘러싸는 써라운드 전극(Surrounding gate) 구조를 제공한다.

이러한 써라운드 전극을 4F2에 형성하기 위해 채널 영역을 선택적 등방성 식각하여 채널 영역을 소스/드레인 영역에 비해 더 가늘게 만들어 우수한 소자 특성을 얻을 수 있다. 결국, 수직형 트랜지스터는 효과적으로 제한된 면적을 사용할 수 있다. 한편, 수직형 트랜지스터는 더 작은 크기의 트랜지스터를 손쉽게 만들 수 있 을 것이라는 기대되어 디램(DRAM)뿐만 아니라 다양한 분야의 트랜지스터로 각광을 받고 있다.

메모리와 같은 반도체 소자의 제조에 있어서, 한정된 영역에 더 많은 소자를 형성하기 위하여 집적도의 증가를 요구하고 있다. 이러한 집적도 향상을 위하여 트랜지스터를 수직형 구조로 형성하는 수직형 트랜지스터 기술이 시도되고 있다. 수직형 트랜지스터 기술은 작은 면적에 메모리 셀 소자를 넣는 것을 의미한다. 따라서, 반도체 기판은 수직형 채널 구조를 둘러싸는 써라운드(Surrounding gate) 전극 구조를 포함한다.

한편, 이러한 수직형 트랜지스터는 소자 면적 감소에도 일정한 채널 길이를 유지할 수 있어 단채널 효과에 대해 매우 효과적인 수단이 된다. 특히 써라운드 전극은 게이트의 제어력을 극대할 수 있어 단채널 효과뿐만 아니라 전류가 흐르는 면적이 가장 넓어 우수한 동작 전류 특성을 제공한다. 따라서 집적도를 증가시키기 위해 수직형 트랜지스터는 더 가늘고 긴 구조를 요구하게 되었다.

그러나, 50nm 이하의 선폭을 지닌 메모리 셀은 채널을 구성하는 필러(pillar) CD(Critical Dimension)이 매우 가늘어 이를 정의하는 마스크 제조가 용이하지 못한 문제가 있다.

도 1은 종래 기술에 따른 마스크를 도시한 평면도이다.

도 1을 참조하면, 투명기판(15)으로 구비된 마스크(10) 상에 필러 패턴(20)들이 형성되어 있다. 이러한 필러 패턴(20)은 투명기판(15) 상에 크롬층을 형성한 후 필러 패턴(20) 이외의 영역에 전자빔을 조사하여 크롬층을 벗겨내는 방법을 사 용하여 형성한다. 이와 같은 공정을 분할파쇄(Fracturing) 공정이라 하는데, 반도체 소자가 고집적화되면서 필러 패턴(20)의 CD 균질도가 급격하게 감소되고 있다.

도 2는 종래 기술에 따른 마스크 제조 방법을 도시한 평면도이다.

도 2를 참조하면, 분할파쇄(Fracturing) 공정이 수행되는 순서대로 분할영역에 번호 부여하였다. 이때, 분할영역 "1", 분할영역 "2", 분할영역 "3" 및 분할영역 "4"의 형태가 각각 상이하게 나타난다. 이는 전자빔을 조사하는 정도가 각각 상이하게 된다는 것을 뜻하므로, 이에 의해 형성되는 필러 패턴(20)들의 균질도가 감소하게 되는 것이다.

도 3 및 도 4는 종래 기술에 따른 마스크를 이용하여 형성한 반도체 소자의 문제를 나타낸 평면사진들이다.

도 3 및 도 4는, 상기 도 2에서 설명한 바와 같이 균질도가 감소된 상태의 마스크를 이용하여 감광막 패턴을 형성하였을 경우 나타나는 패턴 불량 현상을 촬영한 것이다. 여기서, 필라 패턴 간에 브릿지 현상이 발생한 것을 알 수 있다.

도 5는 종래 기술에 따른 마스크를 이용하여 형성한 반도체 소자의 CD 불균질도를 나타낸 시뮬레이션도이다.

도 5를 참조하면, 마스크 상에 형성된 필라 패턴의 CD 별로 색깔을 달리하여 나타낸 시뮬레이션도로 노광 영역에 따라 필파 패턴의 CD가 다양하게 변화하고 있음을 알 수 있다.

도 6은 종래 기술에 따른 마스크의 CD 불균질도를 나타낸 그래프이다.

도 6을 참조하면, 상기 도 5의 시뮬레이션 결과를 그래프로 나타낸 것으로 마스크 상에 형성된 필라 패턴의 위치에 따라 변화하는 필라 패턴의 크기(CD) 차이를 비교한 것이다.

이상에서 설명한 바와 같이, 반도체 소자를 형성하는 마스크를 제조하는데 있어서 분할파쇄(Fracturing) 공정의 분할 영역이 상이하게 정의될 경우 반도체 소자를 정의하는 차광 패턴들의 균질도가 감소되는 문제가 있다. 따라서, 균질도가 좋지 않은 마스크를 이용하여 반도체 소자를 형성할 경우 불량 패턴이 발생하고 반도체 소자의 제조 공정 수율 및 신뢰성이 저하되는 문제가 발생한다.

본 발명은 반도체 소자를 정의하는 마스크를 제조하는데 있어서 분할 영역의 크기를 일정하게 유지하기 위하여 차광 패턴을 제외한 영역을 균등하게 분할할 수 있도록 보조 패턴을 추가하거나, 전자빔 샷(shot)을 균등하게 조절하여 분할 파쇄 공정을 진행함으로써, 균질도가 우수한 마스크 패턴을 형성하고 반도체 소자의 형성 수율 및 신뢰성을 향상시킬 수 있도록 하는 마스크 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.

본 발명에 따른 마스크 제조 방법은,

투명기판 상부에 크롬층을 형성하는 단계 및

상기 크롬층에 전자빔(E-Beam)을 조사하여 패턴을 형성하되, 상기 전자빔에 의해서 파쇄되는 분할영역이 각각 균등하게 되도록 분할파쇄(Fracturing) 공정을 제어하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 분할영역이 각각 동일한 형태가 되도록 상기 패턴 사이의 영역에 보조 패턴을 형성하는 것을 특징으로 하고, 상기 보조 패턴의 CD(Critical Dimension)은 1nm이상 이고, 상기 패턴의 최소 CD의 1/2이하 크기를 갖도록 형성하는 것을 특징으로 하고, 상기 패턴은 수직형 트랜지스터의 필러(Pillar)를 정의하는 것을 특징으로 하고, 상기 패턴 4개의 중심 부분에 보조 패턴을 형성하는 것을 특징으로 한다.

아울러, 본 발명에 따른 마스크는,

상기와 같은 마스크 제조 방법으로 제조된 것을 특징으로 한다.

본 발명에 따른 마스크 및 그 제조 방법은 마스크를 제조하는데 있어서 분할 영역의 크기를 일정하게 유지하기 위하여 차광 패턴을 제외한 영역을 균등하게 분할하는 보조 패턴을 추가하거나, 전자빔 샷(shot)을 균등하게 조절함으로써, 분할 파쇄 공정의 분할 영역 크기가 일정하지 않아서 차광 패턴의 균질도에 이상이 발생하는 문제를 해결하고, 그로 인한 반도체 소자의 불량 발생을 감소 및 반도체 소자의 제조 공정 수율 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

아울러 상기와 같은 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 마스크 및 그의 제조 방법에 관하여 상세히 설명하는 것으로 한다.

본 발명에서는 마스크에 크롬 패턴을 형성하면서 수행하는 분할파쇄(Fracturing) 공정을 제어하여 크롬 패턴의 CD 균질도를 향상시킬 수 있는 제조 방법을 제시한다.

도 7은 본 발명에 따른 마스크를 도시한 평면도이다.

도 7을 참조하면, 마스크(100)의 본체가 되는 투명 기판(110) 상부에 수직형 트랜지스터의 필러(Pillar)를 정의하는 크롬 패턴(120)이 형성된다.

여기서, 크롬 패턴(120) 4개가 서로 교차하는 중심점에는 보조 패턴(130)이 형성된다. 이때, 상기 보조 패턴(130)의 CD(Critical Dimension)가 A이고, 상기 패턴의 CD가 B일때, 1nm≤ A ≤B/2이 되도록 형성하여, 실제 노광 공정을 수행하였을 때 패턴으로는 형성되지 않도록 설계하는 것이 바람직하다.

이와 같이, 크롬 패턴(120) 사이의 영역에 보조 패턴(130)을 형성할 경우 분할 영역의 크기가 일정하게 분할되어 크롬 패턴(120)의 균질도가 더 향상될 수 있다.

도 8는 본 발명에 따른 마스크 제조 방법을 도시한 평면도이다.

도 8을 참조하면, 마스크(100) 상에 크롬 패턴(120)을 형성하기 위하여 분할파쇄(Fracturing) 공정을 수행할 영역을 정의한다.

크롬 패턴(120)은 투명 기판 상부에 크롬층을 형성한 후 분할 영역에 전자빔 을 조사하여 형성하는데, 도시된 바와 같이 분할 영역 "1" 및 분할 영역 "2" 에 대한 순서로 전자빔을 조사한다. 이때, 보조 패턴(130)이 정의됨으로써, 분할 영역 "1" 및 분할 영역 "2"의 형태가 동일하게 조절된다. 따라서, 분할 영역의 크기 차이에 의해서 발생하는 불균질도 문제를 해결할 수 있다.

상술한 바와 같이, 반도체 소자를 정의하는 마스크를 제조하는데 있어서 마스크 상부에 차광 패턴을 전자빔을 이용하여 형성한다. 이때, 차광 패턴을 제외한 영역에 분할 파쇄 공정이 수행되는데 분할 영역의 크기가 일정하지 않을 경우 차광 패턴의 균질도에 이상이 발생하게 되므로, 분할 영역의 크기를 일정하게 유지하기 위하여 차광 패턴을 제외한 영역을 균등하게 분할할 수 있도록 보조 패턴을 추가한다. 또한, 보조 패턴을 추가하지 않고 전자빔 샷(shot)을 균등하게 조절하여 분할 파쇄 공정을 진행할 수 있다. 따라서, 균질도가 우수한 마스크 패턴을 형성할 수 있게되고, 이러한 마스크를 이용하여 반도체 소자를 형성함으로써, 불량 발생을 감소시키고 반도체 소자의 형성 수율 및 신뢰성을 향상시킬 수 있다.

도 1은 종래 기술에 따른 마스크를 도시한 평면도.

도 2는 종래 기술에 따른 마스크 제조 방법을 도시한 평면도.

도 3 및 도 4는 종래 기술에 따른 마스크를 이용하여 형성한 반도체 소자의 문제를 나타낸 평면사진들.

도 5는 종래 기술에 따른 마스크를 이용하여 형성한 반도체 소자의 CD 불균질도를 나타낸 시뮬레이션도.

도 6은 종래 기술에 따른 마스크의 CD 불균질도를 나타낸 그래프.

도 7은 본 발명에 따른 마스크를 도시한 평면도.

도 8은 본 발명에 따른 마스크 제조 방법을 도시한 평면도.

Claims (6)

1. 투명기판 상부에 크롬층을 형성하는 단계; 및

   상기 크롬층에 전자빔(E-Beam)을 조사하여 패턴을 형성하되, 상기 전자빔에 의해서 파쇄되는 분할영역이 각각 균등하게 되도록 분할파쇄(Fracturing) 공정을 제어하는 단계를 포함하는 것을 특징으로 하는 마스크 제조 방법.
2. 제 1 항에 있어서,

   상기 분할영역이 각각 동일한 형태가 되도록 상기 패턴 사이의 영역에 보조 패턴을 형성하는 것을 특징으로 하는 마스크 제조 방법.
3. 제 2 항에 있어서,

   상기 보조 패턴의 CD(Critical Dimension)가 A이고, 상기 패턴의 CD가 B일때, 1nm≤ A ≤B/2 인 것을 특징으로 하는 마스크 제조 방법.
4. 제 1 항에 있어서,

   상기 패턴은 수직형 트랜지스터의 필러(Pillar)를 정의하는 것을 특징으로 하는 마스크 제조 방법.
5. 제 4 항에 있어서,

   상기 패턴 4개의 중심 부분에 보조 패턴을 형성하는 것을 특징으로 하는 마스크 제조 방법.
6. 청구항 제 1 항에 기재된 상기 마스크 제조 방법으로 제조된 것을 특징으로 하는 마스크.

Images