KR20070053843A - 높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의제조방법 - Google Patents

높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의제조방법 Download PDF

Info

Publication number
KR20070053843A
KR20070053843A KR1020050111550A KR20050111550A KR20070053843A KR 20070053843 A KR20070053843 A KR 20070053843A KR 1020050111550 A KR1020050111550 A KR 1020050111550A KR 20050111550 A KR20050111550 A KR 20050111550A KR 20070053843 A KR20070053843 A KR 20070053843A
Authority
KR
South Korea
Prior art keywords
silicon substrate
crystal direction
channel
hole mobility
etching
Prior art date
Application number
KR1020050111550A
Other languages
English (en)
Inventor
지연혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050111550A priority Critical patent/KR20070053843A/ko
Publication of KR20070053843A publication Critical patent/KR20070053843A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 높은 홀 이동도(hole mobility)를 갖는 p채널형 트랜지스터의 제조방법은, (100) 결정방향의 실리콘기판에 대한 식각을 수행하여 (110) 결정방향의 표면을 노출시키는 단계와, (110) 결정방향의 표면이 노출된 실리콘기판 위에 게이트절연막 및 게이트도전막을 형성하는 단계와, 그리고 게이트절연막 및 게이트도전막의 양 측면의 실리콘기판 내에 불순물영역을 형성하는 단계를 포함한다.
p채널형 모스트랜지스터, 홀 이동도, (110) 결정방향

Description

높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의 제조방법{Method of fabricating the p-channel MOS transistor having high hole mobility}
도 1은 본 발명에 따른 p채널형 모스트랜지스터의 제조방법을 설명하기 위하여 나타내 보인 단면도이다.
본 발명은 p-채널형 모스 트랜지스터의 제조방법에 관한 것으로서, 특히 높은 홀 이동도를 갖는 p-채널형 모스 트랜지스터의 제조방법에 관한 것이다.
일반적으로 고속동작을 요구하는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)과 같은 반도체소자는 듀얼 게이트 구조를 채택하고 있다. 더욱이 이와 같은 듀얼 게이트 구조에 있어서, 주변회로영역의 n채널형 모스트랜지스터와 p채널형 모스트랜지스터는 상대적으로 두께가 얇은 게이트절연막을 갖고, 셀영역에는 상대적으로 두께가 두꺼운 게이트절연막이 배치되는 이중 게이트절연막 구조도 함께 채택되고 있다.
그런데 게이트절연막으로 사용되고 있는 열성장 산화막(SiO2)은 두께가 감소 됨에 따라 실리콘기판 표면에서 반전층을 형성하는 캐리어(carrier) 농도는 증가하지만, 물리적 두께감소로 인하여 F-N(Fowler-Nordheim) 터널링 및 직접(direct) 터널링이 증가하여 게이트절연막의 전기적 항복강도와 누설전류가 열화되는 문제점이 발생한다. 특히 p채널형 모스트랜지스터의 경우 n채널형 모스 트랜지스터에 비해 캐리어 이동도(mobility)가 낮은데, 이는 p채널형 모스트랜지스터의 다수캐리어인 홀(hole)이 n채널형 모스트랜지스터의 다수캐리어인 전자에 비하여 상대적으로 이동도가 낮기 때문이다. 이와 같은 홀 이동도의 저하로 인하여, p채널형 모스트랜지스터의 동작성능이 상대적으로 열악하며, 이로 인하여 전체 소자의 동작성능을 향상시키는데 있어서 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 높은 홀 이동도를 갖도록 하는 p채널형 모스트랜지스터의 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 높은 홀 이동도를 갖는 p채널형 트랜지스터의 제조방법은, (100) 결정방향의 실리콘기판에 대한 식각을 수행하여 (110) 결정방향의 표면을 노출시키는 단계; 상기 (110) 결정방향의 표면이 노출된 실리콘기판 위에 게이트절연막 및 게이트도전막을 형성하는 단계; 및 상기 게이트절연막 및 게이트도전막의 양 측면의 실리콘기판 내에 불순물영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 식각은 건식식각방법을 사용하여 수행하는 것이 바람직하다.
상기 건식식각방법은, 상기 (100) 결정방향의 실리콘기판 중 p채널형 모스트랜지스터가 형성될 영역을 노출시키는 포토레지스트막패턴을 이용하여 수행하되, 폴리머 발생을 유발하여 상기 폴리머가 식각억제역할을 함으로써 상기 실리콘기판의 표면이 경사지게 식각되도록 하는 조건으로 수행하는 것이 바람직하다.
이 경우, 상기 폴리머 발생을 유발하는 조건은 반응기체의 공급유량을 조절하여 구현할 수 있다.
상기 반응기체는 HBr, Cl2 및 O2 가스를 사용하고, 소망하는 폴리머 발생을 위해 상기 HBr 유량은 증가시키고 O2 유량은 감소시키는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1은 본 발명에 따른 p채널형 모스트랜지스터의 제조방법을 설명하기 위하여 나타내 보인 단면도이다.
도 1을 참조하면, (100) 결정방향으로 제조된 잉곳(ingot)으로부터 만들어진 실리콘기판(100) 위에 포토레지스트막패턴(110)을 형성한다. 비록 도면에 나타내지는 않았지만, 메모리소자와 같은 반도체소자의 제조를 위해서는, 먼저 셀영역과 셀영역 사이의 전기적 아이솔레이션을 위해 트랜치 소자분리막을 형성할 수 있다. 상기 포토레지스트막패턴(110)은 (100) 결정방향의 실리콘기판(100) 중 p채널형 모스 트랜지스터가 형성될 영역의 표면을 노출시키는 개구부를 갖는다. 다음에 상기 포토레지스트막패턴(110)을 식각마스크로 한 식각으로 (100) 결정방향의 실리콘기판(100)의 노출부분을 식각한다.
상기 식각은, 도면에서 화살표로 나타낸 바와 같이, 건식식각방법을 사용하는데, 이때 반응가스로는 HBr 가스, Cl2 가스 및 O2 가스를 사용한다. 상기 건식식각은, 반응가스의 유량을 조절하여 다량의 폴리머(polymer)(120)가 만들어지도록 하고, 이 폴리머(120)가 식각억제역할을 수행하도록 하여, 식각이 이루어지는 실리콘기판(100)의 표면이 경사지게 되고, 그 결과 (110) 결정방향이 노출되도록 한다. 상기 폴리머(120)가 다량으로 만들어지도록 하기 위해서는, HBr 가스의 공급유량은 증가시키고, O2 가스의 공급유량은 감소시킨다. 상기 식각에 의해 실리콘기판(100)이 (110) 결정방향으로 노출되는데, (110) 결정방향인 경우에서의 홀 이동도가 (100) 결정방향인 경우에서의 홀 이동도보다 상대적으로 높다는 것은 잘 알려져 있는 사실이다.
이와 같이, p채널형 모스트랜지스터가 형성될 실리콘기판(100)이 (110) 결정방향을 갖도록 하는 식각을 수행한 후에는 상기 포토레지스트막패턴(110)을 제거한다. 그리고 통상의 방법을 사용하여 p채널형 모스트랜지스터를 형성한다. 즉 (110) 결정방향의 실리콘기판(100) 위에 게이트절연막 및 게이트도전막을 순차적으로 형성한다. 그리고 통상의 이온주입방법을 사용하여, 게이트절연막 및 게이트도전막 양 측면의 실리콘기판(100) 내에 소스/드레인영역으로 작용하는 불순물영역들을 형 성한다.
지금까지 설명한 바와 같이, p채널형 모스트랜지스터의 제조방법에 따르면, (100) 결정방향의 실리콘기판을 건식식각하여 (110) 결정방향의 표면을 노출시킨 후 게이트와 불순물영역을 형성함으로써, (100) 결정방향에 비해 상대적으로 높은 홀 이동도를 나타내는 (110) 결정방향에 p채널형 모스트랜지스터가 형성되어 포화 드레인전류(saturation drain current)가 대략 30% 이상 증가하는 등 소자의 동작성능을 향상시킬 수 있다는 이점에 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (5)

  1. (100) 결정방향의 실리콘기판에 대한 식각을 수행하여 (110) 결정방향의 표면을 노출시키는 단계;
    상기 (110) 결정방향의 표면이 노출된 실리콘기판 위에 게이트절연막 및 게이트도전막을 형성하는 단계; 및
    상기 게이트절연막 및 게이트도전막의 양 측면의 실리콘기판 내에 불순물영역을 형성하는 단계를 포함하는 것을 특징으로 하는 p채널형 모스트랜지스터의 제조방법.
  2. 제1항에 있어서,
    상기 식각은 건식식각방법을 사용하여 수행하는 것을 특징으로 하는 p채널형 모스트랜지스터의 제조방법.
  3. 제2항에 있어서,
    상기 건식식각방법은, 상기 (100) 결정방향의 실리콘기판 중 p채널형 모스트랜지스터가 형성될 영역을 노출시키는 포토레지스트막패턴을 이용하여 수행하되, 폴리머 발생을 유발하여 상기 폴리머가 식각억제역할을 함으로써 상기 실리콘기판의 표면이 경사지게 식각되도록 하는 조건으로 수행하는 것을 특징으로 하는 p채널형 모스트랜지스터의 제조방법.
  4. 제3항에 있어서,
    상기 폴리머 발생을 유발하는 조건은 반응기체의 공급유량을 조절하여 구현하는 것을 특징으로 하는 p채널형 모스트랜지스터의 제조방법.
  5. 제4항에 있어서,
    상기 반응기체는 HBr, Cl2 및 O2 가스를 사용하고, 소망하는 폴리머 발생을 위해 상기 HBr 유량은 증가시키고 O2 유량은 감소시키는 것을 특징으로 하는 p채널형 모스트랜지스터의 제조방법.
KR1020050111550A 2005-11-22 2005-11-22 높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의제조방법 KR20070053843A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111550A KR20070053843A (ko) 2005-11-22 2005-11-22 높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111550A KR20070053843A (ko) 2005-11-22 2005-11-22 높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의제조방법

Publications (1)

Publication Number Publication Date
KR20070053843A true KR20070053843A (ko) 2007-05-28

Family

ID=38275862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111550A KR20070053843A (ko) 2005-11-22 2005-11-22 높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의제조방법

Country Status (1)

Country Link
KR (1) KR20070053843A (ko)

Similar Documents

Publication Publication Date Title
US20080050875A1 (en) Methods of fabricating embedded flash memory devices
KR20060104879A (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
JP5268385B2 (ja) 半導体装置
KR100268409B1 (ko) 반도체 장치의 제조 방법
JPWO2007086111A1 (ja) 半導体装置の製造方法
KR20070053843A (ko) 높은 홀 이동도를 갖는 ｐ채널형 모스트랜지스터의제조방법
KR100650773B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
CN107706153B (zh) 半导体器件的形成方法
KR100973269B1 (ko) 반도체 소자의 게이트 및 그 형성방법
JP2006310484A (ja) 半導体装置の製造方法
KR100267010B1 (ko) 반도체 장치의 제조 방법
KR100825004B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20050010152A (ko) 반도체 소자의 저전압 트랜지스터 및 그 제조방법
KR20100062698A (ko) 반도체 소자의 제조 방법
KR20070001590A (ko) 반도체 소자의 리세스 게이트 형성방법
KR20070088055A (ko) 모스펫 소자의 제조방법
KR100618710B1 (ko) 반도체 소자의 제조방법
KR100781887B1 (ko) 트랜지스터의 게이트 형성 방법
KR100929631B1 (ko) 모스펫 소자의 제조방법
KR100618705B1 (ko) 반도체 소자의 게이트 형성방법
KR20060072959A (ko) 반도체 소자의 게이트 형성방법
KR100960932B1 (ko) 반도체 소자의 제조방법
KR100861792B1 (ko) 매몰 소오스라인을 구비하는 노아형 플래쉬 메모리 소자 및 그 제조방법
KR100713937B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100608384B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination