KR100923116B1

KR100923116B1 - 액정 디스플레이, 그 제조방법 및 복원방법

Info

Publication number: KR100923116B1
Application number: KR1020070130829A
Authority: KR
Inventors: 웬바오 가오
Original assignee: 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2007-04-17
Filing date: 2007-12-14
Publication date: 2009-10-22
Also published as: CN101290408A; JP2008268860A; KR20080093853A; CN101290408B; US20080259009A1; US8654053B2

Abstract

액정 디스플레이 및 그 제조방법, 복원방법을 제공한다.

당해 액정 디스플레이는, 제1 평면에 위치하는 데이터신호 라인과 제2 평면에 위치하는 공통전극 라인을 구비하고, 상기 공통전극 라인은 교차영역을 포함하고, 상기 교차영역의 제1 평면에서의 투영과 데이터신호 라인 상의 하나의 영역이 겹치며, 상기 교차영역에 복수의 좁은 공통전극 라인이 설치된다.

Description

액정 디스플레이, 그 제조방법 및 복원방법{Liquid crystal display device, manufacturing method and repair method thereof}

본 발명은, 액정 디스플레이(LCD), 그 제조방법 및 복원방법에 관한 것으로, 특히 정전기를 방지하는 회로를 가지는 액정 디스플레이, 그 제조방법 및 복원방법에 관한 것이다.

종래, 박막트랜지스터 액정 디스플레이(TFT-LCD) 분야의 대량생산에 있어서, 기판 운송, 설비의 접촉 및 조작자의 접촉 등의 원인으로 정전기 전압이 발생할 수 있는 정전기(ES)가 발생할 수 있다. 정전기 전압은 단시간 내에 디스플레이 스크린 내부의 활성영역 디바이스의 용량(capability)보다 매우 큰 전류를 방출하기도 하는데, 즉 외부 정전력이 데이터신호 라인을 통해 디스플레이 내부의 박막트랜지스터(TFT) 디바이스에 전송되어 브레이크 다운을 일으킨다. 종래와 같이 배선을 설계할 때, TFT 어레이 기판에 있어서, 데이터신호 라인과 공통전극 라인은 상이한 평면의 층에 위치하고, 그 두 층 사이에 절연층이 있다. 편의상, 이하에서는 공통전극 라인의 영역 중 다음의 요건을 만족하는 영역을 교차영역이라 한다. 즉, 상기 교차영역은, 데이터신호 라인이 소재하는 평면으로의 공통전극 라인의 정사 영(projection)과 데이터신호 라인이 겹치는 부분이다. 기판 운송, 설비의 접촉 및 조작자의 접촉 등의 원인으로 생긴 정전기 전압은, 직접 데이터신호 라인과 공통전극 라인의 교차영역의 사이에 단락을 일으키기도 하고, 그 사이의 절연층을 브레이크다운하여 액정 디스플레이에서의 휘선(브라이트 라인(bright line))을 형성하기도 하는데, 이에 의해 불량품 또는 열등품이 만들어진다.

생산공정에 나타나는 정전기에 의한 손상을 방지하기 위해, 통상은 종래부터 주지인 정전기 보호륜 설계를 채용하는데, 도 1에 나타내는 바와 같이, 설계중에 데이터신호 라인(1)과 공통전극 라인(2)(전류방출 라인이라고 불리기도 함)이 교차하는 부분에 있어서 교차영역(3)이 형성된다. 교차영역(3)의 면적인 크로스 면적은 약 200~400μ㎡이다. 처리공정에서 정전기 전압이 나타나 브레이크 다운을 일으키기도 한다.

실제의 생산에 있어서, 정전기 방전(ESD) 브레이크 다운과 관련하여, 통상적으로 채용된 복원방식은 브레이크 다운된 그 공통전극 라인을 직접 절단하는 것이다. 도 3에 나타내는 바와 같이, 중간 교차영역(3)이 브레이크 다운되어 정전기 브레이크 다운 포인트(5)가 발생하였을 시, 복원을 위하여 브레이크 다운된 부분의 공통전극 라인을 절단하는 방법을 채용한다. 도 3은 종래의 복원시에 채용되는 절단방법을 나타내는데, 브레이크 다운된 영역인 절단부위(4)를 절단하여 단락을 회피한다. 종래의 복원방법은 브레이크 다운 경로를 수리(복원)하였지만, 공통전극 라인도 전류방출 루트로 사용될 수 있기 때문에, 공통전극 라인이 절단된 후 정전기 발생시의 방출루트가 단축되어, 예컨대 화면 점멸 등의 문제가 나타나기도 한 다. 또, 후속 프로세스에서 방출루트가 짧아진 부분은 잠재적인 위험한 곳이 되는데, 정전기가 신속히 방출될 수 없어 다시 브레이크 다운의 추가발생이 가능하다.

정전기 브레이크 다운이 일어나기 쉬우며, 브레이크 다운의 복원 후 공통전극에 오픈이 형성되어 화면의 품질에 비교적 큰 영향을 주는 종래의 액정 디스플레이의 문제점과 달리, 본 발명의 실시예는 정전기 브레이크 다운의 발생확률을 저하시키고, 또 브레이크 다운 후 수회의 복원을 실현할 수 있으며, 복원 후 화면의 품질에 대한 악영향을 저하시킬 수 있는 정전기 회로 설계를 실시하는 액정 디스플레이를 제공한다. 또한, 본 발명의 실시예는 액정 디스플레이의 제조 및 복원방법을 제공한다. 액정 디스플레이는, 예를 들어 박막트랜지스터 액정 디스플레이(TFT-LCD)이다.

본 발명의 제1 방면에 있어서, 제1 평면에 위치하는 데이터신호 라인과 제2 평면에 위치하는 공통전극 라인을 구비하는 액정 디스플레이가 제공된다. 당해 공통전극 라인은, 공통전극 라인의 제1 평면으로의 정사영(projection)과 데이터신호 라인이 겹치는 교차영역을 포함하고, 상기 교차영역에 복수의 좁은 공통전극 라인이 설치된다.

상기 교차영역의 복수의 좁은 공통전극 라인의 폭은 균일한 것이 바람직하다.

복수의 좁은 공통전극 라인의 길이는 같은 것이 바람직하다.

복수의 좁은 공통전극 라인의 길이는 데이터신호 라인의 폭과 같아도 되고, 데이터신호 라인의 폭보다도 크게 해도 되는 것이 바람직하다.

복수의 좁은 공통전극 라인은 슬릿구조를 나타내는 것이 바람직하다.

종래의 액정 디스플레이에 있어서, 1개의 공통전극 라인은 교차영역에서 데이터신호 라인과 교차하면서 교차영역 이외의 부분과 일체로 설계되지만, 본 발명의 실시예의 액정 디스플레이에 있어서, 교차영역에 복수의 좁은 공통전극 라인이 설치된다. 생산공정에 있어서, ESD 브레이크 다운의 발생부위의 대부분이 데이터신호 라인과 공통전극 라인(전류방출 라인이라고도 부름)의 교차영역에 있다.

본 발명의 제2 방면에 있어서, 상기 액정 디스플레이의 제조방법이 제공된다. 당해 액정 디스플레이의 제조시, 공통전극 라인을 형성하는 공정에 있어서, 공통전극 라인의 교차영역에 복수의 좁은 공통전극 라인이 형성된다.

슬릿구조를 형성하고, 또 이에 의해 복수의 좁은 공통전극 라인을 형성하는 것이 바람직하다.

본 발명의 제3 방면에 있어서, 상기 액정 디스플레이의 복원방법이 제공된다. 공통전극의 상기 교차영역에서 정전기 브레이크 다운이 발생할 때, 브레이크 다운된 좁은 공통전극 라인을 절단한다.

레이저로 브레이크 다운된 좁은 공통전극 라인을 절단하는 것이 바람직하다.

본 발명의 실시예에 있어서, 교차영역에 복수의 좁은 공통전극 라인을 형성한다. 즉, 1개의 공통전극 라인을 복수의 좁은 라인으로 나누고, 예를 들어 하나 내지 복수의 슬릿형상을 형성하는 구조를 설계하는 것은 하기의 유익한 효과를 가 진다. 즉,

1. 교차영역의 면적을 감소시킬 수 있고, 나아가 ESE 브레이크 다운의 확률을 효과적으로 저하할 수 있다.

2. 교차영역에서의 어느 좁은 공통전극 라인에 정전기 브레이크 다운이 발생할 때, 당해 브레이크 다운된 좁은 공통전극 라인만을 절단해도 되고, 다른 브레이크 다운되지 않은 병렬의 좁은 공통전극 라인은 여전히 전류방출 회로를 구성할 수 있으므로, 정전기가 발생하는 방출루트가 짧아지지 않도록 않고, 공통전극 라인을 완전히 차단하지 않은 동안에는 수회의 복원을 실현할 수 있다.

3. 복원시, 공통전극 라인을 완전하게 차단하지 않고 여전히 전류방출 회로를 구성하기 때문에, 절단된 부분에서 전위의 편차가 나타나는 것을 방지할 수 있고, 정전기가 원래의 공통전극 라인을 따라 방출될 수 있는데, 이는 후속처리공정의 정전기에 대한 보호에 기여할 수 있음과 동시에, 이후의 화면의 품질에 대한 악영향을 효과적으로 감소시킬 수 있다.

4. 상기 구조설계는 교차영역 부분의 크로스 면적을 감소시키고, 데이터신호 라인의 유도 콘덴서를 상응하게 감소시키기 때문에, 데이터신호 라인에 대한 지연의 영향을 감소시킨다.

첨부도면을 참조하면서 본 발명의 예시적인 실시예를 설명한다. 그러나, 본 발명은 다른 형식으로 실현할 수 있고, 여기서 설명하는 실시예에 한정된다고 해석해서는 안 된다. 본문에서, 소자 또는 층이 다른 소자 또는 층 위에 있거나 또는 다른 소자 또는 층에 연결된다고 언급하는 경우, 당해 소자 또는 층은 다른 소자 또는 층에 직접 위치할 수도 있고, 다른 소자 또는 층에 직접 연결될 수도 있으며, 중간에 소자 또는 층이 개재될 수도 있다. 편의상, 본 발명에 있어서, 관련기술에서의 부재와 동일한 부재를 동일한 참조부호로 나타낸다.

일반적으로, 예를 들어 TFT-LCD의 액정 디스플레이가 통상의 반도체 프로세스에 의해 실현된다. 도 4에 나타내는 바와 같이, 정전기 보호회로(7)(정전기 단락환이라고도 부름)가 2개의 TFT의 맞댐 접합에 의해 형성되고, 그 중에서 하나의 TFT의 게이트 전극과 소스 전극은 단락상태로 데이터신호 라인(1)과 접속하고, 드레인 전극은 공통전극 라인(2)과 접속하며, 다른 하나의 TFT의 게이트 전극과 소스 전극은 단락상태로 공통전극 라인(2)과 접속하고, 드레인 전극은 데이터신호 라인(1)과 접속하여 정전기 방출 경로를 형성한다. 데이터신호 라인(1)에 양의 고압이 인가될 때에는 제1 TFT가 작동함으로써 도 4의 b로 표시된 전류를 형성하여 전류가 공통전극 회로에 방출된다. 데이터신호 라인(1)에 음의 고압이 도입될 때에는 제2 TFT가 작동함으로써 도 4의 a로 표시된 전류를 형성하여 전류가 공통전극 회로(2)에서 데이터신호 라인(1)으로 방출된다.

본 발명은 다양한 다른 형식의 구체적 실시방식을 가져도 된다. 첨부도면을 참조하면서 본 발명의 실시방식에 대해 예를 들어 설명하는데, 본 발명은 이들의 실시예에 한정되지 않는다. 당업자는 하기에 의해 제공되는 구체적 실시방안은 다양한 구조에서의 몇 개의 예이고 그 밖의 상기 교차영역에 복수의 좁은 공통전극 라인을 설치하는 실시예는 여전히 본 발명의 특허청구범위에 포함된다는 것을 이해 할 것이다.

도 5는 본 발명의 제1 실시예의 구조의 개략도이다. 도 5에 나타내는 바와 같이, 본 실시예의 TFT-LCD의 어레이 기판은, 제1 평면에 위치하는 데이터신호 라인(1)과 제2 평면에 위치하는 공통전극 라인(2)을 구비한다. 공통전극 라인(2)은 교차영역을 포함하는데, 그 교차영역에서, 제1 평면으로의 공통전극 라인(2)의 정사영(projection)과 데이터신호 라인이 겹친다. 상기 교차영역에 있어서, 공통전극 라인(2)은 복수(예를 들어 4개)의 좁은 공통전극 라인(6)을 구비하는데, 이들은 병렬로 정렬되고 슬릿구조를 형성한다.

본 실시예에 있어서, 데이터신호 라인(1)은 정전기 방전 디바이스(7)에 접속된다. 정전기 방전경로에 있어서(도 4에 나타내는 바와 같이), 일반적으로는 2개의 동일한 TFT가 상호 연결된다. 일단에 고전압이 도입될 때, 정전기 방전경로에서의 2개의 동일한 맞대어 접합하는 TFT 중의 하나가 온(on)되어 폐회로를 형성된다. 고전압은 정전기 방전 디바이스(7)를 통해 인접한 데이터신호 라인으로 방출되고 이 고전압이 공통전극을 통해 액정 디스플레이 전체의 활성영역에 흡수됨으로써, 패널 전체에 걸쳐 등전위가 형성된다. 따라서 발생한 큰 전류가 1개의 데이터신호 라인에 집중되지 않기 때문에, TFT에 대한 손해가 발생하지 않는다. 마찬가지로, 패널 내부에서 생긴 고전압은 같은 방법으로 외부 회로부분에 방출된다. 구체적인 데이터 전극과 공통전극의 구성은 당업자에게 잘 알려져 있기 때문에, 여기서 상세하게 설명하지는 않는다. 정전기 방전 설계에 있어서, 정전기 방전 디바이스(7)는 소정의 전압 임계값을 갖는 항압 다이오드일 수 있는데, 정상적인 신호를 인가할 시에 는 신호가 필요 이상 도통되어 공통전극 라인에 들어가는 일이 없기 때문에 신호의 손실이 발생하지 않는다.

도 5에 나타내는 바와 같이, 제1 실시예에 있어서, 복수의 병렬의 좁은 공통전극 라인(6)의 폭이 균일하면서 길이도 같다. 제1 실시예에 있어서, 교차영역의 크로스 면적을 감소하였기 때문에, 데이터신호 라인의 유도 콘덴서 용량도 상응하게 감소한다. 데이터신호 라인의 지연시간은 콘덴서 용량과 정비례를 이루므로, 데이터신호 라인 지연에 대한 영향도 감소한다.

도 5는 본 발명에 적용된 구조의 하나의 구체적 실시예 방식만 나타내고 있다. 본 실시예는 개략적이고, 본 발명의 특허청구범위를 제한하는 것은 아니다. 당업자에게 있어 이하는 명백하다. 즉, 공정설계의 능력에 의해 본 실시예에서의 복수의 공통전극 라인(6)의 폭 및 길이를 조정해도 된다. 예를 들어 도 6에 나타내는 바와 같이, 복수의 좁은 공통전극 라인(6)의 길이를 데이터신호 라인(1)의 폭보다도 크게 하도록 조정하고, 또는 그 밖의 부분까지 연장해도 된다. 당해 복수의 좁은 공통전극 라인(6)의 길이는 데이터신호 라인(1)의 폭과 동일해도 된다. 당해 복수의 좁은 공통전극 라인(6)의 폭은 서로 달라도 된다.

상기 실시예로부터 알 수 있는 바와 같이, 본 발명에서는 상기 교차영역(3)이 복수의 좁은 공통전극 라인을 구비함으로써 공통전극 라인의 다른 부분과 비교하여 슬릿구조를 형성한다. 그러나 종래기술에서는 교차영역에 1개의 공통전극 라인을 설치하여 교차영역 이외의 부분과 일체로 제공된다. 물론, 본 발명의 정신을 벗어나지 않는 범위 내에 복수의 좁은 공통전극 라인의 형상 또는 폭에 대해 조정 또는 변형해도 된다.

도 7은 본 발명의 정전기 브레이크 다운의 복원시의 구조의 개략도이다. 도 7에 나타내는 바와 같이, 복수의 병렬의 좁은 공통전극 라인(6)에 있어서, 예를 들어 제1 및 제4 좁은 공통전극 라인(6)은 정전기 방전에 의해 브레이크 다운된다. 도 7에 나타내는 바와 같은 정전기 브레이크 다운 포인트(9)가 나타난다. 복원시, 브레이크 다운된 제1 및 제4 좁은 공통전극 라인(6)만을 예를 들어 레이저에 의해 절단하면 되고, 다른 좁은 공통전극 라인(6)은 여전히 도통상태를 유지한다. 도 7에서 참조번호 8은 절단위치를 나타난다. 종래의 복원방법과 달리, 본 발명은 불완전 절단방법을 채용한다. 교차영역에서 어느 좁은 공통전극 라인에 정전기 브레이크 다운이 발생할 때, 당해 브레이크 다운된 좁은 공통전극 라인만을 차단하여 다른 브레이크 다운되지 않은 병렬의 좁은 공통전극 라인은 여전히 전류방출회로를 구성할 수 있다. 따라서, 정전기가 발생하는 방출루트가 짧아지지 않으며, 공통전극 라인을 완전히 차단하지 않은 동안에는 수회의 복원을 실현할 수 있다. 또, 복원시, 공통전극 라인을 완전하게 차단하고 있지 않고 여전히 전류방출회로를 구성하기 대문에, 절단된 부분에서 전위의 편차가 나타나는 것을 방지할 수 있고 정전기가 원래의 공통전극 라인을 따라 방출될 수 있는데, 이는 후속처리공정에서의 정전기 방지능력에 영향을 주지 않음과 동시에, 이후의 품질에 대한 악영향을 효과적으로 감소시킬 수 있다.

본 발명의 바람직한 실시예에 있어서, TFT-LCD의 TFT 어레이 기판을 형성하는 공정에서, 공통전극 라인을 형성하는 공정에서, 예를 들어 도전층의 퇴적, 노 광, 에칭 등의 처리에 의해 공통전극을 형성하면서, 그 동시에 당해 퇴적, 노광, 에칭 등의 처리에 의해 당해 공통전극과 데이터신호 라인의 교차영역에 예를 들어 슬릿구조를 형성하고, 이에 의해 복수의 좁은 공통전극 라인을 형성한다. 예를 들어 도 5에 나타내는 바와 같이, 공통전극 라인에 평행하게 연장하는 복수(예를 들어, 3개)의 슬릿을 형성함으로써, 복수(예를 들어, 4개)의 좁은 공통전극 라인을 형성한다.

상기는 본 발명에 대한 몇 개의 예일 뿐이고, 당업자에게 있어 이하는 명백하다. 즉, 여러가지 수요에 따라 많은 형식의 실시예가 있어도 된다. 교차영역에 설치되는 복수의 공통전극 라인이 설치되는 구조이면, 본 발명의 범위 내이다.

이상 설명한 바와 같이, 본 발명은, 종래의 공통전극 라인의 교차영역에 복수의 좁은 공통전극 라인을 설치하고, 하나 또는 복수의 슬릿형상의 구조를 설계하는 것은 이하의 유익한 효과를 가진다. 즉,

1. 교차영역의 면적이 줄어들 수 있고, ESE 브레이크 다운의 확률을 효과적으로 저하할 수 있다.

2. 교차영역에 있어서, 어느 좁은 공통전극 라인에 정전기 브레이크 다운이 발생할 때, 당해 브레이크 다운된 좁은 공통전극 라인만을 절단해도 되고, 다른 브레이크 다운되지 않은 병렬의 좁은 공통전극 라인은 여전히 전류방출회로를 구성할 수 있으며, 이는 정전기가 발생하는 방출루트가 짧아지지 않으며, 공통전극 라인을 완전히 차단하지 않은 동안에는 수회의 복원을 실현할 수 있게 한다.

3. 복원시, 공통전극 라인을 완전하게 차단하지 않고 여전히 전류방출회로를 구성하기 때문에, 절단된 부분에서 전위의 편차가 나타나는 것을 방지할 수 있고, 정전기가 원래의 공통전극 라인을 따라 방출될 수 있는데, 이는 후속처리공정의 정전기에 대한 보호에 기여할 수 있음과 동시에, 후속화면의 품질에 대한 악영향을 효과적으로 감소시킬 수 있다.

상기 실시예는 본 발명의 기술안을 설명하는 것으로서, 한정하는 것은 아니다. 실시예를 참조하여 본 발명을 상세하게 설명하였지만, 당업자에게 있어 필요에 따라 다른 재료나 설비 등으로 본 발명을 실현할 수 있다. 즉, 그 정신을 벗어나지 않는 범위 내에서 여러가지의 형태로 실시할 수 있는 것이다.

본원은, 2007년 4월 17일에 중국 지식재산권국에 제출한 제200710065589.3호 특허출원의 우선권을 주장하고, 상기 출원의 모든 내용을 여기서 원용하였다.

도 1은 종래의 정전기 방지의 보호회로의 개략도이다.

도 2는 종래의 정전기 방지의 보호회로의 개략도이다.

도 3은 종래의 정전기 방지의 보호회로의 복원 개략도이다.

도 4는 정전기 방지용 보호회로의 작동원리를 설명하는 개략도이다.

도 5는 본 발명의 제1 실시예에 관한 구조의 개략도이다.

도 6은 본 발명의 제2 실시예에 관한 구조의 개략도이다.

도 7은 본 발명의 정전기 브레이크 다운의 복원시의 구조의 개략도이다.

<부호의 설명>

1 데이터신호 라인

2 공통전극 라인

3 교차영역

4 절단부위

5 정전기 브레이크 다운 포인트

6 좁은 공통전극 라인

7 정전기 방전 더블 TFT 디바이스

8 절단부위

9 정전기 브레이크 다운 포인트

a 정전기 발생시의 전류방출루트

b 정전기 발생시의 전류방출루트

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제1 평면에 위치하는 데이터신호 라인과 제2 평면에 위치하는 공통전극 라인을 구비하고,

상기 공통전극 라인은 교차영역을 포함하고, 상기 교차영역에서, 제1 평면으로의 공통전극 라인의 정사영(projection)이 데이터신호 라인의 영역과 겹치며, 상기 교차영역에 복수의 좁은 공통전극 라인이 병렬로 설치된 액정 디스플레이의 복원방법으로서,

상기 교차영역에서 정전기 브레이크 다운이 발생할 때, 브레이크 다운된 좁은 공통전극 라인을 절단하는 것을 특징으로 하는 액정 디스플레이의 복원방법.
제13항에 있어서,

레이저로 브레이크 다운된 좁은 공통전극 라인을 절단하는 것을 특징으로 하는 액정 디스플레이의 복원방법.