KR100926434B1 - 액정표시장치 및 리페어 방법 - Google Patents

액정표시장치 및 리페어 방법 Download PDF

Info

Publication number
KR100926434B1
KR100926434B1 KR1020020074236A KR20020074236A KR100926434B1 KR 100926434 B1 KR100926434 B1 KR 100926434B1 KR 1020020074236 A KR1020020074236 A KR 1020020074236A KR 20020074236 A KR20020074236 A KR 20020074236A KR 100926434 B1 KR100926434 B1 KR 100926434B1
Authority
KR
South Korea
Prior art keywords
line
common electrode
data line
gate
liquid crystal
Prior art date
Application number
KR1020020074236A
Other languages
English (en)
Other versions
KR20040046332A (ko
Inventor
최우혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020074236A priority Critical patent/KR100926434B1/ko
Publication of KR20040046332A publication Critical patent/KR20040046332A/ko
Application granted granted Critical
Publication of KR100926434B1 publication Critical patent/KR100926434B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 의한 액정표시장치는, 액정표시장치의 어레이부 하단에 형성된 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인 사이에 접속되는 정전기 방지회로를 구비한 액정표시장치에 있어서, 상기 게이트 라인 및/ 또는 데이터 라인 상부의 보호막층에 상기 게이트 라인 및/또는 데이터 라인이 노출되도록 홀이 형성됨을 특징으로 하며,
본 발명에 의한 액정표시장치의 리페어 방법은, 액정표시장치의 어레이부 하단에 형성된 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인 사이에 접속되는 정전기 방지회로가 절연 파괴되는 단계와, 상기 게이트 라인 및/ 또는 데이터 라인 상부에 형성된 보호막층에 홀이 형성되어 상기 게이트 라인 및/ 또는 데이터 라인이 노출되는 단계와, 상기 홀을 통해 건식 식각 공정을 거쳐 노출된 게이트 라인 및/ 또는 데이터 라인이 오픈되는 단계가 포함되는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 쇼트 불량에 의해 불량 처리되는 반제품을 리페어하여 양품화 함으로써 액정표시장치 생산의 수율을 향상시키는 장점이 있다.

Description

액정표시장치 및 리페어 방법{LCD and repair method of LCD}
도 1은 일반적인 액정표시장치의 정전기 방지회로부를 개략적으로 나타낸 도면.
도 2는 종래의 일 실시예에 의한 정전기 방지회로의 상세 회로도.
도 3은 종래의 다른 실시예에 의한 정전기 방지회로의 상세 회로도
도 4는 본 발명에 의한 리페어 패턴이 형성된 액정표시장치를 개략적으로 나타내는 도면.
도 5는 도 4의 특정부분(A, A')에 대한 평면도.
도 6는 도 4의 특정부분(B, B')에 대한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 정전기 방지회로 11 : 액정셀
12 : 어레이부 14 : 패드부
16 : 어레이부 하단의 리페어 패턴 18 : 어레이부 상단의 리페어 패턴
본 발명은 액정표시장치에 관한 것으로, 특히 정전기 방지회로의 파괴에 의해 데이터/게이트 라인과 공통전극 라인 간에 쇼트 불량이 발생된 경우 이를 리페어하는 액정표시장치 및 리페어 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 상기 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 상기 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 상기 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과, 공통전극이 마련되게 되며, 상기 화소전극들 각각은 스위칭 소자로 사용되는 박막트랜지스터(TFT)의 소스 및 드레인 전극을 경유하여 데이터 라인들 중 어느 하나에 접속되게 한다. 또한, 상기 박막트랜지스터들 각각의 게이트 전극은 화소전압 신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트 라인들 중 어느 하나에 접속되게 한다.
상기의 구성을 가지는 액정표시장치가 완성되면 신호 라인, 즉 게이트 라인과 데이터 라인의 쇼트, 단선 및 박막트랜지스터의 불량을 검출하기 위한 검사과정을 거치게 된다.
또한, 상기 과정을 거치기 전에 상기 액정표시장치의 제조공정 중에서 정전 등으로부터 화상표시부인 박막트랜지스터 어레이와 패널을 보호하고, 정상적인 구동환경에서는 구동신호 체계에 간섭이나 교란이 야기되지 않도록 하기 위해 상기 액정표시장치에는 정전기 방지회로가 구비되어 있다.
상기 정전기 방지회로는 이를 위해 전압영역에 따라 적합한 특성을 가지고 있어야 하며, 이는 곧 고전압에서는 낮은 임피던스를 갖고 저전압에서는 높은 임피던스를 갖고 있어야 한다는 의미이다.
도 1은 일반적인 액정표시장치의 정전기 방지회로부를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 액정표시장치의 정전기 방지회로(10)는 통상 게이트 라인(G)과 공통전극 라인(C) 및/ 또는 데이터 라인(D)과 공통전극 라인(C)에 접속되어 위치하게 한다. 상기 정전기 방지회로 각각은 정상적인 동작전압 수준에서는 박막트랜지스터 어레이의 내부구동에 영향이 없도록 충분히 큰 저항 역할을 함과 아울러 정전기에 의한 과전압이 양단, 즉 게이트 라인(G)과 공통전극 라인(C) 및/ 또는 데이터 라인(D)과 공통전극 라인(C) 사이에 걸릴 경우 방전 패스로 작용되게 한다. 이를 위해 상기 정전기 방지회로(10)는 일반적으로 도 2 및 도 3에 도시된 바와 같이 2개 또는 3개의 트랜지스터로 구성된다.
도 2는 종래의 일 실시예에 의한 정전기 방지회로의 상세 회로도이다.
도 2를 참조하면, 상기 정전기 방지회로(10)는 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 사이에 접속된 제 1 및 제 2트랜지스터(T1, T2)로 구성된다. 제 1트랜지스터(T1)는 공통전극 라인(C)에 동작전압 이상이 인가되면, 턴-온 됨으로써 공통전극 라인(C)으로부터의 전류가 제 1트랜지스터(T1)를 경유하여 게이트/ 데이터 라인(G/D)쪽으로 방전되게 한다. 또한, 제 2트랜지스터(T2)는 게이트/ 데이터 라인(G/D)에 동작전압 이상이 인가되면 턴-온 됨으로써 게이트/ 데이터 라인(G/D)으로부터의 전류가 제 2트랜지스터(T2)를 경유하여 공통전극 라인(C)쪽으로 방전되 게 한다.
한편, 정상적인 구동환경에서는 공통전극 라인(C) 및 게이트/ 데이터 라인(G/D)에 인가되는 전압이 제 1 및 제 2트랜지스터(T1, T2)의 동작전압보다 낮으므로 제 1 및 제 2트랜지스터(T1, T2)는 턴-오프되어 박막트랜지스터 어레이의 내부구동에 영향을 주지 않게 된다.
도 3은 종래의 다른 실시예에 의한 정전기 방지회로의 상세 회로도이다.
도 3을 참조하면, 상기 정전기 방지회로(10)는 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 사이에 접속된 제 1 내지 제 3트랜지스터(T1, T2, T3)로 구성된다. 제 1트랜지스터(T1)는 공통전극 라인(C)에 동작전압 이상이 인가되면, 턴-온 되어 제 3트랜지스터(T3)를 턴-온 시킴으로써 공통전극 라인(C)으로부터의 전류가 제 3트랜지스터(T3)를 통해 게이트/ 데이터 라인(G/D)쪽으로 방전되게 한다.
또한, 제 2트랜지스터(T2)는 게이트/ 데이터 라인(G/D)에 동작전압 이상이 인가되면 턴-온 되어 제 3트랜지스터(T3)를 턴-온 시킴으로써 게이트/ 데이터 라인(G/D)으로부터의 전류가 제 3트랜지스터(T3)를 통해 공통전극 라인(C)쪽으로 방전되게 한다.
한편, 정상적인 구동환경에서는 공통전극 라인(C) 및 게이트/ 데이터 라인(G/D)에 인가되는 전압이 제 1 내지 제 3트랜지스터(T1, T2, T3)의 동작전압보다 낮으므로 제 1 내지 제 3트랜지스터(T1, T2, T3)는 턴-오프되어 박막트랜지스터 어레이의 내부구동에 영향을 주지 않게 된다.
이러한 상기 정전기 방지회로(10)에 구성되는 트랜지스터는 액정패널의 어레 이 내부의 박막트랜지스터와 동일한 게이트 절연막을 포함하고 있다. 따라서, 상기 정전기 방지회로들은 정전기가 과도하게 발생하였을 경우 트랜지스터, 즉 정전기 방지회로의 전류 패스량이 작기 때문에 실제로 방전패스의 역할을 제대로 못하고 절연 파괴가 일어나게 된다.
이렇게 외부의 정전기 또는 공정상의 문제로 인해 상기 정전기 방지회로 내부의 트랜지스터가 절연 파괴되면, 결국 상기 공통전극 라인과 게이트/ 데이터 라인간의 쇼트 불량이 발생되게 된다.
종래의 경우 이렇게 상기 정전기 방지회로 내부의 트랜지스터가 절연 파괴되어, 상기 공통전극 라인과 게이트/ 데이터 라인간의 쇼트 불량이 발생되게 되면, 이를 리페어(repair)하기 위하여 상기 쇼트가 발생된 각각의 게이트/ 데이터 라인에 대해 레이저(raser)를 이용하여 오픈(open) 시킴으로써 상기 공통전극 라인과 게이트/ 데이터 라인간의 쇼트 불량을 극복하였다.
그러나, 이와 같이 레이저를 이용하여 각각의 쇼트 불량을 리페어 하는 것은 정확도 면에서 그 효율이 떨어지고, 이에 따라 양품화 되지 못하고 불량 처리되는 액정표시장치가 대량 발생함에 따라 수율이 저하되는 단점이 있다.
본 발명은 정전기 방지회로의 파괴에 의해 데이터/게이트 라인과 공통전극 라인 간에 쇼트 불량이 발생된 경우, 리페어 패턴을 형성하고 상기 리페어 패턴을 통해 건식 식각을 함으로써, 상기 쇼트 불량을 극복하는 액정표시장치 및 리페어 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 액정표시장치는, 액정표시장치의 어레이부 하단에 형성된 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인 사이에 접속되는 정전기 방지회로를 구비한 액정표시장치에 있어서, 상기 게이트 라인 및/ 또는 데이터 라인 상부의 보호막층에 상기 게이트 라인 및/또는 데이터 라인이 노출되도록 홀이 형성됨을 특징으로 한다.
또한, 상기 홀을 통해 건식 식각 공정을 거쳐 노출된 게이트 라인 및/ 또는 데이터 라인이 오픈되는 것을 특징으로 한다.
또한, 상기 홀이 형성되고, 상기 홀을 통해 건식 식각 공정을 거치는 것은 상기 정전기 방지회로가 절연 파괴되어 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인이 쇼트되는 경우에 한함을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의한 액정표시장치는, 액정표시장치의 어레이부 상단에 형성된 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인 사이에 접속되는 정전기 방지회로를 구비한 액정표시장치에 있어서, 상기 정전기 방지회로와 상기 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인이 교차되는 지점 사이의 각 공통전극 라인이 노출되도록 홀이 형성됨을 특징으로 한다.
또한, 상기 홀을 통해 건식 식각 공정을 거쳐 노출된 공통전극 라인이 오픈되는 것을 특징으로 한다.
또한, 상기 홀이 형성되고, 상기 홀을 통해 건식 식각 공정을 거치는 것은 상기 정전기 방지회로가 절연 파괴되어 공통전극 라인과 게이트 라인 및/ 또는 데 이터 라인이 쇼트되는 경우에 한함을 특징으로 한다.
또한, 본 발명의 일 실시예에 의한 액정표시장치의 리페어 방법은, 액정표시장치의 어레이부 하단에 형성된 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인 사이에 접속되는 정전기 방지회로가 절연 파괴되는 단계와, 상기 게이트 라인 및/ 또는 데이터 라인 상부에 형성된 보호막층에 홀이 형성되어 상기 게이트 라인 및/ 또는 데이터 라인이 노출되는 단계와, 상기 홀을 통해 건식 식각 공정을 거쳐 노출된 게이트 라인 및/ 또는 데이터 라인이 오픈되는 단계가 포함되는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의한 액정표시장치의 리페어 방법은, 액정표시장치의 어레이부 상단에 형성된 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인 사이에 접속되는 정전기 방지회로가 절연 파괴되는 단계와, 상기 정전기 방지회로와 상기 공통전극 라인과 게이트 라인 및/ 또는 데이터 라인이 교차되는 지점 사이의 각 공통전극 라인이 노출되도록 홀이 형성되는 단계와, 상기 홀을 통해 건식 식각 공정을 거쳐 노출된 공통전극 라인이 오픈되는 단계가 포함되는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 쇼트 불량에 의해 불량 처리되는 반제품을 리페어하여 양품화 함으로써 액정표시장치 생산의 수율을 향상시킬 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.
도 4는 본 발명에 의한 리페어 패턴이 형성된 액정표시장치를 개략적으로 나 타내는 도면이다.
도 4를 참조하면, 각각의 액정셀(11)들이 매트릭스 형태로 구비된 액정표시장치의 어레이부(12)의 외곽부에 공통전극 라인(C)과 게이트 라인(G) 및/ 또는 데이터 라인(D) 사이에 접속된 정전기 방지회로(10)가 각각 형성되어 있음을 알 수 있다.
이러한 상기 정전기 방지회로(10)는 앞서 설명한 바와 같이 정전기 등에 의한 고전압 영역에서는 낮은 임피던스를 가져 과전류가 방전되게 하고, 정상적인 구동환경에서는 높은 임피던스를 가져 신호라인 즉, 게이트 라인(G) 및 데이터 라인(D)을 통해 공급되는 구동 신호에 영향을 주기 않게 하는 역할을 한다.
단, 도 4에 도시된 액정표시장치는 어레이부(12)의 하단 및 상단에 각각 정전기 방지회로(10)가 구비되어 있는데, 상단 또는 하단 중 어느 한 쪽에만 형성하는 것도 무방하다.
여기서, 어레이부(12)의 하단이라 함은 상기 게이트 라인(G) 및 데이터 라인(D)에 신호를 공급하는 패드부(14)가 형성된 영역의 반대 영역을 말하며, 즉, 도 4에서의 A 및 A'영역을 의미한다.
상기 A영역에는 데이터 라인(D)의 끝단부와 공통전극 라인(C)이 교차되고 상기 데이터 라인(D)과 공통전극 라인(C) 사이에 정전기 방지회로(10)가 연결되어 있으며, 상기 A'영역에는 게이트 라인(G)의 끝단부와 공통전극 라인(C)이 교차되고 상기 게이트 라인(G)과 공통전극 라인(C)사이에 정전기 방지회로(10)가 연결되어 있다.
이 때, 상기 A영역에서의 공통전극 라인(C)은 게이트 라인(G)이 형성되는 층에서 상기 게이트 라인(G)과 동일한 재료로 형성되며, 상기 A'영역에서의 공통전극 라인(C)은 데이터 라인(D)이 형성되는 층에서 상기 데이터 라인(D)과 동일한 재료로 형성된다.
또한, 상기 어레이부(12)의 상단이라 함은 상기 게이트 라인(G) 및 데이터 라인(D)에 신호를 공급하는 패드부(14)가 형성된 영역을 말하며, 즉, 도 4에서의 B 및 B' 영역을 의미한다.
상기 B영역에는 데이터 패드부(14)에서 인출되는 데이터 라인(D)과 공통전극 라인(C)이 교차되고 상기 데이터 라인(D)과 공통전극 라인(C) 사이에 정전기 방지회로(10)가 연결되어 있으며, 상기 B'영역에는 게이트 패드부(14)에서 인출되는 게이트 라인(G)과 공통전극 라인(C)이 교차되고 상기 게이트 라인(G)과 공통전극 라인 사이(C)에 정전기 방지회로(10)가 연결되어 있다.
이 때, 상기 B영역에서의 공통전극 라인(C)은 게이트 라인(G)이 형성되는 층에서 상기 게이트 라인(G)과 동일한 재료로 형성되며, 상기 B'영역에서의 공통전극 라인(C)은 데이터 라인(D)이 형성되는 층에서 상기 데이터 라인(D)과 동일한 재료로 형성된다.
단, 도 4에 도시된 바와 같이 어레이부(12) 상단과 하단에 모두 각각 정전기 방지회로(10)가 구비되는 경우에는 상단 또는 하단에 형성된 공통전극 라인(C)은 그 중 하나만 상부 기판의 공통전극에 전기적으로 연결되어 실질적인 공통전극 라인이 되며, 나머지 하나는 상부기판의 공통전극에 연결되지 않으며, 정전기 방지를 위한 역할만 수행하게 된다.
상기와 같이 형성된 액정표시장치의 정전기 방지회로에 있어서, 외부의 정전기 또는 공정상의 문제로 인해 상기 정전기 방지회로(10) 내부의 트랜지스터가 절연 파괴되면, 결국 상기 공통전극 라인(C)과 게이트/ 데이터 라인(G/D)간의 쇼트 불량이 발생되게 된다.
이 경우 이를 리페어 하지 않으면, 상기 액정표시장치는 양품으로 생산되지 못하게 되므로, 본 발명의 경우 이를 리페어 할 수 있도록 하는 리페어 패턴을 상기 어레이부(12) 하단 및 상단에 형성하고 있다.
이하에서는 각각 어레이부 하단 및 상단에 형성된 리페어 패턴을 통해 상기 공통전극 라인과 게이트/ 데이터 라인간의 쇼트 불량이 극복되는 것을 설명하도록 한다.
도 5는 도 4의 특정부분(A, A')에 대한 평면도이다.
도 5를 참조하면, 상기 어레이부의 하단부에 형성된 정전기 방지회로(10)가 절연 파괴되어 상기 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 간에 쇼트 불량이 발생되는 경우 이를 극복하기 위한 리페어 패턴이 형성된 것을 도시하고 있다.
즉, 상기 리페어 패턴은 액정 패널이 완성된 후 정전기 등에 의해 발생된 쇼트 불량을 리페어 하기 위해 형성되는 것이다.
상기 어레이부 하단에 형성된 정전기 방지회로(10)가 절연 파괴되어 상기 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 간에 쇼트 불량이 발생되는 경우에는 상기 정전기 방지 회로(10) 위의 게이트/ 데이터 라인(G/D)을 커팅(cutting)하는 것이 바람직하다. 이는 어레이부 하단이므로 더 이상 신호가 인가되는 것이 아니므로 상기 게이트/ 데이터 라인(G/D)이 모두 커팅 된다 하더라도 액정 패널이 정상적으로 구동되는 데는 전혀 문제가 없기 때문이다.
이를 위해 본 발명에 의한 리페어 패턴은 상기 게이트/ 데이터 라인(G/D) 상부의 보호막층에 상기 게이트/ 데이터 라인(G/D)이 노출되도록 홀(16)을 형성한다.
일반적으로 상기 보호막층으로는 PR(Photo Resist) 성분을 가지는 포토 아크릴(Photo Acryl)계 등의 유기재료를 사용하는데, 이 경우 상기 게이트/ 데이터 라인(G/D)을 노출시키기 위한 홀(hole) 형태의 리페어 패턴을 형성하려면 상기 리페어 패턴 영역에 대해 노광을 함으로써 홀(16)을 형성할 수 있다.
이와 같이 상기 게이트/ 데이터 라인(G/D)이 상기 홀(16)에 의해 노출되면, 다음으로 건식 식각(Dry etching)을 거침으로써 상기 노출된 게이트/ 데이터 라인(G/D)이 커팅 되게 된다. 이에 의해 결국 상기 게이트/ 데이터 라인(G/D)은 오픈(open) 되므로 상기 정전기 방지회로(10)의 절연 파괴에 의한 상기 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 간에 쇼트 불량 문제를 극복할 수 있는 것이다.
도 6는 도 4의 특정부분(B, B')에 대한 평면도이다.
도 6를 참조하면, 상기 어레이부의 상단에 형성된 정전기 방지회로(10)가 절연 파괴되어 상기 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 간에 쇼트 불량이 발생되는 경우 이를 극복하기 위한 리페어 패턴이 형성된 것을 도시하고 있다.
즉, 상기 리페어 패턴은 액정 패널이 완성된 후 정전기 등에 의해 발생된 쇼트 불량을 리페어 하기 위해 형성되는 것이다.
상기 어레이부 상단에 형성된 정전기 방지회로(10)가 절연 파괴되어 상기 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 간에 쇼트 불량이 발생되는 경우에는 상기 공통전극 라인(C)과 상기 게이트/ 데이터 라인(G/D)을 각각 오픈(open) 시키는 것이 바람직하다.
이는 각각의 패드부에서 상기 게이트/ 데이터 라인(G/D)을 통해 상기 어레이부로 신호를 인가함에 문제가 없게 하기 위함이다.
이를 위해 본 발명에 의한 리페어 패턴은 상기 정전기 방지회로(10)와 상기 공통전극 라인(C)과 게이트 라인(G) 및/ 또는 데이터 라인(D)이 교차되는 지점 사이의 각 공통전극 라인(C)이 노출되도록 홀(18)을 형성한다.
일반적으로 상기 보호막층으로는 PR(Photo Resist) 성분을 가지는 포토 아크릴(Photo Acryl)계 등의 유기재료를 사용하는데, 이 경우 상기 공통전극 라인(C)을 노출시키기 위한 홀(hole) 형태의 리페어 패턴을 형성하려면 상기 리페어 패턴 영역에 대해 노광을 함으로써 홀(18)을 형성할 수 있다.
이와 같이 상기 공통전극 라인(C)이 상기 홀(18)에 의해 노출되면, 다음으로 건식 식각(Dry etching)을 거침으로써 상기 노출된 공통전극 라인(C)이 커팅 되게 된다. 이에 의해 결국 상기 공통전극 라인(C)은 오픈(open) 되므로 상기 정전기 방지회로(10)의 절연 파괴에 의한 상기 공통전극 라인(C)과 게이트/ 데이터 라인(G/D) 간에 쇼트 불량 문제를 극복할 수 있는 것이다.
이상의 설명에서와 같이 본 발명에 의한 액정표시장치의 리페어 패턴 및 리 페어 방법에 의하면, 쇼트 불량에 의해 불량 처리되는 반제품을 리페어하여 양품화 함으로써 액정표시장치 생산의 수율을 향상시킬 수 있는 장점이 있다.

Claims (8)

  1. 액정표시장치의 어레이부 하단에 형성된 공통전극 라인과 게이트 라인 및 데이터 라인 사이에 접속되는 정전기 방지회로를 구비한 액정표시장치,
    상기 정전기 방지회로의 손상으로 상기 공통전극 라인과 게이트 라인 또는 데이터 라인 사이의 쇼트불량이 발생되는 경우, 게이트 라인 또는 데이터 라인을 커팅(cutting)할 수 있도록 상기 게이트 라인 및 데이터 라인의 상부에 형성된 보호막층에 상기 게이트 라인 및 데이터 라인이 노출되도록 홀이 형성됨을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 홀을 통해 건식 식각 공정을 거쳐 노출된 게이트 라인 및 데이터 라인중 적어도 어느 하나가 오픈되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 홀이 형성되고, 상기 홀을 통해 건식 식각 공정을 거치는 것은 상기 정전기 방지회로가 절연 파괴되어 공통전극 라인과 게이트 라인 또는 데이터 라인이 쇼트되는 경우에 한함을 특징으로 하는 액정표시장치.
  4. 액정표시장치의 어레이부 상단에 형성된 공통전극 라인과 게이트 라인 및 데이터 라인 사이에 접속되는 정전기 방지회로를 구비한 액정표시장치,
    상기 정전기 방지회로의 손상으로 상기 공통전극 라인과 게이트 라인 또는 데이터 라인 사이의 쇼트불량이 발생되는 경우, 상기 공통전극 라인을 커팅(cutting)할 수 있도록 상기 정전기 방지회로와 상기 공통전극 라인과 게이트 라인, 상기 정전기 방지회로와 상기 공통전극 라인 및 데이터 라인이 교차되는 지점 사이의 각 공통전극 라인이 노출되도록 홀이 형성됨을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서,
    상기 홀을 통해 건식 식각 공정을 거쳐 노출된 공통전극 라인이 오픈되는 것을 특징으로 하는 액정표시장치.
  6. 제 4항 또는 제 5항에 있어서,
    상기 홀이 형성되고, 상기 홀을 통해 건식 식각 공정을 거치는 것은 상기 정전기 방지회로가 절연 파괴되어 상기 공통전극 라인과 상기 게이트 라인 또는 데이터 라인이 쇼트되는 경우에 한함을 특징으로 하는 액정표시장치.
  7. 액정표시장치의 어레이부 하단에 형성된 공통전극 라인과 게이트 라인 및 데이터 라인 사이에 접속되는 정전기 방지회로가 절연 파괴되는 단계와,
    상기 게이트 라인 및 데이터 라인 상부에 형성된 보호막층에 홀이 형성되어 상기 게이트 라인 및 데이터 라인이 노출되는 단계와,
    상기 홀을 통해 건식 식각 공정을 거쳐 노출된 게이트 라인 및 데이터 라인 중 적어도 어느 하나가 오픈되는 단계가 포함되는 것을 특징으로 하는 액정표시장치의 리페어 방법.
  8. 액정표시장치의 어레이부 상단에 형성된 공통전극 라인과 게이트 라인 및 데이터 라인 사이에 접속되는 정전기 방지회로가 절연 파괴되는 단계와,
    상기 정전기 방지회로와 상기 공통전극 라인과 게이트 라인, 상기 정전기 방지회로와 상기 공통전극 라인과 데이터 라인이 교차되는 지점 사이의 각 공통전극 라인이 노출되도록 다수의 홀이 형성되는 단계와,
    상기 홀을 통해 건식 식각 공정을 거쳐 노출된 공통전극 라인이 오픈되는 단계가 포함되는 것을 특징으로 하는 액정표시장치의 리페어 방법.
KR1020020074236A 2002-11-27 2002-11-27 액정표시장치 및 리페어 방법 KR100926434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020074236A KR100926434B1 (ko) 2002-11-27 2002-11-27 액정표시장치 및 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020074236A KR100926434B1 (ko) 2002-11-27 2002-11-27 액정표시장치 및 리페어 방법

Publications (2)

Publication Number Publication Date
KR20040046332A KR20040046332A (ko) 2004-06-05
KR100926434B1 true KR100926434B1 (ko) 2009-11-12

Family

ID=37341897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020074236A KR100926434B1 (ko) 2002-11-27 2002-11-27 액정표시장치 및 리페어 방법

Country Status (1)

Country Link
KR (1) KR100926434B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749840A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2327069A4 (en) * 2008-09-12 2013-03-20 Semiconductor Energy Lab DISPLAY DEVICE
CN110806667B (zh) * 2019-11-05 2021-12-14 昆山龙腾光电股份有限公司 显示面板、显示面板的数据线的修复方法和液晶显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1068962A (ja) * 1996-08-29 1998-03-10 Sharp Corp 液晶表示パネル
JPH1115017A (ja) * 1997-06-20 1999-01-22 Nec Corp 液晶表示装置及びその製造方法
KR20010030494A (ko) * 1999-09-28 2001-04-16 가네꼬 히사시 액정표시장치 및 그 회로단선 보수방법
KR20020076936A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1068962A (ja) * 1996-08-29 1998-03-10 Sharp Corp 液晶表示パネル
JPH1115017A (ja) * 1997-06-20 1999-01-22 Nec Corp 液晶表示装置及びその製造方法
KR20010030494A (ko) * 1999-09-28 2001-04-16 가네꼬 히사시 액정표시장치 및 그 회로단선 보수방법
KR20020076936A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749840A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
KR20040046332A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
US7187423B2 (en) Display and method for repairing defects thereof
US8125605B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
JP2005018080A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
KR100866941B1 (ko) 액정표시장치 및 그 결함화소 수복방법
KR101842537B1 (ko) 액정 표시 장치 및 액정 표시 장치의 어레이 기판
KR20050024948A (ko) 박막 트랜지스터 표시판
KR100386444B1 (ko) 액정표시장치 및 그 회로단선 보수방법
KR20020004253A (ko) 액정표시소자 및 배열 기판 형성 방법
KR20060054665A (ko) 평판표시소자 및 그 제조방법
KR102075060B1 (ko) 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
CN104377206A (zh) 薄膜晶体管阵列面板
KR100926434B1 (ko) 액정표시장치 및 리페어 방법
KR101258085B1 (ko) 정전기 방지가 가능한 액정표시장치 및 그 제조방법
JP7180840B2 (ja) アレイ基板の製造方法、アレイ基板の中間製品、及びアレイ基板
KR100715904B1 (ko) 액정표시장치용 어레이기판 제조방법
US20110205249A1 (en) Display and method for fabricating the same
JP3295025B2 (ja) 液晶表示装置の製造方法
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
KR0156201B1 (ko) 리페어라인을 갖는 액정표시장치의 박막트랜지스터 어레이구조 및 이의 제조방법
KR100931185B1 (ko) 신호 라인 검사를 위한 액정표시장치
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR20110040097A (ko) 반도체 소자의 안티 퓨즈
KR100804322B1 (ko) 박막 트랜지스터 액정표시장치
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 11