KR100905164B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100905164B1
KR100905164B1 KR1020060136995A KR20060136995A KR100905164B1 KR 100905164 B1 KR100905164 B1 KR 100905164B1 KR 1020060136995 A KR1020060136995 A KR 1020060136995A KR 20060136995 A KR20060136995 A KR 20060136995A KR 100905164 B1 KR100905164 B1 KR 100905164B1
Authority
KR
South Korea
Prior art keywords
active region
pattern
forming
exposure mask
pad
Prior art date
Application number
KR1020060136995A
Other languages
English (en)
Other versions
KR20080061849A (ko
Inventor
김형수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060136995A priority Critical patent/KR100905164B1/ko
Publication of KR20080061849A publication Critical patent/KR20080061849A/ko
Application granted granted Critical
Publication of KR100905164B1 publication Critical patent/KR100905164B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 활성영역의 면적을 증가시키기 위해, 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 활성영역의 장축방향 길이를 정의하는 제 1 노광 마스크를 이용한 사진 식각공정으로 패드 질화막, 패드 산화막을 식각하여 패드 질화막 패턴 및 패드 산화막 패턴을 형성하는 단계와, 활성영역의 단축방향 길이를 정의하는 제 2 노광 마스크를 이용한 사진 식각공정으로 패드 질화막 패턴 및 패드 산화막 패턴 및 소정 깊이의 반도체 기판을 식각하여 소자분리용 트렌치를 형성하는 단계와, 소자분리용 트렌치에 산화막을 매립하여 활성영역을 정의하는 소자분리 영역을 형성하는 단계를 포함하여, 활성영역을 사각형으로 형성함으로써 활성영역의 면적을 증가시켜 후속 저장전극 콘택플러그 형성시 콘택홀 면적을 확보할 수 있고, 셀 저항을 감소시킬 수 있는 기술이다.
활성영역, 소자분리 영역

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING OF SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 노광 마스크를 도시한 평면도.
도 2는 종래기술에 따른 반도체 소자의 제조방법을 도시한 평면도.
도 3은 종래기술에 따른 반도체 소자를 도시한 사진.
도 4 내지 도 9는 본 발명에 따른 반도체 소자의 제조방법을 도시한 도면.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 반도체 기판 102 : 패드 산화막
104 : 패드 질화막 106 : 제 1 감광막 패턴
108 : 제 2 감광막 110 : 제 2 감광막 패턴
112 : 소자분리용 트렌치 114 : 활성영역
116 : 소자분리막 200 : 제 1 노광 마스크
300 : 제 2 노광 마스크
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 활성 영역 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 셀(cell) 영역은 셀 트랜지스터 및 캐패시터를 포함한다. 이러한 셀 트랜지스터 및 캐패시터는 반도체 기판 내의 활성영역 상부에 형성된다.
따라서, 활성영역의 크기가 가능한 크게 형성될수록 셀 트랜지스터 및 캐패시터를 형성하기 위한 공정이 용이하며, 셀 저항(캐패시터에서 활성영역에 이르는 직렬저항)이 감소되어 소자의 전기적 특성을 향상시킬 수 있다.
한편, 활성영역은 소자분리 영역에 의해 전기적으로 절연된다. 이러한 소자분리 영역은 질화막 패턴을 마스크로 하여 반도체 기판을 열산화시키는 통상의 LOCOS(Local Oxidation of Silicon) 방법이나, 반도체 기판 상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법, 그리고 반도체 기판에 트렌치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리 방법 등이 사용되고 있다.
이 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되고 있으나, 소자분리 영역의 면적이 크게 형성되고, 경계면에 버즈빅이 생성되어 기판 스트레스에 의한 격자 결함이 발생되는 단점이 있다.
따라서, 고집적 소자에서는 비교적 기판 손상이 적은 얕은 깊이의 트렌치를 형성하고, 이를 매립하는 갭필 산화막을 형성한 후, CMP 공정을 수행하여 활성 영역과 소자분리 영역으로 분리하는 STI(Shallow Trench Isolation) 방법을 사용하고 있다.
도 1은 종래기술에 따른 노광 마스크를 도시한 평면도이다.
도 1을 참조하면, 종래의 노광 마스크(10)는 직사각형 형태의 차광 패턴(12)과, 상기 차광 패턴(12)에 의해 한정되는 투광 패턴(14)을 포함한다.
이때, 상기 직사각형 형태의 차광 패턴(12)은 활성영역을 형성하기 위한 감광막 패턴을 정의하는 것이다.
여기서, 상기 차광 패턴(12)는 광원으로부터 발생되는 빛이 감광막으로 전사되지 않게 차단되도록 하며, 상기 투광 패턴(14)은 광원으로부터 발생되는 빛을 투과시켜 감광막으로 전사시킨다.
도 2는 종래기술에 따른 반도체 소자의 제조방법을 도시한 평면도이다.
도 2를 참조하면, 반도체 기판(20) 상부에 패드 산화막(미도시), 패드 질화막(미도시) 및 감광막(미도시)을 순차적으로 형성한다.
그 다음, 도 1에 도시된 노광 마스크(10)로 상기 감광막을 노광 및 현상하여 감광막 패턴(미도시)을 형성한다.
이때, 상기 감광막 패턴은 직사각형으로 형성되지 않고, 상기 노광 공정에서의 빛의 간섭 및 회절 현상에 의해 타원형 또는 장축방향의 에지부가 라운딩(rounding)되는 형태로 형성된다.
그 다음, 상기 감광막 패턴을 마스크로 상기 패드 질화막, 상기 패드 산화막 및 소정깊이의 상기 반도체 기판(20)을 식각하여 소자분리용 트렌치(미도시)를 형성한다.
그 다음, 상기 소자분리용 트렌치를 포함한 전면에 산화막(미도시)을 형성한다.
그 다음, 상기 패드 질화막이 노출될 때까지 상기 산화막에 대한 평탄화 공정을 수행한다.
그 다음, 상기 감광막 패턴, 상기 패드 질화막 및 상기 패드 산화막을 제거 하여 소자분리 영역(22)을 형성함으로써 활성영역(24)을 정의한다.
도 3은 종래기술에 따른 반도체 소자를 도시한 사진이다.
도 3을 참조하면, 상기 제 1 노광 마스크(10)를 이용한 노광 공정시 상기 감광막 패턴이 직사각형 형태가 아닌 타원형 또는 장축방향의 에지부가 라운딩(rounding)되는 형태로 형성되기 때문에, 상기 활성영역(24)의 면적이 타겟 면적보다 축소되어 형성된다.
상술한 바와 같이, 종래기술에 따른 반도체 소자의 제조방법은, 직사각형 형태의 활성영역을 정의하는 노광 마스크를 이용한 노광 공정시 빛의 간섭 및 회절 현상에 의해 감광막 패턴이 변형되어 활성영역이 타원형 또는 장축방향의 에지부가 라운딩(rounding)되는 형태로 형성된다.
이로 인해, 활성영역의 면적이 축소되어 후속 저장전극 콘택플러그 형성시 콘택홀 면적을 최대로 확보하기 어려운 문제점이 있다. 또한, 활성영역의 장축길이 방향에 대한 공정 마진이 부족하여 선폭(CD; Critical Dimension) 균일도가 불량한 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 활성영역의 면적을 증가시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있 다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은,
반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와,
활성영역의 장축방향 길이를 정의하는 제 1 노광 마스크를 이용한 사진 식각공정으로 상기 패드 질화막, 상기 패드 산화막을 식각하여 패드 질화막 패턴 및 패드 산화막 패턴을 형성하는 단계와,
상기 활성영역의 단축방향 길이를 정의하는 제 2 노광 마스크를 이용한 사진 식각공정으로 상기 패드 질화막 패턴 및 상기 패드 산화막 패턴 및 소정 깊이의 상기 반도체 기판을 식각하여 소자분리용 트렌치를 형성하는 단계와,
상기 소자분리용 트렌치에 산화막을 매립하여 상기 활성영역을 정의하는 소자분리 영역을 형성하는 단계
를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 반도체 소자의 제조방법에 있어서, 상기 제 1 노광 마스크는
상기 활성영역의 장축방향 길이와 동일하고, 상기 활성영역의 단축방향으로 확장되어 이웃하는 확장된 활성영역과 접하는 위치에 형성된 차광 패턴과,
상기 차광 패턴에 의해 한정된 투광 패턴을 포함하는 것과,
상기 제 2 노광 마스크는
상기 활성영역의 단축방향 선폭과 동일하게 상기 활성영역 장축방향으로 연장된 라인형태로 상기 활성영역 상에서 상기 제 1 노광 마스크의 차광 패턴과 중첩되는 차광 패턴과,
상기 차광 패턴에 의해 한정된 투광 패턴을 포함하는 것과,
상기 소자분리용 트렌치를 형성하는 단계 이후에 상기 패드 질화막 패턴 및 상기 패드 산화막 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 4 내지 도 9는 본 발명에 따른 반도체 소자의 제조방법을 도시한 것으로서, (ⅰ)은 평면도이고, (ⅱ)는 (ⅰ)의 A-A' 절단면을 따라 도시한 단면도이다.
도 4를 참조하면, 반도체 기판(100) 상부에 패드 산화막(102), 패드 질화막(104) 및 제 1 감광막(미도시)을 순차적으로 형성한다.
그 다음, 도 4의 (a)에 도시된 제 1 노광 마스크(200)로 상기 제 1 감광막을 노광 및 현상하여 제 1 감광막 패턴(106)을 형성한다.
이때, 상기 제 1 노광 마스크(200)는 활성영역(114)의 장축방향 길이와 동일하고, 상기 활성영역(114)의 단축방향으로 확장되어 이웃하는 확장된 활성영역(114)과 접하는 위치에 형성된 차광 패턴(202)과, 상기 차광 패턴(202)에 의해 한정된 투광 패턴(204)을 포함하는 것이 바람직하다.
여기서, 상기 차광 패턴(202)은 크롬(Cr)을 포함하여 광원으로부터 발생되는 빛이 감광막으로 전사되지 않고 차단되도록 하고, 상기 투광 패턴(204)은 광원으로 부터 발생되는 빛을 투과시켜 감광막으로 전사시키는 것이 바람직하다.
이때, 상기 제 1 감광막 패턴(106)은 상기 노광 공정에서 빛의 간섭 및 회절 현상에 의해 모서리가 라운딩(rounding)될 수 있으나, 이는 후속 제 2 노광마스크(300)를 이용한 식각공정시 제거되어 패턴 형성에 영향을 미치지 않는다.
도 5를 참조하면, 상기 제 1 감광막 패턴(106)을 마스크로 상기 패드 질화막(104), 상기 패드 산화막(102)을 식각하여 제 1 패드 질화막 패턴(104a), 제 1 패드 산화막 패턴(102a)을 형성한다.
그 다음, 상기 제 1 감광막 패턴(106)을 제거한다.
도 6을 참조하면, 전체 표면 상부에 제 2 감광막(108)을 형성한다.
도 7을 참조하면, 도 7의 (a)에 도시된 제 2 노광 마스크(300)로 상기 제 2 감광막(108)을 노광 및 현상하여 제 2 감광막 패턴(110)을 형성한다.
이때, 상기 제 2 노광 마스크(300)는 상기 활성영역(114)의 단축방향 선폭과 동일하게 상기 활성영역(114) 장축방향으로 연장된 라인 형태로 상기 활성영역(114) 상에서 상기 차광 패턴(202)과 중첩되는 차광 패턴(302)과, 상기 차광 패턴(302)에 의해 한정된 투광 패턴(304)을 포함하는 것이 바람직하다.
도 8을 참조하면, 상기 제 2 감광막 패턴(110)을 마스크로 상기 제 1 패드 질화막 패턴(104a), 상기 제 1 패드 산화막 패턴(102a)을 식각하여 제 2 패드 질화막 패턴(104b), 제 2 패드 산화막 패턴(102b)을 형성한다.
그 다음, 상기 제 2 감광막 패턴(110)을 제거한다.
그 다음, 상기 제 2 패드 질화막 패턴(104b) 및 상기 제 2 패드 산화막 패 턴(102b)을 마스크로 상기 반도체 기판(100)을 소정 깊이 식각하여 소자분리용 트렌치(112)를 형성한다.
도 9를 참조하면, 상기 소자분리용 트렌치(112)를 포함한 전면에 산화막(미도시)을 형성한다.
그 다음, 상기 제 2 패드 질화막 패턴(104b)이 노출될 때까지 평탄화 공정을 수행한다.
그 다음, 상기 제 2 패드 질화막 패턴(104b) 및 상기 제 2 패드 산화막 패턴(102b)을 제거하여 활성영역(114)을 정의하는 소자분리막(116)을 형성한다.
따라서, 본 발명에 따른 반도체 소자의 제조방법은, 활성영역의 장축방향 길이를 정의하는 제 1 노광 마스크(200)를 이용하여 1차 노광 및 식각공정을 수행하고, 활성영역의 단축방향 길이를 정의하는 제 2 노광 마스크(300)를 이용하여 2차 노광 및 식각공정을 수행함으로써 활성영역을 직사각형 형태로 형성할 수 있다.
이에 따라, 활성영역의 면적이 증가되어 후속 저장전극 콘택플러그 형성시 콘택홀 면적을 확보할 수 있고, 셀 저항을 감소시켜 소자의 전기적 특성을 향상시킬 수 있다.
그리고, 활성영역의 장축길이 방향에 대한 공정 마진이 증가되어 선폭(CD; Critical Dimension)을 균일하게 형성할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 활성영역의 장축길이를 정의하는 노광 마스크로 1차 노광 및 식각공정을 수행한 후, 활 성영역의 단축길이를 정의하는 노광 마스크로 2차 노광 및 식각공정을 수행하여 활성영역을 사각형으로 형성함으로써 활성영역의 면적을 증가시켜 후속 저장전극 콘택플러그 형성시 콘택홀 면적을 확보할 수 있고, 셀 저항을 감소시킬 수 있는 효과를 제공한다.
그리고, 본 발명은 노광 공정시 빛의 회절 및 간섭 현상에 의해 활성영역이 타원형 또는 장축방향의 에지부가 라운딩(rounding)되는 형태로 형성되는 현상을 방지함으로써 활성영역의 장축길이 방향에 대한 공정 마진을 확보하여 선폭(CD)의 균일도를 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 반도체 기판 상부에 패드 절연막을 형성하는 단계;
    이웃하는 두 변의 길이가 다른 직사각형 형태의 활성영역에서 긴 변의 방향을 정의하는 제 1 노광 마스크를 이용한 사진 식각공정으로 상기 패드 절연막을 식각하여 패드 절연막 패턴을 형성하는 단계;
    상기 활성영역에서 짧은 변의 방향을 정의하는 제 2 노광 마스크를 이용한 사진 식각공정으로 상기 패드 절연막 패턴 및 소정 깊이의 상기 반도체 기판을 식각하여 소자분리용 트렌치를 형성하는 단계; 및
    상기 소자분리용 트렌치에 산화막을 매립하여 상기 활성영역을 정의하는 소자분리 영역을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 노광 마스크는
    상기 활성영역에서 긴 변 방향의 길이와 동일하고, 상기 활성영역에서 짧은 변의 방향으로 확장되어 이웃하는 확장된 활성영역과 접하는 위치에 형성된 차광 패턴; 및
    상기 차광 패턴에 의해 한정된 투광 패턴
    을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 노광 마스크는
    상기 활성영역에서 짧은 변의 방향 선폭과 동일하게 상기 활성영역에서 긴 변의 방향으로 연장된 라인 형태로 상기 활성영역 상에서 상기 제 1 노광 마스크의 차광 패턴과 중첩되는 차광 패턴; 및
    상기 차광 패턴에 의해 한정된 투광 패턴
    을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 소자분리용 트렌치를 형성하는 단계 이후에 상기 패드 절연막 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060136995A 2006-12-28 2006-12-28 반도체 소자의 제조방법 KR100905164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136995A KR100905164B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136995A KR100905164B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20080061849A KR20080061849A (ko) 2008-07-03
KR100905164B1 true KR100905164B1 (ko) 2009-06-29

Family

ID=39814051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136995A KR100905164B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100905164B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000031193A (ko) * 1998-11-04 2000-06-05 김영환 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법
KR20040008400A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20040092808A (ko) * 2003-04-29 2004-11-04 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000031193A (ko) * 1998-11-04 2000-06-05 김영환 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법
KR20040008400A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20040092808A (ko) * 2003-04-29 2004-11-04 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20080061849A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
US7183174B2 (en) Flash memory device and method of manufacturing the same
JP2011109105A (ja) 不均一な半導体装置のアクティブ領域パターン形成方法
KR100607198B1 (ko) 반도체소자의 트렌치 소자 분리 방법
TW200816326A (en) Method for manufacturing recess gate in a semiconductor device
JP2013183133A (ja) 半導体装置の製造方法
US7700445B2 (en) Method for fabricating multiple FETs of different types
US20120091554A1 (en) Semiconductor device and method for manufacturing the same
KR100905164B1 (ko) 반도체 소자의 제조방법
KR100866721B1 (ko) 반도체 소자의 형성 방법
KR20080046483A (ko) 반도체 장치 및 그 형성방법
KR100598349B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100972911B1 (ko) 반도체 소자 및 그 형성 방법
KR100801733B1 (ko) 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법
KR100628642B1 (ko) 고전압 모스 트랜지스터 및 고전압 모스 트랜지스터의형성방법
KR20080071809A (ko) 반도체 소자의 형성 방법
KR20070077393A (ko) 반도체 소자의 형성 방법
JP2007081230A (ja) 半導体装置及びその製造方法
JP2007299972A (ja) 半導体装置及びその製造方法
KR100620702B1 (ko) 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법
KR20040082482A (ko) 자기정렬 콘택 패드의 형성방법
KR100873018B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20080029021A (ko) 트렌치의 형성 방법
KR20040092808A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR20090005909A (ko) 얼라인 키를 갖는 반도체소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee