KR100882238B1 - 폴리실리콘층 구조 및 그 형성 방법 - Google Patents
폴리실리콘층 구조 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100882238B1 KR100882238B1 KR1020020073666A KR20020073666A KR100882238B1 KR 100882238 B1 KR100882238 B1 KR 100882238B1 KR 1020020073666 A KR1020020073666 A KR 1020020073666A KR 20020073666 A KR20020073666 A KR 20020073666A KR 100882238 B1 KR100882238 B1 KR 100882238B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- layer
- forming
- memory cell
- nonvolatile memory
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 213
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 213
- 238000000034 method Methods 0.000 title claims description 64
- 230000015654 memory Effects 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000007667 floating Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 15
- 230000008021 deposition Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- -1 P31 Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229960001866 silicon dioxide Drugs 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 실시예에 따르면, 반도체 구조는, 언도핑 폴리실리콘층, 상기 언도핑 폴리실리콘층에 접하는 도핑 폴리실리콘층, 및 상기 언도핑 폴리실리콘층에 접하는 절연층을 포함한다. 상기 언도핑 폴리실리콘층은 상기 도핑 폴리실리콘층과 상기 절연층 사이에 삽입된다.
반도체, 메모리 셀, 트랜지스터, 도핑, 폴리실리콘, 절연층, 게이트
Description
도1a 및 도1b는 상이한 공정 단계에서의 종래 스택형-게이트 비휘발성 메모리 셀의 단면도.
도2는 본 발명의 일실시예에 따른, 중간 공정 단계에서의 스택형-게이트 비휘발성 메모리 셀의 단면도.
도3a는 본 발명의 다른 실시예에 따른 도2 메모리 셀 구조의 변형예의 단면도.
도3b는 소스/드레인 형성, 측벽 스페이서 형성, 및 모든 열 산화 및 어닐링 주기 후의 도3a의 셀 구조의 단면도.
도4a 내지 도4c는 본 발명의 일실시예에 따른 2개의 상이한 공정에서의 MOS 트랜지스터의 단면도.
도5는 도3a에서의 플로팅 게이트를 통과하는 예시적인 도핑 프로파일을 도시한 도면.
본 발명은 반도체 메모리에 관한 것으로, 특히, 스택형-게이트 비휘발성 메모리 셀의 폴리실리콘층 구조와 그 형성 방법에 관한 것이다.
도1a는 중간 공정 단계에서의 종래 스택형-게이트 비휘발성 메모리 셀(100)의 단면도이다. 셀(100)은 혼합 옥사이드-나이트라이드-옥사이드(ONO) 유전층(108)에 의해 서로 절연되는 플로팅 게이트(106)와 제어 게이트(110)를 포함하는 폴리실리콘(게이트) 스택을 갖는다. 텅스텐층(WSix)(112)이 제어 게이트(110) 위에 놓인다. 플로팅 게이트(106)는 터널 옥사이드층(104)에 의해 아래에 놓인 실리콘 기판(102)으로부터 절연된다. 도1b는 (a)게이트 스택의 측벽을 따라 옥사이드 스페이서(116-a, 116-b)를 형성하고, (b)기판(102)내에 소스 영역(114-a) 및 드레인 영역(114-b)을 형성한 후의 셀(100)의 단면도를 도시하고 있다.
메모리 셀(100)을 형성하기 위한 간략한 종래 공정 순서는, 기판(102) 위에 터널 옥사이드층을 형성하는 단계; 터널 옥사이드층 위에 제1 폴리실리콘층을 증착하는 단계; 제1 폴리실리콘층 위에 폴리간 혼합 ONO 유전층을 형성하는 단계; ONO 유전층 위에 제2 폴리실리콘층을 증착하는 단계; 제2 폴리실리콘층 위에 텅스텐 실리사이드층을 형성하는 단계; 및 도1a에 도시된 바와 같은 게이트 스택을 형성하기 위해 셀프-얼라인 마스킹 및 셀프-얼라인 에칭(SAE)을 수행하는 단계를 포함한다. 근래 기술에서, 제어 게이트는 종종 주변 (CMOS) 트랜지스터의 게이트와 동시에 형성되고, 제어 게이트를 마스크로 이용하여 ONO 유전층 및 제1 폴리실리콘층의 셀 셀프-얼라인 에칭(SAE)이 뒤따른다. 일부 공정에서, 게이트 스택의 형성 후에, 폴리실리콘 재산화(re-oxidation)가 수행된다. 그리고 나서, DDD 마스크 및 임플란트 단계가 수행되어, (예를 들면, 소스 DDD 영역이 적용된 경우) 셀 소스 DDD 영역 및 주변의 고전압(HV) NMOS 및 PMOS 트랜지스터에 대한 DDD 영역을 형성한다. 다음으로, 셀 소스/드레인 마스크 및 임플란트 단계가 수행되어, 셀 소스 및 드레인 영역(114-a, 114-b)이 형성되고, 산화 및 어닐링 주기가 뒤따른다. 그리고 나서, LDD 마스크 및 임플란트 단계가 수행되어, 저전압(LV) NMOS 및 PMOS 트랜지스터에 대한 LDD 접합부를 형성할 수 있다. 그리고 나서, 셀내의 게이트 스택의 측벽 및 주변 트랜지스터의 게이트의 측벽을 따라 스페이서(예로, 도1b에서 스페이서(116-a, 116-b))가 형성된다. 그리고 나서, N+ 및 P+ 마스크 및 임플란트 단계가 수행되어, 주변 트랜지스터의 접합부 형성을 완성한다.
화학적 증기 증착(CVD)을 이용하여 제1 및 제2 폴리실리콘층이 증착된다. 제1 및 제2 폴리실리콘층은 비교적 높은 레벨(예로, 2 x 1019 내지 5 x 1020 cm-3
)로 인-시츄(in-situ) 도핑된다. 폴리실리콘 도핑 레벨은 대개 PH3와 같은 P31을 포함한 가스 화합물의 압력 및 가스 유속에 의해 제어된다. 종래 공정의 폴리실리콘 증착과 관련된 파라미터 세트의 일례가 아래에 제공되어 있다.
| 두께 목표;Å | 온도;℃ | SiH4 유속;sccm | PH3 유속;sccm | 압력; mTorr | Rs; Ω/? |
| 600-1000 | 580-620 | 1200-1400 | 80-120 | 350-450 | 200-1000 |
폴리실리콘 고도핑에는 여러 가지 이유가 있다. 첫째, 고도핑은, 메모리 셀의 제어 게이트 또는 MOS 트랜지스터의 게이트에 게이트 바이어스가 인가될 때에, 폴리실리콘 디플리션(depletion)을 방지하거나 최소화한다. 폴리실리콘 디플리션은 게이트 커패시턴스를 감소시켜 MOS 트랜지스터 채널 영역내의 게이트 제어를 감소시키고, 다른 트랜지스터/셀의 전기적 특성을 손상시킨다. 둘째, 고도핑은 임계 전압과 같은 중요한 트랜지스터/셀의 파라미터에 영향을 주는 폴리실리콘 일함수의 적정값을 유지하도록 돕는다. 셋째, 고도핑은 메모리 어레이내의 워드라인 저항값을 감소시켜 메모리 성능을 향상시킨다. 넷째, 고도핑은 주변 트랜지스터 게이트 커패시턴스 및 저항값과 관련된 시간 지연을 감소시킨다.
그러나, 폴리실리콘 고도핑에는 단점도 존재한다. 고도핑은 폴리실리콘 크리스털의 보다 높은 산화율을 초래한다. 그후 높은 산화율은 보다 현저한 "스마일링(smiling)" 효과, 즉, 도1b에 참조번호 118 및 120의 원으로 표시된 부분과 같이, MOS 트랜지스터내의 게이트의 에지에서 게이트 옥사이드 두께의 증가, 및 셀 게이트 스택의 에지에서 ONO 유전체 및 터널 옥사이드 두께의 유사한 증가를 초래한다. 극미한 "스마일링" 효과는 폴리실리콘의 코너를 둥글게 하여 폴리실리콘 에지에서의 전계 피크를 감소시킴으로써 유용한 신뢰성 효과를 제공할 수 있지만, 과도한 "스마일링" 효과는 MOS 트랜지스터의 구동 전류 및 채널의 게이트 제어를 손상시킨다. 메모리 셀에서, ONO 유전체의 현저한 "스마일링" 효과는 게이트 결합 비율, 게이트 채널 제어 및 프로그램, 소거 및 판독 효율을 손상시킨다.
고도핑의 또 다른 단점은 보다 큰 폴리실리콘 입자 크기를 초래하고, 이것은 이후에 MOS 트랜지스터내의 폴리실리콘 게이트와 게이트 옥사이드 사이와, 유사하게, 메모리 셀 내에서 각각의 터널 옥사이드와 플로팅 게이트 사이, ONO 유전체의 하부면과 플로팅 게이트 사이, 및 ONO 유전체의 상부면과 제어 게이트 사이에 보다 울퉁불퉁한 계면을 초래한다. 심한 경우에, 이것은 게이트 옥사이드 및/또는 터널 옥사이드 핀치-오프를 초래하거나, 그렇지 않으면, MOS 트랜지스터내의 게이트 옥사이드 및 메모리 셀내의 ONO 유전체 및 터널 옥사이드의 무결성 및 신뢰성에 영향을 준다.
종래의 공정에서, 폴리실리콘 도핑의 바람직한 효과와 바람직하지 않은 효과 사이에 필요한 균형을 이루기 위한 여지는, 단지 폴리실리콘층을 통과하는 도핑 프로파일의 균일성 및 도핑 레벨을 조정하는 것으로 제한된다. 이에 따라, 바람직한 균형을 이루는 것은 공정 및 장치 최적화 관점에서 어려운 작업이라는 것을 알 수 있다.
따라서, 폴리실리콘과 접하는 유전층에서의 "스마일링" 효과를 최소화하면서도, 최적의 폴리실리콘 도핑 프로파일을 달성하고, 폴리실리콘 디플리션 및 이와 관련된 역효과가 방지되거나 최소화되며, 폴리실리콘-옥사이드 계면의 품질 및 균일성이 향상되는 폴리실리콘층 구조 및 이를 형성하는 방법이 요구된다.
본 발명의 실시예에 따르면, 도핑된(도핑) 폴리실리콘층이 도핑되지 않은(언도핑) 폴리실리콘층을 통해 유전층에 접한다. 이 방식으로, 도핑 폴리실리콘층의 장점을 유지하면서, 도핑 폴리실리콘층이 절연층과 집적 접하는 종래 구조의 단점이 최소화되거나 제거된다.
일실시예에서, 반도체 구조는 도핑되지 않은(언도핑:undoped) 폴리실리콘층, 상기 언도핑 폴리실리콘층과 접하는 도핑된 폴리실리콘층, 및 상기 언도핑 폴리실리콘층과 접하는 절연층을 포함한다. 상기 언도핑 폴리실리콘층은 상기 도핑 폴리실리콘층과 절연층 사이에 삽입된다.
다른 실시예에서, 반도체 비휘발성 메모리 셀은 기판 영역 위의 제1 절연층을 포함한다. 상기 제1 절연층 위에 제1 도핑 폴리실리콘층이 놓이고, 상기 제1 도핑 폴리실리콘층 위에 접하여 제1 언도핑 폴리실리콘층이 놓인다. 상기 도핑 및 언도핑 폴리실리콘층이 플로팅 게이트를 형성한다. 제1 언도핑 폴리실리콘층 위에 접하여 제2 절연층이 놓인다. 상기 제2 절연층 위에 접하여 제2 언도핑 폴리실리콘층이 놓인다. 상기 제2 언도핑 상기 제2 도핑 폴리실리콘층이 놓인다. 상기 제2 도핑 및 언도핑 폴리실리콘층이 제어 게이트를 형성한다.
다른 실시예에서, 메모리 셀은 상기 제1 절연층 위에 접하는 제3 언도핑 폴리실리콘을 더 포함한다. 상기 제3 언도핑 폴리실리콘층 위에 접하여 상기 제1 도핑 폴리실리콘층이 놓인다. 상기 제3 언도핑 폴리실리콘층은 플로팅 게이트의 일부를 형성한다.
다른 실시예에서, 각각의 도핑 폴리실리콘층의 두께는 대응하는 언도핑 폴리실리콘층의 두께보다 2 내지 4배 만큼 더 크다.
본 발명의 또다른 실시예에 따르면, 반도체 트랜지스터는 기판 영역 위에 절연층을 포함한다. 상기 절연층 위에 접하여 언도핑 폴리실리콘층이 놓인다. 상기 언도핑 폴리실리콘층 위에 접하여 도핑 폴리실리콘층이 놓인다. 상기 도핑 및 언도핑 폴리실리콘층이 트랜지스터의 게이트를 형성한다.
일실시예에서, 상기 도핑 폴리실리콘층의 두께는 상기 언도핑 폴리실리콘층의 두께보다 2 내지 4배 만큼 더 크다.
본 발명의 실시예에 따르면, 도핑된 폴리실리콘층이 실리콘-다이옥사이드와 같은 절연층에 접하는 종래의 반도체 장치 구조가, 폴리실리콘층이 절연층에 접하는 언도핑 폴리실리콘층을 갖는 도핑 및 언도핑 폴리실리콘층을 포함하도록 수정된다. 이 방식으로, 아래에 보다 상세히 논의되는 바와 같이, 도핑 폴리실리콘의 장점을 유지하면서, 도핑 폴리실리콘층이 절연층에 바로 접하는 종래 구조의 결점은 최소화되거나 없앨 수 있다.
도2는 본 발명의 일실시예에 따른, 중간 공전 단계에서의 스택형-게이트 비휘발성 메모리 셀(200)의 단면도를 도시하고 있다. 메모리 셀(200)은 실리콘 기판(202) 위에 터널 옥사이드(204)를 포함한다. 2개의 폴리실리콘층(206-a, 206b)을 포함하는 플로팅 게이트(206)가 터널 옥사이드(204) 위에 놓인다. 혼합 ONO 유 전층(208)이 플로팅 게이트(206)를 위에 놓인 제어 게이트(210)로부터 절연시킨다. 제어 게이트(210)는 2개의 폴리실리콘층(210-a, 210-b)을 포함하고, 일부 공정에서는, 텅스텐(WSix)층(212)이 위에 놓인다. 도시된 바와 같이, 플로팅 게이트(206)를 형성하는 2개의 폴리실리콘층 중의 하부층(206-a)은 도핑되고 상부층(206-b)은 도핑되지 않으며, 제어 게이트(210)를 형성하는 2개의 폴리실리콘층의 하부층(210-a)은 도핑되지 않고, 상부층(210-b)은 도핑된다. 이 방식으로, ONO 유전체(208)가 2개의 도핑되지 않은 폴리실리콘층(206-a 및 210-a) 사이에 삽입된다.
일실시예에서, 도2의 구조는 다음과 같이 형성된다. 터널 옥사이드(204)가 종래 방법에 따라 기판(202) 위에 형성된다. 플로팅 게이트(206) 형성시, 2개의 연속된 폴리실리콘 증착 단계가 수행된다. 먼저, 도핑 폴리실리콘층(206-a)을 증착하기 위해 인-시츄(in-situ) 도핑 폴리실리콘 증착이 수행되고, 언도핑 폴리실리콘층(206-b)을 증착하기 위해 언도핑 폴리실리콘 증착 단계가 뒤따른다. 폴리실리콘 도핑 농도(예를 들어, 도펀트로 인 P31을 사용함)는 온도 및 가스(예, PH3) 유속 및 압력에 의해 제어되고, 각 폴리실리콘층의 두께는 증착 시간 및 온도에 의해 제어된다.
폴리실리콘층(206-a, 206-b)의 증착 후에, 폴리간 ONO 유전체(208)가 종래 방법에 따라 형성된다. 다음으로, 제어 게이트 형성시, 2개의 연속된 폴리실리콘 증착 단계가 수행된다. 먼저, 언도핑 폴리실리콘 증착 단계가 수행되고, 인-시츄 도핑 폴리실리콘 증착이 뒤따른다.
아래의 표는 본 발명의 예시적인 실시예에 따른, 각각의 도핑 및 언도핑 폴리실리콘층에 대한 폴리실리콘 두께, 도핑 농도, 온도, 가스 유속 및 압력을 보여주고 있다. 이 표는 바람직한 비율인 3:1을 갖는 2:1 내지 5:1 범위내의 도핑 실리콘 대 언도핑 실리콘의 두께 비율을 반영한다. 이 표에서의 값들은 단지 예시적인 것이며 이로 제한되지는 않는다. 본원을 참조하여, 목표 파라미터 및 바람직한 셀 성능을 달성하기 위해 이 값들을 변경하는 것이 이 기술분야에서 통상의 지식을 가진 자에게는 가능하다.
| 도핑 폴리실리콘 | |||||
| 도핑농도목표; cm-3 | 두께 목표; Å | 온도; ℃ | SiH4 유속; sccm | PH3 유속; sccm | 압력; mTorr |
| 2x1019 - 1x1020 | 450-750 | 580-620 | 1200-1400 | 50-100 | 350-450 |
| 언도핑 폴리실리콘 | ||||
| 두께 목표; Å | 온도; ℃ | SiH4 유속; sccm | PH3 유속; sccm | 압력; mTorr |
| 150-250 | 580-620 | 1200-1400 | 0 | 350-450 |
제어 게이트(210) 형성시 폴리실리콘층의 증착 후에, 텅스텐(WSix)층(212)이 통상의 방법에 따라 선택적으로 증착된다. 일부 공정에서는, 게이트층 형성을 완성하기 위해 텅스텐층 위에 ARC 옥시나이트라이드층(미도시)이 증착된다. 그리고, 메모리 셀의 제어 게이트 및 주변 트랜지스터의 게이트를 형성하기 위해, 게이트 마스킹 및 게이트 에칭이 뒤따르고, 도2에 도시된 바와 같은 게이트 스택을 형성하기 위해 셀프-얼라인 마스킹 및 셀프-얼라인 에칭(SAE)이 수행된다. 소스/드레인 형성 및 측벽 스페이서 형성을 포함한 모든 후속 단계는 통상의 방법에 따라 수행된다.
ONO 스팀 어닐링(ONO 증착 후), 게이트 스택 형성후의 폴리실리콘 재산화 및 소스/드레인 산화 주기과 같은, 열 산화 및 어닐링 주기 동안에, 2개의 옥사이드층에 접하는 언도핑 폴리실리콘층의 낮은 산화율로 인해, 게이트 스택의 주변(측벽)에서 ONO 유전체(208)의 상부 및 하부 옥사이드층이 낮은 비율로 성장한다. 이에 따라, ONO 유전체 "스마일링" 효과가 실질적으로 감소된다. 플로팅 게이트의 하부 폴리실리콘층과 같은 또다른 언도핑 폴리실리콘층을 포함함으로써, 터널 옥사이드 "스마일링"도 유사하게 감소될 수 있다. 이것은 도3a 실시예에 도시되어 있다. 터널 옥사이드(304)와 접하는 언도핑 폴리실리콘층(306-c)은 플로팅 게이트(306)의 하부층을 형성한다.
"스마일링" 효과에서의 감소 이외에, 언도핑 폴리실리콘의 보다 작은 입자 크기는, 향상된 터널 옥사이드 및 ONO 유전체 품질 및 균일성을 가져오는 보다 균일한 폴리실리콘-옥사이드간 계면을 만든다. 또한, 열 주기의 끝에서, 도핑 폴리실리콘층에서 적합한 도핑 농도와, 인접한 도핑 폴리실리콘층과 언도핑 폴리실리콘층 사이에 적합한 두께 비율을 선택함으로써, 폴리실리콘 디플리션 효과를 방지하도록, 균일하고 충분히 높은 도핑 농도가 전체 플로팅 게이트와 제어 게이트를 통해 달성될 수 있다.
산화/어닐링 열 주기의 끝에서, 열 예산에 따라, 언도핑 폴리실리콘층에서의 불순물(예, 인) 프로파일은 확산 특성을 이룰 수 있다. 도5는 도3a에서의 플로팅 게이트(306)를 통하는 예시적인 불순물 프로파일을 도시하고 있다. 가로축은 불순물 농도를 나타내고, 세로축은 ONO 유전체(308)의 상부로부터 하부, 플로팅 게이트(306) 및 터널 옥사이드(304) 스택을 따른 치수를 나타낸다. 실선(510, 512, 514)은, 열 주기를 수행하기 전에, 각각의 언도핑 폴리실리콘층(306-b), 언도핑 폴리실리콘층(306-c) 및 도핑 폴리실리콘층(306-a)에서의 불순물 농도를 나타낸다. 점선 곡선(516)은 열 주기 후의 3개의 폴리실리콘층을 통과하는 불순물 프로파일을 도시하고 있다. 폴리실리콘층(306-b, 306-c)은 도핑되지 않았지만, 그 증착 공정 동안에 약간의 불순물을 얻는다. 실선(510, 512)은 열 주기가 수행되기 전의 불순물 농도를 나타낸다.
열 주기 후에, 점선(516)으로 도시된 바와 같이, 불순물 농도는 도핑 폴리실리콘층(306-a)에서 가장 높고, 도핑 및 언도핑 폴리실리콘층 사이와 언도핑 폴리실리콘층(306-b, 306-c)을 통해 점점 감소되고, 언도핑 폴리실리콘층(306-b, 306-c)과 대응하는 터널 옥사이드(304) 및 ONO 유전층(308) 사이의 계면에서 최저 농도 레벨에 이른다. 폴리실리콘층의 두께와 열 주기는, 최종 폴리실리콘 도핑 농도와 폴리실리콘-유전체간 계면에서의 경사가 폴리실리콘 디플리션 효과를 방지하거나 최소화하는데 충분히 높도록, 최적화될 필요가 있다.
폴리실리콘-유전체간 계면에서의 높은 최종 도핑 농도에도 불구하고, 언도핑 폴리실리콘층을 이용하는 장점이 유지된다. 도핑 폴리실리콘층으로부터 언도핑 폴리실리콘층으로의 도펀트의 확산이 열 주기 동안에 천천히 발생한다. 따라서, 산화 공정의 상당 부분 동안에 폴리실리콘-유전체간 계면에서의 도핑 농도가 비교적 낮기 때문에, 감소된 스마일링 효과가 달성된다. 동시에, 언도핑 폴리실리콘층은 보다 작은 크기와 보다 균일한 입자 구조를 유지하여, 폴리실리콘-유전체간 계면에서 보다 양호한 품질 및 균일성을 가져온다.
도3b는 소스/드레인(314-a, 314-b) 및 측벽 스페이서(316-a, 316-b) 형성 및 모든 열 산화 및 어닐링 주기 후의 도3a의 셀 구조를 도시하고 있다. 도시된 바와 같이, 플로팅 게이트와 제어 게이트 모두에 다층의 도핑/언도핑 폴리실리콘층을 이용함으로써, "스마일링" 효과(도1b에서 원(118, 120)으로 도시됨)가 감소된다.
따라서, 각 플로팅 게이트 및 제어 게이트에서 도핑 및 언도핑 폴리실리콘층의 혼합을 제공함으로써, 종래 공정에서 나타나는 폴리실리콘 도핑 농도에서의 균형과 관련된 역효과의 많은 부분을 제거할 수 있는, 보다 유연한 공정이 얻어진다. 유전체 계면에 언도핑 폴리실리콘을 제공함으로써, 플로팅 게이트와 제어 게이트에 충분히 높은 도핑 농도가 유지되면서, 균일한 두께와 향상된 유전체 품질 및 무결성을 갖는 ONO 유전체 및 터널 옥사이드층이 달성된다. 또한, 모든 열 주기 후에, 전체 플로팅 게이트 및 제어 게이트를 통해 비교적 균질한 폴리실리콘 도핑이 얻어진다. 또한, 터널 옥사이드 및 ONO 유전체는 그들의 기하학적 두께 및 유전체 품질 및 무결성의 관점 모두에서 보다 균일하다. 터널 옥사이드 및 ONO의 높은 균일성은 채널을 통한 보다 양호한 게이트 제어, 제어 게이트와 플로팅 게이트 사이의 보다 높은 결합 비율, 강화된 프로그램, 소거 및 판독 효율, 보다 엄격한 소거 분포를 가져오고, 보다 낮은 동작 전압의 사용을 가능하게 한다. 또한, 향상된 품질의 ONO유전체 및 터널 옥사이드는 향상된 메모리 셀의 전체 신뢰성 및 전하 보유 특성을 가져온다. 이에 따라, 보다 향상된 전기적 특성 및 신뢰성 특성을 가진 메모리 셀이 달성된다.
도4a 내지 도4c는 본 발명의 다른 실시예에 따른, 2개의 상이한 공전 단계에서의 MOS 트랜지스터의 단면도를 도시하고 있다. 도4a에서, 통상의 방법에 따라 기판(402) 위에 게이트 옥사이드(404)가 형성된다. 다음으로, 트랜지스터 게이트(406) 형성하도록 2개의 연속적인 폴리실리콘 증착 단계가 수행된다. 먼저, 언도핑 폴리실리콘층(406-a)을 형성하기 위해, 언도핑 폴리실리콘층이 증착되고, 도핑 폴리실리콘층(406-b)을 형성하기 위해, 인-시츄 도핑 폴리실리콘 증착 단계가 뒤따른다. 상기의 메모리 셀 실시예와 유사하게, 폴리실리콘 도핑 농도(예를 들어 인 P31을 도펀트로 사용함)는 온도 및 가스(예, PH3) 유속 및 압력에 의해 제어되고, 각 폴리실리콘층의 두께는 증착 시간 및 온도에 의해 제어된다.
모든 후속 공정 단계는 통상의 방법에 따라 수행된다. 도4b 및 도4c는 소스/드레인(408-a, 408-b) 형성, 측벽 스페이서(410-a, 410-b) 형성 및 모든 열 산화 및 어닐링 주기 후의 트랜지스터 구조의 2개의 상이한 단면도를 도시하고 있다. 도4b는 트랜지스터의 게이트 길이에 따른 트랜지스터의 단면도이고, 도4c는 채널 영역을 통한 트랜지스터의 게이트 폭(트랜지스터 폭은 두 절연 영역 사이의 액티브 영역의 크기임)을 따른 트랜지스터의 단면도이다.
도시된 바와 같이, 도핑/언도핑 폴리실리콘층을 이용함으로써, 드레인 및 소스 영역에 근접한 게이트 옥사이드(404)의 외부 에지(도4b) 뿐만 아니라, 액티브 및 절연 영역(440-a, 440-b)의 주변(도4c)에서 "스마일링" 효과가 감소된다. 액티브 영역과 절연 영역 사이의 천이 영역에서 게이트 옥사이드의 두께에서의 증가는, 소위 절연 영역의 "새의 부리(bird's beak)" 효과(이것은 LOCOS 절연막에 대해 보 다 강하고, 얕은 트렌치 절연막에 대해서는 보다 작음)에 의해 주로 결정되지만, 통상의 공정에서의 게이트의 고도핑 폴리실리콘과, 결과로서 생성되는 "스마일링" 효과는 상기 천이 영역에서 보다 두꺼운 게이트 옥사이드를 초래한다. 게이트 옥사이드 계면에서의 폴리실리콘 도핑 제어는 "스마일링" 효과에 의한 보다 두꺼운 게이트 옥사이드에 대한 부담을 최소화하고, 이에 따라, 트랜지스터 성능(게이트 제어, 구동 전류)을 향상시킨다. 이것은 특히 짧은 액티브 폭 장치에 유용하다. 특히, 초기의 언도핑 폴리실리콘층에서의 입자 구조의 균일성 및 보다 작은 입자 크기는 폴리실리콘-옥사이드간 계면의 품질 및 균일성, 및 게이트 옥사이드 두께에서의 향상을 돕고, 이것은 향상된 신뢰성을 가져온다.
MOS 트랜지스터 폴리실리콘 게이트가 메모리 셀의 제어 게이트와 동시에(즉, 동일한 마스크 단계를 이용하여) 형성될 수 있다. 즉, 메모리 셀의 제어 게이트와 주변 트랜지스터의 게이트를 동시에 형성하기 위해, 도핑 폴리실리콘층이 뒤따르는 언도핑 폴리실리콘층의 형성시에, 동일한 2개의 연속적인 증착 단계가 수행될 수 있다. 다른 실시예에서, MOS 트랜지스터 폴리실리콘 게이트는 제어 게이트가 아니라 플로팅 게이트와 동시에 형성될 수 있다. 플로팅 게이트가 3개의 폴리실리콘층을 갖는 메모리 셀 실시예(도3a)에서, 상부의 언도핑 폴리실리콘층은 주변 트랜지스터에는 필요하지 않지만, 충분히 균일한 최종 도핑이 얻어지는 경우에는 존재할 수 있다. 또 다른 실시예에서, 주변 트랜지스터의 게이트는 혼합된 플로팅 게이트 및 제어 게이트 폴리실리콘층과 동시에 형성된다. 많은 플래시 EPROM 공정에서와 같이, 이러한 실시예는 폴리간 ONO 유전체가 주변으로부터 제거될 필요가 있다.
본 발명은 MOS 트랜지스터 및 스택형 게이트 비휘발성 메모리에 대한 애플리케이션으로 제한되지 않는다. 도핑 폴리실리콘이 절연층에 접하는 모든 구조가 여기서 기재된 도핑/언도핑 다층 폴리실리콘 방법에서 이득을 얻을 수 있다. 다른 구조의 예는 ROM, EPROM, EEPROM, 및 플래시 EEPROM 셀과 같은 N-채널 또는 P-채널 비휘발성 메모리 셀, DRAM 및 SRAM 셀과 같은 휘발성 메모리 셀, NMOS 및 PMOS 트랜지스터, 및 디플리션 및 인헨스먼트 트랜지스터를 포함한다. 또한, 본 발명은 여기서 나타낸 어떠한 특정 파라미터 또는 값들로 제한되지 않는다. 예를 들면, 위의 표에서 나타난 값들은 하나의 특정 공정 및 목표 세트에 대응되며, 다른 공정 및 셀 기술을 적용하기 위해 변경될 수 있다.
이상에서, 본 발명의 바람직한 실시예를 설명하였지만, 다양한 대안예, 변형예 및 등가물을 사용하는 것이 가능하다. 따라서, 본 발명의 범위는 상기의 설명을 참조하여 결정되어서는 안되며, 대신에, 등가물의 전 범위를 포함하는, 첨부된 청구범위를 참조하여 결정되어야 한다.
이상에서 살펴본 바와 같이, 본 발명에 따르면, 폴리실리콘과 접하는 유전층에서의 "스마일링" 효과를 최소화하면서, 최적의 폴리실리콘 도핑 프로파일을 달성하고, 폴리실리콘 디플리션 및 이와 관련된 역효과가 방지되거나 최소화되며, 폴리실리콘-옥사이드 계면의 품질 및 균일성이 향상되는 효과가 있다.
Claims (35)
- 반도체 비휘발성 메모리 셀을 형성하는 방법에 있어서,기판 영역 위에 제1 절연층을 형성하는 단계;상기 제1 절연층 위에 제1 도핑 폴리실리콘층을 형성하는 단계;상기 제1 도핑 폴리실리콘층 위에 접하여 제1 언도핑(undoped) 폴리실리콘층을 형성하는 단계 - 여기서, 상기 제1 도핑 폴리실리콘층과 상기 제1 언도핑 폴리실리콘층은 플로팅 게이트를 형성함 -;상기 제1 언도핑 폴리실리콘층 위에 접하여 제2 절연층을 형성하는 단계;상기 제2 절연층 위에 접하여 제2 언도핑 폴리실리콘층을 형성하는 단계; 및상기 제2 언도핑 폴리실리콘층 위에 접하여 제2 도핑 폴리실리콘층을 형성하는 단계 - 여기서, 상기 제2 도핑 폴리실리콘층과 상기 제2 언도핑 폴리실리콘층은 제어 게이트를 형성함 -를 포함하는 것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,상기 제1 도핑 폴리실리콘층을 형성하기 전에, 상기 제1 절연층 위에 접하여 제3 언도핑 폴리실리콘층을 형성하는 단계 - 여기서, 상기 제1 도핑 폴리실리콘층은 상기 제3 언도핑 폴리실리콘층 위에 접하여 놓이고, 상기 제3 언도핑 폴리실리콘층은 상기 플로팅 게이트의 일부를 형성함 -를 더 포함하는 것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,상기 제1 절연층은 터널 옥사이드층이고, 상기 제2 절연층은 화합 옥사이드-나이트라이드-옥사이드 유전층과 화합 옥사이드-나이트라이드-옥사이드-나이트라이드 유전층 중 하나인것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,각 도핑 폴리실리콘층의 두께는 대응하는 언도핑 폴리실리콘층 두께보다 2 내지 4배 만큼 더 큰것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,상기 제1 절연층, 상기 플로팅 게이트, 상기 제2 절연층 및 상기 제어 게이트로 만들어진 스택의 측벽을 따라 절연 스페이서를 형성하는 단계; 및상기 기판내에 소스 및 드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,상기 각각의 제1 및 제2 도핑 폴리실리콘층을 형성하는 단계는 인-시츄 도핑 폴리실리콘층을 증착하는 단계를 포함하는것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,상기 메모리 셀은 스택형-게이트 비휘발성 메모리 셀 및 스플릿 게이트 비휘발성 메모리 셀 중 어느 하나인것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,상기 각각의 플로팅 게이트 및 제어 게이트에서의 폴리실리콘 디플리션(depletion)을 방지하기 위해, 상기 각각의 제1 및 제2 도핑 폴리실리콘층은 대응하는 제1 및 제2 언도핑 폴리실리콘층의 두께보다 더 큰 두께와 도핑 농도를 갖는것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 제1항에 있어서,상기 비휘발성 메모리 셀은 ROM, 플래시 EPROM 및 EEPROM 중 어느 하나인것을 특징으로 하는 반도체 비휘발성 메모리 셀 형성 방법.
- 반도체 트랜지스터를 형성하는 방법에 있어서,기판 영역 위에 절연층을 형성하는 단계;상기 절연층 위에 접하여 언도핑 폴리실리콘층을 형성하는 단계;상기 언도핑 폴리실리콘층 위에 접하여 도핑 폴리실리콘층을 형성하는 단계 - 여기서, 상기 도핑 폴리실리콘층과 상기 언도핑 폴리실리콘층은 트랜지스터의 게이트를 형성함 -;상기 게이트의 측벽을 따라 절연 스페이서를 형성하는 단계; 및상기 기판내에 소스 및 드레인 영역을 형성하는 단계를 포함하고,상기 도핑 폴리실리콘층의 두께는 상기 언도핑 폴리실리콘층 두께보다 2 내지 4배 만큼 더 큰것을 특징으로 하는 반도체 트랜지스터 형성 방법.
- 제10항에 있어서,상기 절연층은 게이트 옥사이드층인것을 특징으로 하는 반도체 트랜지스터 형성 방법.
- 삭제
- 삭제
- 제10항에 있어서,상기 도핑 폴리실리콘층을 형성하는 단계는 인-시츄 도핑 폴리실리콘층을 증착하는 단계를 포함하는것을 특징으로 하는 반도체 트랜지스터 형성 방법.
- 제10항에 있어서,상기 트랜지스터는 NMOS 트랜지스터, PMOS 트랜지스터, 인헨스먼트 트랜지스터(enhancement transistor) 및 디플리션 트랜지스터(depletion transistor) 중 어느 하나인것을 특징으로 하는 반도체 트랜지스터 형성 방법.
- 제10항에 있어서,상기 게이트에서의 폴리실리콘 디플리션을 방지하기 위해, 상기 도핑 폴리실리콘층은 대응하는 언도핑 폴리실리콘층의 두께보다 더 큰 두께와 도핑 농도를 갖는것을 특징으로 하는 반도체 트랜지스터 형성 방법.
- 반도체 비휘발성 메모리 셀에 있어서,기판 영역 위의 제1 절연층;상기 제1 절연층 위의 제1 도핑 폴리실리콘층;상기 제1 도핑 폴리실리콘층 위에 접하는 제1 언도핑 폴리실리콘층 - 여기서, 상기 제1 도핑 폴리실리콘층과 상기 제1 언도핑 폴리실리콘층은 플로팅 게이트를 형성함 -;상기 제1 언도핑 폴리실리콘층 위에 접하는 제2 절연층;상기 제2 절연층 위에 접하는 제2 언도핑 폴리실리콘층; 및상기 제2 언도핑 폴리실리콘층 위에 접하는 제2 도핑 폴리실리콘층 - 여기서, 상기 제2 도핑 폴리실리콘층과 상기 제2 언도핑 폴리실리콘층은 제어 게이트를 형성함 -를 포함하는 것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,상기 제1 절연층 위에 접하는 제3 언도핑 폴리실리콘층 - 여기서, 상기 제1 도핑 폴리실리콘층은 상기 제3 언도핑 폴리실리콘층 위에 접하여 놓이고, 상기 제3 언도핑 폴리실리콘층은 상기 플로팅 게이트의 일부를 형성함 -을 더 포함하는 것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,상기 제1 절연층은 터널 옥사이드층이고, 상기 제2 절연층은 화합 옥사이드-나이트라이드-옥사이드 유전층과 화합 옥사이드-나이트라이드-옥사이드-나이트라이드 유전층 중 하나인것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,각 도핑 폴리실리콘층의 두께는 대응하는 언도핑 폴리실리콘층 두께보다 2 내지 4배 만큼 더 큰것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,상기 제1 절연층, 상기 플로팅 게이트, 상기 제2 절연층 및 상기 제어 게이트로 만들어진 스택의 측벽을 따라 형성된 절연 스페이서; 및상기 기판내의 소스 및 드레인 영역을 더 포함하는 것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,상기 각각의 제1 및 제2 도핑 폴리실리콘층은 불순물을 이용하여 인-시츄 도핑되는것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,상기 메모리 셀은 스택형-게이트 비휘발성 메모리 셀 및 스플릿 게이트 비휘발성 메모리 셀 중 어느 하나인것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,상기 각각의 플로팅 게이트 및 제어 게이트에서의 폴리실리콘 디플리션을 방지하기 위해, 상기 각각의 제1 및 제2 도핑 폴리실리콘층은 대응하는 제1 및 제2 언도핑 폴리실리콘층의 두께보다 더 큰 두께와 도핑 농도를 갖는것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 제17항에 있어서,상기 비휘발성 메모리 셀은 ROM, 플래시 EPROM 및 EEPROM 중 어느 하나인것을 특징으로 하는 반도체 비휘발성 메모리 셀.
- 반도체 트랜지스터에 있어서,기판 영역 위의 절연층;상기 절연층 위에 접하는 언도핑 폴리실리콘층;상기 언도핑 폴리실리콘층 위에 접하는 도핑 폴리실리콘층 - 여기서, 상기 도핑 폴리실리콘층과 상기 언도핑 폴리실리콘층은 트랜지스터의 게이트를 형성함 -;상기 게이트의 측벽을 따라 형성된 절연 스페이서; 및상기 기판내의 소스 및 드레인 영역을 포함하고,상기 도핑 폴리실리콘층의 두께는 상기 언도핑 폴리실리콘층 두께보다 2 내지 4배 만큼 더 큰것을 특징으로 하는 반도체 트랜지스터.
- 제26항에 있어서,상기 절연층은 게이트 옥사이드층인것을 특징으로 하는 반도체 트랜지스터.
- 삭제
- 삭제
- 제26항에 있어서,상기 도핑 폴리실리콘층은 불순물을 이용하여 인-시츄 도핑되는것을 특징으로 하는 반도체 트랜지스터.
- 제26항에 있어서,상기 트랜지스터는 NMOS 트랜지스터, PMOS 트랜지스터, 인헨스먼트 트랜지스터 및 디플리션 트랜지스터 중 어느 하나인것을 특징으로 하는 반도체 트랜지스터.
- 제26항에 있어서,상기 게이트에서의 폴리실리콘 디플리션을 방지하기 위해, 상기 도핑 폴리실리콘층은 대응하는 언도핑 폴리실리콘층의 두께보다 더 큰 두께와 도핑 농도를 갖는것을 특징으로 하는 반도체 트랜지스터.
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/994,545 | 2001-11-26 | ||
| US09/994,545 US6812515B2 (en) | 2001-11-26 | 2001-11-26 | Polysilicon layers structure and method of forming same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030043711A KR20030043711A (ko) | 2003-06-02 |
| KR100882238B1 true KR100882238B1 (ko) | 2009-02-06 |
Family
ID=25540782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020073666A KR100882238B1 (ko) | 2001-11-26 | 2002-11-25 | 폴리실리콘층 구조 및 그 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6812515B2 (ko) |
| KR (1) | KR100882238B1 (ko) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426481B1 (ko) * | 2001-06-26 | 2004-04-13 | 주식회사 하이닉스반도체 | 코드 저장 메모리 셀 제조 방법 |
| JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US20030113962A1 (en) * | 2001-12-14 | 2003-06-19 | Chindalore Gowrishankar L. | Non-volatile memory device with improved data retention and method therefor |
| KR100426484B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
| US6753242B2 (en) * | 2002-03-19 | 2004-06-22 | Motorola, Inc. | Integrated circuit device and method therefor |
| US6958273B2 (en) * | 2003-03-21 | 2005-10-25 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby |
| US6873006B2 (en) * | 2003-03-21 | 2005-03-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region |
| JP2005101174A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| US7229880B2 (en) * | 2003-11-19 | 2007-06-12 | Promos Technologies Inc. | Precision creation of inter-gates insulator |
| US20050156229A1 (en) * | 2003-12-16 | 2005-07-21 | Yeap Geoffrey C. | Integrated circuit device and method therefor |
| KR100538884B1 (ko) * | 2004-03-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| JP2005353975A (ja) * | 2004-06-14 | 2005-12-22 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| KR100573482B1 (ko) * | 2004-06-29 | 2006-04-24 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 폴리 실리콘막 형성방법 |
| US7157341B2 (en) * | 2004-10-01 | 2007-01-02 | International Business Machines Corporation | Gate stacks |
| KR100607346B1 (ko) * | 2005-01-13 | 2006-07-31 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| US20070034922A1 (en) * | 2005-08-11 | 2007-02-15 | Micron Technology, Inc. | Integrated surround gate multifunctional memory device |
| JP4664771B2 (ja) * | 2005-08-11 | 2011-04-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100689840B1 (ko) * | 2005-10-04 | 2007-03-08 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법 |
| US8053849B2 (en) * | 2005-11-09 | 2011-11-08 | Advanced Micro Devices, Inc. | Replacement metal gate transistors with reduced gate oxide leakage |
| JP4751232B2 (ja) * | 2006-04-21 | 2011-08-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8283263B2 (en) * | 2006-07-05 | 2012-10-09 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system including nitride layer technology |
| KR100833452B1 (ko) | 2006-12-27 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그 소거 방법 |
| US7842977B2 (en) * | 2007-02-15 | 2010-11-30 | Qimonda Ag | Gate electrode structure, MOS field effect transistors and methods of manufacturing the same |
| US7632734B2 (en) * | 2007-04-02 | 2009-12-15 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method of fabricating semiconductor device |
| US7892961B2 (en) * | 2007-05-31 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming MOS devices with metal-inserted polysilicon gate stack |
| KR100831976B1 (ko) | 2007-07-05 | 2008-05-26 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2009021502A (ja) * | 2007-07-13 | 2009-01-29 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| US7737031B2 (en) * | 2007-08-02 | 2010-06-15 | Intel Corporation | Insitu formation of inverse floating gate poly structures |
| US7989289B2 (en) * | 2008-05-13 | 2011-08-02 | Intel Corporation | Floating gate structures |
| US20090311877A1 (en) * | 2008-06-14 | 2009-12-17 | Applied Materials, Inc. | Post oxidation annealing of low temperature thermal or plasma based oxidation |
| US20100297854A1 (en) * | 2009-04-22 | 2010-11-25 | Applied Materials, Inc. | High throughput selective oxidation of silicon and polysilicon using plasma at room temperature |
| US20110159674A1 (en) * | 2009-12-30 | 2011-06-30 | Hynix Semiconductor Inc. | Method of Manufacturing Nonvolatile Memory Devices |
| JP6254098B2 (ja) | 2012-02-13 | 2017-12-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 基板の選択性酸化のための方法および装置 |
| US9196493B2 (en) * | 2012-03-30 | 2015-11-24 | Macronix International Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| JP2013222785A (ja) * | 2012-04-16 | 2013-10-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US20140015031A1 (en) * | 2012-07-12 | 2014-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Method for Memory Device |
| CN103794504A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其制作方法 |
| CN104183633A (zh) * | 2013-05-23 | 2014-12-03 | 华邦电子股份有限公司 | 电荷储存结构及其制造方法以及非易失性存储器结构 |
| TWI737507B (zh) * | 2020-09-30 | 2021-08-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構及其製造方法 |
| CN114664979A (zh) * | 2022-05-26 | 2022-06-24 | 横店集团东磁股份有限公司 | 一种TOPCon钝化结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046786A (ko) * | 1999-11-15 | 2001-06-15 | 윤종용 | 반도체 장치의 콘택홀 형성 방법 |
| KR20010059611A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 텅스텐실리사이드게이트전극 형성방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4978626A (en) * | 1988-09-02 | 1990-12-18 | Motorola, Inc. | LDD transistor process having doping sensitive endpoint etching |
| US4992391A (en) * | 1989-11-29 | 1991-02-12 | Advanced Micro Devices, Inc. | Process for fabricating a control gate for a floating gate FET |
| US5840607A (en) * | 1996-10-11 | 1998-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming undoped/in-situ doped/undoped polysilicon sandwich for floating gate application |
| US6107169A (en) * | 1998-08-14 | 2000-08-22 | Advanced Micro Devices, Inc. | Method for fabricating a doped polysilicon feature in a semiconductor device |
| US6730584B2 (en) * | 1999-06-15 | 2004-05-04 | Micron Technology, Inc. | Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures |
| US6252277B1 (en) * | 1999-09-09 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Embedded polysilicon gate MOSFET |
| US6512273B1 (en) * | 2000-01-28 | 2003-01-28 | Advanced Micro Devices, Inc. | Method and structure for improving hot carrier immunity for devices with very shallow junctions |
-
2001
- 2001-11-26 US US09/994,545 patent/US6812515B2/en not_active Expired - Lifetime
-
2002
- 2002-11-25 KR KR1020020073666A patent/KR100882238B1/ko active IP Right Grant
-
2004
- 2004-06-16 US US10/870,285 patent/US7160774B2/en not_active Expired - Lifetime
-
2006
- 2006-07-13 US US11/487,093 patent/US20060252193A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046786A (ko) * | 1999-11-15 | 2001-06-15 | 윤종용 | 반도체 장치의 콘택홀 형성 방법 |
| KR20010059611A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 텅스텐실리사이드게이트전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040227179A1 (en) | 2004-11-18 |
| US6812515B2 (en) | 2004-11-02 |
| US7160774B2 (en) | 2007-01-09 |
| US20030102503A1 (en) | 2003-06-05 |
| US20060252193A1 (en) | 2006-11-09 |
| KR20030043711A (ko) | 2003-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100882238B1 (ko) | 폴리실리콘층 구조 및 그 형성 방법 | |
| US6486028B1 (en) | Method of fabricating a nitride read-only-memory cell vertical structure | |
| US5840607A (en) | Method of forming undoped/in-situ doped/undoped polysilicon sandwich for floating gate application | |
| US20050186741A1 (en) | SONOS embedded memory with CVD dielectric | |
| US6534355B2 (en) | Method of manufacturing a flash memory having a select transistor | |
| US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
| US20070190727A1 (en) | Nonvolatile semiconductor memory device and manufacturing method therefor | |
| US9412748B2 (en) | Method of manufacturing semiconductor device having an implanting from a second direction inclined relative to a first direction | |
| JP2007251079A (ja) | 半導体装置およびその製造方法 | |
| US6417046B1 (en) | Modified nitride spacer for solving charge retention issue in floating gate memory cell | |
| US6498365B1 (en) | FET gate oxide layer with graded nitrogen concentration | |
| US7125771B2 (en) | Methods for fabricating nonvolatile memory device | |
| US6759299B2 (en) | Method for manufacturing flash memory device | |
| US7687846B2 (en) | Nonvolatile memory device | |
| KR20080015554A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100460028B1 (ko) | 불휘발성 메모리 장치의 게이트 형성방법 | |
| US6448138B1 (en) | Nonvolatile floating-gate memory devices, and process of fabrication | |
| KR20030002722A (ko) | 반도체 소자의 제조 방법 | |
| KR100594391B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100526477B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US6927150B2 (en) | Method of manufacturing a semiconductor device | |
| KR100593597B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100608142B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100602937B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100604532B1 (ko) | 비휘발성 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 11 |