KR100868120B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100868120B1
KR100868120B1 KR20077004322A KR20077004322A KR100868120B1 KR 100868120 B1 KR100868120 B1 KR 100868120B1 KR 20077004322 A KR20077004322 A KR 20077004322A KR 20077004322 A KR20077004322 A KR 20077004322A KR 100868120 B1 KR100868120 B1 KR 100868120B1
Authority
KR
South Korea
Prior art keywords
component
group
silicon
weight
less
Prior art date
Application number
KR20077004322A
Other languages
English (en)
Other versions
KR20070043017A (ko
Inventor
요시타카 스가와라
요시카즈 쇼지
Original Assignee
간사이 덴료쿠 가부시키가이샤
가부시키가이샤 아데카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 간사이 덴료쿠 가부시키가이샤, 가부시키가이샤 아데카 filed Critical 간사이 덴료쿠 가부시키가이샤
Publication of KR20070043017A publication Critical patent/KR20070043017A/ko
Application granted granted Critical
Publication of KR100868120B1 publication Critical patent/KR100868120B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/70—Siloxanes defined by use of the MDTQ nomenclature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Silicon Polymers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

본 발명은 와이드 갭 반도체 소자의 외면을, 실록산(Si-O-Si 결합체)에 의한 가교 구조를 갖는 1종 이상의 규소 함유 중합체를 함유하는 합성 고분자 화합물로 피복한다. 상기 합성 고분자 화합물은 예를 들면, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖는, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하인, 규소 함유 중합체이다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 고내열성 및 고내전압 특성을 갖는 반도체 장치에 관한 것이다.
전기 신호나 전력을 변환하기 위한 반도체 장치에는, 일반적으로 실리콘(이하, Si라고 표기한다) 반도체 재료가 많이 이용되고 있지만, 보다 가혹한 온도 환경에서도 사용할 수 있도록 여러 가지 개량이 진행되고 있다. 이러한 예로는, 인공 위성 등에 탑재되어 우주에서 사용되는 반도체 장치나, 컴퓨터에 탑재되는 고속 고집적 마이크로 프로세서가 있다. 또한, 다른 예로는, 수백 밀리와트 이상의 전력을 제어하는 각종 파워 집적 회로 및 자동차의 엔진 룸에 탑재되는 IGBT 등의 각종 개별 반도체 장치 등이 있다. 또한, 각종 파장의 광을 발광하는 각종 발광 반도체 장치에는, 화합물의 반도체 재료가 사용된다. 이 발광 반도체 장치에 있어서도, 보다 고강도의 발광을 얻기 위해서 전류 밀도를 높게 하는 경향이 있고, 보다 접합 온도가 높은 가혹한 온도 환경 하에서 사용할 수 있도록 개량이 진행되고 있다.
한편, Si보다도 에너지 갭이 크고 절연 파괴 전계 강도도 약 1자리수 큰 등의, 뛰어난 물리 특성을 가지므로, 탄화규소(이하, SiC로 표기한다) 등의 와이드 갭 반도체 재료가 주목받고 있다. 와이드 갭 반도체 재료는, 더욱 가혹한 온도 환 경에서 사용하는 파워 반도체 장치에 적합한 반도체 재료이고, 이 재료로 이루어지는 반도체 장치도, 최근 활발하게 개발이 진행되고 있다.
SiC를 이용한 고내열·고내전압의 파워 반도체 장치의 종래예로는, 이하에 표시하는 SiC 다이오드 소자를 이용한 것이, 2001년의 국제학회논문집「Proceedings of 2001 International Symposium on Power Semiconductor Devices & IC's」의 27페이지부터 30페이지(이하, 선행기술 1)에 개시되어 있다. 이 SiC 다이오드 소자는, SiC 기판 상에 전하를 주입하는 pn접합을 에피텍셜 성장 기술에 의한 에피텍셜막으로 형성한다. 기판의 단부 영역의 에피텍셜막을 메사에칭으로 제거한 후, 전계를 완화하는 터미네이션(termination)부를 이온 주입으로 형성한다. 구체적으로는, 깊이 약 1㎛의 메사에칭 처리로 두께 0.7㎛의 p형 에피텍셜층을 제거하고, 0.4㎛의 이산화실리콘 등의 무기물막으로 패시베이션막을 형성하고 있다. 이 종래예에서는, 12kV∼19kV의 고 내전압을 갖는 SiC 다이오드 소자를 실현할 수 있다.
도 5는 상기 종래예의 SiC 다이오드 소자를 패키지 내에 넣어 SiC 다이오드 장치를 구성한 경우의 단면도이다. 도면에 있어서, 하면에 캐소드 단자(92)를 갖는 금속제의 지지체(93)의 상면에, SiC의 다이오드 소자(90)가 그 캐소드 전극(97)에 접하여 장착되어 있다. 지지체(93)에는 또한 절연물(12)을 통해 절연을 유지하면서 지지체(93)를 관통하는 애노드 단자(91)가 설치된다. 애노드 단자(91)는 리드선(8)으로, SiC 다이오드 소자(90)의 애노드 전극(96)에 접속되어 있다. 지지체(93)의 상면에는, 다이오드 소자(90)를 덮도록 금속제의 캡(94)이 설치되고, 다이 오드 소자(90)를 포함하는 패키지의 공간(95)을 밀봉하고 있다. 이 공간(95)에는 6플루오르화유황가스가 충전되어 있다. 6플루오르화유황가스를 충전하는 경우에는, 도 5에 원호로 표시하고 후에 설명하는 피복체(100)는 설치되어 있지 않다.
6플루오르화유황가스를 충전하는 이유는 다음과 같다. 애노드 전극(96)과, 패시베이션막(98)으로 피복되어 있지 않은 노출 측면(90a)과의 사이는, 연면 거리가 짧기 때문에, 공기 증에서는 방전을 일으키기 쉬워 내전압을 높게 할 수 없다. 이 내전압을 높게 하기 위해서, 패키지 내에, 고전계 중에서 가장 방전을 일으키기 어려운 6플루오르화유황가스를 절연용 가스로서 충전하고 있다. 절연용 가스로서 질소 가스 등의 불활성 가스나 아르곤 등의 희가스를 이용해서는, 이들 가스는 최대 절연 파괴 전계가 6플루오르화유황 가스보다 낮으므로, 고전압의 인가 시에 가스 중에서 방전을 일으킨다. 그 결과, SiC 다이오드 소자(90) 그 자체나, 이산화 실리콘 등의 패시베이션막(98)이 파괴되어 버린다. 그래서, 내전압을 높게 하기 위해서, 150℃ 정도의 고온에서도 매우 안정된 6플루오르화유황 가스를 충전하여 방전을 막아 절연 파괴를 막도록 하고 있다.
특허문헌 1 : 특허 제3395456호 공보
특허문헌 2 : 특허 제3409507호 공보
비특허문헌 1 : 「Proceedings of 2001 International Symposium on Power Semiconductor Devices & IC's」의 27페이지부터 30페이지
(발명이 해결하려는 과제)
6플루오르화유황 가스는, 절연용 가스로는 현재 시점에서 가장 뛰어난 절연성을 갖지만, 불소를 포함하고 있으므로, 지구 온난화 방지의 관점에서 사용을 피할 필요가 있다. 특히 높은 절연성을 얻기 위해서는, 반도체 장치 내에 충전하는 6플루오르화유황 가스의 압력을 상온에서 2기압 정도로 할 필요가 있다. 반도체 장치의 사용 중에 온도가 상승하면, 이 압력은 2기압 이상으로 높아지므로, 반도체 장치의 패키지를 상당히 견고하게 하지 않으면 폭발이나 가스 누설의 위험성이 있다. 와이드 갭 반도체 장치는 500℃ 가까운 고온에서 동작시키는 경우도 있지만, 그 경우에는 6플루오르화유황 가스가 열팽창하여 가스압은 상당히 높아진다. 이 때문에 패키지의 폭발이나 가스 누설 리크의 위험성이 더욱 증가하는 동시에, 6플루오르화유황 가스가 열분해하여 내전압이 저하하는 등의 문제가 있다.
6플루오르화유황 가스 이외의 물질로 뛰어난 절연성을 갖는 종래의 재료로는, 실록산(Si-O-Si 결합체)의 선 형상 구조를 갖는 폴리메틸페닐실록산을 포함하는 합성 고분자 화합물이나, 실록산의 가교 구조를 갖는 폴리페닐실세스키옥산을 포함하는 합성 고분자 화합물이 있다. 전자는 일반적으로 실리콘고무(Si 고무)라고 칭해진다. 온도가 150℃ 이하에서는, 도 5에 도시하는 바와 같이, 이들 합성 고분자 화합물의 피복체(100)로 반도체 소자(다이오드 소자(90)) 전체를 덮음으로써 높은 절연성을 유지할 수 있다.
폴리메틸페닐실록산은 내열성이 그다지 높지 않지만, Si 파워 반도체 소자와 같이 접합 온도가 150℃ 이하의 범위에서 사용하는 경우는 문제가 없다. 그러나 와이드 갭 반도체 재료의 SiC를 이용하는 반도체 소자와 같이, 200℃ 이상의 고온으로 사용하는 경우는 내열성이 충분하다고는 할 수 없다. 사용 중에 SiC 반도체 소자의 온도가 200℃ 이상이 되면 폴리메틸페닐실록산의 피복체는 유연성이 부족하게 된다. 또한 공기 중에서 250℃ 이상이 되면 유리화하여 완전히 단단해져 버린다. 이 때문에 SiC 반도체 소자의 온도가 실온으로 되돌아가면, 폴리메틸페닐실록산의 피복체의 내부에 다수의 크랙이 발생한다. 또한, 폴리메틸페닐실록산으로 피복한 소자를 고온에서 장시간 6플루오르화유황 가스 등의 불활성 가스 중에서 동작시키면, 중량의 감소가 생겨 소자 표면 근방에서 보이드(void)나 크랙이 발생한다. 이는 폴리메틸페닐실록산의 측쇄(側鎖)의 메틸기나 페닐기가 분해하여 증발하기 때문이라고 추찰된다. 보이드나 크랙이 발생하면 소자의 표면 보호가 불완전하게 되어 리크 전류가 증대한다. 또한 크랙 발생시에 소자의 패시베이션막을 손상시키는 경우가 있고, 그 결과로 리크 전류가 대폭 증가하여 반도체 소자의 파괴에 이르는 경우도 있다. 이상과 같이 폴리메틸페닐실록산은 저온에서는 내열성이 좋지만 고온에서는 그 기능을 잃어버린다는 결점이 있다.
한편, 폴리페닐실세스키옥산은 내열성은 우수하지만 약하고, 크랙이 생기기 쉬우므로 두꺼운 막으로 하는 것이 곤란하다. 폴리페닐실세스키옥산을 이용할 때는 소자 표면에 수 미크론의 두께로 도포한다. 그러나 수 미크론의 두께로는 내전압이 한정되고, 3kV 이상의 고내전압의 반도체 장치에는 이용하는 것이 곤란했다.
본 발명은, 내열성, 가요성이 우수한 규소 함유 경화성 조성물인 합성 고분자 화합물로 반도체 소자를 덮은 고내전압·고내열 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치는 적어도 하나의 반도체 소자를 구비하고, 상기 반도체 소자 및 상기 반도체 소자를 외부의 기기에 전기적으로 접속하기 위한 전기 접속 수단의 적어도 일부분을, 합성 고분자 화합물로 덮는 것을 특징으로 한다.
상기 합성 고분자 화합물은, 하기의 (A)성분, (B)성분 및 (C)성분의 각 규소 함유 중합체의 적어도 하나를 함유하고, 또한 하기의 (D)성분의 촉매를 함유하는, 규소 함유 경화성 조성물을 열경화시킨 경화물인 것을 특징으로 한다.
상기 (A)성분은, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖는, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하인, 규소 함유 중합체이다 [상기 R1 및 R2는 알킬렌기 및/또는 아릴렌기를 포함해도 되는 탄소수 2∼20의 알케닐기이고, 상기 R3은 탄소수 1∼9의 알킬렌기 및/또는 아릴렌기이고, 상기 R4는 수소 또는 메틸기이다].
상기 (B)성분은, Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖는, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하인, 규소 함유 중합체이다.
상기 (C) 성분은 Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)를 갖고, 또한 Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖는, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하인, 규소 함유 중합체이다.
상기 (D)성분은, 백금계 촉매인 경화 반응 촉매이다.
상기 규소 함유 경화성 조성물은, (C)성분을 포함하지 않는 경우에는, (A)성분과 (B)성분을 포함하고, 또한 (D)성분을 포함하는 것이 바람직하다.
상기 규소 함유 경화성 조성물은, (A)성분, (C)성분 및 (D)성분을 포함하고, (B)성분을 포함하지 않는 것이어도 되고, 또한 (B)성분, (C)성분 및 (D)성분을 포함하고, (A)성분을 포함하지 않는 것이어도 된다.
상기 규소 함유 경화성 조성물은, (C)성분과 (D)성분을 포함하고 (A)성분과 (B)성분을 포함하지 않는 것이어도 된다.
본 발명의 고내열 반도체 장치는 적어도 하나의 반도체 소자를 구비하고, 규소 함유 경화성 조성물이 함유하는 (A)성분, (B)성분 및 (C)성분을 합한 규소 함유 중합체의 아릴기 및 아릴렌기의 합계 함유량이 0.1∼50중량%인 것을 특징으로 하는 상기 규소 함유 경화성 조성물을 열경화시킨 합성 고분자 화합물로, 상기 반도체 소자 및 상기 반도체 소자를 외부의 기기에 전기적으로 접속하기 위한 전기 접속 수단의 적어도 일부분을 덮고 있다.
또한, (E)성분으로서 금속 산화물의 미세분말을 함유하는 상기 규소 함유 경화성 조성물을 열경화시킨 합성 고분자 화합물로, 상기 반도체 소자 및 상기 반도체 소자를 외부의 기기에 전기적으로 접속하기 위한 전기 접속수단의 적어도 일부분을 덮는다.
상기 합성 고분자 화합물은, 높은 절연성 즉 고내전압 특성을 갖는 동시에, 반도체 소자의 패시베이션막으로서 사용되는 이산화실리콘이나 질화실리콘 등의 무기물막과의 친화성이 매우 좋고, 패시베이션막의 표면에 강고하게 부착한다. 또한 Si 반도체나, SiC나 GaN 등의 와이드 갭 반도체 그 자체와도 친화성이 매우 좋아 반도체 소자의 표면에 강고하게 부착되는 뛰어난 접착성을 갖는다.
이 뛰어난 접착성을 갖는 합성 고분자 화합물로 피복한 반도체 소자를 갖는 반도체 장치는 높은 내습성을 가지므로, 신뢰성이 높은 반도체 장치를 실현할 수 있다. 이 합성 고분자 화합물은 Si 반도체나, SiC나 GaN 등의 와이드 갭 반도체와의 친화성이 매우 좋다. 이 때문에 예를 들면 패시베이션막에 핀 홀 등의 결함부가 존재하여 반도체층이 노출되는 경우라도, 합성 고분자 화합물이 반도체 소자의 표면을 직접 보호하는 패시베이션막으로서 기능하여 높은 신뢰성을 실현할 수 있다.
본 발명에 있어서의 규소 함유 경화성 조성물을 열경화시킨 합성 고분자 화합물은, 패시베이션막으로서 이용하는 무기물, 구리, 알루미늄 및 스테인레스 등의 각종 금속, 에폭시 수지, 아크릴 수지 및 페놀 수지 등의 각종 수지 및 각종 유리 등과의 접착성이 매우 양호하여 이들에 강고히 부착된다. 이 때문에, 이 합성 고분자 화합물에 의한 표면 보호막은 반도체 소자의 금속 전극, 전기 접속 수단 및 지지체 등에도 강고하고 또한 빈틈없게 밀착하여 부착된다. 그 결과 높은 내습성이 얻어지므로, 높은 신뢰성과 높은 내전압 성능을 갖는 반도체 장치를 실현할 수 있다.
본 발명에 있어서의 규소 함유 경화성 조성물을 열경화시킨 합성 고분자 화합물은, 자외선 및 가시 광선에 대한 투광성이 높다. 이 때문에 합성 고분자 화합물을 반도체 소자나 전기 접속 수단에 도포하였을 때의 상황을 눈으로 관찰할 수 있다. 예를 들면 눈으로 봐서 기포나 보이드 등이 존재하지 않는 것을 확인하면서 효율적으로 도포 작업을 진행시킬 수 있다.
본 발명에 있어서의 규소 함유 경화성 조성물을 열경화시킨 합성 고분자 화합물을 이용한 화합물 발광 반도체 장치나 화합물 광결합 반도체 장치, 와이드 갭 발광 파워 반도체 장치나 와이드 갭 광결합 파워 반도체 장치에 있어서는, 고온에서도 반도체 소자를 보호할 수 있는 고온 고내압 기능과, 고온에서도 광을 잘 투과하는 고효율 광결합 기능의 양쪽을 동시에 만족할 수 있다.
(발명의 효과)
본 발명에 의하면, 반도체 장치를 구성하는 반도체 소자의 적어도 상면과 측면을, 규소 함유 경화성 조성물을 열경화시킨 합성 고분자 화합물로 덮는 구성으로 하고 있다. 이 합성 고분자 화합물은, 고온에서도 높은 내전압성을 갖는 동시에, 반도체 재료 및 그 패시베이션막으로서 사용되는 이산화실리콘이나 질화실리콘 등의 무기물막과의 친화성이 매우 좋다. 이 때문에 합성 고분자 화합물은 반도체 장치의 소자의 표면에 강고하게 부착되어 반도체 장치의 내습성을 높게 할 수 있다. 높은 온도에서도 열화되지 않으므로, 반도체 장치를 높은 온도로 동작시키는 경우에 특히 신뢰성이 높은 고내전압 특성을 실현할 수 있다.
도 1은 본 발명의 제1 실시예의 SiCpn 다이오드 장치의 단면도이다.
도 2는 본 발명의 제2 실시예의 SiC-GTO 사이리스터 장치의 단면도이다.
도 3은 본 발명의 제2 실시예의 SiC-GTO 사이리스터 소자의 도 2의 지면에 수직인 면의 단면도이다.
도 4는 본 발명의 제3 실시예의 광결합 와이드 갭 파워 반도체 장치의 단면도이다.
도 5는 종래의 SiC 다이오드 장치의 단면도이다.
<부호의 설명>
1 : 캐소드 영역 2 : 드리프트 영역
3 : 애노드 영역
4 : 전계 완화 터미네이션(termination) 영역
5 : 패시배이션막 6 : 애노드 전극
7 : 캐소드 전극 8 : 리드선
9 : 애노드 단자 10 : 지지체
11 : 캐소드 단자 12 : 절연 유리
14 : 금속 캡 15 : 질소 등의 불활성 가스
16, 42, 81 : 피복체 21 : 캐소드 영역
22 : p 베이스 영역 23 : p 드리프트층
24 : n 베이스 영역 25 : 애노드 영역
27 : 패시베이션막 29 : 애노드 전극
31 : 게이트 전극 32 : 캐소드 전극
51 : GaNnpn 바이폴라 트랜지스터
52 : SiC 포토다이오드 53 : 컬렉터 영역
54 : 베이스 영역 55 : 이미터 영역
57 : 패시베이션막 60 : 발광창
80 : 수광부
이하, 본 발명의 적합한 실시의 형태에 대해서 설명한다. 본 발명의 실시의 형태에서는, 고내열이고 또한 고내전압 반도체 장치에 있어서, 상기 고내열이고 또한 고내전압 반도체 장치에 포함되어 있는 반도체 소자 및 상기 반도체 소자를 외부의 기기에 전기적으로 접속하는 전기 접속 수단의 적어도 일부분을, 규소 함유 경화성 조성물을 경화시킨 합성 고분자 화합물로 피복하고 있다.
본 발명에 있어서의 상기 규소 함유 경화성 조성물은, 이하에 상세히 설명하는, (A)성분, (B)성분 및 (C)성분 중의 적어도 하나의 규소 함유 중합체를 함유한다. 규소 함유 경화성 조성물이 (C)성분을 함유하지 않는 경우는 (A)성분과 (B)성분의 양쪽을 함유한다. 또한 규소 함유 경화성 조성물은 (D)성분을 구성 성분으로서 함유한다.
〔(A) 성분의 설명〕
우선 (A)성분에 대해서 설명한다. 본 발명에 있어서의 (A)성분은, 규소 함 유 중합체이고, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2, [식 중, R1 및 R2는 알킬렌기 및/또는 아릴렌기를 포함해도 되는 탄소수 2∼20의 알케닐기이고, R3은 탄소수 1∼9의 알킬렌기 및/또는 아릴렌기이고, R4는, 수소 또는 메틸기이다]로 이루어지는 군에서 선택되는 반응기(A’)를 1종 또는 2종 이상 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 가진다. 또한 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이다.
반응기(A’)의 Si-R1의 R1은 알케닐기이고, 이 알케닐기는, 규소 원자에 직접 결합하고 있어도 되고, 알킬렌기, 아릴렌기, 또는 알킬렌기와 아릴렌기를 통해 규소 원자에 결합해도 된다. 이 알케닐기(알킬렌기 및/또는 아릴렌기를 포함하고 있어도 된다)의 탄소수는 2∼20이고, 내열성의 점에서 바람직하게는 2∼5이다. R1은 내열성 및 경화성의 점에서, 비닐기 또는 알릴기가 바람직하다.
반응기(A’)의 Si-O-R2의 R2는, 알케닐기이고, 이 알케닐기는, 산소원자에 직접 결합하고 있어도 되고, 알킬렌기, 아릴렌기, 또는 알킬렌기와 아릴렌기를 통해 산소 원자에 결합하고 있어도 된다. 이 알케닐기(알킬렌기 및/또는 아릴렌기를 포함하고 있어도 된다)의 탄소수는 2∼20이고, 내열성의 점에서 바람직하게는 2∼5이다. R2는, 내열성 및 경화성의 점에서, 비닐기 또는 알릴기가 바람직하다.
반응기(A’)의 Si-R3-OCOC(R4)=CH2의 R3은 탄소수 1∼9의 알킬렌기 및/또는 아릴렌기이고, 바람직하게는 1∼5이다. R4는 수소 또는 메틸기이고, 바람직하게는 수소이다.
(A)성분은, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 가지면 되고, 물론 Si-O-Si 결합이 복수개 연속하여 반복되어도 된다. 또한, 그 가교 구조에 의해, 예를 들면, 사다리형(래더 형상), 바구니 형상, 환형상 등의 구조를 가져도 된다. 사다리형(래더 형상), 바구니 형상, 환형상 등의 구조는, 그 모두가 Si-O-Si 결합으로 형성되어 있어도 되고, 일부가 Si-O-Si 결합으로 형성되어 있어도 된다.
(A)성분은, 반응기(A’)를 갖는 알콕시실란 및/또는 클로로실란의 가수 분해·축합 반응에 의해서, Si-O-Si의 실록산 결합을 형성함으로써 얻어진다. 반응기(A’)의 도입은, 반응기(A’)를 갖는 알콕시실란 및/또는 클로로실란을 이용해도 되고, 반응기(A’)를 갖지 않는 알콕시실란 및/또는 클로로실란의 가수 분해·축합 반응을 행하고, 중합체로 한 후에, Si-OH나 Si-Cl 등의 반응성의 관능기를 이용해, 반응기(A’)를 도입해도 되고, 양자를 병용해도 된다.
반응기(A’)를 갖는 알콕시실란 및 클로로실란의 예로는, 디알릴디메톡시실란, 알릴트리메톡시실란, 알릴트리에톡시실란, 디알릴디에톡시실란, 부테닐트리에톡시실란, 비닐메틸디에톡시실란, 비닐메틸디메톡시실란, 비닐트리에톡시실란, 비닐트리메톡시실란 및 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실 란의 클로로기가 가수 분해되어 실라놀기로 되어도 상관없다. 나아가, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소 원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용할 수 있다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서, 트리메톡시비닐실란, 디메틸메톡시비닐실란과, 이들 알콕실기가 클로로기로 치환한 클로로실란 등을 들 수 있다.
반응기(A’)를 갖지 않는 알콕시실란 및 클로로실란으로는, 아세톡시메틸트리메톡시실란, 벤질트리에톡시실란, 비스(트리에톡시실릴)메탄, 비스(트리에톡시실릴)에탄, 비스(트리에톡시실릴)헥산, 3-브로모프로필트리메톡시실란, 부틸트리메톡시실란, 클로로메틸트리에톡시실란, 클로로페닐트리에톡시실란, 3-클로로프로필트리메톡시실란, 디에틸디에톡시실란, 디에틸디메톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 도데실트리메톡시실란, 에틸트리에틸트리메톡시실란, 부틸트리메톡시실란, 메톡시프로필트리메톡시실란, 메틸트리에톡시실란, 메틸트리메톡시실란, 옥틸트리메톡시실란, 페닐메틸디에톡시실란, 페닐메틸디메톡시실란, 페닐트리에톡시실란, 페닐트리메톡시실란, 테트라에톡시실란, 테트라메톡시실란, 토릴트리메톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란, 트리메틸메톡시실란, 트리메틸에톡시실란, 트리에틸에톡시실란, 트리페닐에톡시실란, 디페닐디메톡시실란, 메틸페닐디메톡시실란 등을 바람직하게 이용할 수 있고, 또한, 1, 4-비스(디메틸메톡시실릴)벤젠과 같이 양 말단에 알콕시실릴을 갖는 유기실란도 이용할 수 있다. 또한, 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어도 상관없다. 또한 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소 원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용할 수 있다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서, 페닐트리메톡시실란, 메틸트리에톡시실란, 디메틸디에톡시실란, 디페닐디메톡시실란, 메틸페닐디메톡시실란 등이나, 이들의 알콕시기를 클로로기로 치환한 실란화합물을 들 수 있다.
(A)성분의 규소 함유 중합체를 얻기 위해서 사용되는 상기 알콕시실란 및/또는 클로로실란은 2종류 이상을 사용해도 되고, 소망에 따라 다른 금속 알콜레이트, 금속 염화물, 금속 착체 등으로 처리하거나, 혹은 이들과 병용하여 가수 분해·축합 반응을 하고, 규소 함유 중합체에 규소 이외의 원소, 예를 들면 붕소, 마그네슘, 알루미늄, 인, 티탄, 철, 아연, 지르코늄, 니오브, 주석, 텔루르, 탄탈 등을 조합하는 것도 가능하다. 또한, (A)성분의 규소함유 중합체가 실라놀기를 갖고 있는 경우, 그 수는 알킬클로로실란과 반응시킴으로써 조정할 수 있다. 알킬클로로실란으로는, 트리메틸클로로실란을 비롯한 1염소 치환(모노클로로) 실란을 이용할 수 있다.
상기 알콕시실란이나 클로로실란의 가수 분해·축합 반응은, 소위 졸·겔 반응을 행하면 되고, 무용매 또는 용매 내에서, 산 또는 염기 등의 촉매를 사용하여 가수 분해·축합 반응을 행하는 방법을 들 수 있다. 이 때에 이용되는 용매는 특별히 한정되지 않고, 구체적으로는, 물, 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, 이소부탄올, 아세톤, 메틸에틸케톤디옥산, 테트라히드로푸란 등을 들 수 있고, 이들 중의 1종을 이용하거나 2종 이상을 혼합하여 이용하는 것도 가능하다.
알콕시실란이나 클로로실란의 가수 분해·축합 반응은, 알콕시실란이나 클로로실란이 물에 의해서 가수 분해하여 실라놀기(Si-OH기)를 생성하고, 이 생성된 실라놀기끼리, 또는, 실라놀기와 알콕실기, 또는 실라놀과 클로로실란기가 축합함으로써 진행된다. 이 가수 분해 반응을 조속히 진행시키기 위해서는, 적당량의 물을 첨가하는 것이 바람직하고, 촉매를 물에 용해하여 첨가해도 된다. 또한, 공기 중의 수분, 또는, 물 이외의 용매 중에도 포함되는 미량의 물에 의해서도 이 가수 분해 반응은 진행된다.
이 가수 분해·축합 반응으로 이용되는 산, 염기 등의 촉매는, 가수 분해·축합 반응을 촉진하는 것이면 특별히 한정되지 않고, 구체적으로는, 염산, 인산, 황산 등의 무기산류; 아세트산, p-톨루엔술폰산, 인산모노이소프로필 등의 유기산류; 수산화나트륨, 수산화칼륨, 수산화리튬, 암모니아 등의 무기 염기류; 트리메틸아민, 트리에틸아민, 모노에탄올아민, 디에탄올아민 등의 아민 화합물(유기 염기)류; 테트라이소프로필티타네이트, 테트라부틸티타네이트 등의 티탄 화합물류; 디부틸주석라우레이트, 옥틸주석산 등의 주석화합물류; 트리플루오로보란 등의 붕소화합물류; 알루미늄트리스아세틸아세테이트 등의 알루미늄화합물류; 철, 코발트, 망 간, 아연 등의 금속 염화물, 및 이들 금속의 나프텐산염 및 옥틸산염 등의 금속카르복실산염류 등을 들 수 있고, 이들 중의 1종을 이용하거나 2종 이상을 병용하는 것도 가능하다.
상기 가수 분해·축합 반응의 순서는 특별히 한정되지 않고, 2종 이상의 알콕시실란 또는 클로로실란의 가수 분해·축합 반응을 행하는 경우, 각각 단독으로 어느 정도 가수 분해를 행하고 나서, 양자를 혼합하여 가수 분해·축합 반응을 더 행해도 되고, 전부를 혼합하여 한번에 가수 분해·축합 반응을 행해도 된다.
(A)성분의 규소 함유 중합체에 있어서의 반응기(A’)는, 상기 졸·겔 반응 중에 클로로실란 및/또는 알콕시실란으로부터 도입되어도 되고, 졸·겔 반응 후에 다시 도입되어도 된다. 예를 들면, 졸·겔 반응후에 Si-OH기 및/또는 Si-Cl기를 남기고, 이에 대해 각각 반응기(A’)를 갖는 클로로실란 및/또는 실라놀을 반응시킴으로써, 공유 결합에 의해서 도입시켜도 된다.
(A)성분의 규소 함유 중합체는, 상기 반응기(A’)를 갖는 알콕시실란 및/또는 클로로실란, 반응기(A’)를 갖지 않는 알콕시실란 및/또는 클로로실란을 이용해, 상기 졸·겔 반응에 의해 얻어지지만, 동일하게 얻어지는 규소 함유 중합체 전구체끼리 반응시켜 얻어도 된다. 전구체끼리의 반응에는, 반응기(A’)의 일부를 이용해도 되고, 졸·겔 반응을 이용해도 되고, Si-OH기 및/또는 Si-Cl기를 이용해도 된다. 물론, 전구체끼리 반응시키고 나서, 반응기(A’)를 도입하여, (A)성분의 규소 함유 중합체로 해도 된다. 본 발명에서는, 전구체 중 하나를 선 형상의 폴리실록산 화합물로 함으로써, 내열성이나 취급성이 우수한 경화성 조성물을 바람직하 게 얻을 수 있다. 이 전구체의 선 형상 폴리실록산을 얻기 위해서는, 2관능의 알콕시실란 및/또는 클로로실란을 사용하여, 가수 분해·축합 반응을 행하면 되고, 2관능의 알콕시실란과 클로로실란의 예로는, 디에틸디에톡시실란, 디에틸디메톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 페닐메틸디에톡시실란, 페닐메틸디메톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란 등을 들 수 있고, 또한 1,4-비스(디메틸메톡시실릴) 벤젠과 같이 양 말단에 알콕시실릴을 갖는 유기실란도 이용할 수 있고, 나아가 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어 있어도 상관없다. 또한, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용할 수 있다. 물론, 이 2관능의 알콕시실란 및/또는 클로로실란은 반응기(A’)를 포함하고 있어도 된다. 특히 바람직한 것으로는, 디클로로디메틸실란, 디클로로디페닐실란 등을 들 수 있다.
(A)성분의 규소 함유 중합체가 갖는 반응기(A’)의 농도는, 경화성 및 보존 안정성의 점에서, 0.0001mmol/g∼100mmol/g이 바람직하고, 나아가 0.001mmol/g∼10mmol/g이 바람직하다.
(A)성분의 규소 함유 중합체 중의 반응기(A’)의 수는, 경화성 및 보존 안정성의 점에서, 규소 함유 중합체 1분자당 평균 1개 이상, 규소 원자 1개당 1개 이하가 바람직하다.
(A)성분의 규소 함유 중합체는, 내열성의 점에서, 중량 평균 분자량이 1000 이하의 성분이 20중량% 이하이고, 바람직하게는 10중량% 이하, 보다 바람직하게는 0중량%이다.
(A)성분의 중량 평균 분자량은 내열성 및 유동성 등의 취급성의 점에서, 5000∼100만(万)이 바람직하다.
(A)성분의 중량 평균 분자량의 측정은 GPC을 사용하면 되고, 폴리스티렌 환산에 의해 구하면 된다.
본 발명의 규소 함유 경화성 조성물 중, (A)성분의 함유량은, 반응기(A’)의 수 나, (B)성분 중의 Si-H기의 수 등을 고려하여 적절히 선택하면 되지만, 경화성의 점에서, 예를 들면 1∼99중량%가 바람직하고, 35∼50중량%가 보다 바람직하다.
[(B)성분의 설명〕
다음에, (B)성분에 대해서 설명한다. (B)성분은, 규소 함유 중합체이고, Si-H기를 갖고, Si-O-Si결합에 의한 가교 구조를 1개소 이상 갖는다. 또한, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이다.
(B)성분은, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 가지면 되고, 물론 Si-O-Si 결합이 복수개 연속하여 반복되어도 된다. 또한, 그 가교 구조에 의해, 예를 들면, 사다리형(래더 형상), 바구니 형상, 환형상 등의 구조를 갖고 있어도 된다. 사다리형(래더 형상), 바구니 형상, 환형상 등의 구조는, 그 모두가 Si-O-Si 결합으로 형성되어 있어도 되고, 일부가 Si-O-Si 결합으로 형성되어 있어도 된다.
(B)성분은, 관능기 Si-H기를 갖는 알콕시실란 및/또는 클로로실란의 가수 분해·축합 반응에 의해서, Si-O-Si의 실록산 결합을 형성함으로써 얻어진다. 관능기 Si-H기의 도입은, Si-H기를 갖는 알콕시실란 및/또는 클로로실란을 이용해도 되고, Si-H기를 갖지 않는 알콕시실란 및/또는 클로로실란의 가수 분해·축합 반응을 행하여, 중합체로 한 후에, Si-OH나 Si-Cl 등의 반응성의 관능기를 이용해, Si-H기를 도입해도 되고, 양자를 병용해도 된다.
관능기 Si-H기를 갖는 알콕시실란 및 클로로실란의 예로는, 디메톡시실란, 트리메톡시실란, 트리에톡시실란, 디에톡시실란, 페닐디메톡시실란, 메틸디메톡시실란, 디메틸메톡시실란, 메틸메톡시실란, 디페닐메톡시실란, 페닐디에톡시실란, 메틸디에톡시실란, 디메틸에톡시실란, 메틸에톡시실란, 디페닐에톡시실란 및 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어 있어도 된다. 나아가, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소 원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용하는 것이 가능하다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서, 메틸메톡시실란, 디메틸메톡시실란, 디페닐메톡시실란, 페닐메틸메톡시실란 등이나, 이들의 알콕시기를 클로로기로 치환한 실란 화합물을 들 수 있다.
관능기 Si-H기를 갖지 않는 알콕시실란 및 클로로실란의 예로는, 아세톡시메 틸트리메톡시실란, 벤질트리에톡시실란, 비스(트리에톡시실릴)메탄, 비스(트리에톡시실릴)에탄, 비스(트리에톡시실릴)헥산, 3-브로모프로필트리메톡시실란, 부틸트리메톡시실란, 클로로메틸트리에톡시실란, 클로로페닐트리에톡시실란, 3-클로로프로필트리메톡시실란, 디에틸디에톡시실란, 디에틸디메톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 도데실트리메톡시실란, 에틸트리에톡시실란, 에틸트리메톡시실란, 부틸트리메톡시실란, 메톡시프로필트리메톡시실란, 메틸트리에톡시실란, 메틸트리메톡시실란, 옥틸트리메톡시실란, 페닐메틸디에톡시실란, 페닐메틸디메톡시실란, 페닐트리에톡시실란, 페닐트리메톡시실란, 테트라에톡시실란, 테트라메톡시실란, 토릴트리메톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란, 트리메틸메톡시실란, 트리메틸에톡시실란, 트리에틸에톡시실란, 트리페닐에톡시실란, 및, 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어 있어도 상관없다. 또한, 이들 알콕시실란 및 클로로실란이 갖는 수소원자의 전부 또는 일부가 중수소로 치환되는 중수소화물, 혹은 불소 원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용하는 것이 가능하다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서, 페닐메톡시실란, 메틸트리에톡시실란, 디메틸디에톡시실란, 디페닐디메톡시실란, 메틸페닐디메톡시실란 등이나, 이들의 알콕시기를 클로로기로 치환한 실란 화합물을 들 수 있다.
(B)성분의 규소 함유 중합체를 얻기 위해서 사용되는 상기 알콕시실란 및/또 는 클로로실란은 2종류 이상을 사용해도 되고, 소망에 따라 다른 금속 알콜레이트, 금속 염화물, 금속 착체 등으로 처리하거나, 혹은 이들과 병용하여 가수 분해·축합 반응을 행하고, 규소 함유 중합체에 규소 이외의 원소, 예를 들면 붕소, 마그네슘, 알루미늄, 인, 티탄, 철, 아연, 지르코늄, 니오브, 주석, 텔루르, 탄탈 등을 조합하는 것도 가능하다. 또한, (B)성분의 규소 함유 중합체가 실라놀기를 갖는 경우, 그 수는 알킬클로로실란과 반응시킴으로써 조정할 수 있다. 알킬클로로실란으로는, 트리메틸클로로실란을 비롯한 1염소 치환(모노클로로) 실란을 이용할 수 있다.
이들 알콕시실란이나 클로로실란의 가수 분해·축합 반응은, 상기 (A)성분에 있어서 설명한 바와 같이, 상기의 졸·겔 반응을 행하면 되고, 상기의 반응 기구에 의해 진행된다. 이 반응을 진행시키기 위해서는, 상기와 같이 적당량의 물을 첨가하는 것이 바람직하다. 또한, 상기의 가수 분해·축합 반응 촉진용의 다양한 촉매를 사용해도 된다. 예를 들면, 가수 분해·축합 반응을 촉진하는 산 촉매를 첨가해 산성 하(pH7 이하)에서 반응을 진행시킨 후, 가수 분해·축합 반응을 촉진하는 염기 촉매를 첨가해 중성 내지 염기성 하에서 반응을 행하는 방법도, 바람직한 예이다. 이 가수 분해·축합 반응의 순서도, 상기와 동일하게 한정되지 않는다.
(B)성분의 규소 함유 중합체에 있어서의 관능기 Si-H기는, 상기 졸·겔 반응 중에 클로로실란 및/또는 알콕시실란으로부터 도입되어도 되고, 졸·겔 반응후에 다시 도입되어도 된다. 예를 들면, 졸·겔 반응 후에 Si-OH기 및/또는 Si-Cl기를 남기고, 이에 대해 각각 관능기 Si-H기를 갖는 클로로실란 및/또는 실라놀을 반응 시킴으로써, 공유 결합에 의해서 도입시켜도 된다.
(B)성분의 규소 함유 중합체는, 상기, 관능기 Si-H를 갖는 알콕시실란 및/또는 클로로실란, 관능기 Si-H를 갖지 않는 알콕시실란 및/또는 클로로실란을 이용해, 상기 졸·겔 반응에 의해 얻어지지만, 동일하게 하여 얻어지는 규소 함유 중합체 전구체끼리 반응시켜 얻어도 된다. 전구체끼리의 반응에는, 관능기 Si-H의 일부를 이용해도 되고, 졸·겔반응을 이용해도 되고, Si-OH기 및/또는 Si-Cl기를 이용해도 된다. 물론, 전구체끼리 반응시키고 나서, 관능기 Si-H를 도입하여, (B)성분의 규소 함유 중합체로 해도 된다. 본 발명에서는, 전구체 중의 하나를 선 형상의 폴리실록산 화합물로 함으로써, 내열성이나 취급성이 뛰어난 경화성 조성물을 바람직하게 얻을 수 있다. 이 전구체의 선 형상 폴리실록산을 얻기 위해서는, 2관능의 알콕시실란및/또는 클로로실란을 사용하여, 가수 분해·축합 반응을 행하면 되고, 2관능의 알콕시실란과 클로로실란의 예로는, 디에틸디에톡시실란, 디에틸디메톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 페닐메틸디에톡시실란, 페닐테틸디메톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란 등을 들 수 있고, 또한, 1,4-비스(디메틸메톡시실릴) 벤젠과 같이 양 말단에 알콕시실릴을 갖는 유기실란도 이용할 수 있고, 또한 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어 있어도 된다. 또한, 이들 알콕시실란 및 클로로실란이 갖는 수소원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용하는 것이 가능하다. 물론, 이 2관능의 알콕시실란 및/또는 클로로실란은 관능기 Si-H를 포함하고 있어도 된다. 특히 바람직한 것으로는, 디클로로디메틸실란, 디클로로디페닐실란 등을 들 수 있다.
(B)성분의 규소 함유 중합체가 갖는 관능기 Si-H기의 농도는, 경화성 및 보호 안정성의 점에서 0.0001mmol/g∼100mmol/g이 바람직하고, 0.001mmol/g∼10mmol/g이 더욱 바람직하다.
(B)성분의 규소 함유 중합체 중의 관능기 Si-H기의 수는, 규소 함유 중합체 1분자당 평균 1개 이상, 규소 원자 l개당 1개 이하가 바람직하다.
(B)성분의 규소 함유 중합체는, 내열성의 점에서, 중량 평균 분자량이 1000 이하인 성분이 20중량% 이하이고, 바람직하게는 10중량% 이하, 보다 바람직하게는 0중량%이다.
(B)성분의 중량 평균 분자량은 내열성 및 취급성의 점에서, 5000∼100만이 바람직하다.
(B)성분의 중량 평균 분자량의 측정은 GPC를 사용하면 되고, 폴리스티렌 환산에 의해 구하면 된다.
본 발명에 있어서의 규소 함유 경화성 조성물 중, (B)성분의 함유량은, Si-H기의 수나, (A)성분 중의 반응기(A’)의 수 등을 고려하여 적절히 선택하면 되지만, 경화성의 점에서, 예를 들면 1∼99중량%가 바람직하고, 35∼50중량%가 보다 바람직하다.
[(C)성분의 설명〕
다음에, (C)성분에 대해서 설명한다. (C)성분은, 규소 함유 중합체이고, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2, [식 중, R1 및 R2는, 알킬렌기 및/또는 아릴렌기를 포함해도 되는 탄소수 2∼20의 알케닐기이고, R3은 탄소수 1∼9의 알킬렌기 및/또는 아릴렌기이고, R4는, 수소 또는 메틸기이다]로 이루어지는 군에서 선택되는 반응기(A’)를 1종 또는 2종 이상 갖고, 또한 Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 가진다. 또한 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이다.
반응기(A’)의 Si-R1의 R1은 알케닐기이고, 이 알케닐기는, 규소 원자에 직접 결합하고 있어도 되고, 알킬렌기, 아릴렌기, 또는 알킬렌기와 아릴렌기를 통해 규소 원자에 결합하고 있어도 된다. 이 알케닐기(알킬렌기 및/또는 아릴렌기를 포함하고 있어도 된다)의 탄소수는 2∼20이고, 내열성의 점에서 바람직하게는 2∼5이다. R1은 내열성 및 경화성의 점에서, 비닐기 또는 알릴기가 바람직하다.
반응기(A’)의 Si-O-R2의 R2는, 알케닐기이고, 이 알케닐기는, 산소원자에 직접 결합하고 있어도 되고, 알킬렌기, 아릴렌기, 또는 알킬렌기와 아릴렌기를 통해 산소 원자에 결합하고 있어도 된다. 이 알케닐기(알킬렌기 및/또는 아릴렌기를 포함하고 있어도 된다)의 탄소수는 2∼20이고, 내열성의 점에서 바람직하게는 2∼5이다. R2는, 내열성 및 경화성의 점에서, 비닐기 또는 알릴기가 바람직하다.
반응기(A’)의 Si-R3-OCOC(R4)=CH2의 R3은 탄소수 l∼9의 알킬렌기 및/또는 아릴렌기이고, 바람직하게는 1∼5이다. R4는, 수소 또는 메틸기이고, 바람직하게는 수소이다.
(C)성분은, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 가지면 되고, 물론 Si-O-Si 결합이 복수개 연속하여 반복되어도 된다. 또한, 그 가교 구조에 의해, 예를 들면, 사다리형(래더 형상), 바구니형, 환형 등의 구조를 갖고 있어도 된다. 사다리형(래더 형상), 바구니형, 환형 등의 구조는, 그 전체가 Si-O-Si 결합으로 형성되어 있어도 되고, 일부가 Si-O-Si 결합으로 형성되어 있어도 된다.
(C)성분은, 반응기(A’)를 갖는 알콕시실란 및/또는 클로로실란, 및, Si-H기를 갖는 알콕시실란 및/또는 클로로실란의 가수 분해·축합 반응에 의해서, Si-O-Si의 실록산 결합을 형성함으로써 얻어진다. 물론 반응기(A’)와 Si-H기의 양쪽을 갖는 알콕시실란 및/또는 클로로실란을 사용해도 되고, 양자를 병용해도 된다. 또한, 반응기(A’), Si-H기의 도입은, 반응기(A’) 및/또는 Si-H기를 갖는 알콕시실란 및/또는 클로로실란을 이용해도 되고, 반응기(A’) 및/또는 Si-H기를 갖지 않는 알콕시실란 및/또는 클로로실란의 가수 분해·축합 반응을 행하여, 중합체로 한 후에, Si-OH나 Si-C1 등의 반응성의 관능기를 이용해, 반응기(A’) 및/또는 Si-H기를 도입해도 되고, 양자의 방법을 병용해도 된다.
반응기(A’)를 갖는 알콕시실란 및 클로로실란의 예로는, 디알릴디메톡시실란, 알릴트리메톡시실란, 알릴트리에톡시실란, 디알릴디에톡시실란, 부테닐트리에 톡시실란, 비닐메틸디에톡시실란, 비닐메틸디메톡시실란, 비닐트리에톡시실란, 비닐트리메톡시실란 및 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어도 상관없다. 나아가, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되는 중수소화물, 혹은 불소 원자로 치환되는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용할 수 있다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서, 트리메톡시비닐실란, 디메틸메톡시비닐실란과, 이들 알콕실기가 클로로기로 치환한 클로로실란 등을 들 수 있다.
관능기 Si-H기를 갖는 알콕시실란 및 클로로실란의 예로는, 디메톡시실란, 트리메톡시실란, 트리에톡시실란, 디에톡시실란, 페닐디메톡시실란, 메틸디메톡시실란, 디메틸메톡시실란, 메틸메톡시실란, 디페닐메톡시실란, 페닐디에톡시실란, 메틸디에톡시실란, 디메틸에톡시실란, 메틸에톡시실란, 디페닐에톡시실란 및 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어도 상관없다. 또한, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용할 수 있다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서, 메틸메톡시실란, 디메틸메톡시실란, 디페닐메톡시실란, 페닐메틸메톡시실란 등이나, 이들의 알콕시기를 클로로기로 치환한 실란화합물을 들 수 있다.
반응기(A’) 및 Si-H기의 양쪽을 갖는 알콕시실란, 클로로실란의 예로는, 디메톡시비닐실란, 디에톡시비닐실란, 메틸메톡시비닐실란, 페닐메톡시비닐실란, 메틸에톡시비닐실란, 페닐에톡시비닐실란, 디메톡시알릴실란, 디에톡시알릴실란, 메틸메톡시알릴실란, 페닐메톡시알릴실란, 메틸에톡시알릴실란, 페닐에톡시알릴실란, 및 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어 있어도 상관없다. 또한, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용할 수 있다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서 메틸메톡시비닐실란, 페닐메톡시비닐실란, 디메톡시비닐실란 등이나, 이들의 알콕시기를 클로로기로 치환한 실란화합물을 들 수 있다.
반응기(A’) 및 Si-H기를 갖지 않는 알콕시실란 및 클로로실란으로는, 아세톡시메틸트리메톡시실란, 벤질트리에톡시실란, 비스(트리에톡시실릴)메탄, 비스(트리에톡시실릴)에탄, 비스(트리에톡시실릴)헥산, 3-브로모프로필트리메톡시실란, 부틸트리메톡시실란, 클로로메틸트리에톡시실란, 클로로페닐트리에톡시실란, 3-클로 로프로필트리메톡시실란, 디에틸디에톡시실란, 디에틸디메톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 도데실트리메톡시실란, 에틸트리에톡시실란, 에틸트리메톡시실란, 부틸트리메톡시실란, 메톡시프로필트리메톡시실란, 메틸트리에톡시실란, 메틸트리메톡시실란, 옥틸트리메톡시실란, 페닐메틸디에톡시실란, 페닐메틸디메톡시실란, 페닐트리에톡시실란, 페닐트리메톡시실란, 테트라에톡시실란, 테트라메톡시실란, 토릴트리메톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란, 트리메틸메톡시실란, 트리메틸에톡시실란, 트리에틸에톡시실란, 트리페닐에톡시실란, 디페닐디메톡시실란, 메틸페닐디메톡시실란 등을 바람직하게 이용할 수 있고, 또한, 1,4-비스(디메틸메톡시실릴)벤젠과 같이 양 말단에 알콕시실릴을 갖는 유기실란도 이용할 수 있다. 또한, 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기초로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어 있어도 상관없다. 또한, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물, 혹은 불소 원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용하는 것이 가능하다. 특히 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성, 취급성 등의 점에서 바람직한 것으로서, 페닐트리메톡시실란, 메틸트리에톡시실란, 디메틸디에톡시실란, 디페닐디메톡시실란, 메틸페닐디메톡시실란 등이나, 이들의 알콕시기를 클로로기로 치환한 실란 화합물을 들 수 있다.
(C)성분의 규소 함유 중합체를 얻기 위해서 사용되는 상기 알콕시실란 및/또 는 클로로실란은, (C)성분에 반응기(A’)와 관능기 Si-H기의 양쪽이 함유되는 것이면, 2종류 이상을 사용해도 되고, 소망에 따라 다른 금속 알콜레이트, 금속 염화물, 금속 착체 등으로 처리하거나, 혹은 이들과 병용하여 가수 분해·축합 반응을 행하고, 규소 함유 중합체에 규소 이외의 원소, 예를 들면 붕소, 마그네슘, 알루미늄, 인, 티탄, 철, 아연, 지르코늄, 니오브, 주석, 텔루르, 탄탈 등을 조합하는 것도 가능하다. 또한, (C)성분의 규소 함유 중합체가 실라놀기를 갖고 있는 경우, 그 수는 알킬클로로실란과 반응시킴으로써 조정할 수 있다. 알킬클로로실란으로는, 트리메틸클로로실란을 비롯한 1염소 치환(모노클로로) 실란을 이용할 수 있다.
이들 알콕시실란이나 클로로실란의 가수 분해·축합 반응은, 상기의 (A)성분 및 (B)성분에 있어서 설명한 바와 같이, 상기의 졸·겔반응을 행하면 되고, 상기의 반응 기구에 의해 진행한다. 이 반응을 진행시키기 위해서는, 상기와 같이 적당량의 물을 첨가하는 것이 바람직하다. 또한, 상기의 가수 분해·축합 반응 촉진용의 다양한 촉매를 사용해도 된다. 예를 들면, 가수 분해·축합 반응을 촉진하는 산 촉매를 첨가하여 산성 하(pH7 이하)에서 반응을 진행시킨 후, 가수 분해·축합 반응을 촉진하는 염기 촉매를 첨가하여 중성 내지 염기성 하에서 반응을 행하는 방법도, 바람직한 예이다. 이 가수 분해·축합 반응의 순서도, 상기와 동일하게 한정되지 않는다.
(C)성분의 규소 함유 중합체 있어서의 반응기(A’) 및/또는 관능기 Si-H기는, 상기 졸·겔 반응 중에 클로로실란 및/또는 알콕시실란으로부터 도입되어도 되고, 졸·겔 반응 후에 다시 도입되어도 된다. 예를 들면, 졸·겔 반응 후에 Si-OH 기 및/또는 Si-Cl기를 남기고, 이에 대해 각각 반응기(A’) 및/또는 관능기 Si-H기를 갖는 클로로실란 및/또는 실라놀을 반응시킴으로써, 공유 결합에 의해서 도입시켜도 된다.
(C)성분의 규소 함유 중합체는, 상기, 반응기(A’) 및/또는 관능기 Si-H기를 갖는 알콕시실란 및/또는 클로로실란, 반응기(A’) 및 관능기 Si-H기를 갖지 않는 알콕시실란 및/또는 클로로실란을 이용해, 상기 졸·겔반응에 의해 얻어지지만, 동일하게 하여 얻어지는 규소 함유 중합체 전구체끼리 반응시켜 얻어도 된다. 전구체끼리의 반응에는, 반응기(A’) 및/또는 관능기 Si-H기의 일부를 이용해도 되고, 졸·겔반응을 이용해도 되고, Si-OH기 및/또는 Si-Cl기를 이용해도 된다. 물론, 전구체끼리 반응시키고 나서, 반응기(A’) 및/또는 관능기 Si-H기를 도입하여, (C)성분의 규소 함유 중합체로 해도 된다. 본 발명에서는, 전구체 중의 하나를 선 형상의 폴리실록산 화합물로 함으로써, 내열성이나 취급성이 뛰어난 경화성 조성물을 바람직하게 얻을 수 있다. 이 전구체의 선 형상 폴리실록산을 얻기 위해서는, 2관능의 알콕시실란 및/또는 클로로실란을 사용하고, 가수 분해·축합 반응을 행하면 되고, 2관능의 알콕시실란과 클로로실란의 예로는, 디에틸디에톡시실란, 디에틸디메톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 페닐메틸디에톡시실란, 페닐메틸디메톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란 등을 들 수 있고, 또한, 1,4-비스(디메틸메톡시실릴) 벤젠과 같이 양 말단에 알콕시실릴을 갖는 유기실란도 이용할 수 있고, 또한 이들 알콕시실란의 알콕시기의 일부 또는 전부를 클로로기로 치환한 클로로실란 등을 들 수 있고, 덧붙여 알콕시실란의 알콕시기 또는 클로로실란의 클로로기가 가수 분해되어 실라놀기로 되어도 상관없다. 또한, 이들 알콕시실란 및 클로로실란이 갖는 수소 원자의 전부 또는 일부가 중수소로 치환되어 있는 중수소화물 혹은 불소 원자로 치환되어 있는 불소화물 등도 들 수 있고, 이들 중의 1종 또는 2종 이상을 이용할 수 있다. 물론, 이 2관능의 알콕시실란 및/또는 클로로실란은 반응기(A’) 및/또는 관능기 Si-H를 포함해도 된다. 특히 바람직한 것으로는, 디클로로디메틸실란, 디클로로디페닐실란 등을 들 수 있다.
(C)성분의 규소 함유 중합체가 갖는 반응기(A’)의 농도는, 경화성 및 보존 안정성의 점에서, 0.0001mmol/g∼100mmol/g이 바람직하고, 또한 0.001mmol/g∼10mmol/g이 바람직하다. 또한, (C)성분의 규소 함유 중합체가 갖는 관능기 Si-H기의 농도는, 경화성 및 보존 안정성의 점에서, 0.0001mmol/g∼100mmol/g이 바람직하고, 또한 0.001mmol/g∼10mmol/g이 바람직하다.
(C)성분의 규소 함유 중합체 중의 반응기(A’)의 수는, 경화성 및 보존 안정성의 점에서, 규소 함유 중합체 l분자당 평균 1개 이상, 규소 원자 l개당 1개 이하가 바람직하다. 또한, (C)성분의 규소 함유 중합체 중의 관능기 Si-H기의 수는, 규소 함유 중합체 1분자당 평균 1개 이상, 규소 원자 1개당 1개 이하가 바람직하다.
(C)성분의 규소 함유 중합체는, 내열성의 점에서, 중량 평균 분자량이 1000 이하의 성분이 20중량% 이하이고, 바람직하게는 10중량% 이하, 보다 바람직하게는 0중량%이다.
(C)성분의 중량 평균 분자량은 내열성 및 취급성의 점에서, 5000∼100만이 바람직하다. (C)성분의 중량 평균 분자량의 측정은 GPC를 사용하면 되고, 폴리스티렌 환산에 의해 구하면 된다.
본 발명에 있어서의 규소 함유 경화성 조성물 중의 (C)성분의 함유량은, (C)성분 중의 반응기(A’) 및/또는 관능기 Si-H기의 수나, (A)성분 및/또는 (B)성분을 함유하는 경우는, 이들이 갖는 반응기(A’) 및/또는 관능기 Si-H기의 수 등을 고려하여 적절히 선택하면 되지만, (A)성분과 (B)성분의 양자를 함유하지 않는 경우는, 경화성의 점에서, 예를 들면 1∼99중량%가 바람직하다.
다음에, (A)성분, (B)성분 및 (C)성분의 규소 함유 중합체의 바람직한 아릴기 및 아릴렌기의 합계 함유량에 대해서 설명한다. 본 발명에서, 발명자 등은, 규소 함유 경화성 조성물이 함유하는 규소 함유 중합체의 아릴기 및 아릴렌기의 합계 함유량이, 내열성과 취급성에 크게 영향을 받는 것을 발견했다. 즉, 아릴기 또는 아릴렌기가 포함됨으로써 내열성이 좋아지지만, 함유량이 너무 많으면 유동성이 나빠져 취급성에 영향을 준다.
상세히 설명하면, 본 발명의 규소 함유 경화성 조성물이 함유하는 (A)성분, (B)성분 및 (C)성분을 합한 규소 함유 중합체는, 내열성과 취급성의 점에서, 아릴기 및 아릴렌기의 합계 함유량이, 0.1∼50중량%로 되는 것이 바람직하고, 보다 바람직하게는 1∼25중량%, 더욱 바람직하게는 5∼15중량%이다. 상기 합계 함유량이 50중량%를 넘으면, 유동성이 나빠져 취급성이 나빠진다.
(C)성분을 함유하지 않는 경우의, (A)성분과 (B)성분의, 아릴기 및 아릴렌기를 합한 함유량의 비율[(A)성분의 아릴기 및 아릴렌기의 합계 함유량:(B)성분의 아 릴기 및 아릴렌기의 합계 함유량〕은, 중량비로 0.5∼1.5 : 0.5∼1.5가 바람직하고, 0.8∼1.2 : 0.8∼1.2가 보다 바람직하다.
아릴기, 아릴렌기의 예로는 페닐기 또는 페닐렌기가 바람직하다.
〔(D)성분의 설명〕
다음에, 본 발명에 있어서의 (D)성분의 백금계 촉매인 경화 반응 촉매에 대해서 설명한다.
(D)성분의 백금계 촉매는, 히드로실릴화 반응을 촉진하는 백금, 팔라듐 및 로듐의 1종 이상의 금속을 함유하는 주지의 촉매이다. 이들 히드로실릴화 반응용의 촉매로서 이용되는 백금계 촉매로는, 백금-카르보닐비닐메틸 착체, 백금-디비닐테트라메틸디실록산 착체, 백금-시클로비닐메틸실록산 착체, 백금-옥틸알데히드 착체 등의 백금계 촉매를 비롯해, 백금 대신에 동일하게 백금계 금속인 팔라듐, 로듐 등을 함유하는 화합물을 들 수 있고, 이들 중의 1종 또는 2종 이상을 병용해도 된다. 특히 경화성의 점에서, 백금을 함유하는 것이 바람직하고, 구체적으로는, 백금-카르보닐비닐메틸 착체가 바람직하다. 또한, 클로로트리스트리페닐포스핀로듐(I) 등의, 상기 백금계의 금속을 함유하는 소위 Wilkinson 촉매도, 본 발명의 백금계 촉매에 포함된다.
본 발명에 있어서의 규소 함유 경화성 조성물 중의 (D)성분의 함유량은 경화성 및 보존 안정성의 점에서, 5중량% 이하가 바람직하고, 0.0001∼1.0중량%가 보다 바람직하다. (D)성분의 함유량이 5중량%보다도 많으면, 규소 함유 경화성 조성물의 안정성이 부족해지는 경향이 있다.
〔(E)성분의 설명]
상기 규소 함유 경화성 조성물은, 또한 (E)성분으로서 금속 산화물의 미세분말을 함유하는 것이 바람직하다. (E)성분의 금속 산화물 미세분말이란, 소위 충전제, 광물 등의 무기 재료나 이를 유기 변성한 것을 가리킨다. 예를 들면, 콜로이달 실리카, 실리카 필러, 실리카 겔, 마이카나 몬모릴로나이트(montmorillonite) 등의 광물, 산화알루미늄이나 산화아연 등의 금속 산화물 등이고, 이들을 유기 변성 처리 등에 의해 개질한 것이어도 된다. 마이카(운모)는, Al, Ba, Ca, Fe, K, Li, Mg, Na, Si 등의 금속 원소를 포함하고 있다. 이들 금속 산화물의 미세분말을 첨가함으로써 적합한 모든 물성을 얻는 것이 가능하다. 특히 바람직한 것으로는, 이산화규소 미세분말을 들 수 있다. 이들 금속 산화물의 미립자의 입경은, 내열성의 점에서 100㎛ 이하가 바람직하고, 50㎛ 이하가 보다 바람직하다.
이 규소 함유 경화성 조성물 중의 (E)성분의 함유량은, 내열성 및 취급의 점에서, 90중량% 이하가 바람직하고, 50중량% 이하가 보다 바람직하다.
이 규소 함유 경화성 조성물에는, 또한 임의의 성분으로서, 프리 라디칼 스캐빈저(free radical scavenger)를 배합해도 된다. 이 경우의 프리 라디칼 스캐빈저는, 산화 방지제, 안정제 등의 항산화성 물질이면 되고, 예를 들면, 트리에틸렌글리콜-비스[3-(3-t-부틸-5-메틸-4-히드록시페닐)프로피오네이트], 디부틸히드록시톨루엔(BHT), 2,6-디-t-부틸-파라클레졸(DBPC) 등을 들 수 있다.
이 규소 함유 경화성 조성물 중의 상기 프리 라디칼 스캐빈저의 함유량은, 내열성, 전기 특성, 경화성, 역학 특성, 보존 안정성 및 취급성의 점에서 0.1∼50 중량%가 바람직하고, 더욱 바람직하게는 1∼30중량%가 바람직하다.
본 발명에 있어서의 규소 함유 경화성 조성물은, (A)성분, (B)성분 및 (C)성분 중의 적어도 하나의 규소 함유 중합체(단, (C)성분을 함유하지 않는 경우는 (A)성분 및 (B)성분의 양쪽)와, (D)성분의 백금계 촉매가 혼합되어 있으면, 가열함으로써 경화시킬 수 있다. 경화 방법으로는, 이들 성분을 사용 직전에 혼합하여 가열하는 방법이 있다. 또한 미리 전부를 혼합해 두고 경화시키고 싶을 때 가열하여 경화시키는 방법도 있고, 어떠한 것이어도 된다.
경화시킬 때의 가열 온도는 0∼300℃의 범위이고, 100∼200℃가 보다 바람직하다. 경화 시간은 0.1∼10시간의 범위이고, 1∼6시간이 보다 바람직하다. 이들 경화 반응 조건 하에서 경화 반응을 행함으로써, 본 발명의 규소 함유 경화성 조성물로부터, 내열성, 내균열성 등이 우수한 성능을 갖는 경화물(합성 고분자 화합물)을 얻을 수 있다.
본 발명에 있어서의 규소 함유 경화성 조성물은, 실온(25℃)에서 양호한 유동성이 있고, 취급성이 우수하다. 또한, 이 규소 함유 경화성 조성물을 경화시킨 경화물(합성 고분자 화합물)은, 내열성 및 내균열성이 우수하다. 상세히는, 경화물의 5중량%의 중량 감소를 초래하는 온도가 300℃ 이상의, 바람직하게는 370℃ 이상의 경화물이 적합하게 얻어진다. 또한, 크랙 발생이 적은 경화물이 적합하게 얻어진다. 유동성에 관해서는, 실온(25℃)에서, E형 점도계로 측정한 점도가 50Pa·S 이하인 것이 바람직하고, 보다 바람직한 10Pa·S 이하인 것이 얻어진다.
본 발명에 있어서의 규소 함유 경화성 조성물은, (D)성분의 백금계 촉매인 경화 반응 촉매의 효과에 의해, 반응기(A’) 및 Si-H기의 반응에 의한 경화 반응이 조속히 진행된다. 이 때문에, 얻어진 경화물(합성 고분자 화합물)은 뛰어난 물성을 갖고, 특히 내열성, 내용제성, 및 내알칼리성이 우수하다. 또한, 이 규소 경화성 조성물은, 조성이 균일하고 투명하기 때문에 자외선 등의 광의 투과성도 좋고, 광 반응성의 촉매를 첨가함으로써 광 경화도 가능하다. 물론 광 반응성의 모노머나 수지를 더 배합해도 되고, (A)성분, (B)성분 및 (C)성분 중 어느 1종 이상이 광 반응성기를 갖고 있어도 된다. 또한, 내후성, 경도, 내오염성, 난연성(難燃性), 내습성, 가스 배리어성, 가요성, 신장이나 강도, 전기 절연성, 저유전율성 등의 역학 특성, 광학 특성, 및 전기 특성 등에 뛰어난 재료를 얻을 수 있다.
또한, 본 발명에 있어서의 규소 함유 경화성 조성물에는, 상기의 (A),(B),(C),(D) 및 (E)의 각 성분 이외에, 상기 이외의 임의 성분으로서, 본 발명의 목적으로 하는 성능을 손상하지 않는 범위에서, 그 밖의 주지의 각종 수지, 충전제, 첨가제 등도 배합할 수 있다. 또한, (A)성분, (B)성분 및 (C)성분 중 어느 1종 이상에, 각종 유기 관능기를 결합시켜, 기능을 더 부여할 수 있다. 또한, 이 규소 함유 경화성 조성물 또는 그 경화물을 매트릭스로 하고, 이 중에 다른 유용한 화합물을 분산시킨 고기능 복합 재료를 제작하는 것도 가능하다.
임의로 배합할 수 있는 각종 수지의 예로는, 폴리이미드 수지, 폴리에틸렌글리콜이나 폴리프로필렌글리콜 등의 폴리에테르 수지, 폴리우레탄 수지, 에폭시 수지, 페놀 수지, 폴리에스테르 수지, 멜라민 수지, 폴리아미드 수지, 폴리페닐렌술피드 수지 등을 들 수 있다.
임의로 배합할 수 있는 첨가제의 예로는, 자외선 흡수제, 대전 방지제, 산화 방지제 등을 들 수 있다.
이상 상세히 설명한 규소 함유 경화성 조성물을 열경화함으로써, 본 발명에 있어서의 합성 고분자 화합물을 얻을 수 있다.
이하, 본 발명의 고내열 반도체 장치의 적합한 실시예를 도 1부터 도 4를 참조하여 설명한다. 각 도면에 있어서, 각 요소의 구성의 이해를 용이하게 하기 위해서, 도시된 각 요소의 치수는 실제의 치수와는 대응하지 않는다. 각 실시예에 있어서, 「반도체 장치」란, 반도체 소자를 패키지 내에 수납하고, 반도체 소자의 각 전극을, 리드선으로 각각의 전극 단자에 접속한 것을 말한다.
<<제1 실시예>>
본 발명의 제1 실시예의 고내열 반도체 장치를 도 1을 참조하여 설명한다.
본 발명의 제1 실시예의 반도체 장치는, 고내열이고 또한 고내전압의 SiC(탄화규소) pn 다이오드 소자(이하, SiC 다이오드 소자로 약기한다)를 구비하는 SiCpn 다이오드 장치이다.
도 1은 본 발명의 제1 실시예의, 내전압 7kV의 SiCpn 다이오드 장치의 단면도이다. 도 1에 있어서, SiCpn 다이오드 장치에 포함되는 SiC 다이오드 소자(13)는 이하의 구성을 갖는다. 두께 약 300㎛의 고불순물 농도의 n형의 SiC의 캐소드 영역(1)의 상면에 두께 약 80㎛의 저불순물 농도의 n형의 SiC의 드리프트층(2)이 형성되어 있다. 캐소드 영역(1)의 하면에는 캐소드 전극(7)이 형성되어 있다. 드리프트층(2)의 중앙 영역에, 주접합을 형성하는 p형의 SiC의 애노드 영역(3)이 형 성되어 있다. 애노드 영역(3)에는 애노드 전극(6)이 형성되어 있다. 애노드 영역(3)의 주위에는 p형의 전계 완화 영역(4)이 형성되어 있다. 애노드 영역(3) 및 전계 완화 영역(4)을 포함하는 SiC 다이오드 소자(13)의 상면에는, 이산화실리콘층, 질화실리콘층, 이산화실리콘층의 순으로 적층한 3층 구조의 표면 보호막(5)이 형성되어 있다. 애노드 전극(6)은, 전기 접속 수단인 금의 리드선(8)으로 애노드 단자(9)의 상단(9a)에 접속되어 있다. 도 1에서 리드선(8)은 1개만 도시되어 있지만, 리드선(8)은, 리드선(8)을 흐르는 전류값에 따라 복수개를 병렬로 접속하면 된다.
캐소드 전극(7)은 패키지를 구성하는 금속의 지지체(10)에 전기적 접속을 유지하여 부착되어 있다. 지지체(10)에는 캐소드 단자(11)가 접속되어 있다. 애노드 단자(9)와 캐소드 단자(11)는 외부 장치 등의 배선에 접속된다. 애노드 단자(9)와 지지체(10)는 고융점의 절연 유리(12)를 통해 절연을 유지하면서 고착되어 있다. 리드선(8), 애노드 단자 및 캐소드 단자(11)는 「전기 접속 수단」이다. 지지체(10)의 상면에는 SiC 다이오드 소자(13)를 덮도록 금속제의 캡(14)이 설치되고, SiC 다이오드 소자(13)를 포함하는 패키지 내의 공간(15)을 밀폐하고 있다. 공간(15) 내의 SiC 다이오드 소자(13) 및 리드선(8)의 일부를 덮도록 합성 고분자 화합물의 피복체(16)가 설치되어 있다. 공간(15) 내에는 예를 들면 질소 가스가 봉입되어 있다.
본 실시예의 SiCpn 다이오드 장치의 제작 방법의 일례를 이하에 설명한다. 도 1에 있어서, 미리 제작한 SiC 다이오드 소자(13)를, 금 실리콘을 포함하는 고온 납땜을 이용해 지지체(10) 상면의 소정 위치에 납땜한다. 리드 본딩 장치를 이용 해 직경 80미크론 미터의 금선(복수)의 리드선(8)의 양단을 각각 애노드 금속 전극(6)과, 애노드 단자(9)의 상단(9a)에 접속한다.
다음에 SiC 다이오드 소자(13)의 전면, 및 리드선(8)의 애노드 금속 전극(6)과의 접속부 근방을 덮도록, 상기의 규소 함유 경화성 조성물을 도포하여 경화시켜 합성 고분자 화합물의 피복체(16)를 형성한다.
이 규소 함유 경화성 조성물은, 이하에 설명하는 합성 공정 1부터 합성 공정 5에 의해서 합성된다.
〔합성공정 1〕
메틸트리에톡시실란 100부에, 0.4%의 인산수용액 86부를 첨가해 10∼15℃로 유지하여 3시간 교반했다. 이 반응액에 에탄올 80부를 첨가하고, 수산화나트륨 수용액으로 반응액을 중화 후, 60℃에서 30분간 교반했다. 반응 후, 900부의 톨루엔을 첨가하면서 용매 중의 에탄올과 물을 증류 제거하여, 규소 함유 중합체 전구체-1을 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-1의 분자량은, Mw=5000이었다. 분자량은 이하의 측정 조건으로, 폴리스티렌 환산에 의해 구했다. 이하의 합성 공정의 GPC 측정도 동일한 측정 조건으로 행했다.
분자량의 측정 조건은 이하와 같다.
칼럼 : 도소주식회사 제(製) TSK-GEL MULTlPORE HXL M, 7.8㎜×300㎜
전개 용매: 테트라히드로푸란
〔합성공정 2〕
디클로로디메틸실란 90부와 디클로로디페닐실란 9부를 혼합하고, 100부의 이 온 교환수와 100부의 톨루엔의 혼합 용매 내에 떨어트렸다. 이 반응액으로부터, 수상(水相)을 제거하여 톨루엔 용매를 증류 제거하면서 250℃에서 2시간 중합했다. 얻어진 반응 용액에 피리딘을 20부 첨가하고, 이에 다시 디메틸디클로로실란 20부를 첨가하여 30분간 교반했다. 그 후, 반응 용액을 250℃에서 가열하면서 감압하여, 저분자량 성분과 피리딘 염산염을 제거하여, 규소 함유 중합체 전구체-2를 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-2의 분자량은 Mw=50,000이었다.
[합성공정 3〕
톨루엔을 용매로 하여, 합성 공정 1에서 얻어진 규소 함유 중합체 전구체-1을 5부에 피리딘을 10부, 트리메틸클로로실란을 1.5부 첨가해, 실온에서 30분간 교반했다. 이에 합성 공정 2에서 얻어진 규소 함유 중합체 전구체-2를 100부 첨가해 교반하면서 4시간 공중합을 행하고, 이온 교환수를 첨가해 반응을 중지시켰다. 수세에 의해 피리딘염산염 등을 제거하고, 규소 함유 중합체 전구체-3를 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-3의 분자량은, MW=92,000이었다.
〔합성공정 4〕
톨루엔을 용매로 하여, 합성 공정 3에서 얻어진 규소 함유 중합체 전구체-3를 50부에 피리딘 5부를 첨가하고, 반으로 분할했다. 한쪽에 디메틸클로로실란 5부, 다른쪽에 디메틸비닐클로로실란 5부를 첨가하여 각각 실온에서 30분간, 또한 70℃에서 30분간 교반한 후, 각각을 이온 교환수로 수세함으로써 피리딘 염산염을 제거하고, 전자로부터 (B)성분인 규소 함유 중합체-3B, 및 후자로부터 (A)성분인 규소 함유 중합체-3A를 각각 얻었다. 규소 함유 중합체-3A 및 -3B의 분자량은 모두 MW=92,000이고, 아릴기의 함유량은, H1-NMR 및 GPC 분석으로부터 8.4중량%이고, 중량 평균 분자량 1000 이하의 성분은 0%였다.
〔합성공정 5〕
규소 함유 중합체-3A와 규소 함유 중합체-3B의 등량 혼합물 70부에, (E)성분인 이산화규소의 미세분말 30부 및 경화 반응의 촉매로서, (D)성분인 백금-카르보닐비닐메틸 착체 0.005부를 첨가해 혼합하고, 규소 함유 경화성 조성물-A를 얻었다.
다음에 상기의 합성 공정 1부터 5에 의해서 얻어진 규소 함유 경화성 조성물-A를 도포하는 공정에 대해서 설명한다. 도포 방법으로는, 적하법이나, 소정의 직경의 구멍을 갖는 노즐로부터 소정량의 규소 함유 경화성 조성물-A를 밀어내는 방법이 적합하다. 본 규소 함유 경화성 조성물-A의 25℃에 있어서의 점도는, 16Pa·S이고, 실온(25℃)에서 양호한 유동성이 있다. 도포했을 때는, 도 1의 피복체(16)에 표시하는 형상에 가까운 산 형상으로 솟아올라 취급성이 매우 우수하다. 규소 함유 경화성 조성물-A는 도포 후 200℃ 정도의 온도로 소정 시간 유지하면, 어느 정도의 유연성을 갖는 상태로 용이하게 경화시킬 수 있어 경화성도 우수하다. 경화후의 합성 고분자 화합물은, 도 1의 피복체(16)에 표시하는 바와 같이 산 형상의 솟아오른 형상을 유지하고 있어, SiC 다이오드 소자(13)의 전체를 간극없이 400㎛ 이상의 두께로 덮을 수 있다. 규소 함유 경화성 조성물-A의 점도가 상기의 값보다 너무 높으면, 도포하였을 때 SiC 다이오드 소자(13)와 피복체(16)와의 사이에 간극이 생기는 경우가 있다. 반대로 점도가 너무 낮으면, 산 형상으로 솟아오르지 않고 피복체(16)의 두께를 400㎛ 이상의 원하는 두께로 유지할 수 없다.
마지막에 질소 분위기 중에서 금속 캡(14)을 지지체(10)에 부착하여 용접하고, 내부 공간(15)을 질소 가스로 채워 SiCpn 다이오드가 완성된다.
본 실시예의 SiCpn 다이오드의 애노드 단자(9)와 캐소드 단자(11) 사이에, 캐소드 단자(11)의 전위가 높아지도록 전압(역방향 전압)을 인가하여 측정한 역 내전압은 약 7.5kV였다. Si의 반도체 장치에서는 동작이 불가능한, 예를 들면 250℃의 고온에 있어서도 상기의 역 내전압을 유지할 수 있다. 역방향의 전압이 7kV에서의 리크 전류 밀도는 8×10-5A/㎠ 이하였다. 본 실시예의 SiCpn 다이오드에, 250℃의 고온 분위기 중에서 200A/㎠의 전류 밀도로 전류를 흐르게 해 750시간 연속 통전 시험을 했지만, 시험 종료후의 합성 고분자 화합물의 피복체(16)에 크랙이나 변형은 생기지 않았다. 또한 백탁(白濁) 등이 생겨 투명도가 악화되는 일도 없었다. 통전 시의 순방향 전압은 4.2V이고, 750시간의 통전 시험의 전후에서 거의 변화하지 않았다. 750시간의 연속 통전 시험의 종료 후, 250℃의 고온 분위기 중에서 7kV의 역방향 전압을 인가하여 리크 전류를 측정한 바, 전류 밀도는 6×10-5A/㎠이고, 통전 시험전과의 차이는 적었다. 상기 각 시험 후, 반도체 장치를 분해하여 눈으로 관찰했다. 그 결과, 합성 고분자 화합물은 SiC 다이오드 소자(13)의 전계 완화 영역(4)의 표면 보호막(5)의 위뿐만 아니라, SiC 다이오드 소자(13)의 측면에 노출된 SiC의 층에도 강고하게 부착되어 있는 것이 확인되었다. 또한, SiCpn 다이오드의 동작 속도의 기준이 되는 역회복 시간은 약 45나노초이고, 상기 시험의 전후에서 변화는 볼 수 없었다.
본 발명의 제1 실시예에 의하면, SiC 다이오드 소자(13)의 주위를, 상기 합성 고분자 화합물의 피복체(16)로 피복함으로써, SiC 다이오드 소자(13)를 6플루오르화유황가스의 분위기 중에 둔 경우와 동등하거나 그 이상의 절연성 즉 고 내전압 특성을 얻을 수 있다. 즉 지구 온난화에 악영향을 주는 유해한 물질의 6플루오르화유황가스를 사용하지 않고, 높은 내열성과 높은 절연성을 갖는 SiCpn 다이오드를 실현할 수 있다.
<<제2실시예>>
본 발명의 제2 실시예의 반도체 장치는, SiC의 GTO 사이리스터 소자(20)를 구비하는, 내압 4kV의 SiC-GTO 사이리스터(Gate Turn Off Thyristor) 장치로, 도 2에 그 단면도를 도시한다. 도 3은 도 2에 있어서의 GTO 사이리스터 소자(20)를 지면에 수직인 면에서 절단한 셀의 하나의 단면도이다. 실제 소자에서는 도 3에 도시하는 셀이 도면의 좌우 방향으로 복수개 연결되어 있다. 도 2 및 도 3에 있어서, 두께 약 320㎛의 고불순물 농도의 n형 SiC 캐소드 영역(21)의 상면에, 두께 약 3㎛의 p형 SiC의 버퍼층(22)을 설치하고 있다. 캐소드 영역(21)의 하면에 캐소드 전극(32)이 설치되어 있다. 버퍼층(22) 상에 두께 약 50㎛의 저불순물 농도의 p형 SiC의 드리프트층(23)을 설치하고 있다. 드리프트층(23)의 중앙부에 두께 약 2㎛의 n형 베이스 영역(24)과 p형의 애노드 영역(25)이 순차 형성되어 있다. n형의 베이스 영역(24)의 주변에는 n형의 전계 완화 영역(26)이 형성되어 있다. GTO 사이리스터 소자(20)의 표면에는 이산화실리콘층, 질화실리콘층 및 이산화실리콘층의 3층 구조의 표면 보호막(27)이 형성되어 있다. p형의 애노드 영역(25)에는 애노드 전극(28)이 형성되어 있다. 이 애노드 전극(28) 상의 좌측의 영역에는 2층째의 애노드 전극(29)이 형성되고, 우측의 영역에는 절연막(30)을 통해 게이트 전극(31)이 형성되어 있다. 도 3에 도시하는 바와 같이, n형의 베이스 영역(24)에는 1층째의 게이트 전극(33)이 형성되고, 게이트 전극(33)은, 도시하지 않은 접속부에서 게이트 전극(31)에 접속되어 있다.
애노드 전극(29)은 금의 리드선(34)에 의해 애노드 단자(35)의 상단(35a)에 접속되어 있다. 게이트 전극(31)은 금의 리드선(36)에 의해 게이트 단자(37)의 상단(37a)에 접속되어 있다. 리드선(34, 36) 및 애노드 단자(35) 및 게이트 단자(37)는 전기 접속 수단이다. 캐소드 전극(32)은 캐소드 단자(39)를 갖는 패키지의 금속의 지지체(38)에 부착되어 있다. 애노드 단자(35) 및 게이트 단자(37)는, 각각의 고융점 절연 유리(40 및 41)로 지지체(38)와의 사이의 절연을 유지하면서 지지체(38)를 관통하여 고정되어 있다.
GTO 사이리스터 소자(20)의 전면, 및 리드선(34 및 36)의 GTO 사이리스터 소자(20)의 접속부 근방을 덮도록, 합성 고분자 화합물의 피복체(42)가 되는 규소 함유 경화성 조성물-B를 도포한다.
이 피복체(42)의 합성 고분자 화합물로서 사용되는 규소 함유 경화성 조성물-B는 이하의 합성 공정 1에서 합성 공정 5에 의해 합성했다. 이 규소 함유 경화성 조성물-B을 열경화함으로써 합성 고분자 화합물의 피복체(42)가 얻어진다.
[합성공정 1〕
상기 제1 실시예에 있어서의 규소 함유 경화성 조성물-A의 합성 방법의 합성 공정 1과 동일한 공정에 의해서, 규소 함유 중합체 전구체-1을 합성했다. 즉, 메틸트리에톡시실란 100부에, 0.4%의 인산수용액 86부를 첨가해 10∼15℃로 유지하여 3시간 교반했다. 이 반응액에 에탄올 80부를 첨가하고, 수산화나트륨 수용액으로 반응액을 중화 후, 60℃에서 30분간 교반했다. 반응후, 900부의 톨루엔을 첨가하면서 용매 중의 에탄올과 물을 증류 제거하고, 규소 함유 중합체 전구체-1을 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-1의 분자량은 Mw=5000이었다. 분자량은 이하의 측정 조건으로, 폴리스티렌 환산에 의해 구했다. 이하의 합성 공정의 GPC 측정도 동일한 측정 조건으로 행했다.
분자량의 측정 조건은 이하와 같다.
칼럼: 도소주식회사 제 TSK-GEL MULTIPORE HXL M, 7.8㎜×300㎜,
전개 용매: 테트라히드로푸란
[합성공정 2〕
디클로로디메틸실란 80부와 디클로로디페닐실란 20부를 혼합하고, 100부의 이온 교환수와 100부의 톨루엔의 혼합 용매 내에 떨어트렸다. 이 반응액으로부터, 수상을 제거하여 톨루엔 용매를 증류 제거하면서 250℃에서 2시간 중합했다. 얻어진 반응 용액에 피리딘을 20부 첨가하고, 이에 다시 디메틸디클로로실란 20부를 첨가해 30분간 교반했다. 그 후, 반응 용액을 250℃로 가열하면서 감압하여, 저분자 량 성분과 피리딘염산염을 제거하고, 규소 함유 중합체 전구체-4를 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-4의 분자량은 Mw=30,000이었다.
〔합성공정 3〕
톨루엔을 용매로 하여, 합성 공정 1에서 얻어진 규소 함유 중합체 전구체-1을 5부, 피리딘을 10부, 트리메틸클로로실란을 1.5부 첨가해 합하고, 실온에서 30분간 교반했다. 이에 합성 공정 2에서 얻어진 규소 함유 중합체 전구체-4를 100부 첨가해 교반하면서 4시간 공중합을 행하고, 이온 교환수를 첨가하여 반응을 중지시켰다. 수세에 의해 피리딘염산염 등을 제거하여, 규소 함유 중합체 전구체-5를 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-5의 분자량은, MW=90,000이었다.
[합성 공정 4〕
톨루엔을 용매로 하여, 합성 공정 3에서 얻어진 규소 함유 중합체 전구체-5를 50부에 피리딘 5부를 첨가하여, 반으로 분할했다. 한쪽에 디메틸클로로실란 5부, 다른쪽에 디메틸비닐클로로실란 5부를 첨가하여 실온에서 30분간, 또한 70℃에서 30분간 교반한 후, 이온 교환수로 수세함으로써 피리딘염산염을 제거하고, 전자로부터 (B)성분인 규소 함유 중합체-5B, 및 후자로부터 (A)성분인 규소 함유 중합체-5A를 각각 얻었다. 규소 함유 중합체-5A 및 5B와 함께, 분자량은 MW=90,000이고, 아릴기의 함유량은 H1-NMR 및 GPC 분석으로부터 13.0중량%이고, 중량 평균 분자량 1000 이하의 성분은 0%였다.
〔합성공정 5〕
규소 함유 중합체-5A와 규소 함유 중합체-5B의 등량 혼합물 70부에, (E)성분인 이산화규소의 미세분말 30부 및 경화 반응의 촉매로서, (D)성분인 백금-카르보닐비닐메틸 착체 0.005부를 첨가해 혼합하여, 규소 함유 경화성 조성물-B를 얻었다.
이 규소 함유 경화성 조성물-B의 도포 방법으로는, 적하법이나, 실시예 1과 동일하게 소정 직경의 구멍을 갖는 노즐로부터 소정량의 규소 함유 경화성 조성물-B를 밀어내는 방법이 적합하다. 이 규소 함유 경화성 조성물-B의 25℃에 있어서의 점도는 30Pa·S로 실온(25℃)에서 양호한 유동성이 있다. 도포했을 때에는, 도 2의 피복체(42)에 도시하는 형상에 가까운 산 형상으로 솟아오르므로 취급성이 우수하다. 규소 함유 경화성 조성물-B는 도포 후 200℃ 정도의 온도로 소정 시간 유지하면, 어느 정도의 유연성을 갖는 상태로 용이하게 경화되고, 경화성도 우수하다. 경화 후의 합성 고분자 화합물은, 도 2의 피복체(42)의 산 형상으로 솟아오름을 유지할 수 있고, GTO 사이리스터 소자(20)의 전체를 간극없이 400㎛ 이상의 두께로 덮을 수 있다. 본 합성 고분자 화합물의 점도가 너무 높으면, 도포했을 때의 GTO 사이리스터 소자(20)와 피복체(42)의 사이에 간극이 생기는 경우가 있다. 반대로 점도가 너무 낮으면, 산 형상으로 솟아오르지 않고 피복체(42)의 두께를 400㎛ 이상의 원하는 두께로 할 수 없다.
마지막에 질소 분위기 중에서 금속 캡(43)을 지지체(38)에 부착하여 용접함으로써 패키지의 내부 공간(44)에 질소 가스가 봉입된 SiC-GTO 사이리스터 장치가 완성된다.
또한, GTO 사이리스터 소자(20)는 금 실리콘의 고온 납땜을 이용해 지지체(38)에 납땜된다. 리드선(34, 36)은 직경 80미크론 미터의 금선이고, 리드 본딩 장치를 이용해 각각 애노드 전극(29)과 애노드 단자(35)간 및 게이트 전극(31)과 게이트 단자(37)간에 부착된다. 도 2에서, 리드선(34, 36)은 각각 1개씩 도시되어 있지만, 리드선(34, 36)은, 리드선(34, 36)을 흐르는 각각의 전류값에 따라 복수개를 병렬로 접속해도 된다.
본 제2 실시예의 SiC-GTO 사이리스터 장치에 있어서, 애노드 단자(35)의 전위가 캐소드 단자(39)보다도 고전위가 되도록 순방향으로 4kV 전압을 인가하고, 게이트 단자(37)의 전위를 애노드 단자(35)와 동 전위로 하면, 전류가 흐르지 않는 오프 상태가 유지되고, 4kV의 내전압이 얻어졌다.
다음에 이 오프 상태에서 게이트 단자(37)의 전위를 애노드 단자(35)보다도 저전위로 하고, 애노드 단자(35)로부터 게이트 단자(37)를 향해 게이트 전류를 흐르게 하면, SiC-GTO 사이리스터 장치는 온 상태로 되고, 애노드 단자(35)와 캐소드 단자(39) 사이에 전류가 흐른다. 또한, 온 상태에서 게이트 단자(37)의 전위를 애노드 단자(35)보다도 고전위로 하면, 애노드 단자(35)와 캐소드 단자(39) 사이에 흐르는 전류가 게이트 단자(37)로부터 캐소드 단자(39) 사이에 전류(轉流)하여, 오프 상태가 된다. 이 때의 애노드 단자(35)와 캐소드 단자(39)간의 전압이 역 내전압이다.
구체적으로는 캐소드 단자(39)에 음의 전압을 인가하고, 게이트 단자(37)에 애노드 단자(35)를 기준으로 하여 빌트 인 전압 이상의 전압을 인가하면, SiC-GTO 사이리스터 장치는 온이 된다. 이 때 드리프트층(23) 내에 캐소드 영역(22)으로부터 전자가 주입되므로, 전도도 변조가 발생하고, 온 저항이 대폭 저하한다. SiC-GTO 사이리스터 장치가 온이 된 상태에서, 게이트 단자(37)의 전위를 애노드 단자(35)의 전위보다 높게 하면, 애노드 단자(35)와 캐소드 단자(39) 사이를 흐르는 전류의 일부가 게이트 단자(37)로부터 방출되게 되어, GTO 사이리스터는 오프 상태가 된다.
본 제2 실시예의 SiC-GTO 사이리스터 장치의 역 내전압은 약 4.6kV이고, 250℃의 고온 분위기 중에서도 이 역 내전압을 유지할 수 있었다. 역방향 전압이 4kV에서의 리크 전류 밀도는 1×10-4A/㎠ 이하로 양호했다. 본 실시예의 SiC-GTO 사이리스터 장치에 대해서, 이하의 제1 및 제2의 동작 시험을 행했다.
제1의 동작 시험에서는, 본 실시예의 SiC-GTO 사이리스터 장치에 200A/㎠의 전류 밀도로 전류를 흐르게 하면서, 250℃의 고온 분위기 중에서 300시간의 연속 동작을 시켰다. 또한, 종래부터 있는 실리콘의 GTO 사이리스터는, 소자 온도가 250℃에서는 동작 불가능하다. 또한 4kV급의 실리콘의 GTO 사이리스터에서는 전류 밀도가 200A/㎠인 것을 만드는 것은 곤란하다.
또한 제2의 동작 시험에서는, 상기의 전류 밀도로 전류를 흐르게 하면서, 기온 80℃, 습도 85%의 고온 고습도의 분위기 중에서 250시간 연속 동작시켰다. 상기 제1 및 제2의 동작 시험의 종료 후에 이 SiC-GTO 사이리스터 장치를 분해하여 조사했지만 합성 고분자 화합물의 피복체(42)가 변형되거나 크랙이나 백탁이 발생하지 않았다.
상기 제1의 동작 시험 개시 직후의 SiC-GTO 사이리스터 장치의 순방향 전압은 4.4V였다. 제1 및 제2의 동작 시험 종료 후, 상기 제1의 동작 시험과 동일한 조건으로 순방향 전압을 측정했지만, 그 측정치는 제1의 동작 시험 개시 시의 값과 거의 변화없고, 그 차이는 측정 오차의 범위내였다. 제1 및 제2의 동작 시험 종료후에 역방향의 전압 4kV를 인가했을 때의 리크 전류 밀도는 온도 250℃에서 2×10-4A/㎠ 이하로, 미세한 변화였다. 턴 온 시간은 0.3마이크로초, 턴 오프 시간은 0.5마이크로초였다. 이 스위칭 시간도 상기 제1 및 제2의 동작 시험의 전후에서 변화는 볼 수 없었다. 또한, 본 실시예의 SiC-GTO 사이리스터 장치의 턴 온 시간 및 턴 오프 시간은, 내압 6kV의 종래의 실리콘의 GTO 사이리스터의 약 30분의 1이다.
GTO 사이리스터 소자(20)에 도포한 본 실시예의 합성 고분자 화합물의 GTO 사이리스터 소자(20) 등에의 부착 상태에 대해서 조사한 바, 합성 고분자 화합물은, GTO 사이리스터 소자(20)의 전계 완화 영역(26) 상의 보호막(27) 및 측면의 SiC의 노출면에도 강고하게 부착되어 있다.
<<제3실시예>>
본 발명의 제3 실시예의 반도체 장치는, 발광 소자와 수광 소자를 구비하는 광결합 와이드 갭 파워 반도체 장치로, 도 4에 그 단면도를 도시한다. 도면에 있어서, 발광 기능을 갖는 주 파워 반도체 소자(발광 소자)로는, 내전압 2.5kV·전류 용량 200A의 GaN(갈륨나이트라이드)-npn 바이폴라 트랜지스터(51)를 이용하고 있다. 수광 소자로는 SiC-포토다이오드(52)를 이용하고 있다. SiC 포토다이오드 (52)는 GaN-npn 바이폴라 트랜지스터(51)에 대향하도록 동일 패키지 내에 설치된다.
도 4에 도시하는 GaN-npn 바이폴라 트랜지스터(51)에 있어서, 두께 약 300㎛의 고불순물 농도의 n형 GaN 컬렉터 영역(53)의 상면에 두께 약 20㎛의 n형의 저농도 GaN 영역(53a)이 형성되어 있다. GaN 영역(53a) 상에 두께 약 1.7㎛의 p형의 GaN 베이스 영역(54)이 형성되고, 또한 그 위에 두께 약 3㎛의 고불순물 농도의 n형 이미터 영역(55)이 순차 형성되어 있다. GaN 컬렉터 영역(53)의 하면에는 컬렉터 전극(66)이 설치되어 있다. GaN 베이스 영역(54)의 주변의 컬렉터 영역(53) 내에는 n형의 전계 완화 영역(56)이 형성되어 있다. GaN 베이스 영역(54)의 우측 단부에 금속의 베이스 전극(58)이 설치되어 있다. n형 이미터 영역(55) 상에, 발광창(60)을 갖는 금속의 이미터 전극(59)이 설치되어 있다. GaN 컬렉터 영역(53) 및 전계 완화 영역(56) 상에는 질화실리콘층과 이산화실리콘층의 2층 구조의 표면 보호막(57)이 형성되어 있다.
베이스 전극(58)은, 금의 리드선(61)에 의해 베이스 단자(62)에 접속되어 있다. 이미터 전극(59)은, 금의 리드선(63, 64)에 의해 이미터 단자(65)에 접속되어 있다. 컬렉터 전극(66)은 컬렉터 단자(68)를 갖는 패키지의 금속 지지체(67)에 전기적 접속을 유지하여 부착되어 있다.
SiC 포토 다이오드(52)는, 그 수광부(80)가 GaN-npn 바이폴라 트랜지스터(51)의 발광창(60)에 대향하도록 캡(70)의 내측면에 질화알루미늄 등의 절연판(71)을 통해 접착되어 있다. SiC 포토다이오드(52)의 애노드 전극(72)은, 금의 리드선 (73)에 의해 금속의 애노드 단자(74)에 접속되어 있다. 캐소드 전극(75)은 금의 리드선(76)에 의해 캐소드 단자(77)에 접속되어 있다. 애노드 단자(74)와 캐소드 단자(77)는 각각의 외부 배선에 접속된다. 애노드 단자(74) 및 캐소드 단자(77)는 캡(70)의 관통구멍에 고융점 절연 유리(78, 79)를 통해 고착되어 있다.
리드선(61, 63, 64, 73, 76) 및 이미터 단자(65), 베이스 단자(62), 컬렉터 단자(68), 애노드 단자(74) 및 캐소드 단자(77)는 전기 접속 수단이다. 리드선(61, 63, 64, 73, 76)은 각각을 흐르는 전류값에 따라, 각각 복수의 선을 병렬로 접속한 것을 이용하면 된다.
GaN-npn 바이폴라 트랜지스터(51), SiC 포토다이오드(52), 리드선(61, 63, 64, 73, 76) 및 베이스 단자(62)의 단부 및 이미터 단자(65)의 단부를 덮도록 합성 고분자 화합물로 이루어지는 피복체(81)가 설치되어 있다.
본 제3 실시예의 광결합 와이드 갭 파워 반도체 장치의 제작 방법의 일례를 이하에 설명한다. 미리 제작한 GaN-npn 바이폴라 트랜지스터(51)를 금 실리콘의 고융점 납땜을 이용해 지지체(67)의 소정 위치에 납땜한다. 리드 본딩 장치를 이용해 직경 80미크론미터의 금의 리드선(63, 64)으로 이미터 전극(59)과 이미터 단자(65)를 접속한다. 베이스 전극(58)과 베이스 단자(62)를 금의 리드선(61)으로 접속한다. 경화 전의 합성 고분자 화합물(81)의 소재를 GaN-npn 바이폴라 트랜지스터 소자(51)를 감싸도록 두껍게 도포한다.
이 피복체(81)의 합성 고분자 화합물로서 사용되는 규소 함유 경화성 조성물을 이하의 합성 공정 1∼5와 같이 하여 합성했다. 이 규소 함유 경화성 조성물-C 을 열경화함으로써 합성 고분자 화합물(81)로 할 수 있다.
〔합성공정 1〕
상기 제1 실시예에 있어서의 규소 함유 경화성 조성물-A의 합성 방법의 합성 공정 1과 동일한 공정에 의해서, 규소 함유 중합체 전구체-1을 합성했다. 즉, 메틸트리에톡시실란 100부에, 0.4%의 인산 수용액 86부를 첨가해 10∼15℃로 유지하여 3시간 교반했다. 이 반응액에 에탄올 80부를 첨가하여, 수산화 나트륨 수용액으로 반응액을 중화 후, 60℃에서 30분간 교반했다. 반응 후, 900부의 톨루엔을 첨가하면서 용매 중의 에탄올과 물을 증류 제거하여, 규소 함유 중합체 전구체-1을 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-1의 분자량은, Mw=5000이었다. 분자량은 이하의 측정 조건으로, 폴리스티렌 환산에 의해 구했다. 이하의 합성 공정의 GPC 측정도 동일한 측정 조건으로 행했다.
분자량의 측정 조건은 이하와 같다.
칼럼: 도소주식회사 제 TSK-GEL MULTIPORE HXL M, 7.8㎜×300㎜
전개 용매: 테트라히드로푸란
〔합성공정 2〕
상기 규소 함유 경화성 조성물-A의 합성 방법의 합성 공정 2와 동일한 공정에 의해서, 규소 함유 중합체 전구체-2를 합성했다. 즉, 디클로로디메틸실란 90부와 디클로로디페닐실란 9부를 혼합하고, 100부의 이온 교환수와 100부의 톨루엔의 혼합 용매 중에 떨어트렸다. 이 반응액으로부터, 수상을 제거하여 톨루엔 용매를 증류 제거하면서 250℃에서 2시간 중합했다. 얻어진 반응 용액에 피리딘을 20부 첨가하고, 이에 디메틸디클로로실란 20부를 더 첨가해 30분간 교반했다. 그 후, 반응 용액을 250℃로 가열하면서 감압하여, 저분자량 성분과 피리딘 염산염을 제거하여, 규소 함유 중합체 전구체-2를 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-2의 분자량은 Mw=50,000이었다.
〔합성공정 3〕
상기 규소 함유 경화성 조성물-A의 합성 방법의 합성 공정 3과 동일한 공정에 의해서, 규소 함유 중합체 전구체-3를 합성했다. 즉, 톨루엔을 용매로 하여, 합성공정 1에서 얻어진 규소 함유 중합체 전구체-1을 5부에 피리딘을 10부, 트리메틸클로로실란을 1.5부 첨가해, 실온에서 30분간 교반했다. 이에 합성공정 2에서 얻어진 규소 함유 중합체 전구체-2를 100부 첨가하여 교반하면서 4시간 공중합을 행하고, 이온 교환수를 첨가하여 반응을 중지시켰다. 수세에 의해 피리딘염산염 등을 제거하고, 규소 함유 중합체 전구체-3를 얻었다. GPC에 의한 분석의 결과, 규소 함유 중합체 전구체-3의 분자량은, MW=92,000이었다.
[합성공정 4〕
톨루엔을 용매로 하여, 합성 공정 3에서 얻어진 규소 함유 중합체 전구체-3을 50부에 피리딘 5부를 첨가하고, 또한 디메틸클로로실란 5부와 디메틸비닐클로로실란 5부의 혼합물을 첨가하여 실온에서 30분간, 또한 70℃에서 30분간 교반한 후, 이온 교환수로 수세함으로써 피리딘 염산염을 제거하고, (C)성분인 규소 함유 중합체-6을 얻었다. 규소 함유 중합체-6의 분자량은 MW=92,000이고, 아릴기의 함유량은 H1-NMR 및 GPC 분석으로부터 8.4중량%이고, 중량 평균 분자량 1000 이하의 성분 은 0%였다.
[합성공정 5〕
규소 함유 중합체-6을 70부에, (E)성분인 이산화규소의 미세분말 30부 및 경화 반응 촉매로서, (D)성분인 백금-카르보닐비닐메틸 착체 0.005부를 혼합하여, 규소 함유 경화성 조성물-C를 얻었다.
상기, 합성 공정 1∼5에 의해서 얻어진 규소 함유 경화성 조성물-C의, E형 점도계를 이용해 측정한 25℃(실온)에 있어서의 점도는, 16Pa·S로, 양호한 유동성이 있으므로, 도포하였을 때는 산 형상으로 솟아올라 취급성이 우수하다.
다음에, 미리 제작한 SiC 포토다이오드(52)를 금 실리콘의 고융점 납땜을 이용해, 금속 캡(70)의 내측면에 질화알루미늄 절연판(71)을 통해 납땜한다. 다음에 리드 본딩 장치를 이용해 직경 80미크론미터의 금의 리드선(73)으로 애노드 전극(72)과 애노드 단자(74)를 접속한다. 또한 캐소드 전극(75)을 금의 리드선(76)으로 캐소드 단자(77)에 접속한다. 다음에 상기의 규소 함유 경화성 조성물-C를 SiC 포토다이오드(52), 리드선(73, 76)의 SiC 포토다이오드(52)와의 접속부 근방을 감싸도록 두껍게 도포한다. 규소 함유 경화성 조성물-C는 실온(25℃)에서 양호한 유동성이 있고, 도포했을 때는 산 형상으로 솟아오른다. 마지막에 금속 캡(70)과 지지체(67)를, SiC 포토다이오드(52)의 수광부(80)가 GaN-npn 바이폴라 트랜지스터(51)의 발광창(60)에 대향하고, 또한, 양자를 감싸고 있는 각각의 산 형상의 규소 함유 경화성 조성물-C의 꼭대기부가 접하도록 조합하고, 질소 분위기 중에서 용접하여 패키지를 구성한다. 그 후 패키지를 200℃ 정도의 소정의 온도로 가열하여 규소 함유 경화성 조성물-C를 어느 정도의 유연성을 갖는 상태로 경화시켜 피복체(81)를 형성한다. 이상의 공정에 의해 본 실시예의 광결합 와이드 갭 파워 반도체 장치가 완성된다.
제3 실시예의 광결합 와이드 갭 파워 반도체 장치의 동작의 일례를 다음에 나타낸다. 우선, CaN-npn 바이폴라 트랜지스터(51)의 컬렉터 단자(68)의 전위를 이미터 단자(65)보다도 고전위로 하여 순방향 바이어스 상태로 한다. 그리고, 베이스 단자(62)의 전위를 이미터 단자(65)와 동 전위로 하면, 전류가 흐르지 않는 오프 상태가 유지된다. 내전압은 2.5kV 이상에서 고내전압을 실현할 수 있었다. SiC 포토다이오드(52)는 애노드 단자(74)의 전위를 캐소드 단자(77)보다도 저전위로 하여 역방향 바이어스 상태로 해 둔다.
온 오프 구동은 다음과 같이 한다. 베이스 단자(62)의 전위를 이미터 단자(65)의 전위보다도 고전위로 하여, 베이스 단자(62)로부터 이미터 단자(65)를 향하는 베이스 전류를 흐르게 한다. 이에 따라, 이미터 전극(59)으로부터 전자가 주입되어 GaN-npn 바이폴라 트랜지스터(51)가 온 상태로 되고, 약 390∼570㎚ 사이의 파장의 광(50)이 발생한다. 이 광(50)은 SiC 포토다이오드(52)로 수광되어, 광량에 대응한 양의 광 전류가 애노드 단자(74)와 캐소드 단자(77) 사이를 흐른다.
GaN-npn 바이폴라 트랜지스터(51)가 온 상태일 때에, 베이스 단자(62)의 전위를 이미터 단자(65)와 동 전위나 저전위로 하면 전자의 주입이 멈추고, 컬렉터 전극(66)과 이미터 전극(59) 사이를 흐르는 전류는 차단되며, 발광도 정지한다. SiC 포토다이오드(52)는, 광이 없어지므로 광전류가 없어져 오프 상태로 된다.
본 실시예의 광결합 와이드 갭 파워 반도체 장치에서는, SiC 포토다이오드(52)의 광 전류에 의거해, GaN-npn 바이폴라 트랜지스터(51)의 전류를 검출할 수 있다. SiC 포토다이오드(52)의 애노드 단자(74)와 캐소드 단자(77)와의 사이의 전압은 비교적 낮으므로, 저전압의 측정 수단(전압계나 전압 측정 회로 등)에 따라, 수 kV의 고전압이 인가되는 GaN-npn 바이폴라 트랜지스터(51)의 동작 상태를 검출할 수 있다.
본 실시예의 GaN-npn 바이폴라 트랜지스터(51)의 내전압은 약 3.1kV로, 250℃고온에 있어서도 이 내전압을 유지할 수 있었다. 2.5kV의 역전압 인가 시의 리크 전류 밀도는 4×10-4A/㎠ 이하로 양호했다. 또한, GaN-npn 바이폴라 트랜지스터(51)와 SiC 포토다이오드(52) 사이의 절연 내압은 5kV 이상이고, 5kV에서의 리크 전류는 1×10-5A/㎠ 이하였다. 온도 250℃에서 연속 1000시간의 전압 인가 시험을 행한 후에도, 리크 전류의 증가는 측정 오차의 범위 내의 미소한 값이었다. 본 실시예의 광결합 와이드 갭 파워 반도체 장치는, 2.5kV 이상의 고내전압을 가짐에도 불구하고, 150A/㎠의 고전류 밀도로 전류를 흐르게 할 수 있다. 또한 200℃의 고온 분위기 중에서 600시간 연속하여 통전한 후에도 합성 고분자 화합물의 피복체(81)가 변형되거나, 크랙이나 백탁이 발생하지 않았다. 또한, 온도 80℃, 습도 85%의 고온 고습도 분위기 중에서 250시간 통전한 후에도, 합성 고분자 화합물의 피복체(81)가 변형되거나 크랙이나 백탁이 발생하지 않았다. 온도 200℃, 전류 밀도 150A/㎠로 통전 시의 순방향 전압은 5.1V이고 시험 전후의 변화는 측정 오차 범 위의 작은 값이었다. 상기의 시험후에 2.5kV의 도전압을 인가했을 때의 리크 전류 밀도는 온도 250℃에서 5×10-4A/㎠ 이하로, 시험 전에 비해 거의 변화가 없었다. 파단 시험을 행한 바, 합성 고분자 화합물의 피복체(81)는, GaN-npn 바이폴라 트랜지스터(51)의 측면에 노출된 GaN에도 강고하게 부착되어 있는 것을 확인할 수 있다. 또한, 턴 온 시간은 0.08마이크로초, 턴 오프 시간은 0.14마이크로초로 고속이고, 이 스위칭 시간에도 시험 전후의 변화는 볼 수 없었다.
이상, 제1 내지 제3의 3가지의 실시예를 설명했지만, 본 발명은 더 많은 적용 범위 혹은 파생 구조를 커버하는 것이다. 예를 들면 Si 반도체 및 와이드 갭 반도체의, MOSFET나 접합 FET, SIT나 IGBT, MOS 사이리스 등에도 적용 가능하다. 또한 고주파 고출력 MESFET나 레이트럴(lateral) MOSFET 및 접합 FET, HEMT 등에도 적용 가능하다.
상기 각 실시예에서는, SiC나 GaN을 이용한 소자나 수광 소자의 경우만을 기술했지만, 본 발명은 다른 와이드 갭 반도체 재료나 화합물 반도체를 이용한 소자에도 적용할 수 있다. 특히, 다이아몬드, 갈륨 인 와이드 갭 반도체 재료를 이용한 소자에도 효율적으로 적용할 수 있다.
또한 각각의 반도체 영역의 극성의 n형을 p형으로, p형을 n형으로 역전시킨 구성의 반도체 장치에도 당연히 적용할 수 있다.
제1 및 제2 실시예에서는 금속 캡(43, 70)을 이용한 TO형의 패키지의 반도체 장치에 대해서 설명했지만, 본 발명은 금속 캡이 아닌 고내열 수지 캡의 반도체 장 치에도 적용할 수 있다. 또한 반도체 장치의 구성은 TO형 이외의, 스터드형이나 평형, 고내열 수지를 이용한 SIP형, Si의 파워 모듈에서 일반적인 몰드형의 구성이어도 된다. 도 1 및 도 2의 패키지에는, 각각 하나의 반도체 소자가 수납되어 있지만, 하나의 패키지 내의 반도체 소자의 수는 복수여도 된다. 복수의 반도체 소자가 수납되어 있는 경우에는, 개개의 반도체 소자를 각각 합성 고분자 화합물의 피복체로 피복하는 것이 바람직하지만, 각 반도체 소자간의 전위차가 그다지 크지 않은 경우는, 복수의 반도체 소자를 하나의 피복체로 피복해도 된다. 제3 실시예에서는 광결합 반도체 장치를 예시했지만, 발광 반도체 소자만을 갖는 반도체 장치, 또는 수광 반도체 소자만을 갖는 반도체 장치에도 동일하게 적용할 수 있다. 또한, 반도체 장치 이외의 고내열 또한 고내전압 특성을 필요로 하는, 전력 장치, 예를 들면 변압기, 접촉기, 절환기 등에도 적용할 수 있는 것은 말할 필요도 없다.

Claims (10)

  1. 적어도 하나의 반도체 소자를 구비하고, 상기 반도체 소자와, 상기 반도체 소자를 외부의 기기에 전기적으로 접속하기 위한 전기 접속 수단의 적어도 일부분을 합성 고분자 화합물로 피복한 반도체 장치로서,
    상기 합성 고분자 화합물은, 하기의 (A)성분, (B)성분, 및 (C)성분의, 각 규소 함유 중합체와, 하기의 (D)성분의 촉매를, 함유하는 규소 함유 경화성 조성물을 열경화시킨 경화물이며,
    상기 (A)성분은, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이고[상기 R1 및 R2는 알킬렌기 및 아릴렌기의 적어도 1종을 포함해도 되는 탄소수 2∼20의 알케닐기이고, 상기 R3는 탄소수 1∼9의 알킬렌기 및 아릴렌기의 적어도 1종이고, 상기 R4는 수소 또는 메틸기이다],
    상기 (B)성분은, Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이며,
    상기 (C)성분은, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)[이 때, 상기 R1내지 R4의 정의는 상기 (A)성분에서와 동일하다]를 갖고, 또한 Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이고,
    상기 (D)성분은, 백금계 촉매인 경화 반응 촉매인 것을 특징으로 하는 반도체 장치.
  2. 적어도 하나의 반도체 소자를 구비하고, 상기 반도체 소자와, 상기 반도체 소자를 외부의 기기에 전기적으로 접속하기 위한 전기 접속 수단의 적어도 일부분을, 합성 고분자 화합물로 피복한 반도체 장치로서,
    상기 합성 고분자 화합물은, 하기의 (A)성분 및 (B)성분의 각 규소 함유 중합체와, 하기의 (D)성분의 촉매를 함유하는 규소 함유 경화성 조성물을 열경화시킨 경화물이며,
    상기 (A)성분은 Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이고[상기 R1 및 R2는 알킬렌기 및 아릴렌기의 적어도 1종을 포함해도 되는 탄소수 2∼20의 알케닐기이고, 상기 R3는 탄소수1∼9의 알킬렌기 및 아릴렌기의 적어도 1종이고, 상기 R4는 수소 또는 메틸기이다],
    상기 (B)성분은, Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이며,
    상기 (D)성분은, 백금계 촉매인 경화 반응 촉매인 것을 특징으로 하는 반도체 장치.
  3. 적어도 하나의 반도체 소자를 구비하고, 상기 반도체 소자와, 상기 반도체 소자를 외부의 기기에 전기적으로 접속하기 위한 전기 접속 수단의 적어도 일부분을, 합성 고분자 화합물로 피복한 반도체 장치로서,
    상기 합성 고분자 화합물은, 하기의 (A)성분 및 (B)성분 중 어느 한쪽의 규소 함유 중합체와, 하기의 (C)성분의 규소 함유 중합체와, 하기의 (D)성분의 촉매를 함유하는 규소 함유 경화성 조성물을 열경화시킨 경화물이며,
    상기 (A)성분은, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이고[상기 R1 및 R2는 알킬렌기 및 아릴렌기의 적어도 1종을 포함해도 되는 탄소수 2∼20의 알케닐기이고, 상기 R3는 탄소수 1∼9의 알킬렌기 및 아릴렌기의 적어도 1종이고, 상기 R4는 수소 또는 메틸기이다],
    상기 (B)성분은, Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이며,
    상기 (C)성분은, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)[이 때, 상기 R1내지 R4의 정의는 상기 (A)성분에서와 동일하다]를 갖고, 또한 Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이고,
    상기 (D)성분은, 백금계 촉매인 경화 반응 촉매인 것을 특징으로 하는 반도체 장치.
  4. 적어도 하나의 반도체 소자를 구비하고, 상기 반도체 소자와, 상기 반도체 소자를 외부의 기기에 전기적으로 접속하기 위한 전기 접속 수단의 적어도 일부분을, 합성 고분자 화합물로 피복한 반도체 장치로서,
    상기 합성 고분자 화합물은, 하기의 (C)성분의 규소 함유 중합체와 하기의 (D)성분의 촉매를 함유하는 규소 함유 경화성 조성물을, 열경화시킨 경화물이며,
    상기 (C)성분은, Si-R1, Si-O-R2 및 Si-R3-OCOC(R4)=CH2의 군에서 선택되는 1종 또는 2종 이상의 반응기(A’)를 갖고, 또한 Si-H기를 갖고, Si-O-Si 결합에 의한 가교 구조를 1개소 이상 갖고, 중량 평균 분자량 1000 이하의 성분이 20중량% 이하이고, 아릴기를 포함하는, 규소 함유 중합체이고[상기 R1 및 R2는 알킬렌기 및 아릴렌기의 적어도 1종을 포함해도 되는 탄소수 2∼20의 알케닐기이고, 상기 R3는 탄소수 1∼9의 알킬렌기 및 아릴렌기의 적어도 1종이고, 상기 R4는 수소 또는 메틸기이다],
    상기 (D)성분은, 백금계 촉매인 경화 반응 촉매인 것을 특징으로 하는 반도체 장치.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 합성 고분자 화합물의 상기 규소 함유 경화성 조성물에, 상기 (A)성분, (B)성분, 및 (C)성분 내의, 함유되어 있는 성분의 아릴기 및 아릴렌기의 합계 함유량이 0.1∼50중량%인 것을 특징으로 하는 반도체 장치.
  6. 청구항 2에 있어서,
    상기 합성 고분자 화합물의 상기 규소 함유 경화성 조성물이 함유하는, 상기 (A)성분과 (B)성분의, 아릴기 및 아릴렌기를 합한 함유량의 비율〔(A)성분의 아릴기 및 아릴렌기의 합계 함유량 : (B)성분의 아릴기 및 아릴렌기의 합계 함유량〕은, 중량비로, 0.5∼1.5 : 0.5∼1.5인 것을 특징으로 하는 반도체 장치.
  7. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 합성 고분자 화합물의 상기 규소 함유 경화성 조성물은, (E)성분으로서, 금속 산화물의 미세분말을 더 함유하는 것을 특징으로 하는 반도체 장치.
  8. 청구항 7에 있어서,
    상기 규소 함유 경화성 조성물이 함유하는 금속 산화물은, 알루미늄(Al), 바륨(Ba), 칼슘(Ca), 철(Fe), 칼륨(K), 리튬(Li), 아연(Zn), 마그네슘(Mg), 나트륨(Na), 실리콘(Si)의 군에서 선택한 적어도 하나의 금속 산화물인 것을 특징으로 하는 반도체 장치.
  9. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 반도체 소자가, 와이드 갭 반도체의 SiC 또는 GaN을 이용한 SiC 반도체 소자 또는 GaN 반도체 소자인 것을 특징으로 하는 반도체 장치.
  10. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 반도체 소자가, 와이드 갭 반도체 수광 소자 및 와이드 갭 반도체 발광 소자중 적어도 한쪽을 갖는 것을 특징으로 하는 반도체 장치.
KR20077004322A 2004-09-06 2005-09-06 반도체 장치 KR100868120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004258673A JP2006073950A (ja) 2004-09-06 2004-09-06 高耐熱半導体装置
JPJP-P-2004-00258673 2004-09-06

Publications (2)

Publication Number Publication Date
KR20070043017A KR20070043017A (ko) 2007-04-24
KR100868120B1 true KR100868120B1 (ko) 2008-11-10

Family

ID=36036362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20077004322A KR100868120B1 (ko) 2004-09-06 2005-09-06 반도체 장치

Country Status (6)

Country Link
US (1) US7772594B2 (ko)
EP (1) EP1801871B1 (ko)
JP (1) JP2006073950A (ko)
KR (1) KR100868120B1 (ko)
CN (1) CN101032023B (ko)
WO (1) WO2006028081A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006206721A (ja) * 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
JP2007277073A (ja) * 2006-03-16 2007-10-25 Jsr Corp 酸化物微粒子分散体およびその製造方法
JP2007277072A (ja) * 2006-03-16 2007-10-25 Jsr Corp 酸化物微粒子分散体およびその製造方法
JP2007291324A (ja) * 2006-03-31 2007-11-08 Jsr Corp 酸化物微粒子含有ポリシロキサン組成物およびその製造方法
JP2007277505A (ja) * 2006-03-16 2007-10-25 Jsr Corp 酸化物微粒子分散体およびその製造方法
KR20080111480A (ko) * 2006-03-16 2008-12-23 제이에스알 가부시끼가이샤 산화물 미립자 함유 폴리실록산 조성물 및 그의 제조 방법
JP2007270056A (ja) * 2006-03-31 2007-10-18 Jsr Corp 金属酸化物微粒子含有ポリシロキサン組成物およびその製造方法
WO2008099904A1 (en) 2007-02-09 2008-08-21 Nippon Shokubai Co., Ltd. Silane compound, production method thereof, and resin composition containing silane compound
EA017011B1 (ru) * 2008-02-27 2012-09-28 Институт Физики Национальной Академии Наук Азербайджана Способ повышения эффективности преобразования солнечной энергии в электрическую и устройство для его реализации
JP5083822B2 (ja) * 2008-03-05 2012-11-28 関西電力株式会社 半導体装置
JP5393373B2 (ja) * 2009-09-16 2014-01-22 関西電力株式会社 半導体装置
JP5225513B2 (ja) * 2010-04-07 2013-07-03 三菱電機株式会社 プレスフィット端子および半導体装置
JPWO2011136302A1 (ja) * 2010-04-28 2013-07-22 三菱化学株式会社 半導体発光装置用パッケージ及び発光装置
JP5623177B2 (ja) * 2010-08-05 2014-11-12 三菱電機株式会社 オルガノポリシロキサン組成物及び半導体装置
JP5705491B2 (ja) * 2010-09-30 2015-04-22 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
WO2013067702A1 (en) * 2011-11-10 2013-05-16 Nanjing University Conducting polymer materials based on carbonyl-functionalized polysilicones and methods for their preparation
TW201434133A (zh) * 2013-02-23 2014-09-01 Luxnet Corp 光收發元件封裝結構
WO2015008243A1 (en) * 2013-07-19 2015-01-22 Koninklijke Philips N.V. Pc led with optical element and without substrate carrier
MY176313A (en) * 2013-09-20 2020-07-28 Lintec Corp Curable composition, curing product, and method for using curable composition
WO2015041342A1 (ja) * 2013-09-20 2015-03-26 リンテック株式会社 硬化性組成物、硬化物および硬化性組成物の使用方法
DE102018125183A1 (de) * 2018-10-11 2020-04-16 Osram Opto Semiconductors Gmbh Umhüllungsmaterial, konversionsmaterial, optoelektronisches bauelement und verfahren zur herstellung eines umhüllungsmaterials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252458A (ja) * 1990-03-02 1991-11-11 Shin Etsu Chem Co Ltd オルガノポリシロキサン組成物及びその硬化物
JPH09169908A (ja) * 1995-10-18 1997-06-30 Toray Dow Corning Silicone Co Ltd 電子部品含浸用オルガノポリシロキサン組成物および電子部品
JP2000345046A (ja) * 1999-03-31 2000-12-12 Dow Corning Toray Silicone Co Ltd 硬化性オルガノポリシロキサン組成物、その硬化物および基材との一体化物
JP2001002922A (ja) * 1999-06-21 2001-01-09 Shin Etsu Chem Co Ltd 半導体装置封止用付加硬化型シリコーン組成物及び半導体装置
JP2004186168A (ja) * 2002-11-29 2004-07-02 Shin Etsu Chem Co Ltd 発光ダイオード素子用シリコーン樹脂組成物

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888226A (en) * 1988-08-08 1989-12-19 American Telephone And Telegraph Company Silicone gel electronic device encapsulant
JP2974700B2 (ja) * 1989-11-30 1999-11-10 東レ・ダウコーニング・シリコーン株式会社 導電性接着剤
US5215801A (en) * 1990-08-22 1993-06-01 At&T Bell Laboratories Silicone resin electronic device encapsulant
JP3395456B2 (ja) 1994-05-27 2003-04-14 信越化学工業株式会社 高電圧電気絶縁体用シリコーンゴム組成物
JP3409507B2 (ja) 1995-05-31 2003-05-26 信越化学工業株式会社 高電圧電気絶縁体用シリコーンゴム組成物
TW334469B (en) * 1995-08-04 1998-06-21 Doconitele Silicon Kk Curable organosiloxane compositions and semiconductor devices
US6369185B1 (en) 1999-03-31 2002-04-09 Dow Corning Toray Silicone Co., Ltd. Curable organopolysiloxane composition, cured products formed therefrom and unified articles
EP1312659A1 (en) * 2000-08-17 2003-05-21 Nippon Sheet Glass Co., Ltd. Adhesive composition and optical device using the same
JP3609709B2 (ja) * 2000-09-29 2005-01-12 株式会社シチズン電子 発光ダイオード
US6417019B1 (en) * 2001-04-04 2002-07-09 Lumileds Lighting, U.S., Llc Phosphor converted light emitting diode
JP4040858B2 (ja) 2001-10-19 2008-01-30 東レ・ダウコーニング株式会社 硬化性オルガノポリシロキサン組成物および半導体装置
JP4755824B2 (ja) * 2002-05-01 2011-08-24 ダウ・コーニング・コーポレイション オルガノハイドロジェンシリコン化合物
US7160972B2 (en) * 2003-02-19 2007-01-09 Nusil Technology Llc Optically clear high temperature resistant silicone polymers of high refractive index
TW200427111A (en) * 2003-03-12 2004-12-01 Shinetsu Chemical Co Material for coating/protecting light-emitting semiconductor and the light-emitting semiconductor device
JP2004359756A (ja) * 2003-06-03 2004-12-24 Wacker Asahikasei Silicone Co Ltd Ｌｅｄ用封止剤組成物
DE102004039111A1 (de) * 2003-08-14 2005-04-14 Shin-Etsu Chemical Co., Ltd. Härtbare Silikonharzzusammensetzung
JP2005272697A (ja) * 2004-03-25 2005-10-06 Shin Etsu Chem Co Ltd 硬化性シリコーン樹脂組成物、光半導体用封止材および光半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252458A (ja) * 1990-03-02 1991-11-11 Shin Etsu Chem Co Ltd オルガノポリシロキサン組成物及びその硬化物
JP2519563B2 (ja) * 1990-03-02 1996-07-31 信越化学工業株式会社 オルガノポリシロキサン組成物及びその硬化物
JPH09169908A (ja) * 1995-10-18 1997-06-30 Toray Dow Corning Silicone Co Ltd 電子部品含浸用オルガノポリシロキサン組成物および電子部品
JP2000345046A (ja) * 1999-03-31 2000-12-12 Dow Corning Toray Silicone Co Ltd 硬化性オルガノポリシロキサン組成物、その硬化物および基材との一体化物
JP2001002922A (ja) * 1999-06-21 2001-01-09 Shin Etsu Chem Co Ltd 半導体装置封止用付加硬化型シリコーン組成物及び半導体装置
JP2004186168A (ja) * 2002-11-29 2004-07-02 Shin Etsu Chem Co Ltd 発光ダイオード素子用シリコーン樹脂組成物

Also Published As

Publication number Publication date
CN101032023A (zh) 2007-09-05
EP1801871B1 (en) 2012-07-11
US7772594B2 (en) 2010-08-10
JP2006073950A (ja) 2006-03-16
KR20070043017A (ko) 2007-04-24
EP1801871A4 (en) 2011-01-12
CN101032023B (zh) 2010-06-16
US20080210948A1 (en) 2008-09-04
WO2006028081A1 (ja) 2006-03-16
EP1801871A1 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
KR100868120B1 (ko) 반도체 장치
KR102124300B1 (ko) 탄성중합체 조성물 및 그의 응용
EP2944675B1 (en) Curable resin composition, and cured product of same
TWI504683B (zh) A hardened silicon oxide composition, a hardened product thereof, and an optical semiconductor device
JP4317189B2 (ja) 高耐熱半導体装置
US20090166665A1 (en) Encapsulated optoelectronic device
JP2006206721A (ja) 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
EP2097483B1 (en) Curable silicone composition
KR101631048B1 (ko) 경화성 수지 조성물 및 그것을 사용한 반도체 장치
EP2957599A1 (en) Curable resin composition, cured product, sealing member semiconductor device
EP2599836B1 (en) Curable composition for semiconductor encapsulation
JPWO2010090280A1 (ja) 透明封止材組成物および光半導体素子
WO2015016001A9 (ja) 硬化性樹脂組成物及びそれを用いた半導体装置
JP5117033B2 (ja) 光半導体用シリコーン接着剤組成物及びそれを用いた光半導体装置
JP5083822B2 (ja) 半導体装置
KR20140068774A (ko) 봉지 시트, 광 반도체 장치 및 그의 제조 방법
WO2014002919A1 (en) Coating agent, electrical-electronic equipment, and method for protecting metal parts of electrical-electronic equipment
JP4479883B2 (ja) 発光半導体装置
JP2011222869A (ja) 半導体装置
JP2022148684A (ja) 半導体装置
KR20130128650A (ko) 오르가노 폴리실록산 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee