JP5393373B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5393373B2 JP5393373B2 JP2009214556A JP2009214556A JP5393373B2 JP 5393373 B2 JP5393373 B2 JP 5393373B2 JP 2009214556 A JP2009214556 A JP 2009214556A JP 2009214556 A JP2009214556 A JP 2009214556A JP 5393373 B2 JP5393373 B2 JP 5393373B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- covering portion
- component
- curable composition
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
上記半導体素子が載置される支持体と、
上記半導体素子を外部機器に電気的に接続するための電気接続部と、
上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に上記電気接続部の少なくとも一部を被覆する珪素含有硬化性組成物で作製された第1の被覆部と、
上記第1の被覆部の表面を被覆すると共に上記支持体に接しない珪素含有硬化性組成物で作製された第2の被覆部とを備え、
上記第1の被覆部を作製する珪素含有硬化性組成物は、
下記の(A)成分、(B)成分および(D)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部を作製する珪素含有硬化性組成物は、
下記の(A)成分、(B)成分、(D)成分および (F)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴としている。
(A)成分:下記一般式(1)で表される珪素含有化合物。
(B)成分:下記一般式(2)で表される珪素含有化合物。
(D)成分:白金系触媒である硬化反応触媒
(F)成分:セラミックス粒子
さらに、上記第1の被覆部に表面が被覆されていると共に上記半導体素子を直接被覆する第3の被覆部と、
上記第2の被覆部に表面が被覆されていると共に上記第1の被覆部を直接被覆する第4の被覆部とを備え、
上記第3の被覆部および第4の被覆部を作製する珪素含有硬化性組成物は、
上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物であり、
上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第2の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。
図1は、この発明の半導体装置の第1実施形態の断面図である。この第1実施形態の半導体装置は、耐圧5kVのSiC GTOサイリスタ素子1を有し、このSiC サイリスタ素子1を銅製の支持体3の上面3Aに載置している。
fは2〜7の数であり、gは1〜7の数であり、gを繰り返し数とする重合部分と、f−gを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。jは0〜3の数である。h及びiは、i:h=1:1〜1:100且つ全てのhと全てのiとの合計が15以上となる数であって、且つ一般式(2)で表される珪素含有化合物の質量平均分子量を3000〜100万とする数である。また、hを繰り返し数とする重合部分と、iを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。)
次に、この発明の半導体装置の第2実施形態を説明する。この第2実施形態は、前述の第1実施形態における第1の被覆部15および第2の被覆部16を形成する珪素含有硬化性組成物の組成が、前述の第1実施形態と異なる。よって、この第2実施形態では、前述の第1実施形態と異なる点を説明する。
次に、図2に、この発明の半導体装置の第3実施形態を示す。この第3実施形態は、図1のSiC GTOサイリスタ素子1に替えてSiC GTOサイリスタ素子21を有する点と、支持体3に替えて、銅,アルミニウムのような金属材料もしくはAl‐SiCのような複合材料もしくは銅とモリブデン等の異種金属の積層構造材料で作製された支持体23および上記支持体23上に設置されてSiC GTOサイリスタ素子21が載置されたセラミック絶縁基板25を有する点が、前述の第1実施形態と異なる。よって、この第3実施形態では、前述の第1実施形態と異なる部分を主に説明する。
次に、図3に、この発明の半導体装置の第4実施形態を示す。この第4実施形態は、耐圧5kVのSiC GTOサイリスタ素子41を有し、このSiC サイリスタ素子41は、カソード電極49がセラミック絶縁基板42の上面42Aに配置されるように載置されている。このセラミック絶縁基板42は支持体43上に配置されている。このセラミック絶縁基板42は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。また、上記支持体43は、銅,アルミニウムのような金属材料もしくはAl‐SiCのような複合材料もしくは銅とモリブデン等の異種金属の積層構造材料で作製されている。また、支持体43の表面に金またはニッケル等によるメッキを施してもよい。
次に、図4に、この発明の半導体装置の第5実施形態を示す。この第5実施形態は、次の(1)、(2)の点だけが、前述の第4実施形態と異なる。よって、この第5実施形態では、前述の第4実施形態と同じ部分には同じ符号を付して、前述の第4実施形態と異なる部分を主に説明する。
(2) 第1の被覆部53と第2の被覆部54に替えて、第1の被覆部63と第2の被覆部64を備えた点。
3 支持体
3A 上面
3B 部分
7,8,46,48 リード線
10,11,52 アノード端子
14,19 絶縁材
15,53,63 第1の被覆部
16,54,64 第2の被覆部
23,43 支持体
25,42 セラミック絶縁基板
31 第3の被覆部
32 第4の被覆部
47,50 電極
51 ゲート端子
61 枠
Claims (7)
- 半導体素子と、
上記半導体素子が載置される支持体と、
上記半導体素子を外部機器に電気的に接続するための電気接続部と、
上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に上記電気接続部の少なくとも一部を被覆する珪素含有硬化性組成物で作製された第1の被覆部と、
上記第1の被覆部の表面を被覆すると共に上記支持体に接しない珪素含有硬化性組成物で作製された第2の被覆部とを備え、
上記第1の被覆部を作製する珪素含有硬化性組成物は、
下記の(A)成分、(B)成分および(D)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部を作製する珪素含有硬化性組成物は、
下記の(A)成分、(B)成分、(D)成分および (F)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴としている。
(A)成分:下記一般式(1)で表される珪素含有化合物。
(B)成分:下記一般式(2)で表される珪素含有化合物。
(D)成分:白金系触媒である硬化反応触媒
(F)成分:セラミックス粒子 - 請求項1に記載の半導体装置において、
上記第1の被覆部は、上記(F)成分を含有し、
さらに、上記第1の被覆部に表面が被覆されていると共に上記半導体素子を直接被覆する第3の被覆部と、
上記第2の被覆部に表面が被覆されていると共に上記第1の被覆部を直接被覆する第4の被覆部とを備え、
上記第3の被覆部および第4の被覆部を作製する珪素含有硬化性組成物は、
上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物であり、
上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第2の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低いことを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
上記半導体素子と上記支持体との間に配置されたセラミック絶縁基板を備えることを特徴とする半導体装置。 - 請求項1から3のいずれか1つに記載の半導体装置において、
上記支持体は、金属、または、金属と半導体の複合材料、または、異種金属の積層構造材料で作製されていることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
上記支持体の表面がメッキされていることを特徴とする半導体装置。 - 請求項1から5のいずれか1つに記載の半導体装置において、
上記支持体上に配置されていると共に上記第1および第2の被覆部の側面を覆う枠を備えることを特徴とする半導体装置。 - 請求項1から6のいずれか1つに記載の半導体装置において、
上記半導体素子が、ワイドギヤップ半導体で作製されたワイドギヤップ半導体素子であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009214556A JP5393373B2 (ja) | 2009-09-16 | 2009-09-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009214556A JP5393373B2 (ja) | 2009-09-16 | 2009-09-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011063688A JP2011063688A (ja) | 2011-03-31 |
JP5393373B2 true JP5393373B2 (ja) | 2014-01-22 |
Family
ID=43950268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009214556A Expired - Fee Related JP5393373B2 (ja) | 2009-09-16 | 2009-09-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5393373B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222869A (ja) * | 2010-04-13 | 2011-11-04 | Kansai Electric Power Co Inc:The | 半導体装置 |
WO2012014560A1 (ja) * | 2010-07-27 | 2012-02-02 | 株式会社Adeka | 半導体封止用硬化性組成物 |
JP2014120619A (ja) * | 2012-12-17 | 2014-06-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPWO2014097798A1 (ja) * | 2012-12-18 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
US11482462B2 (en) * | 2017-08-25 | 2022-10-25 | Mitsubishi Electric Corporation | Power semiconductor device with first and second sealing resins of different coefficient of thermal expansion |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5132027B2 (ja) * | 2004-05-12 | 2013-01-30 | 株式会社Adeka | ケイ素含有硬化性組成物、及びこれを熱硬化させた硬化物 |
JP2006073950A (ja) * | 2004-09-06 | 2006-03-16 | Kansai Electric Power Co Inc:The | 高耐熱半導体装置 |
JP2006206721A (ja) * | 2005-01-27 | 2006-08-10 | Kansai Electric Power Co Inc:The | 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置 |
JP2006283012A (ja) * | 2005-03-08 | 2006-10-19 | Adeka Corp | ケイ素含有硬化性組成物、及びこれを熱硬化させた硬化物 |
JP5248033B2 (ja) * | 2007-04-23 | 2013-07-31 | 株式会社Adeka | ケイ素含有化合物、硬化性組成物及び硬化物 |
JP5083822B2 (ja) * | 2008-03-05 | 2012-11-28 | 関西電力株式会社 | 半導体装置 |
-
2009
- 2009-09-16 JP JP2009214556A patent/JP5393373B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011063688A (ja) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100868120B1 (ko) | 반도체 장치 | |
JP5393373B2 (ja) | 半導体装置 | |
EP1858983B1 (en) | Curable silicone composition and electronic device produced therefrom | |
JP5602077B2 (ja) | 半導体装置 | |
JP6537627B2 (ja) | 電力用半導体装置 | |
CN107210291A (zh) | 半导体装置 | |
KR20220123417A (ko) | 경화성 오가노폴리실록산 조성물 및 그의 경화물, 보호제 또는 접착제 및 전기·전자 기기 | |
JP2006179538A (ja) | 半導体パワーモジュール | |
JP2022545162A (ja) | 硬化性オルガノポリシロキサン組成物、硬化物、及び電気/電子機器 | |
CN107230642B (zh) | 半导体装置 | |
JP5083822B2 (ja) | 半導体装置 | |
JP2012156153A (ja) | 半導体装置 | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JP2011222869A (ja) | 半導体装置 | |
JP5648290B2 (ja) | 電子装置およびその製造方法 | |
JP7454129B2 (ja) | 半導体装置 | |
JP2022148684A (ja) | 半導体装置 | |
CN116004014A (zh) | 导热性硅酮组合物 | |
JP2014229817A (ja) | 半導体装置 | |
JP2005113004A (ja) | 半導体装置 | |
JP6916997B2 (ja) | 半導体装置 | |
JP3903850B2 (ja) | インバーターモジュール | |
JP2016139692A (ja) | 半導体装置 | |
JP3822321B2 (ja) | 半導体装置 | |
JP4374941B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |