JP5393373B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5393373B2
JP5393373B2 JP2009214556A JP2009214556A JP5393373B2 JP 5393373 B2 JP5393373 B2 JP 5393373B2 JP 2009214556 A JP2009214556 A JP 2009214556A JP 2009214556 A JP2009214556 A JP 2009214556A JP 5393373 B2 JP5393373 B2 JP 5393373B2
Authority
JP
Japan
Prior art keywords
silicon
covering portion
component
curable composition
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009214556A
Other languages
English (en)
Other versions
JP2011063688A (ja
Inventor
徹 泉
勝則 浅野
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeka Corp
Kansai Electric Power Co Inc
Original Assignee
Adeka Corp
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adeka Corp, Kansai Electric Power Co Inc filed Critical Adeka Corp
Priority to JP2009214556A priority Critical patent/JP5393373B2/ja
Publication of JP2011063688A publication Critical patent/JP2011063688A/ja
Application granted granted Critical
Publication of JP5393373B2 publication Critical patent/JP5393373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、半導体装置に関し、例えば耐熱性が高い高耐電圧パワー半導体装置に関する。
炭化珪素(以下、SiCと記す)等のワイドギャップ半導体材料は、シリコン(以下、Siと記す)に比べて、エネルギーギャップが大きく絶縁破壊電界強度も約1桁大きい等の優れた物理特性を有しているため、高耐熱かつ高耐電圧のパワー半導体装置に用いるのに好適である。
従来、SiCを用いた高耐電圧半導体装置では、例えば高逆耐電圧を有するSiC半導体素子を金属製のパッケージ内に収納し、このパッケージ内に六弗化硫黄ガス等の絶縁用ガスを充填している。これにより、上記SiC半導体素子の高電圧が印加される電極間の周囲の空間における絶縁性を高めている。
ここで、上記六弗化硫黄ガスは絶縁用ガスとしては優れた絶縁性を持つが、地球温暖化防止の観点からは使用を避ける必要がある。また、特に、高い絶縁性を得るためには、半導体装置内に充填する六弗化硫黄ガスの圧力を常温で2気圧程度にする必要がある。よって、上記半導体装置の使用中に温度が上昇すると、この圧力は2気圧以上に高くなるので、上記半導体装置のパッケージを相当堅牢にしないと爆発やガス漏れの危険性がある。
一方、特許文献1(特開2006−206721号公報)では、上記六弗化硫黄ガス以外の物質で半導体装置の高絶縁性を保つために使用される優れた絶縁性を有する材料が提案されている。この材料は、シロキサン(Si−O−Si結合体)による橋かけ構造を有する有機珪素ポリマーとシロキサンによる線状連結構造を有する有機珪素ポリマーとをシロキサン結合により連結させた有機珪素ポリマー同士を、付加反応により生成される共有結合で連結させて三次元の立体構造に形成した合成高分子化合物である。この合成高分子化合物で半導体素子(半導体チップ)全体を覆うように塗布し、常温から200℃程度の温度に加熱して硬化させることで、上記半導体素子の高い絶縁性を保ち耐電圧を高くすることができる。
また、特許文献1では、図6に示す半導体装置が開示されている。この半導体装置は、半導体素子101に合成高分子化合物を塗布して被覆しさらに熱硬化させた熱硬化被覆102を有する。そして、この半導体装置は、この熱硬化被覆102の表面酸化を防止するため、窒素雰囲気中で金属キャップ103を支持体104に取り付けて溶接し、内部空間105に窒素ガスを充たしたものである。なお、図6において、106,110は端子、107,111は端子106,110と支持体104とを絶縁する絶縁体、108,112は半導体素子101を端子106,110に接続するリード線である。
ところで、上記半導体装置では、金属キャップ103と支持体104とを溶接する際、溶接部109に上記被覆102をなす合成高分子化合物がわずかでも付着していると、溶接が不完全となる。すると、窒素ガスを充たしている内部空間105に空気が流入する。この状態で半導体装置を長時間使用すると、装置内部の熱硬化物である被覆102が酸化劣化してしまい、被覆102の絶縁性が低下する。また、金属キャップ103と支持体104は窒素雰囲気中にて溶接する際、特殊な治具を必要とするので、溶接作業には多くの時間とコストを要する。
一方、トランジスタやIC等に使用されている一般的なエポキシ樹脂を用いて半導体装置をモールドすれば金属キャップは不要になるが、エポキシ樹脂は高温での柔軟性が乏しく、200℃以上になるとガラス化して硬くなってしまう。このため、半導体素子の温度が通電時の高温状態からオフ時の室温状態に戻ると、エポキシ樹脂の内部に多数のクラックが発生し、高電界には耐えることができず、耐電圧性はよくない。
これに対して、上述の合成高分子化合物は高温でも柔軟性を保持するが、この合成高分子化合物を硬化して半導体装置をモールドした場合、この合成高分子化合物と支持体との線膨張係数の違いにより、温度の上昇と降下を繰り返すとモールドが剥がれてしまうという問題がある。
そこで、未公開であり従来例ではないが、本出願人による出願(特願2008‐054630)では、図7に示すようなGTOサイリスタ装置が記載されている。このGTOサイリスタ装置は、GTOサイリスタ素子201を覆う被覆部215が、シロキサン(Si−O−Si結合体)による橋かけ構造を一箇所以上有する珪素含有重合体を含有し、かつ硬化反応触媒である白金系触媒、および鉄族含有錆体を含有する珪素含有硬化性組成物で形成されている。また、このGTOサイリスタ装置は、上記被覆部215および支持体211上のアノード端子205,ゲート端子208を覆う被覆部216を有する。この被覆部216は、上記被覆部215を形成する上記珪素含有硬化性組成物に絶縁性セラミックスとして粒径20μmのアルミナ微粒子を50%の体積充填率で配合した珪素含有硬化性組成物で形成されている。なお、図7において、202,206,210はアノード電極,ゲート電極,カソード電極、203,207はリード線、212,213は絶縁材である。
上記GTOサイリスタ装置によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する被覆部215でもって、GTOサイリスタ素子201を絶縁できる。また、上記被覆部216は、高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、上記被覆部216は上記セラミックスが配合されたことで線膨張係数が小さくなり、例えば銅等の金属で作製されてGTOサイリスタ素子201を支持する支持体211との線膨張係数の差を低減させることで、被覆部216と支持体211との密着性の向上を図っている。
しかし、上記GTOサイリスタ装置でも、被覆部216の線膨張係数150ppmと、銅製とした支持体211の線膨張係数17ppmとの差はかなりあるので、高温(200℃以上)で使用すると、支持体211と被覆部216との間に応力が発生して被覆部216が支持体211から剥離する可能性がある。この被覆部216の剥離が生じた場合、被覆部216による封止機能が損なわれ、GTOサイリスタ装置の信頼性が低下する。
特開2006−206721号公報 特開2005−325174号公報 特開2008−266484号公報
そこで、この発明の課題は、高耐熱性と高耐電圧性を達成できると共に半導体素子の被覆部と半導体素子の支持体との密着性を向上でき、高温での使用を可能にできる半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、半導体素子と、
上記半導体素子が載置される支持体と、
上記半導体素子を外部機器に電気的に接続するための電気接続部と、
上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に上記電気接続部の少なくとも一部を被覆する珪素含有硬化性組成物で作製された第1の被覆部と、
上記第1の被覆部の表面を被覆すると共に上記支持体に接しない珪素含有硬化性組成物で作製された第2の被覆部とを備え、
上記第1の被覆部を作製する珪素含有硬化性組成物は、
下記の(A)成分、(B)成分および(D)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部を作製する珪素含有硬化性組成物は、
下記の(A)成分、(B)成分、(D)成分および (F)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴としている。
(A)成分:下記一般式(1)で表される珪素含有化合物。
Figure 0005393373
(式中、R〜Rは、同一でも異なっていてもよく、炭素原子数1〜12の飽和脂肪族炭化水素基、又は、飽和脂肪族炭化水素基で置換されていてもよい炭素原子数6〜12の芳香族炭化水素基であり(但し、R及びRは同時に炭素原子数1〜12の飽和脂肪族炭化水素基となることはない)、Rは炭素原子数2〜4のアルキレン基であり、Zは炭素原子数2〜4のアルケニル基若しくはアルキニル基であり、aは2〜7の数であり、bは1〜7の数であり、bを繰り返し数とする重合部分と、a−bを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。eは0〜3の数である。c及びdは、d:c=1:1〜1:100且つ全てのcと全てのdとの合計が15以上となる数であって、且つ一般式(1)で表される珪素含有化合物の質量平均分子量を3000〜100万とする数である。また、cを繰り返し数とする重合部分と、dを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。)
(B)成分:下記一般式(2)で表される珪素含有化合物。
Figure 0005393373
(式中、R〜R15は、同一でも異なっていてもよく、炭素原子数1〜12の飽和脂肪族炭化水素基、又は、飽和脂肪族炭化水素基で置換されていてもよい炭素原子数6〜12の芳香族炭化水素基であり(但し、R13及びR14は同時に炭素原子数1〜12の飽和脂肪族炭化水素基となることはない)、 16 は炭素原子数2〜4のアルキレン基であり、fは2〜7の数であり、gは1〜7の数であり、gを繰り返し数とする重合部分と、f−gを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。jは0〜3の数である。h及びiは、i:h=1:1〜1:100且つ全てのhと全てのiとの合計が15以上となる数であって、且つ一般式(2)で表される珪素含有化合物の質量平均分子量を3000〜100万とする数である。また、hを繰り返し数とする重合部分と、iを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。)
(D)成分:白金系触媒である硬化反応触媒
(F)成分:セラミックス粒子
この発明の半導体装置では、上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に電気接続部の少なくとも一部を被覆する第1の被覆部を、珪素含有硬化性組成物で作製した。そして、この珪素含有硬化性組成物は、上記の(A)成分および(B)成分を含有し、かつ硬化反応触媒である白金系触媒を配合している。したがって、この高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部でもって、半導体素子を絶縁できる。
また、上記第2の被覆部は、上記第1の被覆部の表面を被覆すると共に上記支持体に接しない珪素含有硬化性組成物で作製されている。この第2の被覆部を作製する珪素含有硬化性組成物は、上記の(A)成分および(B)成分を含有し、かつ硬化反応触媒である白金系触媒を含有する珪素含有硬化性組成物に充填剤としてセラミックス粒子を配合している。上記第2の被覆部は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、上記第2の被覆部は、上記第1の被覆部の表面を被覆するが上記支持体に接しないので、銅等の金属製あるいはセラミック製の支持体との線膨張係数の差がかなりある第2の被覆部が高温時(例えば200℃以上)に支持体から剥がれることがない。また、第1の被覆部が支持体と第2の被覆部との間で緩衝材として働き、高温時の応力を低減できる。
これにより、この発明の半導体装置によれば、高耐熱性と高耐電圧性を達成できると共に半導体素子の被覆部と半導体素子の支持体との密着性を向上でき、高温での使用を可能にできる。なお、上記第2の被覆部は、上記第1の被覆部の表面全体を被覆することが望ましい。
また、上記セラミックス粒子の粒径は1〜50μmが好ましく、5〜25μmがより好ましい。また、上記第2の被覆部をなす上記珪素含有硬化性組成物に占めるセラミックスの体積充填率は40〜70%であるのが好ましく、50〜60%がより好ましい。これにより、上記珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50〜200ppm/℃、より好ましくは100〜150ppm/℃にすることができる。なお、上記第2の被覆部をなす珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50ppm/℃より小さくすると、第1の被覆部との密着性が悪くなり、絶縁材として作用しなくなる。一方、上記第2の被覆部をなす珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を200ppm/℃より大きくすると、半導体装置を保護できる程度の硬度が得られない。
なお、上記(D)成分の白金系触媒は、白金、パラジウム及びロジウムの一種以上の金属を含有し、ヒドロシリル化反応を促進する触媒であり、公知のものを用いることができる。ヒドロシリル化反応用の触媒として用いられる該白金系触媒としては、白金−カルボニルビニルメチル錯体、白金−ジビニルテトラメチルジシロキサン錯体、白金−シクロビニルメチルシロキサン錯体、白金−オクチルアルデヒド錯体等が挙げられるほか、これらの触媒における白金を、同じく白金系金属であるパラジウムまたはロジウムに代えた化合物が挙げられ、これらは一種で用いてもよく又は二種以上を併用してもよい。硬化性の点から、白金を含有するものが好ましく、具体的には、白金−カルボニルビニルメチル錯体が特に好ましい。また、クロロトリストリフェニルホスフィンロジウム(I)等の、上記白金系金属を含有するいわゆるWilkinson触媒も、(D)成分の白金系触媒に含まれる。
また、上記(F)成分のセラミックス粒子の例としては、コロイダルシリカ、シリカフィラー、シリカゲル、マイカやモンモリロナイト等の鉱物、酸化アルミニウムや酸化亜鉛、二酸化珪素等の金属酸化物、窒化珪素、窒化アルミニウム、窒化ホウ素、炭化珪素等のセラミックス等が挙げられる。耐熱性の点から、酸化アルミニウムが好ましい。
また、この発明によれば、上記第2の被覆部をなす硬化物の線膨張係数が50ppm/℃以上なので、第1の被覆部との密着性が良く、かつ、上記硬化物の線膨張係数が200ppm/℃以下なので、半導体装置を保護できる程度の硬度が得られる。
また、一実施形態の半導体装置では、上記第1の被覆部は、上記(F)成分を含有し、
さらに、上記第1の被覆部に表面が被覆されていると共に上記半導体素子を直接被覆する第3の被覆部と、
上記第2の被覆部に表面が被覆されていると共に上記第1の被覆部を直接被覆する第4の被覆部とを備え、
上記第3の被覆部および第4の被覆部を作製する珪素含有硬化性組成物は、
上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物であり、
上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第2の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。
この実施形態の半導体装置によれば、上記半導体素子を直接被覆する第3の被覆部および上記第1の被覆部を直接被覆する第4の被覆部の成分の内の上記(F)成分の含有重量%を第1,第2の被覆部の成分の内の上記(F)成分の含有重量%よりも低くした。これにより、上記第3,第4の被覆部の粘度と接着力を、上記第1,第2の被覆部の粘度と接着力に比べて高くすることができる。なお、上記第3,第4の被覆部の(F)成分の含有重量%を、5%以下にすることが望ましい。また、上記第3,第4の被覆部の(F)成分の含有重量%を略零%とすることがより好ましい。
また、一実施形態の半導体装置では、上記半導体素子と上記支持体との間に配置されたセラミック絶縁基板を備える。
この実施形態の半導体装置によれば、上記半導体素子を上記セラミック絶縁基板で上記支持体から絶縁できる。なお、上記セラミック絶縁基板は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。
また、一実施形態の半導体装置では、上記支持体は、銅,アルミニウムのような金属、または、Al‐SiCのような金属と半導体の複合材料、または、銅とモリブデン等の異種金属の積層構造材料で作製されている。
また、一実施形態の半導体装置では、上記支持体の表面が金またはニッケル等でメッキされている。
また、一実施形態の半導体装置では、上記支持体上に配置されていると共に上記第1および第2の被覆部の側面を覆う枠を備える。
この実施形態の半導体装置によれば、第1,第2の被覆部の側面付近の強度を向上できる。
また、一実施形態の半導体装置では、上記半導体素子が、ワイドギヤップ半導体で作製されたワイドギヤップ半導体素子である。
この実施形態の半導体装置によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部でもって、SiCもしくはGaNあるいはその他のワイドギャップ半導体で作製されたワイドギヤップ半導体素子を絶縁でき、上記第1の被覆部の表面全体を被覆するが上記支持体に接しない上記第2の被覆部は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。
また、一実施形態の半導体装置では、上記第2の被覆部の珪素含有硬化性組成物が、硬化性およびハンドリング性の点から、体積充填率が40〜70%のセラミックス粒子を含有することが望ましい。
この発明の半導体装置によれば、環状シロキサン構造と鎖状シロキサン構造とを有し、分子量が3000〜100万である珪素含有重合体を含有し、かつ硬化反応触媒である白金系触媒を配合している珪素含有硬化性組成物で作製した高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部でもって、半導体素子を被覆して半導体素子を絶縁できる。
また、上記第1の被覆部の表面を被覆する第2の被覆部を、環状シロキサン構造と鎖状シロキサン構造とを有し、分子量が3000〜100万である珪素含有重合体を含有し、かつ硬化反応触媒である白金系触媒を含有する珪素含有硬化性組成物に充填剤としてセラミックス粒子を配合している珪素含有硬化性組成物で作製したから、高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる上に、上記第2の被覆部は上記支持体に接しないので、高温時(例えば200℃以上)に支持体との線膨張係数の差で剥がれることがなく、また、第1の被覆部が支持体と第2の被覆部との間で緩衝材として働き、高温時の応力を低減できる。
これにより、この発明の半導体装置によれば、高耐熱性と高耐電圧性を達成できると共に半導体素子の被覆部と半導体素子の支持体との密着性を向上でき、高温での使用を可能にできる。
この発明の半導体装置の第1実施形態であるSiC GTOサイリスタを備えた半導体装置を示す断面図である。 この発明の半導体装置の第3実施形態であるSiC GTOサイリスタを備えた半導体装置を示す断面図である。 この発明の半導体装置の第4実施形態であるSiC GTOサイリスタを備えた半導体装置を示す断面図である。 この発明の半導体装置の第5実施形態であるSiC GTOサイリスタを備えた半導体装置を示す断面図である。 上記第3実施形態の変形例を示す断面図である。 従来の半導体装置を示す断面図である。 参考例のGTOサイリスタ装置の断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。なお、この発明はこれらの実施形態により限定されるものではない。
(第1の実施の形態)
図1は、この発明の半導体装置の第1実施形態の断面図である。この第1実施形態の半導体装置は、耐圧5kVのSiC GTOサイリスタ素子1を有し、このSiC サイリスタ素子1を銅製の支持体3の上面3Aに載置している。
このSiC GTOサイリスタ素子1のアノード電極2はアルミニウム,金,銅等で作製されるリード線7によりアノード端子10の上端に接続されている。また、GTOサイリスタ素子1のゲート電極6は、アルミニウム,金,銅等で作製されるリード線8によりゲート端子11の上端に接続されている。このリード線7,8と、アノード端子10およびゲート端子11は電気接続部である。
また、上記SiC GTOサイリスタ素子1のカソード電極4はカソード端子であるパッケージの銅製の支持体3に金シリコン,金スズ,金ゲルマニウムのような金系半田やその他の高温用半田を用いて電気的接続を保って取り付けられている。アノード端子10およびゲート端子11はそれぞれ絶縁材14,19で支持体3との間の絶縁を保ちつつ支持体3を貫通して固定されている。
上記SiC GTOサイリスタ素子1の全表面、およびリード線7,8とSiC GTOサイリスタ素子1との接続部近傍、および支持体3の上面3Aの大部分と、支持体3の上面3Aから突出したアノード端子10,ゲート端子11を覆うように、第1の被覆部である被覆部15となる第1の珪素含有硬化性組成物が塗布されている。
この第1の被覆部15として使用される第1の珪素含有硬化性組成物は、次に説明する合成工程1から合成工程5によって合成した。なお、この合成工程1〜5において「部」とは重量部を表す。上記第1の珪素含有硬化性組成物を250℃にて3時間硬化反応させることにより第1の被覆部15が得られる。
さらに、この実施形態では、上記第1の被覆部15の全表面15Aを覆うが第1の被覆部15から露出した支持体3の部分3Bは覆わず支持体3に接しないように、第2の被覆部16となる第2の珪素含有硬化性組成物が塗布されている。この第2の被覆部16として使用される第2の珪素含有硬化性組成物は上記第1の珪素含有硬化性組成物に絶縁性セラミックスとして粒径20μmのアルミナ微粒子を50%の体積充填率で配合している。この第2の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第1の被覆部16が得られる。また、上記硬化後の第2の珪素含有硬化性組成物の線膨張係数は150ppm/℃である。
〔合成工程1〕 ジクロロジメチルシラン90部とジクロロジフェニルシラン9部とを混合し、100部のイオン交換水、50部のトルエン及び450部の48%水酸化ナトリウム水溶液の混合物中に滴下し、105℃で5時間重合させた。得られた反応溶液を500部のイオン交換水で水洗した後、このトルエン溶液を脱水し、ピリジンを20部加え、これにさらにジメチルクロロシラン20部を加えて70℃で30分間攪拌した。その後、100部のイオン交換水で水洗した後、150℃で溶媒を減圧留去した。次に100部のアセトニトリルで洗浄し、その後、70℃で溶媒を減圧留去し、鎖状ポリシロキサン化合物(HSi−1)を得た。鎖状ポリシロキサン化合物(HSi−1)のGPCによる分子量はMw=20,000であった。
〔合成工程2〕上記合成工程1で得られた非環状ポリシロキサン化合物(HSi−1)100部をトルエン200部に溶かし、白金系触媒として白金−カルボニルビニルメチル錯体0.003部、及び不飽和結合を有する環状ポリシロキサン化合物である1,3,5,7−テトラメチル−1,3,5,7−テトラビニルシクロテトラシロキサン10部を加え、105℃で2時間反応させた。70℃で溶媒を減圧留去した後にアセトニトリル100部で洗浄した。その後、70℃で溶媒を減圧留去し、珪素含有化合物(VSi−1)を得た。珪素含有化合物(VSi−1)は、前記一般式(1)に該当する化合物であり、GPCによる分析の結果、Mw=22,000であった。
〔合成工程3〕 ジクロロジメチルシラン90部とジクロロジフェニルシラン9部とを混合し、100部のイオン交換水、50部のトルエン及び450部の48%水酸化ナトリウム水溶液の混合物中に滴下し、105℃で5時間重合させた。得られた反応溶液を500部のイオン交換水で水洗した後に、このトルエン溶液を脱水し、ピリジンを20部加え、これにさらにジメチルビニルクロロシラン20部を加えて70℃で30分間攪拌した。その後、100部のイオン交換水で水洗した後、150℃で溶媒を減圧留去した。次に100部のアセトニトリルで洗浄し、その後、70℃で溶媒を減圧留去し、不飽和結合を有する鎖状ポリシロキサン化合物(VSi−2)を得た。不飽和結合を有する鎖状ポリシロキサン化合物(VSi−2)のGPCによる分子量はMw=20,000であった。
〔合成工程4〕上記合成工程1で得られた不飽和結合を有する非環状ポリシロキサン化合物(VSi−2)100部をトルエン200部に溶かし、白金系触媒として白金−カルボニルビニルメチル錯体0.003部、及び環状ポリシロキサン化合物である1,3,5,7−テトラメチルシクロテトラシロキサン10部を加え、105℃で2時間反応させた。70℃で溶媒を減圧留去した後にアセトニトリル100部で洗浄した。その後、70℃で溶媒を減圧留去し、珪素含有化合物(HSi−2)を得た。珪素含有化合物(HSi−2)は、前記一般式(2)に相当する化合物であり、GPCによる分子量は、Mw=22,000であった。
〔合成工程5〕(A)成分として上記合成工程2で得られた珪素含有化合物(VSi−1)50部と(B)成分として上記合成工程4で得られた珪素含有化合物(HSi−2)50部とを混合したものに、(D)成分として白金系触媒である白金−カルボニルビニルメチル錯体0.005部を混合して、上記第一の珪素含有硬化性組成物を得た。
この実施形態によれば、第2の被覆部16となる第2の珪素含有硬化性組成物は上記第1の珪素含有硬化性組成物にセラミックスとしての粒径20μmのアルミナ微粒子を50%の体積充填率で配合している。そして、この第2の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第2の被覆部16とした。上記硬化後の第2の珪素含有硬化性組成物の線膨張係数は150ppm/℃である。この実施形態によれば、上記第2の被覆部16は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、この第2の被覆部16は支持体3に接しないので、高温時(例えば200℃以上)に支持体3との線膨張係数の差で剥がれることがなく、また、第1の被覆部15が支持体3と第2の被覆部16との間で緩衝材として働き、高温時の応力を低減できる。
なお、上記第1,第2の珪素含有硬化性組成物が含有する上記珪素含有重合体(A),(B)としては、次に示す組成のものを採用できる。
珪素含有重合体(A)成分:下記(A)成分:下記一般式(1)で表される珪素含有化合物。
Figure 0005393373
(式中、R〜Rは、同一でも異なっていてもよく、炭素原子数1〜12の飽和脂肪族炭化水素基、又は、飽和脂肪族炭化水素基で置換されていてもよい炭素原子数6〜12の芳香族炭化水素基であり(但し、R及びRは同時に炭素原子数1〜12の飽和脂肪族炭化水素基となることはない)、Rは炭素原子数2〜4のアルキレン基であり、Zは炭素原子数2〜4のアルケニル基若しくはアルキニル基であり、aは2〜7の数であり、bは1〜7の数であり、bを繰り返し数とする重合部分と、a−bを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。eは0〜3の数である。c及びdは、d:c=1:1〜1:100且つ全てのcと全てのdとの合計が15以上となる数であって、且つ一般式(1)で表される珪素含有化合物の質量平均分子量を3000〜100万とする数である。また、cを繰り返し数とする重合部分と、dを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。)
珪素含有重合体(B)成分:下記一般式(2)で表される珪素含有化合物。
Figure 0005393373
(式中、R〜R15は、同一でも異なっていてもよく、炭素原子数1〜12の飽和脂肪族炭化水素基、又は、飽和脂肪族炭化水素基で置換されていてもよい炭素原子数6〜12の芳香族炭化水素基であり(但し、R13及びR14は同時に炭素原子数1〜12の飽和脂肪族炭化水素基となることはない)、R16は炭素原子数2〜4のアルキレン基であり、
fは2〜7の数であり、gは1〜7の数であり、gを繰り返し数とする重合部分と、f−gを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。jは0〜3の数である。h及びiは、i:h=1:1〜1:100且つ全てのhと全てのiとの合計が15以上となる数であって、且つ一般式(2)で表される珪素含有化合物の質量平均分子量を3000〜100万とする数である。また、hを繰り返し数とする重合部分と、iを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。)
また、上記第2の被覆部16をなす第2の珪素含有硬化性組成物が含有するセラミックス粒子の粒径は1〜50μmが好ましく、5〜25μmがより好ましい。また、上記第2の珪素含有硬化性組成物に占めるセラミックス粒子の体積充填率は40〜70%であるのが好ましく、50〜60%がより好ましい。これにより、上記第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50〜200ppm/℃、より好ましくは100〜150ppm/℃にすることができる。なお、上記第2の被覆部16をなす第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50ppm/℃より小さくすると、第1の被覆部15との密着性が悪くなり、絶縁材として作用しなくなる。一方、上記第2の被覆部16をなす第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を200ppm/℃より大きくすると、半導体装置を保護できる程度の硬度が得られない。
また、上記第2の被覆部16をなす第2の珪素含有硬化性組成物は絶縁性セラミックス微粒子を含有することで、上記第2の珪素含有硬化性組成物のガスバリア性が向上する。すなわち、上記第2の珪素含有硬化性組成物は酸化劣化しにくくなる。
(第2の実施の形態)
次に、この発明の半導体装置の第2実施形態を説明する。この第2実施形態は、前述の第1実施形態における第1の被覆部15および第2の被覆部16を形成する珪素含有硬化性組成物の組成が、前述の第1実施形態と異なる。よって、この第2実施形態では、前述の第1実施形態と異なる点を説明する。
この第2実施形態では、第1の被覆部15を前述の第1の珪素含有硬化性組成物に替えて第3の珪素含有硬化性組成物で形成した。この第3の有硬化性祖成物は次に説明する合成工程6によって合成した。なお、この合成工程6において「部」とは重量部を表す。上記第3の珪素含有硬化性組成物を250℃にて3時間硬化反応させることにより第1の被覆部15が得られる。
さらに、この第2実施形態では、第1の被覆部15の全表面15Aを覆うが第1の被覆部15から露出した支持体3の部分3Bは覆わず接しないように、第2の被覆部16となる第4の珪素含有硬化性組成物を塗布する。この第2の被覆部16として使用される第4の珪素含有硬化性組成物は上記第3の珪素含有硬化性組成物にセラミックス粒子として粒径20μmのアルミナ微粒子を40%の体積充填率で配合している。この第4の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第2の被覆部16が得られる。また、上記第4の珪素含有硬化性組成物の線膨張係数は180ppm/℃である。
〔合成工程6〕 (A)成分として上記合成工程2で得られた珪素含有化合物(VSi−1)50部と(B)成分として上記合成工程4で得られた珪素含有化合物(HSi−2)50部とを混合したものに、(D)成分として白金系触媒である白金−カルボニルビニルメチル錯体0.01部、および鉄(III)アセチルアセトネート0.01部を混合して、上記第3の珪素含有硬化性組成物を得た。
この第2実施形態によれば、第2の被覆部16となる第4の珪素含有硬化性組成物は上記第3の珪素含有硬化性組成物にセラミックスとしての粒径20μmのアルミナ微粒子を40%の体積充填率で配合している。そして、この第4の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第2の被覆部16とした。上記硬化後の第4の珪素含有硬化性組成物の線膨張係数は180ppm/℃である。この第2実施形態によれば、上記第2の被覆部16は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、この第2の被覆部16は支持体3に接しないので、高温時(例えば200℃以上)に支持体3との線膨張係数の差で剥がれることがなく、また、第1の被覆部15が支持体3と第2の被覆部16との間で緩衝材として働き、高温時の応力を低減できる。
尚、上記第1,第2実施形態において、上記第1の被覆部15に表面が被覆されていると共に上記GTOサイリスタ素子1を直接被覆する下塗り部となる第3の被覆部(図示せず)と、上記第2の被覆部16に表面が被覆されていると共に上記第1の被覆部15を直接被覆する下塗り部となる第4の被覆部(図示せず)とを備えてもよい。ここで、上記第3の被覆部(図示せず)および第4の被覆部(図示せず)を作製する珪素含有硬化性組成物は、上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物である。そして、上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第1および第2の被覆部15,16を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。つまり、上記第3,第4の被覆部を作製する珪素含有硬化性組成物の成分は、上記(F)成分以外は、上記第1の被覆部15を作製する珪素含有硬化性組成物の成分と同様である。これにより、下塗り部となる上記第3,第4の被覆部(図示せず)の粘度と接着力を、上記第1,第2の被覆部15,16の粘度と接着力に比べて高くすることができる。なお、上記第3,第4の被覆部の(F)成分の含有重量%を、5%以下にすることが望ましい。また、上記第3,第4の被覆部の(F)成分の含有重量%を略零%とすることがより好ましい。
また、上記第1の被覆部15の厚さを0.1mm以上かつ10mm以下とし、上記第2の被覆部16の厚さを5mm以上かつ30mm以下とし、上記第3および第4の被覆部の厚さを0.01mm以上かつ5mm以下とすることが好ましい。また、上記実施形態では、支持体3を銅製としたが、銅の他にアルミニウムのような金属、または、Al‐SiCのような金属と半導体の複合材料、または、銅とモリブデン等の異種金属の積層構造材料で作製してもよい。また、上記支持体の表面を金またはニッケル等でメッキしてもよい。
(第3の実施の形態)
次に、図2に、この発明の半導体装置の第3実施形態を示す。この第3実施形態は、図1のSiC GTOサイリスタ素子1に替えてSiC GTOサイリスタ素子21を有する点と、支持体3に替えて、銅,アルミニウムのような金属材料もしくはAl‐SiCのような複合材料もしくは銅とモリブデン等の異種金属の積層構造材料で作製された支持体23および上記支持体23上に設置されてSiC GTOサイリスタ素子21が載置されたセラミック絶縁基板25を有する点が、前述の第1実施形態と異なる。よって、この第3実施形態では、前述の第1実施形態と異なる部分を主に説明する。
この第3実施形態が有するGTOサイリスタ素子21は、アノード電極22がアルミニウム,金,銅等で作製されるリード線7によりアノード端子10の上端に接続され、カソード電極27がセラミック絶縁基板25上に配置されている。また、GTOサイリスタ素子21のゲート電極26は、アルミニウム,金,銅等で作製されるリード線8によりゲート端子11の上端に接続されている。すなわち、この第3実施形態は、GTOサイリスタ素子21がカソード電極27を有し、支持体3に替えてセラミック絶縁基板25と支持体23を備え、SiC GTOサイリスタ素子21の下にセラミック絶縁基板25を敷いてGTOサイリスタ素子21のカソード電極27を支持体23と絶縁した構造とした点が、先述の第1実施形態と異なっている。また、この第3実施形態では、第1の被覆部15が支持体23の表面23Aの端部23Bまで覆っている。
尚、この第3実施形態において、図5に示すように、上記第1の被覆部15に表面31Aが被覆されていると共に上記GTOサイリスタ素子21を直接被覆する第3の被覆部31と、上記第2の被覆部16に表面32Aが被覆されていると共に上記第1の被覆部15を直接被覆する第4の被覆部32とを備えてもよい。上記第3の被覆部31は、素子被覆(第1の被覆部15)の下塗りとなり、上記第4の被覆部32は、モールド(第2の被覆部16)の下塗りとなる。
ここで、上記第3の被覆部31および第4の被覆部32を作製する珪素含有硬化性組成物は、上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物である。そして、上記第3および第4の被覆部31,32を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第1および第2の被覆部15,16を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。つまり、上記第3,第4の被覆部31,32を作製する珪素含有硬化性組成物の成分は、上記(F)成分以外は、上記第1の被覆部15を作製する珪素含有硬化性組成物の成分と同様である。これにより、上記第3,第4の被覆部31,32の粘度と接着力を、上記第1,第2の被覆部15,16の粘度と接着力に比べて高くすることができる。また、上記第3,第4の被覆部31,32の(F)成分の含有重量%を、5%以下にすることが望ましい。また、上記第3,第4の被覆部31,32の(F)成分の含有重量%を約0%とすることがより好ましい。
また、上記第1の被覆部15の厚さを0.1mm以上かつ10mm以下とし、上記第2の被覆部16の厚さを5mm以上かつ30mm以下とし、上記第3,第4の被覆部31,32の厚さを0.01mm以上かつ5mm以下とすることが好ましい。また、図5では、第3の被覆部31は、GTOサイリスタ素子21とその周辺部だけを覆っているが、第3の被覆部31を支持体23の端まで広く塗って第1の被覆部15の端まで延在させてもよい。尚、上記セラミック絶縁基板25は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。また、支持体23の表面に金またはニッケル等によるメッキを施してもよい。
(第4の実施の形態)
次に、図3に、この発明の半導体装置の第4実施形態を示す。この第4実施形態は、耐圧5kVのSiC GTOサイリスタ素子41を有し、このSiC サイリスタ素子41は、カソード電極49がセラミック絶縁基板42の上面42Aに配置されるように載置されている。このセラミック絶縁基板42は支持体43上に配置されている。このセラミック絶縁基板42は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。また、上記支持体43は、銅,アルミニウムのような金属材料もしくはAl‐SiCのような複合材料もしくは銅とモリブデン等の異種金属の積層構造材料で作製されている。また、支持体43の表面に金またはニッケル等によるメッキを施してもよい。
このSiC GTOサイリスタ素子41のアノード電極45はアルミニウム,金,銅等で作製されるリード線46により電極47に接続されている。また、GTOサイリスタ素子41のゲート電極44は、アルミニウム,金,銅等で作製されるリード線48により電極50に接続されている。また、上記電極50には電極50上に延在するゲート端子51が接続され、上記電極47には電極47上に延在するアノード端子52が接続されている。
そして、上記SiC GTOサイリスタ素子41の全表面、およびリード線46,48と電極47,50、および電極47,50上の端子51,52の一部分を覆うように、第1の被覆部である被覆部53となる第1の珪素含有硬化性組成物が塗布されている。ここで、この第1の被覆部53として使用される第1の珪素含有硬化性組成物は、先述の第1実施形態の第1の被覆部15として使用される第1の珪素含有硬化性組成物と同様であるので、詳細な説明を省略する。
また、この実施形態では、上記第1の被覆部53の全表面53Aを覆うと共に上記セラミック絶縁基板42,支持体43に接しない第2の被覆部54となる第2の珪素含有硬化性組成物が塗布されている。この第2の被覆部54として使用される第2の珪素含有硬化性組成物は、先述の第1実施形態の第2の被覆部16として使用される第2の珪素含有硬化性組成物と同様であるので、詳細な説明を省略する。
この実施形態によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部53でもって、GTOサイリスタ素子41を絶縁できる。また、上記第2の被覆部54は、上記第1の被覆部53の表面を被覆するが上記セラミック絶縁基板42,支持体43に接しないので、セラミック製の絶縁基板42との線膨張係数の差がかなりある第2の被覆部54が高温時(例えば200℃以上)に絶縁基板42から剥がれることがない。また、第1の被覆部53がセラミック製の絶縁基板42と第2の被覆部54との間で緩衝材として働き、高温時の応力を低減できる。これにより、この実施形態によれば、高耐熱性と高耐電圧性を達成できると共にGTOサイリスタ素子41の被覆部53とGTOサイリスタ素子41の支持体をなすセラミック製の絶縁基板42との密着性を向上でき、高温での使用を可能にできる。
(第5の実施の形態)
次に、図4に、この発明の半導体装置の第5実施形態を示す。この第5実施形態は、次の(1)、(2)の点だけが、前述の第4実施形態と異なる。よって、この第5実施形態では、前述の第4実施形態と同じ部分には同じ符号を付して、前述の第4実施形態と異なる部分を主に説明する。
(1) セラミック絶縁基板42の縁部42Aから上方へ延在するセラミック製、金属製もしくは樹脂製等の機械的強度を有する枠61を備えた点。
(2) 第1の被覆部53と第2の被覆部54に替えて、第1の被覆部63と第2の被覆部64を備えた点。
この第5実施形態では、第1の被覆部63は、上記SiC GTOサイリスタ素子41の全表面、およびリード線46,48と電極47,50、および電極47,50上の端子51,52の一部分を覆う点は、前述の第1の被覆部53と同様である。一方、この第5実施形態の第1の被覆部63は、その側面63Bがセラミック絶縁基板42の上面から略真上に延在していて、枠61の内壁61Aに密接している点で、前述の第1の被覆部53と相違している。この枠61は、セラミック絶縁基板42の縁部42Aから上方へ延在している。
また、この第5実施形態では、上記第2の被覆部64は、上記第1の被覆部63の上面63Cの全体を覆うが上記側面63Bを覆わないと共に上記セラミック絶縁基板42,支持体43に接していない。また、この第2の被覆部64の側面64Bは、上記枠61の内壁61Aに密接している。なお、上記第1,第2の被覆部63,64を作製する第1,第2の珪素含有硬化性組成物は、先述の第1,第2の被覆部53,54と同様であるので、詳細な説明を省略する。
この第5実施形態によれば、上記第1,第2の被覆部63,64の厚さを中央部から端部まで均一化できると共に端部が枠61で保護されているので、特に端部での機械的強度を向上できる。
尚、上記第4,第5実施形態において、上記第1の被覆部53,63に表面が被覆されていると共に上記GTOサイリスタ素子41を直接被覆する下塗り部となる第3の被覆部(図示せず)と、上記第2の被覆部54,64に表面が被覆されていると共に上記第1の被覆部53,63を直接被覆する下塗り部となる第4の被覆部(図示せず)とを備えてもよい。ここで、上記第3の被覆部(図示せず)および第4の被覆部(図示せず)を作製する珪素含有硬化性組成物は、上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物である。そして、上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第1および第2の被覆部53,54を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。つまり、上記第3,第4の被覆部を作製する珪素含有硬化性組成物の成分は、上記(F)成分以外は、上記第1の被覆部53を作製する珪素含有硬化性組成物の成分と同様である。これにより、下塗り部となる上記第3,第4の被覆部(図示せず)の粘度と接着力を、上記第1,第2の被覆部53,54の粘度と接着力に比べて高くすることができる。なお、上記第3,第4の被覆部の(F)成分の含有重量%を、5%以下にすることが望ましい。また、上記第3,第4の被覆部の(F)成分の含有重量%を略零%とすることがより好ましい。
また、上記第1の被覆部53,63の厚さを0.1mm以上かつ80mm以下とし、上記第2の被覆部54,64の厚さを0.1mm以上かつ80mm以下とし、上記第3,第4の被覆部の厚さを0.01mm以上かつ5mm以下とすることが好ましい。
尚、上記第1〜第5実施形態では、半導体素子としてSiCによるGTOサイリスタを備えたが、pnダイオード素子等、SiCで作製された他の半導体素子を備えてもよく、GaNもしくは他のワイドギャップ半導体で作製された半導体素子を備えてもよく、ワイドギャップ半導体以外の半導体で作製された半導体素子を備えてもよい。また、上記第1,第2実施形態では、支持体3に1つの半導体素子を載置したが、2つの半導体素子もしくは3つ以上の半導体素子を載置してもよい。また、上記第1,第2実施形態では、第2の被覆部16が第1の被覆部15の表面15Aの全体を被覆したが、第1の被覆部15の表面15Aの外縁部が上記第2の被覆部16から露出していてもよい。また、上記第1,第2実施形態では、支持体3を銅製としたが、アルミニウム等の他の金属製としてもよく、Al‐SiCのような複合放熱材料としてもよい。
この発明は、高耐電圧かつ高耐熱のワイドギャップ半導体装置に利用可能であり、一例として耐熱性が高い高耐電圧パワー半導体装置として有用である。
1,21,41 GTOサイリスタ素子
3 支持体
3A 上面
3B 部分
7,8,46,48 リード線
10,11,52 アノード端子
14,19 絶縁材
15,53,63 第1の被覆部
16,54,64 第2の被覆部
23,43 支持体
25,42 セラミック絶縁基板
31 第3の被覆部
32 第4の被覆部
47,50 電極
51 ゲート端子
61 枠

Claims (7)

  1. 半導体素子と、
    上記半導体素子が載置される支持体と、
    上記半導体素子を外部機器に電気的に接続するための電気接続部と、
    上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に上記電気接続部の少なくとも一部を被覆する珪素含有硬化性組成物で作製された第1の被覆部と、
    上記第1の被覆部の表面を被覆すると共に上記支持体に接しない珪素含有硬化性組成物で作製された第2の被覆部とを備え、
    上記第1の被覆部を作製する珪素含有硬化性組成物は、
    下記の(A)成分、(B)成分および(D)成分を含有する珪素含有硬化性組成物であり、
    上記第2の被覆部を作製する珪素含有硬化性組成物は、
    下記の(A)成分、(B)成分、(D)成分および (F)成分を含有する珪素含有硬化性組成物であり、
    上記第2の被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴としている。
    (A)成分:下記一般式(1)で表される珪素含有化合物。
    Figure 0005393373
    (上式(1)中、R〜Rは、同一でも異なっていてもよく、炭素原子数1〜12の飽和脂肪族炭化水素基、又は、飽和脂肪族炭化水素基で置換されていてもよい炭素原子数6〜12の芳香族炭化水素基であり(但し、R及びRは同時に炭素原子数1〜12の飽和脂肪族炭化水素基となることはない)、Rは炭素原子数2〜4のアルキレン基であり、Zは炭素原子数2〜4のアルケニル基若しくはアルキニル基であり、aは2〜7の数であり、bは1〜7の数であり、bを繰り返し数とする重合部分と、a−bを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。eは0〜3の数である。c及びdは、d:c=1:1〜1:100且つ全てのcと全てのdとの合計が15以上となる数であって、且つ一般式(1)で表される珪素含有化合物の質量平均分子量を3000〜100万とする数である。また、cを繰り返し数とする重合部分と、dを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。)
    (B)成分:下記一般式(2)で表される珪素含有化合物。
    Figure 0005393373
    (上式(2)中、R〜R15は、同一でも異なっていてもよく、炭素原子数1〜12の飽和脂肪族炭化水素基、又は、飽和脂肪族炭化水素基で置換されていてもよい炭素原子数6〜12の芳香族炭化水素基であり(但し、R13及びR14は同時に炭素原子数1〜12の飽和脂肪族炭化水素基となることはない)、 16 は炭素原子数2〜4のアルキレン基であり、fは2〜7の数であり、gは1〜7の数であり、gを繰り返し数とする重合部分と、f−gを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。jは0〜3の数である。h及びiは、i:h=1:1〜1:100且つ全てのhと全てのiとの合計が15以上となる数であって、且つ一般式(2)で表される珪素含有化合物の質量平均分子量を3000〜100万とする数である。また、hを繰り返し数とする重合部分と、iを繰り返し数とする重合部分とは、ブロック状であってもランダム状であってもよい。)
    (D)成分:白金系触媒である硬化反応触媒
    (F)成分:セラミックス粒子
  2. 請求項1に記載の半導体装置において、
    上記第1の被覆部は、上記(F)成分を含有し、
    さらに、上記第1の被覆部に表面が被覆されていると共に上記半導体素子を直接被覆する第3の被覆部と、
    上記第2の被覆部に表面が被覆されていると共に上記第1の被覆部を直接被覆する第4の被覆部とを備え、
    上記第3の被覆部および第4の被覆部を作製する珪素含有硬化性組成物は、
    上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物であり、
    上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第2の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低いことを特徴とする半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    上記半導体素子と上記支持体との間に配置されたセラミック絶縁基板を備えることを特徴とする半導体装置。
  4. 請求項1から3のいずれか1つに記載の半導体装置において、
    上記支持体は、金属、または、金属と半導体の複合材料、または、異種金属の積層構造材料で作製されていることを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、
    上記支持体の表面がメッキされていることを特徴とする半導体装置。
  6. 請求項1から5のいずれか1つに記載の半導体装置において、
    上記支持体上に配置されていると共に上記第1および第2の被覆部の側面を覆う枠を備えることを特徴とする半導体装置。
  7. 請求項1から6のいずれか1つに記載の半導体装置において、
    上記半導体素子が、ワイドギヤップ半導体で作製されたワイドギヤップ半導体素子であることを特徴とする半導体装置。
JP2009214556A 2009-09-16 2009-09-16 半導体装置 Expired - Fee Related JP5393373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009214556A JP5393373B2 (ja) 2009-09-16 2009-09-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009214556A JP5393373B2 (ja) 2009-09-16 2009-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2011063688A JP2011063688A (ja) 2011-03-31
JP5393373B2 true JP5393373B2 (ja) 2014-01-22

Family

ID=43950268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009214556A Expired - Fee Related JP5393373B2 (ja) 2009-09-16 2009-09-16 半導体装置

Country Status (1)

Country Link
JP (1) JP5393373B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222869A (ja) * 2010-04-13 2011-11-04 Kansai Electric Power Co Inc:The 半導体装置
WO2012014560A1 (ja) * 2010-07-27 2012-02-02 株式会社Adeka 半導体封止用硬化性組成物
JP2014120619A (ja) * 2012-12-17 2014-06-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPWO2014097798A1 (ja) * 2012-12-18 2017-01-12 富士電機株式会社 半導体装置
US11482462B2 (en) * 2017-08-25 2022-10-25 Mitsubishi Electric Corporation Power semiconductor device with first and second sealing resins of different coefficient of thermal expansion

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132027B2 (ja) * 2004-05-12 2013-01-30 株式会社Adeka ケイ素含有硬化性組成物、及びこれを熱硬化させた硬化物
JP2006073950A (ja) * 2004-09-06 2006-03-16 Kansai Electric Power Co Inc:The 高耐熱半導体装置
JP2006206721A (ja) * 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
JP2006283012A (ja) * 2005-03-08 2006-10-19 Adeka Corp ケイ素含有硬化性組成物、及びこれを熱硬化させた硬化物
JP5248033B2 (ja) * 2007-04-23 2013-07-31 株式会社Adeka ケイ素含有化合物、硬化性組成物及び硬化物
JP5083822B2 (ja) * 2008-03-05 2012-11-28 関西電力株式会社 半導体装置

Also Published As

Publication number Publication date
JP2011063688A (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
KR100868120B1 (ko) 반도체 장치
JP5393373B2 (ja) 半導体装置
EP1858983B1 (en) Curable silicone composition and electronic device produced therefrom
JP5602077B2 (ja) 半導体装置
JP6537627B2 (ja) 電力用半導体装置
CN107210291A (zh) 半导体装置
KR20220123417A (ko) 경화성 오가노폴리실록산 조성물 및 그의 경화물, 보호제 또는 접착제 및 전기·전자 기기
JP2006179538A (ja) 半導体パワーモジュール
JP2022545162A (ja) 硬化性オルガノポリシロキサン組成物、硬化物、及び電気/電子機器
CN107230642B (zh) 半导体装置
JP5083822B2 (ja) 半導体装置
JP2012156153A (ja) 半導体装置
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JP2011222869A (ja) 半導体装置
JP5648290B2 (ja) 電子装置およびその製造方法
JP7454129B2 (ja) 半導体装置
JP2022148684A (ja) 半導体装置
CN116004014A (zh) 导热性硅酮组合物
JP2014229817A (ja) 半導体装置
JP2005113004A (ja) 半導体装置
JP6916997B2 (ja) 半導体装置
JP3903850B2 (ja) インバーターモジュール
JP2016139692A (ja) 半導体装置
JP3822321B2 (ja) 半導体装置
JP4374941B2 (ja) インバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees