JP4374941B2 - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP4374941B2
JP4374941B2 JP2003285691A JP2003285691A JP4374941B2 JP 4374941 B2 JP4374941 B2 JP 4374941B2 JP 2003285691 A JP2003285691 A JP 2003285691A JP 2003285691 A JP2003285691 A JP 2003285691A JP 4374941 B2 JP4374941 B2 JP 4374941B2
Authority
JP
Japan
Prior art keywords
epoxy resin
resin layer
silicone gel
layer
inverter device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003285691A
Other languages
English (en)
Other versions
JP2005057875A (ja
Inventor
聡 柳浦
哲史 反田
浩司 山田
幸昌 林田
徹夫 溝尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003285691A priority Critical patent/JP4374941B2/ja
Publication of JP2005057875A publication Critical patent/JP2005057875A/ja
Application granted granted Critical
Publication of JP4374941B2 publication Critical patent/JP4374941B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、パワー素子をシリコーンゲルとエポキシ樹脂とで封止したインバータ装置に関するものである。
容量や電圧の大きな樹脂封止型パワーモジュール装置(インバータ装置)は、素子をまずシリコーンゲルで封止し、次にエポキシ樹脂で封止する絶縁構造を有している(例えば、特許文献1参照)。
特開平8−64759号公報(第2頁)
例えばIGBT等のパワー素子に高い耐電圧が要求されるようになると、上記パワーモジュール装置のシリコーンゲル層に要求される耐電圧も高くなる。
しかしながら、未だ上記シリコーンゲル層の耐電圧を向上させるための検討はなされていない。
本発明は、かかる課題を解決するためになされたものであり、封止樹脂であるシリコーンゲル層の耐電圧を向上させることにより、高い耐電圧を有するインバータ装置を得ることを目的とする。
本発明に係る第1のインバータ装置は、基板に実装されたパワー素子、並びにこのパワー素子を封止する、シリコーンゲル層とエポキシ樹脂層とを備えたインバータ装置において、上記リコーンゲル層に、上記エポキシ樹脂層の組成物成分の透過を防止する拡散防止樹脂層を介して上記エポキシ樹脂層が設けられ、上記拡散防止樹脂層がシリコーンゴムまたはアクリレート樹脂からなることを特徴とするものである。
本発明の第1のインバータ装置は、基板に実装されたパワー素子、並びにこのパワー素子を封止する、シリコーンゲル層とエポキシ樹脂層とを備えたインバータ装置において、上記リコーンゲル層に、上記エポキシ樹脂層の組成物成分の透過を防止する拡散防止樹脂層を介して上記エポキシ樹脂層が設けられ、上記拡散防止樹脂層がシリコーンゴムまたはアクリレート樹脂からなることを特徴とするもので、高い耐電圧を有するという効果がある。
実施の形態1.
図2は、本発明の実施の形態1の比較として示す、従来のインバータ装置の構成図である。
つまり、パワー素子6はセラミックスからなる基板7を介して銅ベース板5に接合され、ベース板5からは、直接またはセラミックス基板7を介して半田付け固定された外部取り出し電極3が立ち上がり、外部取り出し電極3とパワー素子6とはワイヤーボンド8により電気的に接続されている。
ベース板5には外囲ケース4が接着され、パワー素子6の上部にはシリコーンゲル層1、さらにこの上には電極3の固定とパッケージの気密性を保持するためにエポキシ樹脂層2が充填されることにより、パワー素子6はシリコーンゲル層1とエポキシ樹脂層2とにより封止され、さらにケース蓋10で蓋をしてインバータ装置が得られている。
図2に示すインバータ装置に、従来インバータ装置に必要とされる耐電圧(6.5kV)に比べて格段に高い10.2kVの電圧(60Hz、60秒)をかけると、上記シリコーンゲル層1中に放電痕を認めた。
また、一般的な放電ルートはパワー素子6から最短のグランドであるのに対して上記電圧を印加した場合、図2において、放電ルートが上向きのループ状であり、特にエポキシ樹脂層2に近いシリコーンゲル層1の色が黄白濁し、しかもより上部の着色が濃いということから、エポキシ樹脂組成物成分の影響が大きい、シリコーンゲル層1の上側の耐電圧が低下し上記のように放電が上向きに走ったと推定される。
そこで、上記着色箇所または放電痕の見られる箇所周辺の成分をFT−IRにより解析したところ、エポキシ樹脂組成物の、特に硬化剤成分が検出され、エポキシ樹脂組成物成分がシリコーンゲル層1中に拡散したことにより耐電圧が低下したことが突き止められた。
たとえば、エポキシ樹脂組成物が無水フタル酸を硬化剤とするものであると、硬化前のエポキシ樹脂組成物の上記酸無水物がゲル中に拡散して加水分解した有機酸が検出された。
さらに、上記有機酸がシリコーンゲル層中を拡散し、パワー素子6内の金属を溶解したと考えられる、Na、KまたはZn等の金属イオンもシリコーンゲル層1中から検出された。また、上記金属イオンもシリコーンゲル層中を拡散し、その濃度がエポキシ樹脂層に近いほど高濃度となることからも、上記放電経路を取ることによって耐電圧が低下したことが示唆される。
上記のように、エポキシ樹脂組成物成分のシリコーンゲル層への拡散が耐電圧低下の要因となることは認められるが、エポキシ樹脂は電極を固定することができたり、防湿の機能を有しているため有用であり、他の材料への変更は困難である。
そこで、下記に示すように、本発明の実施の形態においては、シリコーンゲル層1とエポキシ樹脂層2との間にエポキシ樹脂組成物成分が透過しにくい拡散防止樹脂層を設けることにより、シリコーンゲル層1の耐電圧を向上させることができることを見出し本発明に到った。
以下、本発明の実施の形態のインバータ装置について詳細に説明する。
図1は、本発明の実施の形態1のインバータ装置の構成図であり、図2のインバータ装置において、シリコーンゲル層1とエポキシ樹脂層2との間にエポキシ樹脂組成物成分の透過を防止する拡散防止樹脂層9が設けられたもので、これによりエポキシ樹脂組成物成分の透過を防止することができるので、シリコーンゲル層の絶縁性を損なうことが防止され、インバータ装置の耐電圧が向上する。
本発明の実施の形態に係わる拡散防止樹脂層9には、例えばシリコーンゴム、不飽和ポリエステル樹脂またはアクリレート樹脂の硬化物が用いられるが、上記硬化物の分子構造の網目が上記エポキシ樹脂層2に用いるエポキシ樹脂組成物成分の特に硬化剤(酸無水物)を透過しない程度の大きさであることにより、エポキシ樹脂組成物成分の透過を防止することができる。
さらに、シリコーンゴムは硬化前の状態において、その成分が拡散したとしても、拡散成分がシリコーンゲル層1と同種の成分であるため、シリコーンゲル層の成分に変化を及ぼさず、また極性基も生成しないのでシリコーンゲル層の絶縁性を損なうことが防止できる。
また、不飽和ポリエステル樹脂またはアクリレート樹脂は硬化前の状態においてその成分がシリコーンゲル層1に拡散したとしてもイオン性ではないため、シリコーンゲル層の絶縁性を損なうことが防止できる。
また、上記拡散防止樹脂層はシリコーンゲル組成物を硬化後、上記拡散防止樹脂を注入して硬化することにより形成され、上記拡散防止樹脂層の膜厚は0.5mm以上が望ましく、0.5mm未満では穴が発生しやすくなる。
本発明の実施の形態に係わるシリコーンゲル層1に用いるシリコーンゲル組成物は、気泡発生防止および内部応力緩和のため針入度90〜30の付加硬化反応型のものが好ましく、注入は減圧注入または注入後減圧脱泡するのが気泡発生防止のため好ましい。また、注入後60℃〜170℃の温度範囲で、30分〜2時間加熱することによってシリコーンゲル層を形成させる。
本発明の実施の形態に係わるエポキシ樹脂層2に用いるエポキシ樹脂組成物としては、硬化温度、価格、電気特性、低粘度の観点から、酸無水物硬化型またはアミン硬化型のものが用いられ、その弾性率は0.05kg/mm以上であるのが好ましい。
なお、図1に示すインバータ装置は以下のようにして製造する。
まず、銅ベース板5に基板7を半田付けする。次に、パワー素子6を基板7上に半田付けし、ワイヤーボンド8で結線して実装した後、ベース板5とケース4を接着し、電極3を半田付けする。
次に、ワイヤーボンド8が完全に埋没する高さまでシリコーンゲル組成物を注入し硬化してシリコーンゲル層1を得、上から上記拡散防止樹脂を充填し硬化して拡散防止樹脂層9を形成する。このように、弾性率の小さいシリコーンゲル層をワイヤーボンド8が完全に埋没する高さまで設けているので、熱応力による上記ワイヤの切断を防止できる。
さらに上からエポキシ樹脂組成物を注入し硬化してエポキシ樹脂層2を得、ケース蓋10で蓋をして本発明の実施の形態のインバータ装置を得る。
本発明の実施の形態に係わるベース板5には、通常銅、銅合金、アルミ合金またはそれらの表面に金属メッキを施した金属板を用いる。また、高価ではあるが、モリブデン、カーボンファイバー入りアルミ合金を用いることが可能である。
また、本発明の実施の形態に係わる基板としてはアルミナ、窒化珪素または窒化アルミの両面に電極が形成されたもので、電極にはニッケル系メッキもしくは金メッキを施した銅パターンまたはアルミパターンを用いる。
また、本発明の実施の形態に係わるパワー素子とはIGBT、MOSFETもしくはFWダイオード素子などのバイポーラまたはMOS系パワーデバイスを意味し、それらはベアチップ状態で基板に半田または樹脂ダイボンド剤を用いて実装される。
樹脂ダイボンド剤を用いる場合は、4.0W/m・K以上の熱伝導率のものが好ましく、配線は基板に形成されたパターン、ワイヤーボンドまたは金属メッキされた金属バーによって行われ、金属バーの実装は通常ケース接着後に行われる。金属バーは金メッキされた銅もしくは銅合金、アルミ、ニッケルメッキされた銅、銅合金もしくは鋼、または亜鉛等が用いられる。
また、本発明の実施の形態に係わるケース4材およびその蓋10材としてはポリフェニレンサルファイド(PPS)、ポリブチレンテレフタレート(PBT)または不飽和ポリエステル等の樹脂を用いる。これらのケースに電極や配線を埋め込むことも可能で、その場合、上記金属バーは不要となる。
ケースとベース板の接着はシリコーンゴムやエポキシ系接着剤が用いられ、ケースとベース板を接着した後、外部端子形成のための金属バーを基板に接合するが、接合は半田または樹脂ダイボンド剤で行う。
蓋に金属バーを先に固定し、蓋をした後金属バーを基板に接合する工程も可能であり、その場合蓋に封止剤を注入する穴が開いている必要がある。
実施例1.
図3は性能検証用ワンチップモジュールの構成図であり、70mm×50mmの上記ワンチップモジュールを用いて図4に示す本発明の実施例のインバータ装置を製造した。
つまり、上記モジュールにシリコーンゲル組成物{商品名:SE1885M,東レ・ダウコーニング・シリコーン(株)製}を、上記モジュールのワイヤーボンド8が完全に埋没するように(パワー素子上面8mm厚)減圧中で注入し、常圧に戻した後、80℃で1時間硬化させてシリコーンゲル層1を形成した。
次に、その上からシリコーンゴム{商品名:SE1816CV,東レ・ダウコーニング・シリコーン(株)製}を2mm厚注入し、100℃で1時間硬化させて拡散防止樹脂層9を形成した。
さらに、上からエポキシ樹脂組成物{商品名:XNRH5002,長瀬ケムテックス(株)製}を3mm厚注入し、150℃で1時間硬化させてエポキシ樹脂層2を形成して図4に示すインバータ装置を得た。
実施例2.
実施例1で用いたのと同じテスト用ワンチップモジュールにシリコーンゲル組成物{商品名:TSE3051,GE東芝シリコーン(株)製}を上記モジュールのワイヤーボンドが完全に埋没するように(パワー素子上面から8mm厚)減圧中で注入し、常圧に戻した後、150℃で1時間硬化させてシリコーンゲル層1を形成した。
次に、その上から不飽和ポリエステル樹脂{商品名:2075,日本ユピカ(株)製}を2mm厚注入し、室温で1時間硬化させて拡散防止樹脂層9を形成した。
さらに、エポキシ樹脂組成物{商品名:R−410−RA/HB,菱電化成工業(株)}を3mm厚注入し、150℃で1時間硬化させてエポキシ樹脂層2を形成することにより、図4に示す本発明の実施例のインバータ装置を得た。
実施例3.
実施例1で用いたのと同じテスト用ワンチップモジュールにシリコーンゲル組成物{商品名:SE1885M,東レ・ダウコーニング・シリコーン(株)製}を上記モジュールのワイヤーボンドが完全に埋没するように(パワー素子上面から8mm厚)減圧中で注入し、常圧に戻した後、80℃で1時間硬化させてシリコーンゲル層1を形成した。
次に、この上からエポキシアクリレート樹脂{商品名:8104,日本ユピカ(株)製}を2mm厚注入し、80℃で20分間加熱硬化させて拡散防止樹脂層9を形成した。
さらに、エポキシ樹脂組成物{商品名:製XNRH5002,長瀬ケムテックス(株)製}を3mm厚注入し、150℃で1時間硬化させてエポキシ樹脂層2を形成することにより、図4に示す本発明の実施例のインバータ装置を得た。
比較例1.
実施例1において、拡散防止樹脂層となるシリコーンゴムを注入しない他は実施例1と同様にしてインバータ装置を得た。
比較例2.
実施例2において、拡散防止樹脂層となる不飽和ポリエステル樹脂を注入しない他は実施例2と同様にしてインバータ装置を得た。
評価結果
上記実施例および比較例で作製したインバータ装置を、125℃で表中に示す期間放置後、10.2kVの電圧を60Hzで60秒間まで印加して、上記各インバータ装置の耐電圧を評価した結果を表1に示す。表中、「初期」とは上記放置処理を施す前、「良好」とは絶縁破壊が発生しないことを示す。なお測定は放冷後、室温で行った。
Figure 0004374941
表に示すように、本発明の実施例のインバータ装置は、125℃で90日間放置した後に上記電圧を印加しても絶縁破壊は起らず、高い耐電圧を有することが証明された。
一方、比較例1、2のインバータ装置では初期の耐電圧は実施例と同程度であったが、125℃で30日間放置した後に上記電圧を印加すると、共に絶縁破壊が起り放電痕を調査したところいずれもシリコーンゲル層中であることがわかった。
また、上記放電ルートが上向きのループ上であることからエポキシ成分の影響が大きいシリコーンゲル層の上側の耐電圧が低下し、放電が上向きに走ったと推定される。
なお、125℃で90日間放置した後に上記電圧を印加しても実施例1〜3のシリコーンゲル層は透明であったが、絶縁破壊した比較例1、2のシリコーンゲル層は白濁しており、特にエポキシ樹脂に近い上部の濁度が濃かった。
本発明の実施の形態1のインバータ装置の構成図である。 従来のインバータ装置の構成図である。 本発明の実施例に係わる性能検証用ワンチップIGBT素子の構成図である。 本発明の実施例のインバータ装置の構成図である。
符号の説明
1 シリコーンゲル層、2 エポキシ樹脂層、6 パワー素子、7 基板、8 ワイヤーボンド、9 拡散防止樹脂層。

Claims (3)

  1. 基板に実装されたパワー素子、並びにこのパワー素子を封止する、シリコーンゲル層とエポキシ樹脂層とを備えたインバータ装置において、
    上記リコーンゲル層に、上記エポキシ樹脂層の組成物成分の透過を防止する拡散防止樹脂層を介して上記エポキシ樹脂層が設けられ
    上記拡散防止樹脂層がシリコーンゴムまたはアクリレート樹脂からなることを特徴とするインバータ装置。
  2. 拡散防止樹脂層の膜厚は0.5mm以上であることを特徴とする請求項1に記載のインバータ装置。
  3. エポキシ樹脂層の組成物が酸無水物硬化型であることを特徴とする請求項1または請求項2に記載のインバータ装置。
JP2003285691A 2003-08-04 2003-08-04 インバータ装置 Expired - Lifetime JP4374941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003285691A JP4374941B2 (ja) 2003-08-04 2003-08-04 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003285691A JP4374941B2 (ja) 2003-08-04 2003-08-04 インバータ装置

Publications (2)

Publication Number Publication Date
JP2005057875A JP2005057875A (ja) 2005-03-03
JP4374941B2 true JP4374941B2 (ja) 2009-12-02

Family

ID=34365246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003285691A Expired - Lifetime JP4374941B2 (ja) 2003-08-04 2003-08-04 インバータ装置

Country Status (1)

Country Link
JP (1) JP4374941B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764393B2 (ja) 2007-09-06 2011-08-31 三菱重工業株式会社 インバータ一体型電動圧縮機
JP6171844B2 (ja) 2013-10-28 2017-08-02 富士電機株式会社 パワー半導体モジュール
DE112019007639T5 (de) * 2019-08-20 2022-05-05 Mitsubishi Electric Corporation Halbleitervorrichtung, elektrischer Leistungswandler und sich bewegender Körper

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312966A (ja) * 1991-03-25 1992-11-04 Mitsubishi Electric Corp 封止型半導体装置
JPH05110268A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 封止型実装印刷配線板
JP2913247B2 (ja) * 1993-08-11 1999-06-28 株式会社日立製作所 パワー半導体モジュール及び車両用インバータ装置
JPH0855941A (ja) * 1994-08-15 1996-02-27 Nagase Chiba Kk 電子部品の樹脂封止物及びそれに用いるエポキシ樹脂組成物
JPH0864759A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 樹脂封止型パワーモジュール装置及びその製法
JPH10173098A (ja) * 1996-12-10 1998-06-26 Mitsubishi Electric Corp パワー半導体装置およびその製法
JP3223835B2 (ja) * 1997-03-28 2001-10-29 三菱電機株式会社 パワー半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005057875A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
JP5602077B2 (ja) 半導体装置
US20060056213A1 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
JP6398270B2 (ja) 半導体装置
US9466542B2 (en) Semiconductor device
JP5071719B2 (ja) 電力用半導体装置
JP6540326B2 (ja) 半導体装置およびその製造方法
CN108155168B (zh) 电子器件
JP2009252838A (ja) 半導体装置
JP2020506551A (ja) パワー半導体モジュール
JP3440824B2 (ja) 半導体装置
JP4374941B2 (ja) インバータ装置
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP2000091472A (ja) 半導体装置
JP2010056244A (ja) 半導体装置
JP3903850B2 (ja) インバーターモジュール
CN111033723B (zh) 功率半导体模块
JP2017135144A (ja) 半導体モジュール
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
US20220115284A1 (en) Semiconductor module
JP7454129B2 (ja) 半導体装置
JP2006060065A (ja) 半導体装置および半導体装置の製造方法
US11616024B2 (en) Storage device including semiconductor chips sealed with resin on metal plate
EP4120336A1 (en) A semiconductor power module with two different potting materials and a method for fabricating the same
JPH1167977A (ja) 樹脂封止型パワーモジュール装置およびその製法
CN113451225A (zh) 功率半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3