KR100820517B1 - 회로 기판 - Google Patents

회로 기판 Download PDF

Info

Publication number
KR100820517B1
KR100820517B1 KR1020067009766A KR20067009766A KR100820517B1 KR 100820517 B1 KR100820517 B1 KR 100820517B1 KR 1020067009766 A KR1020067009766 A KR 1020067009766A KR 20067009766 A KR20067009766 A KR 20067009766A KR 100820517 B1 KR100820517 B1 KR 100820517B1
Authority
KR
South Korea
Prior art keywords
metal piece
welding
solder layer
circuit board
substrate
Prior art date
Application number
KR1020067009766A
Other languages
English (en)
Other versions
KR20060086970A (ko
Inventor
히또시 고바야시
미쯔노리 나가시마
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20060086970A publication Critical patent/KR20060086970A/ko
Application granted granted Critical
Publication of KR100820517B1 publication Critical patent/KR100820517B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10962Component not directly connected to the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Battery Mounting, Suspending (AREA)
  • Mounting Components In General For Electric Apparatus (AREA)

Abstract

회로 기판(A1)은, 절연성의 기판(1)과, 이 기판 상에 형성된 도전성 패드(4a)와, 이 패드에 땜납층(6)을 개재하여 접합되는 금속편(3)을 포함하고 있다. 금속편(3)은, 외부 접속용 단자(5)가 용접되는 용접부(3a)를 갖는다. 이 용접부(3a)와 기판(1) 사이에는, 공극(7)이 형성되어 있다. 용접부(3a)와 땜납층(6)은, 공극(7)을 통하여 이격되어 있다.
절연성 기판, 금속편, 땜납층, 용접부, 공극

Description

회로 기판{CIRCUIT BOARD}
본 발명은 회로 기판에 관한 것이다. 특히 본 발명은, 절연성의 기판과, 이 기판 상에 형성된 금속편을 포함하는 회로 기판에 관한 것이다. 상기 금속편에는, 외부 접속용의 단자가 용접된다.
본원의 도 7은, 종래의 회로 기판(하기의 특허 문헌1 참조)을 도시한다. 도시된 회로 기판 X는, 예를 들면 휴대 전화기용의 전지 팩에서 사용된다. 이 경우, 회로 기판 X 상에는, 예를 들면, 상기 전지 팩에 내장된 충전지의 과방전이나 해당 충전지의 과충전을 방지하기 위한 보호 회로가 구성된다. 도 7에 도시한 바와 같이 회로 기판 X는, 절연성의 기판(91), 및, 기판(91) 상에 형성된 한 쌍의 사각 형상 금속판(93)을 구비하고 있다. 기판(91)에는 복수의 전자 부품(92)이 실장되어 있다. 도 7에는 도시되어 있지 않지만, 기판(91) 상에는 배선 패턴이 형성되어 있고, 전자 부품(92) 및 금속판(93)을 서로 접속한다.
도 7에 도시한 바와 같이 각 금속판(93)에는, 도전성 스트립(95)이 용접된다. 구체적으로는, 도전성 스트립(95)에서, 그 일단이 금속판(93)에 용접되고, 남은 부분은, 기판(91)으로부터 가로 방향으로 돌출된 상태로 된다. 이 돌출 부분은, 소정의 형상으로 절곡되어진 후, 상기 충전지에 대한 접속 단자로서 이용된다. 도전성 스트립(95)의 용접은, 본원의 도 8에 도시한 바와 같이 2개의 용접봉(97)을 구비한 용접 장치 Y를 이용하여 행할 수 있다(하기의 특허 문헌2 참조).
[특허 문헌1] 일본 특개2002-208788호 공보
[특허 문헌2] 일본 특개2002-144047호 공보
도 9에 도시한 바와 같이 금속판(93)은, 땜납층(96)을 개재하여, 상기 배선 패턴의 일부인 패드(94a)에 접합된다. 땜납층(96)은, 금속판(93)의 하면 전역을 피복하고 있다. 그러나, 이러한 종래의 구성에 의하면, 이하에서 설명하는 문제점이 발생한다.
도전성 스트립(95)과 금속판(93)을 용접할 때에는, 도 9에 도시한 바와 같이용접봉(97)을 도전성 스트립(95)에 눌러, 도전성 스트립(95)과 금속판(93)을 밀착시킨다. 이 상태에서, 용접봉(97)을 통하여, 스트립(95) 및 금속판(93)에 전류를 흘린다. 이에 따라 발생하는 열에 의해, 스트립(95) 및 금속판(93)이 서로 용접된다. 이 기술은, 「저항 용접」으로서 일반적으로 알려져 있다.
종래의 구성에 따르면, 용접 시의 열이 금속판(93)을 통해 땜납층(96)으로 전해지기 쉬워, 땜납층(96)이 용융할 가능성이 높다. 또한, 용접 조건(용접봉(97)의 누르는 힘이나 통전되는 전류의 크기 등)에 의해서는, 용융한 땜납이 금속판(93)의 주변에 비산할 우려가 있다. 이 비산한 땜납이 전자 부품(92)에 부착하면, 이들 부품이 정상적으로 기능하지 않게 되거나, 혹은 파손되거나 하는 등의 문제점이 발생한다. 이러한 문제점의 대책으로서, 예를 들면, 전자 부품(92)을 수지에 의해 밀봉하는 것을 생각할 수 있다. 그러나, 이러한 수단을 채용하면, 작업 공정 수나 부품 점수가 증가함으로써, 제조 코스트의 증대로 이어진다.
<발명의 개시>
본 발명은, 상기한 사정에 기초하여 생각해 낸 것이다. 따라서 본 발명은, 전술한 바와 같은 용접 시에서의 땜납의 비산을 적절하게 억제할 수 있는 회로 기판을 제공하는 것을 그 과제로 하고 있다.
상기 과제를 해결하기 위해, 본 발명에서는, 다음의 기술적 수단을 강구하고 있다.
본 발명에 의해 제공되는 회로 기판은, 절연성의 기판과, 이 기판에 형성된 도전성 패드와, 이 패드에 땜납층을 개재하여 접합됨과 함께, 용접 대상 부재가 용접되는 용접부를 포함하는 금속편을 구비하고 있다. 상기 금속편의 상기 용접부와 상기 기판 사이에는, 공극이 형성되어 있고, 상기 용접부와 상기 땜납층은 상기 공극을 통하여 이격되어 있다.
상기 구성에 의하면, 종래 기술(땜납층이 용접 대상부의 이면 전역에 형성되어 있음)과는 달리, 상기 용접 대상부와 상기 땜납층은 상기 공극에 의해 상호 접하지 않는 구조로 된다. 이 공극은, 상기 용접 대상 부재를 상기 금속판에 용접할 때의 열이 상기 땜납층에 전해지는 것을 억제하는 효과(단열 효과)를 발휘한다. 따라서, 상기 땜납층이 용접 시의 열에 기인하여 용융할 가능성을 작게 하고, 나아가서는 용융한 땜납이 비산하여 주위의 전자 부품에 부착하는 것을 방지하는 것이 가능하다. 그 결과, 상기 전자 부품이 오동작하는 것이나, 파손되는 등의 문제점의 발생을 억제하는 것이 가능하다. 또한, 상기 전자 부품의 보호를 목적으로 하 여, 상기 전자 부품을 수지에 의해 밀봉하는 것이 불필요해지기 때문에, 작업 공정수나 부품 점수의 증가를 회피하여, 제조 코스트의 상승을 억제할 수 있다.
바람직하게는, 상기 금속편에는, 오목부가 형성되어 있고, 이 오목부가 상기 공극의 적어도 일부로 되어 있다.
바람직하게는, 상기 금속편은, 공통의 방향으로 절첩된 2개의 단부를 포함하고 있고, 이들 단부 사이의 공간이, 상기 공극의 적어도 일부로 되어 있다.
바람직하게는, 상기 금속편은, 2개의 단부와, 이들 단부에 대하여 단차를 갖는 중앙부를 포함하고 있고, 상기 2개의 단부 사이가 상기 오목부로 되어 있다.
바람직하게는, 상기 오목부는, 상기 금속편에 대한 에칭에 의해 형성되어 있다.
바람직하게는, 상기 금속편은, 중공부를 갖는 편평한 파이프 형상으로서, 상기 중공부가 상기 공극으로 되어 있다.
바람직하게는, 상기 땜납층은, 상호 이격한 복수의 영역으로 분할되어 있고, 이들 복수의 영역 사이가 상기 공극의 적어도 일부로 되어 있다.
바람직하게는, 상기 패드는, 상기 땜납층의 복수의 영역에 대응한 복수 부분으로 분할되어 있다.
도 1은 본 발명의 제1 실시예에 기초하는 회로 기판을 도시하는 사시도.
도 2는 도 1의 n-n 선을 따라 자른 주요부 단면도.
도 3은 본 발명의 제2 실시예에 기초하는 회로 기판을 도시하는 주요부 단면 도.
도 4는 본 발명의 제3 실시예에 기초하는 회로 기판을 도시하는 주요부 단면도.
도 5는 본 발명의 제4 실시예에 기초하는 회로 기판을 도시하는 주요부 단면도.
도 6은 본 발명의 제5 실시예에 기초하는 회로 기판을 도시하는 주요부 단면도.
도 7은 종래의 회로 기판을 도시하는 사시도.
도 8은 용접 장치의 일례를 도시하는 사시도.
도 9는 도 7의 Ⅸ-Ⅸ 선을 따라 자른 주요부 단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 바람직한 실시예에 관하여, 도면을 참조하여 구체적으로 설명한다.
도 1은, 본 발명의 제1 실시예에 기초하는 회로 기판을 도시하고 있다. 도시된 회로 기판 A1은, 예를 들면 휴대 전화기의 전지 팩(도시 생략)을 구성하는 1유닛으로서 이용된다. 구체적으로는, 회로 기판 A1은, 상기 전지 팩에 내장되는 충전지(도시 생략)의 과방전이나 과충전을 방지하는 보호 회로를 구성하는 것으로서 사용된다. 회로 기판 A1은, 절연성의 기판(1) 및 한 쌍의 금속편(3)을 구비하고 있다. 기판(1)에는, 복수의 전자 부품(2)이 실장되어 있다.
기판(1)은, 예를 들면 글래스 에폭시 수지제로서, 평면에서 보아 긴 사각 형 상이다. 복수의 전자 부품(2)은, 상기 보호 회로를 구성하기 위한 것이다. 기판(1)의 상면에는, 배선 패턴(4)이 형성되어 있다.
한 쌍의 금속편(3)은, 예를 들면 니켈제의 사각 형상판이다. 후술하는 바와 같이, 각 금속편(3)의 상면에는, 단자 부재(5)가 용접된다. 도 2에 도시한 바와 같이 각 금속편(3)의 양단부는, 하면측을 절첩되어 있고, 상호 이격한 한 쌍의 절첩부(3b)가 형성되어 있다.
각 금속편(3)은, 배선 패턴(4)의 일부로서 형성된 한 쌍의 패드(4a)에 땜납층(6)을 개재하여 접속되어 있다. 한 쌍의 패드(4a)는, 상호 이격되어 있고, 각 패드(4a)는, 대응하는 하나의 절첩부(3b)에 접합되어 있다. 2개의 패드(4a)의 이격 거리는, 2개의 절첩부(3b)의 이격 거리와 동일 혹은 대략 동일하다. 금속편(3)의 중앙부 및 기판(1)은, 공극(7)을 통하여 서로 이격되어 있다.
다음으로, 회로 기판 A1의 기술적 이점에 대하여 설명한다.
회로 기판 A1의 사용에서는, 각 금속편(3)의 상면에 긴 사각 형상의 단자 부재(5)가 용접된다. 이 용접에서는 도 2에 도시한 바와 같이 우선, 단자 부재(5)가 용접 장치 B의 용접봉(8)에 의해 금속편(3)에 눌린다. 보다 상세하게는, 용접봉(8)에 의해, 단자 부재(5)의 일부분(용접봉(8)이 접촉하는 부분)이, 금속편(3)의 일부분(이하, 「용접 대상부(3a)」라고 함)에 눌린다. 다음으로, 이 상태에서 용접봉(8)으로부터 통전됨으로써, 금속편(3)과 단자 부재(5)와의 용접이 행해진다. 용접 직후에는, 도 2에 도시한 바와 같이 단자 부재(5)의 일부는, 기판(1)으로부터 가로 방향으로 돌출된 상태이다. 이 돌출부를 적절하게 절곡되는 것에 의해, 충전 지에 대한 접속 단자가 형성된다.
상기 실시예에서는, 용접 대상부(3a)가 땜납층(6)에 직접 접하지 않는 구조로 되어 있어, 용접 시의 열이 땜납층(6)에 전해지기 어렵다. 그 때문에, 용접 시에 땜납층(6)이 용융할 가능성이 작아지고, 나아가서는 용융 땜납이 비산할 우려가 적어진다. 이 때문에, 종래 기술에서 문제이던 전자 부품의 오동작이나 파손을 적절하게 방지할 수 있다.
또한 상기 실시예에서는, 한 쌍의 땜납층(6)은, 용접 대상부(3a)의 바로 아래에는 형성되어 있지 않다(도 2 참조). 그 때문에, 금속편(3)이 용접봉(8)에 눌려 하방으로 휘도록 변형하여도, 용접 대상부(3a)는 땜납층(6)에 접하지 않는다. 이러한 구성은, 땜납층(6)의 용융(나아가서는 용융 땜납의 비산)을 억제하는 데 적합하다. 또한, 한 쌍의 패드(4a)는, 상호 이격한 배치로 되어 있기 때문에, 한 쌍의 땜납층(6)을 상호 이격한 상태로 용이하게 형성 가능하다. 만약 이러한 형태와는 달리, 금속편(3)이 1개의 패드에 접합된 구성으로 되는 경우에는, 다음과 같은 문제점이 발생할 수 있다. 즉, 금속편(3)을 예를 들면 땜납 리플로우에 의해 1개의 패드에 고정하는 경우에 대해 생각한다. 이 경우, 비록 땜납 페이스트를 서로 이격한 복수의 영역으로 나눠 해당 패드 상에 도포했다고 해도, 가열 처리에서 용융한 땜납 페이스트는, 해당 패드의 위에서 결합하여, 패드의 상면 전체를 피복하는 경향이 있다. 그 결과, 용접 대상부(3a)의 바로 아래에 땜납층이 형성되어, 전술한 바와 같은 기술적 효과가 얻어지지 않게 된다.
금속편(3)은, 다음과 같이 하여 작성 가능하다. 우선, 한 방향으로 길게 연 장된 사각형의 금속판을 준비한다. 그리고, 이 금속판의 길이 방향으로 연장되는 2개의 측변부를 하면측으로 절첩한다. 그 후, 이 금속판을 길이 방향으로 일정한 피치로 절단한다(각 절단선은, 금속판의 길이 방향에 대하여 직각으로 연장됨). 이와 같이 하면, 1개의 금속판으로부터 복수의 금속편(3)을 효율적으로 제조할 수 있다.
도 3 내지 도 6은, 본 발명의 다른 실시예에 기초하는 회로 기판을 도시하고 있다. 또한, 이들 도면에서는, 상기 제1 실시예와 동일하거나 또는 유사한 요소에는, 동일한 부호를 부여하고 있다.
도 3은, 본 발명의 제2 실시예에 기초하는 회로 기판 A2를 도시한다. 회로 기판 A2에 이용되는 금속편(3)은, 평탄한 중앙부(3a)와, 이 중앙부를 사이에 끼우는 2개의 평탄한 단부(3d)를 포함하고 있다. 도 3에 도시한 바와 같이 금속편(3)은 소정의 개소에서 절곡되어짐으로써, 중앙부(3a)가 단부(3d)보다도 높은 위치에 있도록 구성되어 있다. 다른 견해로는, 금속편(3)에는, 2개의 단부(3d) 사이에 위치하는 오목부(3c)가 형성되어 있다. 중앙부(3a)와 각 단부(3d)는, 연결부(3e)에 의해 연결되어 있다.
제2 실시예에서도 상기 제1 실시예와 마찬가지로, 중앙부(용접 대상부)(3a)는 공극(7)을 통하여 기판(1)으로부터 이격되어 있고, 또한, 중앙부(3a)의 바로 아래에는 땜납층(6)은 없다. 따라서, 용접 시의 열에 의해 땜납층(6)이 용융하거나 혹은 비산하는 것을 적절하게 방지할 수 있다. 이러한 금속편(3)은, 예를 들면 펀치와 다이를 이용한 프레스 가공에 의해 용이하게 제작하는 것이 가능하다. 또한, 복수의 금속편(3)을, 1개의 긴 형상의 금속판으로부터 얻는 것도 가능하다.
도 4는, 본 발명의 제3 실시예에 기초하는 회로 기판 A3을 도시한다. 본 실시예에서는, 금속편(3)의 하면측의 일부분을 에칭 제거함으로써, 오목부(3c)를 형성하고 있다. 또한, 본 실시예에서는, 금속편(3)은, 1개의 땜납층(6)을 개재하여 1개의 패드(4a)에 접합되어 있다. 땜납층(6)은, 패드(4a)의 상면 전체를 피복하고 있다.
제3 실시예에 의하면, 에칭에 의해 오목부(3c)를 정확한 위치 및 형상으로 형성하는 것이 가능하다. 또한, 전술한 실시예와 마찬가지로, 금속편(3)의 제작을 효율적으로 행할 수 있다. 구체적으로는, 긴 형상의 사각형 금속판에 에칭을 실시하여, 해당 금속판의 길이 방향으로 연장되는 단일의 오목 홈을 형성한다. 그 후, 이 금속판을, 길이 방향에서 소정의 피치로 절단함으로써, 복수의 금속편(3)이 얻어진다.
제3 실시예에서는, 제1 실시예 및 제2 실시예와는 달리, 땜납층(6)이 복수의 이격한 영역으로 분할되어 있지 않다. 그러나, 이러한 구성에서도, 용접 대상부(3a)와 땜납층(6) 사이에는 공극(7)이 존재한다. 이 때문에, 용접 시의 열에 의해, 땜납층(6)이 부당하게 용융되는 것을 방지할 수 있다.
도 5는, 본 발명의 제4 실시예에 기초하는 회로 기판 A4를 도시한다. 이 회로 기판 A4는, 편평한 파이프 형상의 금속편(3)을 구비하고 있고, 금속편(3)의 중공부가 공극(7)으로 된 구성으로 되어 있다. 도 5에 도시한 바와 같이 금속편(3)의 상측의 부분이, 단자 부재(5)가 용접되는 용접 대상부(3a)로서, 금속편(3)의 하 측의 부분이, 땜납층(6)에 의한 패드(4a)에의 접합에 이용되는 납땜부(3f)이다.
제4 실시예에 따르면, 금속편(3)의 평면에서 보아, 용접 대상부(3a)와 납땜 부(3f)를 대략 동일한 크기로 할 수 있다. 그 때문에, 단자 부재(5)와 금속편(3)과의 용접 면적 및 금속편(3)과 패드(4a)의 접합 면적을 크게 하여, 접합 강도를 높일 수 있다. 또한, 공극(7)도, 금속편(3)의 평면에서 본 크기와 동일한 정도로 크게 하는 것이 가능하여, 용접 시의 열에 대한 단열 효과를 높이는 데 유리하다. 이러한 금속편(3)의 제조는, 적당한 길이의 파이프를 직경 방향으로 눌러 편평하게 한 후에, 이 파이프를 길이 방향으로 소정의 피치로 절단함으로써 행할 수 있다.
도 6은, 본 발명의 제5 실시예에 기초하는 회로 기판 A5를 도시한다. 이 회로 기판 A5는, 평판 형상의 금속편(3)을 구비하고 있고, 이 금속편(3)이, 한 쌍의 땜납층(6)에 의해 한 쌍의 패드(4a)에 접합되어 있다. 이러한 구성에 의해서도 용접 대상부(3a)와 기판(1) 사이에 공극(7)이 형성되므로, 용접 시의 열에 의해 땜납층(6)이 부당하게 용융하는 것을 방지할 수 있다. 또한, 도 6에 도시하는 금속편(3)에 대해서는, 절곡이나 에칭 등의 가공을 실시할 필요가 없기 때문에, 제작이 용이하여, 제조 코스트의 저감에 유리하다.
본 발명에 따른 회로 기판은, 전술한 실시예에 한정되지 않고, 다양하게 설계 변경 가능하다.
예를 들면, 금속편(3)에 형성되는 오목부는, 한 방향으로 연장된 홈 형상에 한정되지 않고, 주위가 둘러싸인 구멍 형상이어도 된다. 금속편에 절첩부를 형성하는 경우, 금속편의 중심부를 둘러싸도록 외연부의 대략 전체 주위를 절첩하는 구 성이어도 된다. 이것은, 프레스 가공이나 에칭에 의해 오목부를 형성하는 경우에도 마찬가지이다.
본 발명에 따른 회로 기판은, 전지 팩의 보호 회로로서의 기능을 갖는 것에 한정되지 않는다. 또한, 금속편에 용접되는 용접 대상 부재는, 긴 사각 형상의 단자 부재에 한정되지 않고, 그 이외의 것, 예를 들면 전기적인 접속용의 핀 등이어도 된다.

Claims (8)

  1. 기판과,
    상기 기판에 형성된 도전성을 가지는 패드와,
    상기 패드에 땜납층을 개재하여 접합됨과 함께, 용접 대상 부재가 용접되는 용접부를 포함하고 있는 금속편을 포함한 회로 기판으로서,
    상기 금속편의 상기 용접부와 상기 기판 사이에는, 공극이 형성되어 있고, 상기 용접부와 상기 땜납층은 상기 공극을 통하여 이격되어 있고,
    상기 금속편은, 그의 양단부가 이면측에 절첩된 구조를 갖고, 또한 이들 절첩된 양단부 사이가 상기 공극 또는 그의 일부로 되어 있는 것을 특징으로 하는 회로 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 땜납층은, 상호 이격한 영역으로 분할되어 있고, 이들 분할된 영역 사이가 상기 공극 또는 그의 일부로 되어 있는 회로 기판.
  8. 제7항에 있어서,
    상기 패드는, 상기 땜납층의 각각의 영역에 대응한 부분으로 분할되어 있는 회로 기판.
KR1020067009766A 2003-11-21 2004-11-19 회로 기판 KR100820517B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003392676A JP3776907B2 (ja) 2003-11-21 2003-11-21 回路基板
JPJP-P-2003-00392676 2003-11-21

Publications (2)

Publication Number Publication Date
KR20060086970A KR20060086970A (ko) 2006-08-01
KR100820517B1 true KR100820517B1 (ko) 2008-04-07

Family

ID=34616460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009766A KR100820517B1 (ko) 2003-11-21 2004-11-19 회로 기판

Country Status (6)

Country Link
US (1) US7439625B2 (ko)
JP (1) JP3776907B2 (ko)
KR (1) KR100820517B1 (ko)
CN (1) CN100566512C (ko)
TW (1) TWI281372B (ko)
WO (1) WO2005051057A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322568A (ja) * 2004-05-11 2005-11-17 Nec Tokin Corp 端子の接続方法及び回路基板
JP2007005471A (ja) * 2005-06-22 2007-01-11 Mitsumi Electric Co Ltd 回路基板装置
JP4677865B2 (ja) * 2005-09-20 2011-04-27 日本電気株式会社 回路基板
JP2009259920A (ja) * 2008-04-15 2009-11-05 Nec Tokin Corp 回路基板および回路基板の製造方法
KR101065963B1 (ko) * 2009-07-28 2011-09-19 삼성에스디아이 주식회사 배터리팩 및 그 제조방법
JP5450562B2 (ja) 2011-10-20 2014-03-26 株式会社日本製鋼所 薄膜を有する成形品の製造方法および製造装置
JP5647194B2 (ja) * 2012-08-09 2014-12-24 日本メクトロン株式会社 フレキシブルプリント基板及びその製造方法
JP6097637B2 (ja) * 2013-05-22 2017-03-15 日立マクセル株式会社 保護回路を有する二次電池パック
CN105472879A (zh) * 2016-01-12 2016-04-06 深圳市立洋光电子股份有限公司 一种alc pcb板的辅助焊接结构及其制备工艺
CN113709970B (zh) * 2021-07-16 2022-03-04 北京金百泽科技有限公司 电子设备、pcb板及其芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050884A (ja) * 2000-07-31 2002-02-15 Rohm Co Ltd 回路基板、およびこの回路基板と充電池との接続方法
JP2003168407A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 電池パック

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793064A (en) * 1971-11-15 1974-02-19 Du Pont Product and process for cavity metallization of semiconductor packages
US3823468A (en) * 1972-05-26 1974-07-16 N Hascoe Method of fabricating an hermetically sealed container
JPS59180514A (ja) * 1983-03-31 1984-10-13 Toshiba Corp 光受信モジユ−ル
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
US5410451A (en) * 1993-12-20 1995-04-25 Lsi Logic Corporation Location and standoff pins for chip on tape
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
CN1164153C (zh) 1996-05-29 2004-08-25 罗姆股份有限公司 电路板上接线端的安装方法以及电路板
JP3184929B2 (ja) * 1996-05-29 2001-07-09 ローム株式会社 回路基板への端子の実装方法、および回路基板
DE69838604T2 (de) * 1997-01-23 2008-06-05 Rohm Co. Ltd., Kyoto Gedruckte platte und verfahren zu deren herstellung
JP3198331B2 (ja) * 1997-01-23 2001-08-13 ローム株式会社 金属端子片を有する回路基板の製造方法、この製造方法により得られる回路基板、およびこの回路基板に対する導体片の接続方法
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US7126161B2 (en) * 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US6734781B1 (en) * 1999-04-30 2004-05-11 Rohm Co., Ltd. Mounting structure for temperature-sensitive fuse on circuit board
EP1130642A4 (en) * 1999-07-26 2008-01-09 Tdk Corp HIGH FREQUENCY MODULE
US6700061B2 (en) * 2000-10-17 2004-03-02 Murata Manufacturing Co., Ltd. Composite electronic component
EP1267429B1 (en) 2000-11-01 2017-03-15 Sony Corporation Battery cell and production method therefor
JP5034137B2 (ja) 2000-11-01 2012-09-26 ソニー株式会社 溶接物の製造方法,台座および電池の製造方法
JP2002208788A (ja) 2001-01-12 2002-07-26 Rohm Co Ltd 回路基板、およびその製造方法
JP3714545B2 (ja) * 2001-12-25 2005-11-09 ローム株式会社 保護回路モジュールおよびこれを備える電池パック
JP4225094B2 (ja) * 2003-03-31 2009-02-18 ミツミ電機株式会社 多層プリント配線回路基板の接続パターン構造及び多層プリント配線回路基板
JP4062168B2 (ja) * 2003-05-19 2008-03-19 ソニー株式会社 端子部材の構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050884A (ja) * 2000-07-31 2002-02-15 Rohm Co Ltd 回路基板、およびこの回路基板と充電池との接続方法
JP2003168407A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 電池パック

Also Published As

Publication number Publication date
JP2005158883A (ja) 2005-06-16
JP3776907B2 (ja) 2006-05-24
TW200533270A (en) 2005-10-01
CN1883241A (zh) 2006-12-20
WO2005051057A1 (ja) 2005-06-02
CN100566512C (zh) 2009-12-02
US7439625B2 (en) 2008-10-21
US20070108254A1 (en) 2007-05-17
TWI281372B (en) 2007-05-11
KR20060086970A (ko) 2006-08-01

Similar Documents

Publication Publication Date Title
KR100890715B1 (ko) 전지, 전지의 제조 방법, 용접물의 제조 방법 및 페데스탈
US8149082B2 (en) Resistor device
JP5970695B2 (ja) 電流検出用抵抗器およびその実装構造
KR102232981B1 (ko) 실장체의 제조 방법, 온도 퓨즈 소자의 실장 방법 및 온도 퓨즈 소자
KR100820517B1 (ko) 회로 기판
JP5011562B2 (ja) 半導体装置およびその製造方法
JP2003115337A (ja) 端子板、この端子板を備えた回路基板、およびこの端子板の接続方法
JP4225094B2 (ja) 多層プリント配線回路基板の接続パターン構造及び多層プリント配線回路基板
JP4061056B2 (ja) 電池パック
KR20080109769A (ko) 리드 단자 접착 방법 및 인쇄 회로 기판
JP4963281B2 (ja) 電線とプリント基板との接続構造
JP4663758B2 (ja) 抵抗付き温度ヒューズ及び電池保護回路板
JP2022170645A (ja) スイッチ
JP4696884B2 (ja) 巻線型電子部品及びその製造方法
JP3184929B2 (ja) 回路基板への端子の実装方法、および回路基板
JP2005235680A (ja) チップ型ヒューズおよびその製造方法
JP4724963B2 (ja) 温度ヒューズ
JPH0722096A (ja) 混成集積回路
WO2023100858A1 (ja) チップ抵抗器およびその製造方法
JP2002208788A (ja) 回路基板、およびその製造方法
CN217336015U (zh) 一种软硬结合线路板结构
JP4536125B2 (ja) 電子部品
JP4677865B2 (ja) 回路基板
KR100555639B1 (ko) 보드와 안테나코일을 부착하는 테이프를 구비한 알에프카드
EP2145716A1 (en) Welding method and welding structure of conductive terminals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee