KR100815236B1 - 표시 패널의 구동 장치 - Google Patents

표시 패널의 구동 장치 Download PDF

Info

Publication number
KR100815236B1
KR100815236B1 KR1020060100846A KR20060100846A KR100815236B1 KR 100815236 B1 KR100815236 B1 KR 100815236B1 KR 1020060100846 A KR1020060100846 A KR 1020060100846A KR 20060100846 A KR20060100846 A KR 20060100846A KR 100815236 B1 KR100815236 B1 KR 100815236B1
Authority
KR
South Korea
Prior art keywords
pixel data
power supply
column electrode
voltage
display panel
Prior art date
Application number
KR1020060100846A
Other languages
English (en)
Other versions
KR20070064241A (ko
Inventor
타카시 이와미
토모아키 타츠미
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20070064241A publication Critical patent/KR20070064241A/ko
Application granted granted Critical
Publication of KR100815236B1 publication Critical patent/KR100815236B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

노이즈를 저감시켜 오동작 발생을 억제한 표시 패널의 구동 장치. 표시 패널의 각 열 전극 중의 하나의 열 전극과 펄스 전원 전압이 인가되어 있는 전원 라인을 화소 데이터에 따라 접속하는 제1 스위치와, 이러한 하나의 열 전극과 접지 라인을 화소 데이터에 따라 접속하는 제2 스위치에 의해 상기 하나의 열 전극 상에 상기 화소 데이터에 따른 화소 데이터 펄스를 인가한다. 이때, 상기 제2 스위치는, 화소 데이터에 있어서의 화면 수직 방향에서의 주파수가 낮은 경우에는 주파수가 높은 경우에 비해 적은 전류를 접지 라인에 송출한다.
표시 패널의 구동 장치, 노이즈, 표시 패널, 구동 장치, 열 전극, 펄스 전원 전압, 전원 라인, 화소 데이터

Description

표시 패널의 구동 장치{DISPLAY PANEL DRIVE APPARATUS}
도1은 플라즈마 디스플레이 장치의 개략 구성을 나타내는 도면이다.
도2는 도1에 나타낸 열 전극 구동 회로(20)의 내부 구성의 일례를 나타내는 도면이다.
도3은 전원 라인(2) 상에 생성되는 펄스 전원 전압의 파형을 나타내는 도면이다.
도4는 도1에 나타낸 열 전극 구동 회로(20)에 의해 열 전극 Z에 인가되는 화소 데이터 펄스의 파형의 일례를 나타내는 도면이다.
도5는 본 발명에 의한 표시 패널의 구동 장치를 탑재한 플라즈마 디스플레이 장치의 구성의 일례를 나타내는 도면이다.
도6은 서브필드법에 기초한 발광 구동 시퀀스를 나타내는 도면이다.
도7은 도5에 나타낸 열 전극 구동 회로(200)의 내부 구성의 일례를 나타내는 도면이다.
도8은 도7에 나타낸 출력 버퍼 BF1∼BFm 각각의 내부 구성의 일례를 나타내는 도면이다.
도9는 입력 영상 신호에 있어서의 화면 수직 방향으로의 주파수가 높은 경우 에서의 전원 회로(21) 및 출력 버퍼 BF 각각의 내부 동작을 나타내는 도면이다.
도10은 입력 영상 신호에 있어서의 화면 수직 방향에서의 주파수가 낮은 경우의 전원 회로(21) 및 출력 버퍼 BF 각각의 내부 동작을 나타내는 도면이다.
도11은 도7에 나타낸 출력 버퍼 BF1∼BFm 각각의 내부 구성의 다른 일례를 나타내는 도면이다.
도12는 본 발명에 의한 표시 패널의 구동장치를 탑재한 플라즈마 디스플레이 장치의 구성의 다른 일례를 나타내는 도면이다.
도13은 본 발명에 의한 표시 패널의 구동 장치를 탑재한 플라즈마 디스플레이 장치의 구성의 다른 일례를 나타내는 도면이다.
도14는 도13에 나타낸 열 전극 구동 회로(200)의 내부 구성의 일례를 나타내는 도면이다.
본 발명은, 용량성 발광 소자가 매트릭스 형태로 배열되어 있는 표시 패널의 구동 장치에 관한 것이다.
현재, 벽걸이 TV로서, 플라즈마 디스플레이 패널(이하, PDP라 한다), 또는 일렉트로루미네슨스 디스플레이 패널(이하, ELP라 한다) 등과 같은 용량성 발광소자로 이루어지는 표시 패널이 제품화되어 있다.
도1은, 이러한 표시 패널로서 PDP를 사용한 플라즈마 디스플레이 장치의 개략 구성을 나타내는 도면이다((예를 들면, 일본 특허 공개 2002-156931호 공보(특허문헌1)의 도3 참조)).
도1에 있어서, 플라즈마 디스플레이 패널로서의 PDP(lO)는, 서로 인접하는 1쌍의 행 전극 X 및 Y에 의해 화면의 1 표시 라인을 행하는 행 전극 Y1∼Yn 및 X1∼Xn을 포함하고 있다. 또한, PDP(10)에는, 상기 행 전극쌍에 직교하고, (도시하지 않은) 유전체층 및 방전 공간을 사이에 두고 1 화면의 각 열(제1열∼ 제m열)에 대응한 열 전극 Z1∼Zm이 형성되어 있다. 또한, 1쌍의 행 전극쌍(X,Y)과 하나의 열 전극 Z와의 교차부에 화소를 담당하는 화소 셀이 형성된다.
행 전극 구동 회로(30)는, 벽전하가 잔류하는 화소 셀만을 반복적으로 방전시키는 유지 펄스를 생성하여 PDP(10)의 행 전극 Y1∼Yn에 인가한다. 행 전극 구동 회로(40)는, 전체 화소셀의 상태를 초기화하는 리셋 펄스, 화소 데이터의 기입 대상으로 하는 표시 라인을 순차 선택하는 주사 펄스, 벽전하의 잔류하는 화소 셀만을 반복적으로 방전시키는 유지 펄스를 생성하여 상기 행 전극 X1∼Xn에 인가한다.
구동 제어 회로(50)는, 입력된 영상 신호를 각 화소마다 예를 들면 8비트의 화소 데이터로 변환하고, 이 화소 데이터를 각 비트 자리수마다 분할하여 화소 데이터 비트 DB를 얻는다. 그리고, 구동 제어 회로(50)는, 각 표시 라인마다, 그 표시 라인에 속하는 제1열∼ 제m열 각각에 대응한 화소 데이터 비트 DB1∼DBm을 열 전극 구동 회로(20)에 공급한다. 또한, 구동 제어 회로(50)는, 스위칭 신호 SWl∼SW3을 생성하고, 이들을 열 전극 구동회로(20)에 공급한다.
열 전극 구동 회로(20)는, 스위칭 신호 SWl∼SW3에 기초하여, 구동 제어 회로(50)로부터 1표시 라인분(m개)의 화소 데이터 비트 DB가 공급될 때마다, 이들 화소 데이터 비트 DB 각각의 논리 레벨에 대응한 펄스 전압을 갖는 m개의 화소 데이터 펄스 DP를 생성하고, 각각, 열 전극 Z1∼Zm에 인가한다. 즉, 열 전극 구동 회로(20)는, 제1∼제n 표시 라인 각각에 대응한 각각 m개의 화소 데이터 펄스를 1표시 라인분(m개)씩 소정의 화소 데이터 주기마다 순차적으로, 열 전극 Z1∼Zm에 인가한다. 예컨대, 열 전극 구동 회로(20)는, 우선, 제1 화소 데이터 주기에 있어서 제1표시 라인에 대응한 m개의 화소 데이터 펄스를 열 전극 Z1∼Zm에 인가하고, 다음의 제2화소 데이터 주기에 있어서 제2표시 라인에 대응한 m개의 화소 데이터 펄스 를 열 전극 Z1∼Zm에 인가하는 것이다. 도2는, 이러한 열 전극 구동 회로(20)의 내부 구성을 나타내는 도면이다.
도2에 나타낸 바와 같이, 열 전극 구동 회로(20)는, 소정 진폭의 펄스 전원 전압을 발생하여 전원 라인(2) 상에 인가하는 전원 회로(21)와, 이러한 펄스 전원 전압에 기초하여 화소 데이터 펄스 DP를 발생하는 화소 데이터 펄스 발생 회로(22)로 구성된다.
전원 회로(21)는, 도3에 나타낸 바와 같이, 화소 데이터 주기 CYC마다 구동 행정 Gl∼G3의 시퀀스에서 스위칭 소자 Sl∼S3 각각을 ON/OFF 제어하도록 구동 제어 회로(50)로부터 공급된 스위칭 신호 SWl∼SW3에 따라, 피크 전압 Va를 갖는 펄스 전원 전압을 발생하고, 이를 전원 라인(2)에 인가한다. 즉, 구동 행정 Gl에서는, 전원 회로(21)의 스위칭 소자 S1이 ON 상태로 되고, 커패시터 Cl에 축적되어 있는 전하가 방전된다. 이때, 화소 데이터 펄스 발생 회로(22)의 스위칭 소자 SWZ1l∼SWZm 중의 SWZi가 ON 상태로 있으면, 커패시터 C1의 방전에 따른 전류가, 스위칭 소자 S1, 코일 L1, 다이오드D1, 전원 라인(2) 및 이 스위칭 소자 SWZi를 통해 PDP(10)의 열 전극 Zi에 유입한다. 그러면, 열 전극 Zi에 기생하는 부하 용량 Co가 충전되고, 이 부하 용량 CO 내에 전하의 축적이 행해진다. 이러한 커패시터 C1의 방전 동작에 따라 전원 라인(2) 상의 전압은, 코일 L1 및 부하 용량 C0에 의한 공진 작용에 의해 서서히 상승하고, 커패시터의 일단의 전위 Vc의 2배의 전압에 이른다. 다음에, 구동 행정 G2가 실시되면, 스위칭 소자 S1∼S3 중 스위칭 소자 S3만이 ON 상태로 되기 때문에, 직류 전원 B1이 발생한 직류 전압 Va가, 스위칭 소자 S3를 통해 전원 라인(2) 상에 인가된다. 이때, 상기 전압 Va가 도3에 나타낸 바와 같이 펄스 전원 전압의 피크 전압으로 된다. 전압 Va가 전원 라인(2)에 인가되면, 스위칭 소자 SWZi를 통해 PDP(10)의 열 전극 Zi에 전류가 흐르고, 이 열 전극 Zi에 기생 하는 부하 용량 CO가 충전되어 전하의 축적이 행해진다. 다음에, 구동 행정 G3이 실시되면, 스위칭 소자 S1∼S3 중의 스위칭 소자 S2만 ON 상태로 되고, PDP(10)의 부하 용량 CO가 방전을 개시한다. 이러한 방전에 의해 열 전극 Zi, 스위칭 소자 SWZi, 전원 라인(2), 코일 L2, 다이오드 D2 및 스위칭 소자 S2를 통해 커패시터 C1에 전류가 흘러든다. 즉, PDP(10)의 부하 용량 CO 내에 축적된 전하가, 전원 회로(21) 내에 형성되어 있는 커패시터 C1에 회수되기 때문이다. 이때, 코일 L2 및 부하 용량 CO에 의해 결정되는 정수에 의해 전원 라인(2) 상의 전압은 도3에 나타낸 바와 같이 서서히 저하한다. 이때, 상술한 바와 같은 전원 라인(2) 상에서의 완만한 전위 하강 부분이, 상기 펄스 전원 전압의 트레일링 에지부로 된다.
화소 데이터 펄스 발생 회로(22)의 스위칭 소자 SWZi(i:1∼m)는, 공급된 라
화소 데이터 비트 DB가 논리 레벨 "1"인 경우에 ON 상태로 되고, 전원 라인(2) 상의 펄스 전원 전압을 열 전극 Zi에 인가한다. 이에 의해 고전압의 화소 데이터 펄스DP가 열 전극 Zi에 인가되게 된다. 또, 화소 데이터 펄스 발생 회로(22)의 스위 칭 소자 SWZio(i:1∼m)은, 공급된 화소 데이터 비트 DB가 논리 레벨 "0"인 경우에 ON 상태로 되고, 열 전극 Zi에 접지 전위로서의 0 볼트를 인가한다. 이에 의해, 저전압의 화소 데이터 펄스 DP가 열 전극 Zi에 인가되게 된다.
도4는, PDP(10)의 열 전극 Zi(i:1∼m)을 발췌하여, 열 전극 구동 회로(20)가, 제1∼제6 표시 라인 각각에 대응한 화소 데이터 펄스 DP1i∼DP6i 각각을 열 전극 Zi에 순차적으로 인가할 때의 동작을 나타내는 도면이다.
또한, 도4에 있어서는, 제1∼제6 표시 라인 각각에 대응한 화소 데이터 비트 DB의 비트 계열이 [1,1,1,1,1,0]으로 되는 경우의 동작을 나타내고 있다.
이때, 제1∼제5 표시 라인 각각에 대응한 화소 데이터 비트 DB가 연속적으로논리 레벨 "1"이기 때문에, 그동안, 도4에 나타낸 바와 같이, 스위칭 소자 SWZi는 ON 상태, 스위칭 소자 SWZi0는 OFF 상태로 고정된다. 따라서, 화소 데이터 주기 CYCl∼CYC5에 걸쳐 도3에 나타낸 바와 같은 동작이 반복적으로 실행되면, 이들 CYCl∼CYC5 각각의 구동 행정 G3에서 회수될 수 없었던 전하가 서서히 PDP(10)의 부하 용량 CO 내에 축적된다. 그 결과, 전원 라인(2) 상에 인가된 펄스 전원 전압은, 그 최대 전위 Va를 유지하면서 그 공진 진폭 V1이 도4에 나타낸 바와 같이 서서히 작아진다. 이에 의해 상술한 바와 같은 공진 작용에 따른 충방전 동작이 실시되지 않게 되기 때문에, 무효 전력의 억제가 행해진다.
그리고, 화소 데이터 주기 CYC5의 다음 화소 데이터 주기 CYC6에서, 제6표시 라인에 대응한 논리 레벨 "0"의 화소 데이터 비트 DB가 공급되면, 상기 스위칭 소자 SWZi는 OFF 상태, 스위칭 소자 SWZio는 ON 상태로 바뀐다. 스위칭 소자 SWZio가 ON 상태로 되는 것에 의해 열 전극 Zi는 접지되고, 이 열 전극 Zi상의 전압은 0 볼트로 천이한다. 그러나, 도4의 EG로 나타낸 바와 같이, 열 전극 Z상의 전압이 비교적 고 전위의 상태로부터 0 볼트로 갑자기 변화하면 노이즈가 많이 발생하고, 구동 회로가 오동작할 우려가 생기는 문제가 발생한다.
본 발명은, 이러한 문제를 해결하기 위한 것으로, 노이즈를 저감시켜 오동작
발생을 억제한 표시 패널의 구동 장치를 제공하는 것을 목적으로 한다.
본 발명의 1 특징에 의한 표시 패널의 구동 장치는, 복수의 행 전극과 복수의 열 전극간의 각 교차부에 용량성의 화소 셀이 형성된 표시 패널을 입력 영상 신호에 기초한 각 화소마다의 화소 데이터에 따라 구동한다. 상기 구동 장치는, 소정 피크 전압을 갖는 펄스 전원 전압을 발생하여 전원 라인에 인가하는 전원 회로와, 상기 펄스 전원 전압에 기초하여 상기 화소 데이터에 따른 전압을 갖는 화소 데이터 펄스를 발생하여 상기 열 전극에 인가하는 화소 데이터 펄스 발생 회로를 구비한다. 상기 화소 데이터 펄스 발생 회로는, 상기 화소 데이터에 따라 상기 전원 라인과 상기 열 전극 중 하나 사이를 접속하는 제1 스위치와, 상기 화소 데이터에 따라 상기 하나의 열 전극을 접지 라인에 접속하는 제2 스위치를 포함한다. 상기 제2 스위치는, 구동 모드에 따라 상기 접지 라인에 송출되는 전류의 양을 변경한다.
본 발명에 따르면, 표시 패널의 열 전극 중 하나와 펄스 전원 전압이 인가되어 있는 전원 라인을 화소 데이터에 따라 접속하는 제1 스위치와, 상기 하나의 열 전극과 접지 라인을 화소 데이터에 따라 접속하는 제2 스위치에 의해 상기 하나의 열 전극 상에 상기 화소 데이터에 따른 화소 데이터 펄스를 인가한다. 이때, 상기 제2스위치는, 화소 데이터에 있어서의 화면 수직 방향에서의 주파수가 낮은 경우에는 주파수가 높은 경우에 비해 적은 전류를 접지 라인에 송출하도록 하고 있다. 이에 의해, 화소 데이터에 있어서의 화면 수직 방향에서의 주파수가 낮기 때문에 펄스 전원 전압의 진폭이 그의 피크 전압을 유지한 채로 감소되었을 때, 열 전극 상에 인가되는 화소 데이터 펄스가 연속적으로 고전압의 상태로부터 저전압(0 볼트)으로 바뀐 경우에도, 완만하게 열 전극상의 전압이 변하게 된다. 따라서, 열 전극상의 전압이 갑자기 고전압 상태로부터 저전압(0 볼트)으로 변하는 경우에 비해, 전압 변동시에 발생하는 노이즈가 감소된다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
도5는 플라즈마 디스플레이 패널로서 PDP를 탑재한 플라즈마 디스플레이 장치의 개략 구성을 보인 도면이다.
도5에 있어서, 플라즈마 디스플레이 패널로서의 PDP(10)는, 2차원 표시 화면의 종 방향(수직 방향)으로 각각 신장하고 있는 열 전극 Z1∼Zm, 횡 방향(수평 방향)으로 각각 신장하고 있고, 또한 X 및 Y가 교대로 배치되어 있는 행 전극 X1∼Xn 및 행 전극 Y1∼Yn이 형성되어 있다. 또한, 서로 인접하는 한 쌍의 행 전극 X 및 Y에 의해, PDP(10)의 1 표시 라인분의 표시를 행한다. 즉, PDP(10)는, 행 전극 X1 및 Y1으로 이루어지는 제1 표시 라인, 행 전극 X2 및 Y2로 이루어지는 제2 표시 라인, ..., 행 전극 Xn 및 Yn으로 이루어지는 제n 표시 라인을 구비한다. 이들 제1∼제n 표시 라인과, 열 전극 Z1∼Zm 사이에는 방전 가스가 봉입된 방전 공간이 제공되어 있고, 이 방전 공간을 포함하는 행 전극과 열 전극과의 각 교차부에 화소에 대응한 화소 셀이 형성되는 구조로 되어 있다.
행 전극 구동 회로(30)는, 후술하는 구동 제어 회로(150)로부터 공급된 구동 제어 신호에 응답하여, 전 화소 셀의 상태를 초기화하는 리셋 펄스, 화소 데이터의 기입 대상으로 하는 표시 라인을 순차적으로 선택하는 주사 펄스, 벽 전하가 잔류하는 점등 모드 상태의 화소 셀만을 반복적으로 서스테인 방전시키는 서스테인 퍼펄스을 생성하여, PDP(10)의 행 전극 Y1∼Yn에 인가한다. 행 전극 구동 회로(40)는, 구동 제어 회로(150)로부터 공급된 구동 제어 신호에 따라, 전체 화소 셀의 상태를 초기화하는 리셋 펄스, ON 모드 상태의 화소 셀만을 반복적으로 서스테인 방전시키는 서스테인 펄스를 생성하여 PDP(10)의 행 전극 X1∼Xn에 인가한다.
화소 데이터 변환 회로(100)는, 입력 영상 신호를 각 화소마다의 N 비트의 화소 데이터로 변환하여 얻은 화소 데이터 PD를 수직 방향 주파수 판정 회로(120) 및 구동 제어 회로(150)에 공급한다.
수직 주파수 판정 회로(120)는, N비트의 상기 화소 데이터 PD에 있어서의 각 비트 자리수(제1∼제N 비트)마다, 화면 수직 방향에 있어서의 화소 데이터 비트 계열의 주파수가 소정 주파수보다도 낮은지의 여부를 판정하여 판정 결과(이하, 수직 주파수 판정 결과라고 칭한다)을 얻는다. 예를 들면, 수직 주파수 판정 회로(120)는, 각 열마다의 제1∼제n 표시 라인 각각에 대응한 n개의 연속한 화소 데이터 비트에 의한 계열 중에 있어서,화소 데이터 비트가 소정 횟수(예컨대 4회)보다도 많게 연속하여 동일한 논리 레벨로 되는 구간에 대해서는, 화소 데이터 비트 계열에 있어서의 화면 수직 방향으로의 주파수가 소정 주파수보다도 낮은 것으로 판정한다. 한편, 각 열마다의 제1∼제n 표시 라인 각각에 대응한 n개의 연속한 화소 데이터 비트에 의한 계열 중에 있어서, 동일한 논리 레벨로 되는 화소 데이터 비트가 연속하는 횟수가 소정 횟수(예를 들면 4회)보다도 적은 경우에는, 수직 주파수 판정 회로(120)는, 화소 데이터 비트 계열에 있어서의 화면 수직 방향에서의 주파수가 소정 주파수보다도 높은 것으로 판정한다. 그리고, 수직 주파수 판정 회로(120)는, 상기와 같은 제1∼제N 비트마다의 수직 주파수 판정 결과를, 후술하는 서브 필드 SF1∼SF(N) 각각에 대응한 수직 주파수 판정 결과로서 나타내는 수직 주파수 판정 신호 VD1∼VDN을 구동 제어 회로(150)에 공급한다. 예를 들면, 수직 주파수 판정 회로(120)는, 화소 데이터 PD의 제1 비트로 이루어지는 화소 데이터 비트군에 있어서의 화면 수직 방향에서의 비트 계열의 주파수가 소정 주파수보다도 낮은 경우에는 논리 레벨 "0", 높은 경우에는 논이 레벨 "1"의 수직 주파수 판정 결과를, 서브필드 SF1에 대응한 수직 주파수 판정 신호 VD1으로서 생성한다. 요컨대, 수직 주파수 판정 회로(120)는, 입력 영상 신호(화소 데이터 PD)에 있어서의 화면 수직 방향에서의 주파수가 소정 주파수보다도 낮은지의 여부를 판정하고, 그 판정 결과를 구동 제어 회로(150)에 공급하는 것이다.
구동 제어 회로(150)는, 도6에 나타낸 바와 같은 서브필드법에 기초한 발광 구동 시퀀스에 따라서, 단위 표시 기간(1 필드 또는 1 프레임 표시 기간) 마다의 N개의 서브필드 SF1∼SF(N) 각각에 있어서, 어드레스 행정 W 및 서스테인 행정 I를 각각 실행한다. 이때, 구동 제어 회로(150)는, 1 필드(또는 1 프레임)분의 화소 데이터 PD의 각각을 비트 자리수마다 분리하고, 제1 비트 자리수의 화소 데이터 비트군을 서브필드 SF1, 제2 비트 자리수의 화소 데이터 비트군을 서브필드 SF2, 제3 비트 자리수의 화소 데이터 비트군을 서브필드 SF3, ..., 제N 비트 자리수의 화소 데이터 비트군을 서브필드 SF(N)으로 각각 할당한다. 여기에서, 각 서브필드의 어드레스 행정 W에 있어서, 구동 제어 회로(150)는, 그의 서브필드에 할당된 화소 데이터 비트군으로부터 제1∼제N 표시 라인을 향해 1 표시 라인분(m개)씩 순차적으로 화소 데이터를 취출하고, 각각 화소 데이터 비트 DB1∼DBm으로서 열 전극 구동 회로(200)에 공급한다. 이때, 구동 제어 회로(150)는, 도3에 나타낸 시퀀스에 의해 스위칭 소자를 ON/OFF 제어하기 위한 스위칭 신호 SWl∼SW3을 열 전극 구동 회로(200)에 공급하면서, 각 표시 라인마다의 화소 데이터 비트 DB의 인가 타이밍에 동기시켜 상기 주사 펄스를 행 전극 Y1∼Yn에 순차적으로 인가하기 위한 구동 제어 신호를 행 전극 구동 회로(30)에 공급한다.
또한, 구동 제어 회로(150)는, 서브필드 SFl∼SF(N) 중의 SFK(K:1∼N)의 어드레스 행정 W에 있어서, 수직 주파수 판정 신호 VDk로 나타낸 수직 주파수 판정 결과에 따른 구동 모드 지정 신호 GS를 생성하고, 이것을 열 전극 구동 회로(200)에 공급한다. 즉, 수직 주파수 판정 신호 VDk로 나타낸 수직 주파수 판정 결과가 논리 레벨 "1", 즉 화소 데이터 비트군에 의한 화면 수직 방향으로의 주파수가 소정 주파수보다도 높은 경우에는, 구동 제어 회로(150)는, 고 구동 모드를 지정하기 위한 논리 레벨 "1"의 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급한다. 한편, 이러한 화소 데이터 비트군에 의한 화면 수직 방향으로의 주파수가 소정 주파수보다도 낮은 경우에는, 구동 제어 회로(150)는, 저 구동 모드를 지정하기 위한 논리 레벨 "0"의 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급한다.
열 전극 구동 회로(200)는, 구동 제어 회로(150)로부터 공급된 화소 데이터 비트 DB1∼DBm 각각의 논리 레벨에 대응한 펄스 전압을 갖는 m개의 화소 데이터 펄스를 생성하고, 열 전극 D1∼Dm에 각각 인가한다. 즉, 열 전극 구동 회로(200)는, 도6에 나타낸 바와 같은 각 서브필드의 어드레스 행정 W에 있어서, 우선, 제1 표시 라인에 대응한 m개의 화소 데이터 펄스를 열 전극 D1∼Dm에 각각 인가하고, 다음으로, 제2 표시 라인에 대응한 m개의 화소 데이터 펄스를 열 전극 D1∼Dm에 각각 인가 한다. 이하, 마찬가지로, 열 전극 구동 회로(200)는, 제3∼제n 표시 라인 각각에 대응한 화소 데이터 펄스를 1 표시 라인분(m개)씩 순차적으로, 열 전극 D1∼Dm에 인가한다. 이때, 상술한 바와 같은 주사 펄스가 인가된 표시 라인과, 고전압의 화소 데이터 펄스가 인가된 열 전극과의 교차부의 화소 셀에만 어드레스 방전이 야기되고, 그 화소 셀 내에 벽전하가 형성된다(또는 잔존하고 있던 벽 전하가 소거된다). 한편, 주사펄스와 동시에 저전압의 화소 데이터 펄스가 인가된 화소 셀에 있어서는, 어드레스 방전이 야기되지 않기 때문에, 그 직전까지의 벽전하 형성 상태를 유지한다.즉, 어드레스 행정 W에는, 화소 데이터에 따라 화소 셀의 각각을 선택적으로 방전시키는 것에 의해, 각 화소 셀을 1 표시 라인분씩 순차적으로, 벽전하가 형성된 점등 모드 상태 및 벽전하가 존재하지 않는 OFF 모드 상태 중의 하나로 설정하는, 소위, 화소 데이터의 기입을 행하는 것이다.
도7은, 이러한 열 전극 구동 회로(200)의 내부 구성을 나타내는 도면이다.
도7에 있어서, 열 전극 구동 회로(200)는, 전원 회로(21) 및 화소 데이터 펄스 발생 회로(220)로 구성된다.
전원 회로(21)에 있어서의 커패시터 C1은, 일단이 PDP(10)의 접지 전위로서의 PDP 접지 전위 Vs로 설정되어 있는 접지 라인에 접속되어 있다. 스위칭 소자 S1
은, 상기 구동 제어 회로(150)로부터 논리 레벨 "0"의 스위칭 신호 SW1이 공급되고 있는 동안은 OFF 상태로 있다. 한편, 이러한 스위칭 신호 SWl의 논리 레벨이 "1"인 경우에는 ON 상태로 되고, 상기 커패시터 C1의 타단에 생긴 전압을 코일 L1 및 다이오드 D1을 통해 전원 라인(2) 상에 인가한다. 이에 의해 커패시터 C1은 방전을 개시하고, 그 방전에 의해 생긴 전압이 전원 라인(2) 상에 인가된다. 스위칭 소자 S2는, 상기 구동 제어 회로(150)로부터 논리 레벨 "0"의 스위칭 신호 SW2가 공급되고 있는 동안은 OFF 상태인 한편, 이러한 스위칭 신호 SW2가 논리 레벨 "1"인 경우에는 ON 상태로 되어 상기 전원 라인(2) 상의 전압을 코일 L2 및 다이오드 D2를 통해 상기 커패시터 C1의 타단에 인가한다. 이때, 커패시터 C1은, 상기 전원 라인(2) 상의 전압에 의해 충전된다. 스위칭 소자 S3은, 상기 구동 제어 회로(150)로부터 논리 레벨 "0"의 스위칭 신호 SW3이 공급되고 있는 동안은 OFF 상태인 한편, 이러한 스위칭 신호 SW3이 논리 레벨 "1"인 경우에는 ON 상태로 되어 직류 전원 Bl이 발생한 전원 전압 Va를 전원 라인(2) 상에 인가한다. 또한, 이 직류 전원 B1의 마이너스측 단자는, 상기 PDP 접지 전위 Vs로 설정되어 있는 접지 라인에 접속되어 있다.
전원 회로(21)는, 도3에 나타낸 바와 같이, 화소 데이터 주기 CYC마다 구동 행정 Gl∼G3로 되는 시퀀스로 스위칭 소자 Sl∼S3을 ON/OFF 제어하기 위한 스위칭신호 SWl∼SW3에 따라, 피크 전압 Va를 갖는 펄스 전원 전압을 발생하고, 이를 전원 라인(2)에 인가한다. 또한, 전원 회로(21)는, 상기 화소 데이터 비트에 의한 화면 수직 방향에서의 주파수가 낮을수록, 즉 각 열 전극상에 있어서 인접하는 표시 라인 각각에 속하는 화소 셀에 대응한 화소 데이터 비트가 연속하여 동일한 논리 레벨로 되는 수가 많을수록, 상기 펄스 전원 전압의 피크 전압 Va를 유지하면서 그 진폭을 작게 한다.
화소 데이터 펄스 발생 회로(220)는, 구동 제어 회로(150)로부터 공급된 화 소 데이터 비트 DB1∼DBm에 따라, 각각 개별적으로 화소 데이터 펄스를 발생하여 PDP(lO)의 열 전극 Z1∼Zm 각각에 공급하는 출력 버퍼 BF1∼BFm으로 이루어진다. 예를 들면, 출력 버퍼 BF1은, 화소 데이터 비트 DB1이 논리 레벨 "1"인 경우에는 저전압(PDP 접지 전위 Vs)의 화소 데이터 펄스를 열 전극 Z1에 인가한다. 한편, 화소 데이터 비트 DB1이 논리 레벨 "0"인 경우에는, 출력 버퍼 BF1, 전원 라인(2) 상의 상기 펄스 전원 전압을 갖는, 소위 고전압의 화소 데이터 펄스를 열 전극 Z1에 인가한다. 또한, 출력 버퍼 BF2는, 화소 데이터 비트 DB2가 논리 레벨 "1"인 경우에는 저전압(PDP 접지 전위 Vs)의 화소 데이터 펄스를 열 전극 Z2에 인가한다. 한편, 화소 데이터 비트 DB2가 논리 레벨 "0"인 경우에는, 출력 버퍼 BF2는, 상기 펄스 전원 전압을 갖는, 소위 고전압의 화소 데이터 펄스를 열 전극 Z2에 인가한다.
또한, 출력 버퍼 BF1∼BFm의 각각은, 구동 제어 회로(150)로부터 공급된 구동모드 지정 신호 GS에 따라, 상기와 같은 저전압의 화소 데이터 펄스 인가시에 있어서의 전류 구동 능력(저구동 모드, 고구동 모드)가 설정된다.
도8은, 출력 버퍼 BF1∼BFm 각각의 내부 구성의 일례를 나타내는 도면이다.
도8에 나타낸 바와 같이, 출력 버퍼 BF1∼BFm의 각각은, 스위치 유닛 SWZi 및 SWZi0로 구성되어 있다.
스위치 유닛 SWZi는, 각각의 소스단 S가 상기 전원 라인(2)에 공통으로 접속되어 있고, 또한 각각의 드레인단 D가 하나의 열 전극 Z에 공통으로 접속되어 있는 p채널형의 MOS 트랜지스터 QA1∼QA3을 구비한다. 이들 트랜지스터 QA1∼QA3 각각의 게이트단 G에는, 구동 제어 회로(150)로부터 공급된 화소 데이터 비트 DB의 논리 레벨에 대응한 전압이 공통으로 공급된다. 트랜지스터 QA1∼QA3의 각각은, 이 화소 데이터 비트 DB가 논리 레벨 "1"인 경우에는 동시에 OFF 상태로 되는 한편, 논리 레벨 "0"인 경우에는 동시에 ON 상태로 되고, 각각이 전원 라인(2) 상의 전압을 열 전극 Z에 인가한다. 이때, 트랜지스터 QA1∼QA3 각각은, 동일한 전류 구동 능력을 갖는다. 즉, 스위치 유닛 SWZi는, 단일의 트랜지스터 QA에 비해 3배의 전류를 열 전극 Z에 공급하는 전류 구동 능력을 갖는다.
한편, 스위치 유닛 SWZi0는, 각각의 소스단 S가 상기 열 전극 Z에 공통으로 접속되어 있고, 또한 각각의 드레인단 D가 접지 라인에 접속되어 있는 n채널형의 MOS트랜지스터 QB1∼QB3과, AND회로 AN1을 구비한다. 트랜지스터 QB1의 게이트단 G에는, 구동 제어 회로(150)로부터 공급된 화소 데이터 비트 DB의 논리 레벨에 대응한 전압이 공급된다. 따라서, 트랜지스터 QB1은, 화소 데이터 비트 DB가 논리 레벨 "0"인 경우에는 OFF 상태로 되는 한편, 논리 레벨 "1"인 경우에는 ON 상태로 되어 열 전극 Z를 접지 라인에 접속한다. 한편, 트랜지스터 QB2 및 QB3 각각의 게이트단 G에는, AND 회로 AN1으로부터 출력된 전압이 인가된다. 이때, AND 회로 AN1은, 상 기 구동 모드 지정 신호 GS가 논리 레벨 "1"인 경우에는, 화소 데이터 비트 DB의 논리 레벨에 대응한 전압을 트랜지스터 QB2 및 QB3 각각의 게이트단 G에 공급한다. 한편, 구동 모드 지정 신호 GS가 논리 레벨 "0"인 경우에는, AND 회로 AN1은, 상기 화소 데이터 비트 DB의 논리 레벨에 상관없이 논리 레벨 "0"에 대응한 전압을 트랜지스터 QB2 및 QB3 각각의 게이트단 G에 공급한다.
즉, 스위치 유닛 SWZi0는, 논리 레벨 "1"의 구동 모드 지정 신호 GS가 공급된 경우에는, 트랜지스터 QB1∼QB3의 모두가 스위칭 동작 가능한 상태로 되는 고 구동 모드로 설정되는 것이다. 고 구동 모드에서는, 스위치 유닛 SWZi0는, 그의 ON 상태시에 있어서, 트랜지스터 QB1∼QB3의 모두가 ON 상태로 된다. 따라서, PDP(10)의 부하 용량 CO에 축적되어 있는 전하에 수반하는 전류는, 3개의 트랜지스터 QB1∼QB3 각각을 통해 접지 라인으로 유입하여 이를 소비시킨다. 따라서, 고 구동 모드에 있어서 스위치 유닛 SWZi0는, 비교적 대전류를 접지 라인에 흘려 보내게 되므로, 열 전극 Z상의 전압은 즉시 접지 전위(0 볼트)로 변한다.
한편, 논리 레벨 "0"의 구동 모드 지정 신호 GS가 공급된 경우, 스위치 유닛 SWZi0는, 트랜지스터 QB1∼QB3의 중의 QB1만이 스위칭 동작 가능한 상태로 되는 저 구동 모드로 설정된다. 따라서, 저 구동 모드에서는, 스위치 유닛 SWZi0은, 그의 ON 상태시에 있어서, 트랜지스터 QB1만이 ON 상태로 된다. 이에 따라 PDP(lO)의 부하 용량 CO에 축적되어 있는 전하에 수반하는 전류는, 트랜지스터 QB1만을 통해 접지 라인에 흘러들어 이를 소비시키게 된다. 즉, 저 구동 모드에서는 스위치 유닛 SWZi0가 접지 라인에 흘려 보내는 전류량이 적기 때문에, 고 구동 모드로 동작하고 있는 경우에 비해 열 전극 Z상의 전압은 완만하게 접지 전위(0 볼트)로 천이한다.
이상과 같이, 출력 버퍼 BF1∼BFm의 각각은, 스위치 유니트 SWZi 및 SWZi0 중의 SWZi0의 전류 구동 능력(저구동 모드, 고구동 모드)을, 구동 모드 지정 신호 GS에 따라 변경하도록 하고 있다. 즉, 스위치 유닛 SWZi0는, 입력 영상 신호(화소 데이터 비트 DB)의 화면 수직 방향으로의 주파수가 낮은 경우에는 주파수가 높은 경우에 비해, 열 전극 Z를 접지 라인에 접속시 흘려 보내야 하는 전류량을 낮추도록, 그의 전류 구동 능력이 변경 가능한 구성으로 되어 있는 것이다.
이하에, 도7 및 도8에 나타낸 열 전극 구동 회로(200)의 동작에 대해 도9 및 도10를 참조하여 설명한다.
또한, 도9는, 화소 데이터 비트 DB에 의한 화면 수직 방향으로의 주파수가 소정 주파수보다도 높은 경우에서의 동작을 나타내고, 도10은, 화소 데이터 비트 DB에 의한 화면 수직 방향으로의 주파수가 소정 주파수보다도 낮은 경우에서의 동작을 나타내는 것이다. 또, 도9 및 도10 모두, 열 전극 Z1∼Zm 중에서 열 전극 Z1만을 발췌하여, 열 전극 Z상에서의 전압 추이, 전원 라인(2) 상에서의 전압 추이, 및 출력 버퍼 BF1의 스위치 유닛 SWZi 및 SWZi0 각각의 내부 동작을 나타내고 있다.
우선, 화면 수직 방향으로의 주파수가 높은 화소 데이터 비트 DB의 계열로서, 도9에 나타낸 바와 같은 [1,0,1,0,1,0]을 열 전극 구동 회로(200)에 공급하는 경우, 구동 제어 회로(150)는, 고 구동 모드를 지정하기 위한 논리 레벨 "1"의 구동 모드 지정 신호 GS를 열 전극 구동회로(200)에 공급한다. 즉, 이때, 화소 데이터 비트 DB계열에 의한 동일 논리 레벨의 연속 횟수는 1회이고, 이는 소정 횟수 4회보다도 적기 때문에, 구동 제어 회로(150)는, 고 구동 모드를 지정하기 위한 구동 모드 지정 신호 GS를 열 전극 구동 회로(20)0에 공급하는 것이다. 이러한 구동 모드 지정 신호 GS에 따라, 도8에 나타낸 바와 같은 출력 버퍼 BF에서의 스위치 유닛 SWZi0의 트랜지스터 QB1∼QB3의 전부가 유효하게 되고, 스위치 유닛 SWZi0는 고 구동 모드로 된다. 또한, 구동 제어 회로(150)는, 도9에 나타낸 바와 같은 각 화소 데이터 비트 DB의 인가 주기인 화소 데이터 주기 CYCl∼CYC6 각각마다, 구동 행정 Gl∼G3로 되는 시퀀스로 전원 회로(21)의 스위칭 소자 S1∼S3을 ON/OFF 제어하기 위한스위칭 신호 SWl∼SW3을 열 전극 구동 회로(200)에 공급한다.
여기에서, 도9에 있어서의 화소 데이터 주기 CYCl, CYC3 및 CYC5의 각각에서는, 논리 레벨 "0"의 화소 데이터 비트 DB에 따라, 출력 버퍼 BF의 스위치 유닛 SWZi에 있어서의 트랜지스터 QA1∼QA3의 모두가 동시에 ON 상태로 된다. 따라서, 화소 데이터 주기 CYCl, CYC3 및 CYC5 각각에서는, 구동 행정 Gl에 있어서 전원 회로(21)의 스위칭 소자 S1이 ON 상태로 되면, 커패시터 Cl에 축적되어 있던 전하가 방전되고, 그 방전 전류가 스위칭 소자 S1, 코일 L1, 다이오드 D1, 전원 라인(2) 및 출력 버퍼 BF의 트랜지스터 QA1∼QA3 각각을 통해 PDP(10)의 열 전극 Z에 흘러든다. 그러면, 열 전극 Z에 기생하는 부하 용량 CO가 충전되고, 이 부하 용량 CO에 전하의 축적이 행해진다. 이때, 코일 L1 및 부하 용량 CO의 공진 작용에 의해 전원 라인(2) 상의 전압은 서서히 상승하고, 이 전압 상승 구간이 펄스 전원 전압의 상승 에지부로 된다. 다음, 구동 행정 G2에 있어서 스위칭 소자 S3이 ON 상태로 되면, 전원 B1에 의한 전압 Va가 스위칭 소자 S3, 전원 라인(2), 및 출력 버퍼 BF의 트랜지스터 QA1∼QA3 각각을 통해 PDP(10)의 열 전극 Z에 인가된다. 이때, 전원 라인(2) 상에 인가된 전압 Va가 펄스 전원 전압의 피크 전압으로 된다. 또한, 이러한 전압 인가에 의해 전원 라인(2)에 기생하는 용량 Ce 및 열 전극 Z에 기생하는 부하 용량 CO의 각각에 있어서 전하의 축적이 행해진다. 그리고, 구동 행정 G3에 있어서 스위칭 소자 S2가 ON 상태로 되면, PDP(10)의 부하 용량 CO가 방전을 개시하고, 그 방전 전류가, 열 전극 Z, 출력 버퍼 BF의 트랜지스터 QA1∼QA3, 전원 라인(2), 코일 L2, 다이오드 D2 및 스위칭 소자 S2를 통해 커패시터 C1에 흐르고, 이 커패시터 C1이 충전된다. 즉, PDP(10)의 부하 용량 CO에 의해 축적된 전하가 커패시터 C1에 회수되는 것이다. 이때, 코일 L2 및 부하 용량 CO로 결정되는 시정수에 의해 전원 라인(2) 및 열 전극 Z상의 전압은 서서히 저하한다. 이러한 전압 하강 구간이 펄스 전원 전압의 하강 에지부로 된다.
이에 따라, 도9에 있어서의 화소 데이터 주기 CYCl, CYC3 및 CYC5의 각각에 는, 논리 레벨 "0"의 화소 데이터 비트 DB에 따라, 전원 라인(2) 상에 생성된 펄스 전원 전압에 기초한 고 전압의 화소 데이터 펄스 DPH가 열 전극 Z에 인가되게 된다.
한편, 도9에 나타낸 화소 데이터 주기 CYC2, CYC4 및 CYC6의 각각에서는, 논리 레벨 "1"의 화소 데이터 비트 DB에 따라, 스위치 유닛 SWZi0에 있어서의 트랜지스터 QB1∼QB3 모두가 동시에 ON 상태로 된다. 따라서 이들 화소 데이터 주기 CYC2, CYC3 및 CYC5 각각에서는, 도9에 나타낸 바와 같이 전원 라인(2) 상에 펄스 전원 전압이 생성되어 있어도, 열 전극 Z가 접지 전위(0 볼트)로 설정되기 때문에, 도9에 나타낸 바와 같은 저 전압의 화소 데이터 펄스 DPL이 열 전극 Z에 인가되게 된다. 또한, 열 전극 Z가 접지 전위(0 볼트)로 설정되는 것에 의해 PDP(10)의 부하 용량 CO에 축적되어 있는 전하에 수반하는 전류가 스위치 유닛 SWZi0의 트랜지스터 QB1∼QB3 각각에 흘러들어 소비된다.
다음, 화면 수직 방향에서의 주파수가 낮은 화소 데이터 비트 DB의 계열로서, 도10에 나타낸 바와 것 같은 [1,1,1,1,1,0]을 열 전극 구동 회로(200)에 공급하는 경우, 구동 제어회로(150)는, 저 구동 모드를 지정하기 위한 논리 레벨 "0"의 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급한다. 즉, 이때, 논리 레벨 "1"의 화소 데이터 비트 DB의 연속 횟수가 5회이고, 이는 소정 횟수 4회보다도 많기 때문에, 구동 제어 회로(150)는, 저 구동 모드를 지정하도록 하는 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급하기 때문이다. 이러한 구동 모드 지정 신호 GS에 따라, 도8에 나타낸 바와 같은 출력 버퍼 BF에 있어서의 스위치 유닛 SWZi0의 트랜지스터 QB1∼QB3 각각의 QB2 및 QB3이, OFF 상태 고정, 즉 무효 상태로 된다. 즉, 이때, 스위치 유닛 SWZi0는 그의 ON 상태시에 있어서, 각 트랜지스터 QB1∼QB3 중의 QBl만이 전류를 출력하는 저 구동 모드로 된다. 또한, 구동 제어 회로(150)는, 도10에 나타낸 바와 같은 각 화소 데이터 비트 DB의 인가 주기인 화소 데이터 주기 CYCl∼CYC6 각각마다, 구동 행정 Gl∼G3로 되는 시퀀스에 의해 전원 회로(21)의 스위칭 소자 S1∼S3을 ON/OFF 제어하기 위한 스위칭 신호 SW1∼SW3을 열 전극 구동 회로(200)에 공급한다.
여기에서, 도10에 있어서의 화소 데이터 주기 CYCl∼CYC5의 각각에서는, 논리 레벨 "0"의 화소 데이터 비트 DD에 따라, 스위치 유닛 SWZi에 있어서의 트랜지스터 QA1∼QA3의 모두가 동시에 ON 상태로 된다. 이에 의해 화소 데이터 주기 CYCl∼CYC5 각각에서는, 구동 행정 Gl에서 전원 회로(21)의 스위칭 소자 S1이 ON 상태로 되면, 커패시터 C1에 축적되어 있던 전하가 방전되고, 그 방전 전류가 스위칭 소자 S1, 코일 L1, 다이오드 D1, 전원 라인(2) 및 출력 버퍼 BF의 트랜지스터 QA1∼QA3 각각을 통해 PDP(10)의 열 전극 Z에 유입한다. 그러면, 열 전극 Z에 기생하는 부하 용량 CO가 충전되고, 이 부하 용량 CO 내에 전하의 축적이 행해진다. 이때, 코일 L1 및 부하 용량 CO의 공진 작용에 의해 전원 라인(2) 상의 전압은 서서히 상승 한다. 이 전압 상승 구간이 펄스 전원 전압의 상승 에지부로 된다. 다음, 구동 행정 G2에 있어서 스위칭 소자 S3이 ON 상태로 되면, 전원 B1에 의한 전압 Va가 스위칭 소자 S3, 전원 라인(2), 및 출력 버퍼 BF의 트랜지스터 QA1∼QA3 각각을 통해 PDP(1O)의 열 전극 Z에 인가된다. 이때, 전원 라인(2) 상에 인가된 전압 Va가 펄스전원 전압의 피크 전압으로 된다. 또한, 이러한 전압 인가에 의해 전원 라인(2)에 기생하는 용량 Ce 및 열 전극 Z에 기생하는 부하 용량 CO의 각각에 있어서 전하의 축적이 행해진다. 그리고, 구동 행정 G3에 있어서 스위칭 소자 S2가 ON 상태로 되면, PDP(10)의 부하 용량 CO가 방전을 개시하고, 그 방전 전류가, 열 전극 Z, 출력 버퍼 BF의 트랜지스터 QA1∼QA3, 전원 라인(2), 코일 L2, 다이오드 D2 및 스위칭 소자 S2를 통해 커패시터 C1에 흐르고, 이 커패시터 C1이 충전된다. 즉, PDP(1O)의 부하 용량 CO에 의해 축적된 전하가 커패시터 C1에 회수되는 것이다. 이때, 코일 L2 및 부하 용량 CO에 의해 결정되는 시정수에 의해 전원 라인(2) 및 열 전극 Z상의 전압은 서서히 저하한다. 그런데, 도10에 나타낸 바와 같이 화소 데이터 주기 CYCl∼CYC5에 걸쳐 연속하여 화소 데이터 비트 DB가 논리 레벨 "1"로 되는 경우, 그동안, 스위치 유닛 SWZi0의 트랜지스터 QB1이 ON 상태로 되는 것은 아니기 때문에, PDP(10)의 부하 용량 CO에 축적되어 있는 전하의 소비가 행해지지 않게 된다. 따라서, 화소 데이터 주기 CYCl∼CYC5 각각의 구동 행정 G2에 있어서 전원 라인(2)에 인가된 전압 Va에 따른 전하가 서서히 전원 라인(2) 상의 용량 Ce 및 PDP(10)의 부 하 용량 C0에 각각 축적되어 간다. 따라서, 구동 행정 G3에 있어서, 전원 라인(2) 상의 용량 Ce 및 PDP(10)의 부하 용량 CO에 각각 축적되어 있는 전하를 커패시터 C1에 회수하도록 하는 구동이 실시되어도, 커패시터 C1이 이를 회수하지 않게 된다. 따라서, 도10에 나타낸 바와 같이, 전원 라인 (2) 상에 인가된 펄스 전원 전압은, 그의 피크 전압 Va를 유지하면서도 그 공진 진폭 V1이 서서히 작아진다. 이에 의해 상술한 바와 같은 공진 작용에 수반하는 충방전 동작이 실시되지 않게 되기 때문에, 무효 전력의 억제가 행해진다.
그리고, 화소 데이터 주기 CYC6에 있어서, 논리 레벨 "1"의 화소 데이터 비트 DB에 응답하여, 출력 버퍼 BF의 스위치 유닛 SWZi0가 ON 상태로 된다. 이에 의해 PDP(lO)의 부하 용량 C0에 축적되어 있던 전하에 수반하는 전류가 열 전극 Z를 통해 스위치 유닛 SWZi0에 흘러들어 소비되고, 열 전극 Z상의 전압이 접지 전위(0 볼트)로 천이한다. 이때, 스위치 유닛 SWZi0는, 저 구동 모드로 설정되어 있으므로, PDP(lO) 의 부하 용량 C0에 축적되어 있던 전하에 수반하는 전류는 트랜지스터 QB1∼QB3 중의 QB1에만 흘러 소비된다.
이에 의해, 도10의 EG로 나타낸 바와 같이, 열 전극 Z상의 전압은, 트랜지스터 QB1∼QB3의 모두에 전류가 흐르는 고 구동 모드시에 비해 완만하게 접지 전위(0 볼트)로 천이하다. 따라서, 열 전극 Z상의 전압이 고 전압 상태로부터 갑자기 접지 전위(0 볼트)로 변하는 경우에 비해, 그 전압 변동시에 발생하는 노이즈가 저감된다.
또한, 상기 실시예에 있어서, 출력 버퍼 BF에 있어서의 스위치 유닛 SWZi0은, 저 구동 모드시에는 트랜지스터 QB1∼QB3 중 QB1만을 유효하게 하도록 하고 있으나, QB1 및 QB2를 유효하게 하도록 해도 된다. 도11은, 이러한 점을 감안하여 이루어진 출력 버퍼 BF1∼BFm 각각의 다른 내부 구성의 일례를 나타내는 도면이다.
도11에 있어서, 스위치 유닛 SWZi가 트랜지스터 QA1∼QA3로 구성되어 있고, 스위치 유닛 SWZi0가 트랜지스터 QB1∼QB3와, AND 회로 AN1에 의해 구성되는 점은, 도8에 나타낸 것과 동일하다. 단, 도11에 나타낸 구성에서는, 스위치 유닛 SWZi0의 AND 회로(1)는, 그 출력 신호를 트랜지스터 QB1∼QB3 중의 QB3의 게이트 단자에만 공급하도록 하고 있다. 즉, 도11에 있어서, AND 회로 AN1은, 저 구동 모드를 나타내는 논리 레벨 "0"의 구동 모드 지정 신호 GS에 응답하여, 트랜지스터 QB1∼Q83 중의 QB3만을 스위칭 동작 불능 상태로서 설정한 것이다. 즉, 스위치 유닛 SWZi0는, 저 구동 모드시에는, 트랜지스터 QB1∼QB3 중의 QB1 및 QB2가 스위칭 동작 가능 상태로 되는 것이다.
또한, 상기 실시예에 있어서는, 입력 영상 신호(화소 데이터 비트 DB)에 있어서의 화면 수직방향에서의 주파수가 소정 주파수보다도 낮은지 아닌지의 판정을, 화소 데이터 비트 DD의 계열 자체로 행하도록 하고 있으나, 그외의 방법으로 행하도록 해도 된다.
예를 들면, 전원 라인(2) 상에 생성된 도10에 나타낸 바와 같은 펄스 전원 전압의 공진 진폭 V1의 중심 전압 Vc(일점 쇄선으로 표시)에 기초하여, 입력 영상 신호에 있어서의 화면 수직 방향에서의 주파수가 소정 주파수보다도 낮은지 아닌지의 판정을 행한다. 즉, 화면 수직 방향에서의 주파수가 낮은, 즉, 화소 데이터 비트 DB계열에 의한 단위 시간당의 논리 레벨의 변화 횟수가 적을수록, 도10에 나타낸 바와 같은 펄스 전원 전압의 공진 진폭 V1의 중심 전압 Vc(일점 쇄선으로 표시)가 높아진다. 그래서, 중심 전압 Vc가 소정 전압보다도 높아진 경우에는 입력 영상 신호에 있어서의 화면 수직 방향에서의 주파수가 소정 주파수보다도 낮은 것으로 판단하는 것이다.
도12는, 이러한 점을 감안하여 이루어진 플라즈마 디스플레이 장치의 다른 구성을 나타내는 도면이다.
또한, 도12에 나타낸 플라즈마 디스플레이 장치에 있어서는, 수직 주파수 판정 회로(121)를 제외한 다른 구성에 대해서는, 도5에 나타낸 것과 동일하기 때문에 동작 설명은 생략한다.
도12에 있어서의 수직 주파수 판정 회로(121)는, 도7에 나타낸 바와 같은 열 전극 구동 회로(200)의 전하 회수용의 커패시터 C1의 일단에 생긴 전압 Vcp가 소정 전압보다도 높은지 아닌지의 판정를 행한다. 즉, 커패시터 C1의 일단의 전압 Vcp 가, 펄스 전원 전압의 공진 진폭 V1의 중심 전압 Vc(도10의 일점 쇄선으로 표시)과 같은 것으로부터, 수직 주파수 판정 회로(121)는, 이 전압 Vcp가 소정 전압보다도 높은 경우에는, 입력 영상 신호에 있어서의 화면 수직방향에서의 주파수가 소정 주파수보다도 낮은 것으로 판정한다. 한편, 이 전압 Vcp가 소정 전압보다도 낮은 경우에는, 수직 주파수 판정 회로(121)는, 입력 영상 신호에 있어서의 화면 수직 방향에서의 주파수가 소정 주파수보다도 높으면 판정한다. 수직 주파수 판정 회로(121)는, 서브필드 SF1~SF(N) 각각마다 상기와 같은 판정을 행하고, 그 판정 결과를 각 서브필드마다 나타내는 수직 주파수 판정 신호 VD1∼VDN을 구동 제어 회로(150)에 공급하는 것이다.
또, 상술한 바와 같은 입력 영상 신호(화소 데이터 비트 DB)에 있어서의 화면 수직 방향에서의 주파수가 소정 주파수보다도 낮은지 아닌지의 판정을, 도7에 나타낸 바와 같은 전원 회로(21)의 전원 B1으로부터 송출되는 전류량에 기초하여 행하도록 해도 좋다.
도13은, 이러한 점을 감안하여 이루어진 플라즈마 디스플레이 장치의 또 다른 구성을 나타낸다.
또한, 도13에 나타낸 플라즈마 디스플레이 장치에 있어서는, 수직 주파수 판정 회로(122) 및 열 전극 구동 회로(201)를 제외한 다른 구성에 대해서는, 도5에 나타낸 것과 동일하므로 그의 동작 설명은 생략한다.
도14는, 이러한 열 전극 구동 회로(201)의 내부 구성을 나타내는 도면이다.
또한, 도14에 나타낸 열 전극 구동 회로(201)에 있어서는, 전원 회로(21)의 전원 B1 및 스위칭 소자 S3 사이에 전류 검출용의 더미 저항 DR을 제공한 것으로, 기타의 구성은 도7에 나타낸 것과 동일하다.
이때, 도13에 나타낸 수직 주파수 판정 회로(122)는, 도14에 나타낸 더미 저항 DR의 양단 전압에 기초하여 전원 B1 및 스위칭 소자 S3 사이에 흐르는 전류를 측정한다. 그리고, 수직 주파수 판정 회로(122)는, 측정한 전류량에 기초하여, 입력 영상 신호에 있어서의 화면 수직 방향에서의 주파수가 소정 주파수보다도 낮은지 아닌지의 판정을 서브필드 SF1∼S2F(N) 각각마다 행하고, 그 판정 결과를 각 서브필드마다 나타내는 수직 주파수 판정신호 VD1∼VDN을 구동 제어 회로(150)에 공급한다.
또, 상기 실시예에서는, 서브필드 SFl∼SF(N) 각각의 어드레스 행정 W에 있어서 각 출력 버퍼 BF의 구동 능력을 제어하도록 하고 있으나, 서스테인 행정 I에 있어서도 출력 버퍼 BF의 구동 능력 제어를 실시해도 좋다.
이때, 예를 들면, 구동 제어 회로(150)는, 출력 버퍼 BF1∼BFn 각각의 스위치 유닛 SWZi0를 전부 ON 상태로 설정하도록 하는 논리 레벨 "1"의 화소 데이터 비트 DB1∼DBm을, 서스테인 행정 I의 실행기간 중에 거쳐 열 전극 구동 회로(200)에 공급한다. 이때, 서스테인 행정 I에서는, PDP(10)의 행 전극 Ⅹ 및 Y에 교대로 반복하여 서스테인 펄스가 인가되고, 이 서스테인 펄스의 인가에 따라 출력 버퍼 BF1∼BFn 각각의 스위치 유닛 SWZi0에도 전류가 흘러 든다. 이에 의해 이러한 전류의 유입에 의해 스위치 유닛 SWZi0가 발열하게 된다. 그래서, 구동 제어 회로(150)는, 이러한 서스테인 행정 I의 실행 기간에 걸쳐 출력 버퍼 BF1∼BFn 각각을 고 구동 모드로 설정시키고, 논리 레벨 "1"의 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급한다. 이에 의해, 서스테인 행정 I에서의 스위치 유닛 SWZi0의 발열이 저감된다. 이 때, 서브필드 SFl∼SF(N) 각각의 어드레스 행정 W에서는, 입력 영상 신호(화소 데이터 비트 DB)에 있어서의 화면 수직 방향에서의 주파수에 관계없이 출력 버퍼 BF1∼BFn 각각을 저 구동 모드로 설정시키고, 논리 레벨 "0"의 구동 모드 지정 신호 GS를 열 전극 구동회로(200)에 공급한다.
이와 같이 어드레스 행정 W에서는, 출력 버퍼 BF1∼BFn을 저 구동 모드로 설정함으로써 PDP(10)에 인가되는 펄스의 에지부에서의 전압 추이를 완만하게 하여 노이즈의 저감을 꾀하고, 서스테인 행정 I에서는, 전체 출력 버퍼 BF1∼BFn을 고 구동 모드로 설정함으로써 발열량을 억제하는 것이다.
또한, 이때, 어드레스 행정 W의 실시 기간 내에 있어서 항시, 출력 버퍼 BF를 저 구동 모드로 설정하여 두는 것은 아니고, 적어도 어드레스 행정 W에 있어서 마지막에 행해지는 화소 데이터 기입 동작시, 즉 제n 표시 라인에 속하는 화소 셀에 대한 화소 데이터 기입 동작중에만 저 구동 모드로 설정하도록 해도 된다. 즉, 구동 제어 회로(150)는, 행 전극 Y1∼Yn -1 각각에 주사 펄스가 인가되어 있는 기간 중은 출력 버퍼 BF를 고 구동 모드로 설정하는 논리 레벨 "0"의 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급하고, 최종의 행 전극 Yn에 주사 펄스가 인가되어 있을 때만, 출력 버퍼 BF를 저 구동 모드로 설정하도록 하는 논리 레벨 "0"의 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급하는 것이다.
또한, 상술한 바와 같이 어드레스 행정 W 및 서스테인 행정 I의 쌍방에서 출력 버퍼 BF의 구동능력의 절환 제어를 실시함에 있어서, 어드레스 행정 W에서는, 입력 영상 신호에 있어서의 화면 수직 방향의 주파수에 따라 출력 버퍼 BF의 구동 모드를 설정하고, 서스테인 행정 I에서는, 출력 버퍼 BF를 고 구동 모드로 고정 설정하도록 해도 된다. 즉, 구동 제어 회로(150)는, 어드레스 행정 W에서는, 입력 영상 신호에 있어서의 화면 수직 방향에서의 주파수에 따라, 그의 주파수가 소정 주파수보다도 높은 경우에는 출력 버퍼 BF를 고 구동 모드로 설정하고, 주파수가 낮은 경우에는 저 구동 모드로 설정하도록 하는 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급하는 것이다. 한편, 서스테인 행정 I에서는, 구동 제어 회로(150)는, 출력 버퍼 BF 각각을 고 구동 모드로 설정하도록 하는 구동 모드 지정 신호 GS를 열 전극 구동 회로(200)에 공급하는 것이다.
이 출원은 일본국 특허출원 제2005-361432호에 기초하고 있으며 이는 본 명세서에 참고로 언급되어 있다.
상기와 같이 본원발명에 의하면, 화소 데이터에 있어서의 화면 수직 방향에서의 주파수가 낮기 때문에 펄스 전원 전압의 진폭이 그의 피크 전압을 유지한 채 로 감소되었을 때, 열 전극 상에 인가되는 화소 데이터 펄스가 연속적으로 고전압의 상태로부터 저전압(0 볼트)으로 바뀐 경우에도, 완만하게 열 전극상의 전압이 변하게 된다. 따라서, 열 전극상의 전압이 갑자기 고전압 상태로부터 저전압(0 볼트)으로 변하는 경우에 비해, 전압 변동시에 발생하는 노이즈를 감소시킬 수 있게 된다.

Claims (11)

  1. 복수의 행 전극과 복수의 열 전극과의 각 교차부에 용량성의 화소 셀이 형성된 표시 패널을 입력 영상 신호에 기초한 각 화소마다의 화소 데이터에 따라 구동하는 표시 패널의 구동 장치에 있어서,
    소정 피크 전압을 갖는 펄스 전원 전압을 발생하여 전원 라인에 인가하는 전원 회로, 및
    상기 펄스 전원 전압에 기초하여 상기 화소 데이터에 따른 전압을 갖는 화소 데이터 펄스를 발생하여 상기 열 전극에 인가하는 화소 데이터 펄스 발생 회로를 구비하고,
    상기 화소 데이터 펄스 발생 회로는, 상기 화소 데이터에 따라 상기 전원 라인과 상기 복수의 열 전극 중 하나의 열 전극을 접속하는 제1 스위치와 상기 화소 데이터에 따라 상기 하나의 열 전극을 접지 라인에 접속하는 제2스위치를 포함하고,
    상기 제2 스위치는, 구동 모드에 따라 상기 접지 라인에 송출하는 전류 구동능력을 변경하는 것을 특징으로 하는 표시 패널의 구동 장치.
  2. 제1항에 있어서, 상기 전원 회로는, 상기 화소 데이터에 있어서의 상기 표시 패널의 화면 수직 방향에서의 주파수가 낮아질수록 상기 펄스 전원 전압의 진폭을 상기 소정 피크 전압을 유지한 채로 감소시키는 것을 특징으로 하는 표시 패널의 구동 장치.
  3. 제1항에 있어서, 상기 화소 데이터에 있어서의 상기 표시 패널의 화면 수직 방향에서의 주파수에 따라 상기 구동 모드를 지정하기 위한 제어 수단을 더 구비하는 것을 특징으로 하는 표시 패널의 구동 장치.
  4. 제3항에 있어서, 상기 제어 수단은, 상기 화소 데이터에 있어서의 상기 화면 수직 방향에서의 주파수가 낮은 경우에는 주파수가 높은 화소 데이터의 경우에 비해 적은 전류를 송출하도록 상기 구동 모드를 지정하는 것을 특징으로 하는 표시 패널의 구동 장치.
  5. 제1항에 있어서, 상기 제2 스위치는, 상기 하나의 열 전극 및 상기 접지 라인간에 있어서 각각 병렬로 접속된 복수의 트랜지스터로 이루어지고,
    상기 구동 모드에 따라 상기 복수의 트랜지스터 중에서 스위칭 동작이 가능하게 되는 트랜지스터의 수가 변경되는 것을 특징으로 하는 표시 패널의 구동 장치.
  6. 제5항에 있어서, 상기 화소 데이터에 있어서의 상기 표시 패널의 화면 수직 방향에서의 주파수가 낮은 경우에는 주파수가 높은 경우에 비해 스위칭 동작을 가능하게 하는 트랜지스터의 수를 적게 하도록 상기 구동 모드를 지정하는 제어 수단을 더 구비하는 것을 특징으로 하는 표시 패널의 구동 장치.
  7. 제1항에 있어서, 상기 입력 영상 신호의 단위 표시 기간을 각각, 상기 화소 데이터에 따라 1 표시 라인분마다 상기 화소 셀 각각을 ON 모드 상태 및 OFF 모드 상태 중의 하나로 설정하는 화소 데이터 기입 동작을 행하는 어드레스 기간과, 점등 모드로 설정되어 있는 상기 화소 셀만을 반복적으로 발광시키는 서스테인 기간을 포함하는 복수의 서브필드로 구성하고,
    상기 어드레스 기간과 상기 서스테인 기간에 다른 전류량을 송출시키도록 상기 구동 모드를 지정하는 제어 수단을 더 구비하는 것을 특징으로 하는 표시 패널의 구동 장치.
  8. 제7항에 있어서, 상기 제어 수단은, 상기 서스테인 기간에 비해 상기 어드레스 기간에서 적은 전류를 송출시키도록 상기 구동 모드를 지정하는 것을 특징으로 하는 표시 패널의 구동 장치.
  9. 제7항에 있어서, 상기 제어 수단은, 상기 어드레스 기간에서는 상기 화소 데이터에 있어서의 상기 표시 패널의 화면 수직 방향에서의 주파수가 높은 경우에는 주파수가 낮은 화소 데이터의 경우에 비해 높은 고전류를 송출시키도록 상기 구동 모드를 지정하고,
    상기 서스테인 기간에서는 상기 고전류를 송출시키도록 상기 구동 모드를 지정하는 것을 특징으로 하는 표시 패널의 구동 장치.
  10. 제7항에 있어서, 상기 제어 수단은, 상기 어드레스 기간 내에 있어서 최후에 행해지는 상기 화소 데이터 기입 동작시에는 상기 어드레스 기간 내에 있어서의 기타의 기간에 비해 낮은 전류를 송출시키도록 상기 구동 모드를 지정하는 것을 특징으로 하는 표시 패널의 구동 장치.
  11. 제1항에 있어서, 상기 전원 회로는,
    커패시터,
    상기 커패시터에 축적되어 있는 전하를 방전시키고 이를 선택적으로 제1 코일을 통해 상기 전원 라인에 공급하는 제1 스위칭 전류로,
    상기 소정 피크 전압과 동일한 직류 전압을 선택적으로 상기 전원 라인에 인가하는 제2 스위칭 전류로, 및
    상기 열 전극상에 축적된 전하를 선택적으로 상기 전원 라인 및 제2 코일을 통해 상기 커패시터에 충전시키는 제3 스위칭 전류로를 포함하는 것을 특징으로 하는 표시 패널의 구동 장치.
KR1020060100846A 2005-12-15 2006-10-17 표시 패널의 구동 장치 KR100815236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005361432A JP5021932B2 (ja) 2005-12-15 2005-12-15 表示パネルの駆動装置
JPJP-P-2005-00361432 2005-12-15

Publications (2)

Publication Number Publication Date
KR20070064241A KR20070064241A (ko) 2007-06-20
KR100815236B1 true KR100815236B1 (ko) 2008-03-20

Family

ID=37607373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100846A KR100815236B1 (ko) 2005-12-15 2006-10-17 표시 패널의 구동 장치

Country Status (5)

Country Link
US (1) US8077119B2 (ko)
EP (1) EP1798711B1 (ko)
JP (1) JP5021932B2 (ko)
KR (1) KR100815236B1 (ko)
CN (1) CN1983359A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1968037A3 (fr) * 2007-03-08 2009-09-16 Stmicroelectronics Sa Dispositif et procédé de commande d'électrodes d'adressage d'un panneau d'affichage à plasma
US8314785B2 (en) * 2008-10-08 2012-11-20 Samsung Sdi Co., Ltd. Plasma display device
EP2360293A1 (en) 2010-02-11 2011-08-24 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for depositing atomic layers on a substrate
EP2362411A1 (en) 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
KR102029749B1 (ko) * 2013-06-28 2019-10-08 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 평판표시장치
KR102578703B1 (ko) * 2020-11-24 2023-09-18 세메스 주식회사 지지 유닛 및 이를 포함하는 기판 처리 장치 및 온도 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032927A (ko) * 2000-10-28 2002-05-04 구자홍 플라즈마 디스플레이 패널의 어드레스 전극 구동방법
JP2003295815A (ja) 2002-04-01 2003-10-15 Pioneer Electronic Corp 表示パネルの駆動装置
JP2004280132A (ja) 2004-07-07 2004-10-07 Pioneer Electronic Corp 表示パネルの駆動装置
JP2004341386A (ja) 2003-05-19 2004-12-02 Pioneer Electronic Corp 表示パネル駆動装置
KR20040107118A (ko) * 2003-06-12 2004-12-20 엘지전자 주식회사 무선 랜 네트워킹에서의 핸드 오프 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP3241577B2 (ja) * 1995-11-24 2001-12-25 日本電気株式会社 表示パネル駆動回路
JP2900997B2 (ja) * 1996-11-06 1999-06-02 富士通株式会社 表示ユニットの消費電力制御のための方法と装置、それを備えた表示システム及びそれを実現するプログラムを格納した記憶媒体
DE10041139A1 (de) * 2000-08-21 2002-03-14 Philips Corp Intellectual Pty Anordnung zur Verbesserung des ESD-Schutzes bei einem CMOS Buffer
JP4660026B2 (ja) 2000-09-08 2011-03-30 パナソニック株式会社 表示パネルの駆動装置
JP4612947B2 (ja) * 2000-09-29 2011-01-12 日立プラズマディスプレイ株式会社 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
JP2002244614A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 駆動回路および表示装置
JP4695770B2 (ja) * 2001-03-28 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
TW495787B (en) * 2001-04-03 2002-07-21 Chunghwa Picture Tubes Ltd Heat dissipation control method of the address electrode driving chip for plasma panel display
JP2003195803A (ja) * 2001-12-27 2003-07-09 Nec Corp プラズマディスプレイ
JP2003228320A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
US7525513B2 (en) * 2002-12-26 2009-04-28 Lg Electronics Inc. Method and apparatus for driving plasma display panel having operation mode selection based on motion detected
JP2004325705A (ja) * 2003-04-24 2004-11-18 Renesas Technology Corp 半導体集積回路装置
KR100503806B1 (ko) * 2003-08-06 2005-07-26 삼성전자주식회사 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치
KR100515343B1 (ko) * 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 전력 제어 방법 및그 장치
KR100589363B1 (ko) * 2003-10-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 스위칭 소자
JP2005121862A (ja) * 2003-10-16 2005-05-12 Pioneer Electronic Corp 容量性発光素子の駆動装置
JP4510423B2 (ja) * 2003-10-23 2010-07-21 パナソニック株式会社 容量性発光素子の駆動装置
US8928562B2 (en) * 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
JP2007011193A (ja) * 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル駆動回路および表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032927A (ko) * 2000-10-28 2002-05-04 구자홍 플라즈마 디스플레이 패널의 어드레스 전극 구동방법
JP2003295815A (ja) 2002-04-01 2003-10-15 Pioneer Electronic Corp 表示パネルの駆動装置
JP2004341386A (ja) 2003-05-19 2004-12-02 Pioneer Electronic Corp 表示パネル駆動装置
KR20040107118A (ko) * 2003-06-12 2004-12-20 엘지전자 주식회사 무선 랜 네트워킹에서의 핸드 오프 방법
JP2004280132A (ja) 2004-07-07 2004-10-07 Pioneer Electronic Corp 表示パネルの駆動装置

Also Published As

Publication number Publication date
JP5021932B2 (ja) 2012-09-12
CN1983359A (zh) 2007-06-20
EP1798711A2 (en) 2007-06-20
US20070139304A1 (en) 2007-06-21
JP2007163920A (ja) 2007-06-28
EP1798711B1 (en) 2011-08-24
US8077119B2 (en) 2011-12-13
EP1798711A3 (en) 2009-05-06
KR20070064241A (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
KR100555071B1 (ko) 표시 패널 구동용 구동 장치
KR100815236B1 (ko) 표시 패널의 구동 장치
KR100709937B1 (ko) 용량성 발광소자의 구동장치
JP3678337B2 (ja) 表示パネルの駆動装置
JP4268390B2 (ja) 表示パネルの駆動装置
US8111211B2 (en) Plasma display comprising at least first and second groups of electrodes and driving method thereof
JP4748878B2 (ja) プラズマディスプレイ装置
US7330167B2 (en) Method for driving a display panel
US7212194B2 (en) Drive apparatus for a display panel
JP2001306028A (ja) 表示パネルの駆動装置
JP2004287003A (ja) 表示パネルの駆動装置
JP3753249B2 (ja) 表示パネルの駆動装置
JP2003255885A (ja) 表示パネルの駆動装置
JP2006201688A (ja) 容量性発光素子の駆動装置
JP2005292177A (ja) 表示パネルの駆動方法
JP5048943B2 (ja) 容量性発光素子の駆動装置
JP2005266708A (ja) 表示パネルの駆動方法
JP2009192712A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2005257880A (ja) 表示パネルの駆動方法
JP2008233497A (ja) 表示パネルの駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee