KR100801270B1 - 기판상의 에지의 최소 배제부를 가진 균일막 전착을 위한방법 및 장치 - Google Patents

기판상의 에지의 최소 배제부를 가진 균일막 전착을 위한방법 및 장치 Download PDF

Info

Publication number
KR100801270B1
KR100801270B1 KR1020027008660A KR20027008660A KR100801270B1 KR 100801270 B1 KR100801270 B1 KR 100801270B1 KR 1020027008660 A KR1020027008660 A KR 1020027008660A KR 20027008660 A KR20027008660 A KR 20027008660A KR 100801270 B1 KR100801270 B1 KR 100801270B1
Authority
KR
South Korea
Prior art keywords
wafer
electrolyte
delete delete
region
contact
Prior art date
Application number
KR1020027008660A
Other languages
English (en)
Other versions
KR20020095179A (ko
Inventor
베이졸블루언트엠
우조사이프리언
텔리에호메이욘
Original Assignee
에이에스엠 누툴, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 누툴, 인코포레이티드 filed Critical 에이에스엠 누툴, 인코포레이티드
Publication of KR20020095179A publication Critical patent/KR20020095179A/ko
Application granted granted Critical
Publication of KR100801270B1 publication Critical patent/KR100801270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

웨이퍼의 표면상에 물질을 퇴적시키는 시스템은 양극, 성형판, 양극과 웨이퍼의 표면사이에 포함된 액상전해액 및 웨이퍼의 표면상의 선택된 위치에 접촉되는 전기접촉부재를 포함한다. 성형판은 후퇴에지부를 형성하고, 성형판의 상면이 기판의 표면을 향하도록 양극과 웨이퍼의 표면사이에 지지된다. 성형판은 각각이 웨이퍼의 표면을 양극과 유체내에서 연통되도록 하는 복수의 채널을 가질 수 있다. 퇴적공정은 성형판을 통하여 진행된다. 성형판의 상면은 웨이퍼의 표면의 면적보다 실질적으로 큰 면적을 갖는다. 전기접촉부재는 성형판의 후퇴에지부를 통하여 웨이퍼의 표면상의 선택된 위치와 접촉하여, 웨이퍼가 회전될 때, 선택된 접촉위치가 성형판의 전면에 걸쳐 이동하여, 인가된 전위하에서 도금된다.

Description

기판상의 에지의 최소 배제부를 가진 균일막 전착을 위한 방법 및 장치{METHOD AND APPARATUS FOR ELECTRODEPOSITION OF UNIFORM FILM WITH MINIMAL EDGE EXCLUSION ON SUBSTRATE}
본 발명은 일반적으로 전착공정기술에 관한 것이고, 특히, 균일하고 평평한 퇴적을 얻는 전착공정에 관한 것이다.
종래의 반도체디바이스는 일반적으로 반도체기판, 보통, 실리콘기판 및 이산화실리콘등의 순차적으로 형성된 복수의 유전체중간층 또는 도전성물질로 만들어진 도전통로(conductive paths) 또는 인터커넥트(interconnects)를 포함한다. 상기 인터커넥트는 일반적으로 유전체중간층내로 에칭된 트렌치에 도전성물질을 채움으로써 형성된다. 집적회로에서, 인터커넥트 네트워크의 다중레벨은 기판표면에 대하여 측방향으로 연장된다. 상이한 층들에서 형성된 인터커넥트는 비아(via) 또는 컨텍트(contacts)를 사용하여 전기적으로 연결된다. 이러한 피처 즉, 비아개구(via openings), 트렌치(trench), 패드(pad) 또는 컨텍트의 도전성물질 충전공정은 이러한 피처를 포함하는 기판위로 도전성물질을 퇴적시킴으로써 수행될 수 있다. 그 다음, 기판상의 잉여 도전성물질은 화학적기계적폴리싱(CMP)등의 평탄화 및 폴리싱기술을 사용하여 제거될 수 있다.
최근에 구리(Cu) 및 구리합금은 그들의 일렉트로 마이그레이션 (electromigration)이 우수하고 낮은 저항성으로 인하여 인터커넥트물질로서 상당한 주목을 받고 있다. 바람직한 Cu의 퇴적방법은 전착이다. 제조시에, 배리어 및 시드층으로 이미 도포된 기판상에 구리가 전기도금되거나 전착된다. 전형적인 배리어 물질로는 일반적으로 텅스텐(W), 탄탈(Ta), 티탄(Ti), 그것들의 합금 및 그것들의 질화물을 포함한다. 구리의 전형적인 시드층 물질은 일반적으로 상술된 배리어층상에서 CVD 또는 PVD 퇴적된 구리로 이루어진 박층(thin layer)으로 되어있다.
구리도금 시스템의 다양한 설계가 존재한다. 예를 들어, 1996년 5월 14일 Andricacos등에게 발급된 미국특허 제 5,516,412호는 평탄한 물체(article) 위에 막을 전착시키기 위하여 구성된 수직패들도금셀(vertical paddle plating cell)을 개시한다. 1999년 11월 16일 Koon 에게 발급된 미국특허 제 5,985,123호는 또다른 수직방향의 전기도금장치를 개시하고, 변화하는 기판크기와 관련되는 불균일 퇴적문제를 극복하는 것을 그 목적으로 한다.
구리전착공정동안, 특별히 배합된 도금액 또는 전해액이 사용된다. 이러한 용액 또는 전해액은 조직, 형태구조(morphology) 및 퇴적되는 물질의 도금거동(behavior)을 제어하기 위하여 첨가물 및 구리의 이온종류를 포함한다.
구리도금액배합(formulation)의 형태는 다양하고, 그것들의 일부는 상업적으로 이용가능하다. 이러한 배합은 구리원으로서 황산구리(CuSO4)을 포함하고(James Kelly 등에 의해, 1999년 간행된 Journal of The Electrochemical Society 의 제 146권, 2540-2545쪽 참조), 물, 황산(H2SO4) 및 소량의 염화물이온을 포함한다. 공지된 바와 같이, 종종 첨가제로 알려진 기타 화학약품(예를 들어, 2000년 6월 5일 - 6월 7일자, Proceedings of the International Interconnect Technology Conference 의 117-119쪽에 실린 Robert Mikkola 및 Linlin Chen 저, "Investigation of the Roles of the Additive Components for Second Generation Copper Electorplating Chemistries used for Advanced Interconnect Metallization" 참조)은 퇴적된 물질의 소정 특징을 달성하기 위하여 구리도금액에 추가될 수 있다.
도 1 및 도 2는 종래의 전착방법 및 장치를 예시한다. 도 1a 는 그 위에 형성된 절연층(12)을 가지는 기판(10)을 예시한다. 종래의 에칭기술을 이용하여, 일렬로 이루어진 작은 비아(14) 및 폭이 넓은 트렌치(16)등의 피처는 절연층(12) 및 기판(10)의 노출영역상에 형성된다. 이러한 예시에서, 비아(14)는 폭이 좁고 깊이가 깊다. 즉, 그것들은 종횡비가 크다(즉, 그것들의 깊이 대 폭의 비가 크다). 일반적으로, 비아(14)의 폭은 서브미크론이다. 한편, 이러한 예시에 나타난 트렌치(16)는 폭이 넓고 종횡비는 작다. 트렌치(16)의 폭은 그것의 깊이보다 대략 5배 내지 50배 이상 더 크다.
도 1b 및 도 1c는 피처를 구리물질로 채우는 종래의 방법을 예시한다. 도 1b는 배리어/글루(glue) 또는 접착층(18) 및 시드층(20)이 순차적으로 기판(10) 및 절연체(12)상에 퇴적되는 것을 예시한다. 배리어층(18)은 Ta, W, Ti, 그것들의 합 금, 그것들의 질화물 또는 그것들의 조합(combinations)이 될 수 있다. 배리어층(18)은 일반적으로 여러가지 스퍼터링 방법중 하나를 사용하여 화학적기상성장(CVD), 또는 무전해도금 방법에 의해서 퇴적된다. 그 다음, 시드층(20)은 배리어층(18)위로 퇴적된다. 도금될 도체가 또한 구리이고 여러가지 스퍼터링 방법, CVD, 무전해퇴적 또는 그것들을 조합하여 사용함으로써 배리어층(18)상에서 퇴적될 수 있다.
도 1c에서, 시드층(20)을 퇴적시킨 후, 도전성물질층(22)(예를 들어, 구리층)은 적합한 도금욕 또는 욕배합(bath formulation)으로부터 그 위에 부분적으로 전착된다. 이러한 단계동안, 구리시드층(20) 및/또는 배리어층(18)상에 전기접촉이 이루어져, 음극(음의)전압이 양극(도시 생략)에 대하여 그것에 가해질 수 있다. 그 다음, 구리물질층(22)은 상술된 바와 같이 도금액을 사용하여 기판표면위로 전착된다. 염화물이온, 억지제(suppressor)/억제제(inhibitor), 및 촉진제(accelerator)등의 첨가제의 양을 조정함으로써, 작은 피처에서 보텀업구리막성장(bottom-up copper film growth)을 얻을 수 있다.
도 1c에 도시된 바와 같이, 사용된 첨가제가 커다란 피처에서는 작용하지 않기 때문에, 구리물질(22)은 비아(14)를 완전히 채우고 커다란 피처(16)에 대체로 적응하게 된다. 예를 들어, 억지제/억제제 분자 자체가 비아(14)의 최상부에 부착되기 때문에 그 부근의 물질성장을 억제하여 비아(14)내부의 보텀업성장이 발생한다고 여겨진다. 이들 분자는 상기 좁은 개구를 통하여 비아(14)의 바닥면으로 효과적으로 확산될 수 없다. 비아(14)의 바닥면상에서 촉진제의 바람직한 흡착은 상기 영역에서 더 빠른 성장을 이끌고, 도 1c 에서 도시된 바와 같이 보텀업성장 및 구리퇴적물프로파일을 초래한다. 여기서, 트렌치(16)의 바닥면에서의 구리두께(t1)는 절연층(12)위의 구리두께(t2)와 대략 동일하다.
예상될 수 있는 바와 같이, 구리물질로 트렌치(16)를 완전히 채우기 위하여, 다른 도금이 요청된다. 도 1d는 추가적인 구리 도금 후의 생성구조를 예시한다. 이러한 경우에, 절연층(12)위로의 구리두께(t3)는 상대적으로 크고, 절연층(12)위의 구리층의 최상부로부터 트렌치(16)에서의 구리층(22)의 최상부까지에는 단차(S1)가 있다. 집적회로(IC)응용에서, 절연층(12)상의 배리어층(18) 뿐만 아니라 구리층(22)이 제거되도록, 구리층(22)은 CMP 또는 기타물질제거공정될 필요가 있고, 이것에 의하여 피처(14 및 16) 내에는 구리층만 남게 된다. 이러한 제거공정은 상당히 비용이 드는 것으로 알려져 있다.
도 1e 에서 예시된 바와 같이, 일반적으로 평평한 구리퇴적을 얻기 위한 방법 및 장치는 공정 효율 및 비용과 관련하여 가치를 따질 수 없을 만큼 중요할 수 있다. 이러한 예시에서, 절연층(12)위로의 구리두께(t5)는 도 1d에 도시된 바와 같은 일반적인 경우보다 더 작고, 단차(S2)의 높이도 더욱 작다. CMP 또는 기타 방법에 의하여 도 1e 의 구리박층의 제거는 더욱 용이해질 수 있고, 상당한 비용절감을 제공할 수 있다.
1998년 12월 1일 제출되었으며, 일반적으로 소유권이 본 발명의 양수인이 공동 소유하고 있는 "전기화학적 기계적퇴적용 방법 및 장치(METHOD AND APPARATUS FOR ELECTROCHEMICAL MECHANICAL DEPOSITION)"라는 제목으로 미국특허 출원중인 제 09/201,929호에서, 도전성물질이 퇴적될 때 패드로 필드영역을 폴리싱시킴으로써 필드영역상의 퇴적을 최소화시키면서 기판표면상의 공동내로 도전성물질의 퇴적을 이루는 기술이 개시되고 있고, 이러한 기술에 의하여 평평한 구리퇴적이 얻어질 수 있다.
도 2a는 전착시스템(30)의 선행기술에 대한 개략도를 나타낸다. 이러한 시스템에서, 웨이퍼(32)는 상기 웨이퍼(32)의 외주에지를 덮는 링클램프(ring clamp)(36)의 도움으로 웨이퍼홀더(34)에 의하여 유지된다. 또한, 전기콘택트(38)가 링형상을 이루며 음극도금을 위하여 전원의 (-) 단자에 접속된다. 웨이퍼홀더(34)는 도금전해액(42)으로 채워진 도금셀(40)내로 하강된다. 전해액(42)과 전기접촉하는 양극(44)은 웨이퍼표면으로부터 가로질러 위치되며 전원의 (+) 단자에 접속된다. 양극(44)은 퇴적될 물질 즉, 구리 또는 백금, 백금으로 코팅된 티탄 또는 그래파이트(graphite)등의 적절한 불활성물질로 이루어질 수 있다. 도금공정은 전력이 가해질 때 시작된다. 상기 도금시스템에서, 전기콘택트(38)는 전해액으로부터 밀봉되고 웨이퍼(32)의 원주부를 통해 도금전류가 흐른다. 그러나, 웨이퍼(30)의 원주부에서 클램프(36)와 콘택트(38)가 존재하는 것은 이러한 시스템의 결함에 중요한 단점이며, 도 2a에 'EE'로 나타낸 에지의 배제부(edge exclusion)를 증가시킨다. 에제의 배제부 결과에 따라, 웨이퍼(32)의 표면상에 매우 중요한 프라임 영역(prime area)이 상실된다.
도 1a 내지 도 1e는 웨이퍼표면상의 피처를 구리로 채우는 방법을 나타낸다. 본 충전공정이 웨이퍼 전체에 걸쳐 효과적이며 균일하게 일어나도록, 전체 웨이퍼표면에 걸쳐 균일한 두께로 구리가 퇴적되는 것이 중요하다. 불균일 구리두께는 CMP시에 문제를 초래하므로 두께 균일성이 매우 양호할 필요가 있다. 도 2b에 나타난 바와 같이, 퇴적층의 균일성을 개선시키기 위하여, 실드(46)를 도 2a에 도시된 바와 같은 종래 기술의 전기도금시스템에 포함시킬 수 있다. 이러한 시스템에서, 웨이퍼(32) 또는 실드(46) 중 하나는 회전될 수 있다. 이러한 실드는 예를 들어, Broadbent의 미국특허 제 6,027,631호, Reid 등의 미국특허 제 6,074,544호, Woo등의 미국특허 제 6,103,085호에서 기술된다.
상술된 바를 고려하여, 균일한 도전성막을 퇴적하고 에제의 배제부 문제를 최소화하는 대안적인 전착공정 및 시스템이 요구되고 있다.
본 발명은 전착공정을 통해 반도체 웨이퍼의 전체 표면위에 도전성물질을 퇴적하는 것에 관한 것이다. 특히, 본 발명은, 전기콘택트를 위한 표면상의 공간을 손실시키지 않고, 즉 웨이퍼에지의 배제부 없이 반도체 웨이퍼의 전체표면위에 실질적으로 평편한 도전성물질층을 형성하기 위한 방법 및 시스템을 제공한다.
본 발명의 한가지 형태에서, 상기 표면상의 전기콘택트의 영역을 배제시키지 않아 웨이퍼가 최대 측방향 치수를 가지는, 웨이퍼의 표면상에 물질을 퇴적시키는 방법이 제공된다. 이러한 공정은 양극을 제공하는 단계, 양극과 웨이퍼의 표면 사이에 성형판(shaping plate)을 지지하는 단계, 웨이퍼의 표면과 양극 사이및 성형판을 통하여 전해액이 흐르게하는 단계, 웨이퍼의 표면의 접촉영역을 접촉부재와 접촉시키는 단계, 및 양극과 접촉부재 사이의 전위차를 인가하는 단계를 포함한다.
성형판은 상기 성형판의 상부면이 웨이퍼의 표면과 마주보도록 기판 표면과 양극 사이에서 지지될 수 있다. 성형판은 각각의 개구가 웨이퍼의 표면을 양극과 유체 연통되도록 하는 복수의 개구를 포함한다. 성형판은 웨이퍼의 최대 측방향 치수보다 더 긴 측방향 치수를 가진다. 접촉부재는 성형판의 "후퇴된" 에지의 바깥쪽의 웨이퍼 표면상의 접촉영역과 접촉하고 이것에 의하여 웨이퍼의 표면에 전기적 접촉을 형성한다. 양극과 접촉부재 사이에 전위차가 가해지면, 웨이퍼가 제1위치에 있을 때 성형판을 통해 웨이퍼의 표면의 퇴적영역상의 물질퇴적이 일어난다. 접촉영역을 접촉부재와 접촉시키면서 웨이퍼를 제2위치로 이동시킴으로써 접촉영역과 퇴적영역의 양 영역상에 물질 퇴적이 발생한다.
본 발명의 다른 형태에 따라, 최대 측방향 치수를 가지는 웨이퍼의 표면상의 물질을 퇴적하는 시스템이 제공된다. 상기 시스템은 양극, 후퇴된 에지를 형성하는 성형판, 기판의 표면과 양극사이에 포함된 액상의 전해액, 및 성형판의 후퇴된 에지의 바깥쪽에 기판 표면상의 접촉영역을 접촉시키는 전기접촉 부재를 포함한다.
성형판의 상부면이 웨이퍼의 면과 마주보도록 웨이퍼의 표면과 양극 사이에 성형판이 지지될 수 있다. 성형판은 복수의 개구를 포함한다. 성형판의 상부면은 웨이퍼의 최대 측방향 치수보다 더 긴 측방향 치수를 가진다. 액상의 전해액은 웨이퍼의 표면에 대하여 그리고 성형판의 개구를 통하여 흐르고, 전해액은 웨이퍼의 표면의 제1영역과 항상 접촉한다. 제2영역은 웨이퍼가 성형판위로 회전되는 경우 전해액과 간헐적으로 접촉한다.
본 발명의 또다른 형태에 따라, 전해액으로부터 반도체 기판표면위로 도전성 물질이 퇴적될 수 있는 시스템은 상기 물질의 퇴적동안 기판 표면위로 전해액을 공급하는 조립체와 상기 퇴적동안 전해액에 의하여 접촉되는 양극을 포함한다. 적어도 하나의 콘택트가 퇴적동안 상기 표면의 선택된 영역에서 상기 표면과 전기적으로 상호접속된다. 상기 물질의 퇴적은 선택된 영역상에 불연속적으로 진행되며 양극과 콘택트 사이의 전위차가 인가되는 동안 적어도 하나의 콘택트에서 상기 표면이 다른 영역에 대하여 이동하면서 상기 표면의 나머지 부분상에서 연속적으로 진행된다.
선택된 영역위의 물질의 퇴적과 상기 표면의 나머지 영역위의 물질의 퇴적 사이의 불균일성을 완화시키는 장치가 제공될 수 있다. 상기 장치는 전기장분포를 바꾸기 위하여 상기 표면과 양극 사이에 배치되고 그 내부에 개구가 형성된 실드를 포함할 수 있다. 대안적으로, 상기 장치는 상이한 정도의 개구면적을 가진 거친영역(asperity region)과 양극과 상기 제공된 다공성판(perforated plate)을 포함할 수 있다.
전해액을 공급하는 조립체는 공동을 형성하는 컵을 포함할 수 있고, 상기 공동을 통하여 도전성물질의 퇴적동안 전해액이 흐른다. 양극이 공동내에 수용될 수 있는 반면, 콘택트는 상기 공동의 바깥쪽에 배치된다. 또한 조립체는 공동에 전해액을 공급하는 입구를 더욱 포함한다.
회전가능하고, 바람직하게는 병진가능한 캐리어는 도전성물질의 퇴적동안 상기 콘택트에 대하여 기판표면을 이동시키도록 기판을 유지한다.
도전성물질의 퇴적동안 양극과 상기 표면사이에 성형판이 배치될 수 있다. 성형판은 다공성이며 그것을 통해 전해액이 흐를 수 있도록 한다.
시스템의 극성이 반전되는 경우, 상기 시스템은 상기 물질을 퇴적하는 대신 웨이퍼 또는 기판표면으로부터 균일한 방법으로 전기 에칭에 의하여 물질을 제거하는데 사용될 수 있다. 이러한 경우에, 도금전해액은 일반적으로 공지된 전기에칭 또는 전기폴리싱액으로 교체될 수 있다. 또한, 이러한 경우에, 양극은 불활성물질로 만들어진 불활성 전극으로 교체될 수 있다.
본 발명의 상기 및 기타 특징, 목적 및 이점은 첨부된 도면, 발명의 상세한 설명 및 청구범위를 참조하여 더욱 이해되어질 것이다.
본 발명은 전착공정을 통하여 반도체기판 또는 웨이퍼의 전체표면, 즉, 전체면상에 도전성물질을 퇴적시키는 것과 관련이 있다. 이하에서 설명하겠지만, 본 발명은 전기접촉면에 어떠한 공간의 손실도 없이, 즉, 웨이퍼에지의 배제부 없이 반도체기판의 전체표면상에 실질적으로 편평한 도전성물질층을 형성시키기 위한 방법 및 시스템을 제공한다. 본 발명의 전체면 퇴적공정은 반도체웨이퍼 전체표면상에 있는 트렌치, 비아, 콘택트홀과 같은 복수의 공동에 도전성물질을 유리하게 퇴적시킨다. 일 실시예에서, 본 발명은 성형 컵 또는 양극 컵를 채용하고, 전해액을 웨이퍼의 표면으로 직접 전달하여 웨이퍼의 표면에 도전성물질을 퇴적시킨다. 다른 실시예에서, 도전성물질은 다공성판을 통하여 퇴적된다. 이러한 실시예에서, 다공성 판은 도전성물질의 균일한 퇴적을 촉진시킨다. 더욱 다른 실시예에서, 본 발명은 상기 다공성판을 통하여 웨이퍼 표면의 피처내로 도전성물질을 퇴적시키면서 본 발 명의 다공성판을 이용하여 상기 표면의 폴리싱, 스위핑(sweeping) 및 접촉에 의한 피처들 사이의 최상부 표면영역상에서의 퇴적을 최소화시킨다.
본 발명의 공정은 이전에는 얻을 수 없었던 평탄도를 갖는 층 및 종래기술의 공정 및 장치를 사용하여 만들어진 종래기술의 층의 물질의 특성을 능가하는 특성을 갖는 도전층에 의해 개선된 퇴적특성을 나타낸다.
이제부터, 동일한 부호가 동일한 부분을 지칭하는 도면을 전체적으로 참조하게 될 것이다. 도 3에 나타난 바와 같은 일 실시예에서는, 본 발명의 전착시스템(50)이 상부(51) 및 하부(52)를 포함하는 것이 바람직하다. 이 바람직한 실시예에서, 실리콘웨이퍼와 같은 반도체웨이퍼상에 구리와 같은 도전성물질을 퇴적시키는데 상기 시스템(50)이 사용될 수 있다. 하지만, 구리를 예로 들었지만, 본 발명은 Ni, Pd, Pt, Au 및 이들의 합금과 같은 기타 통상적인 도전체의 퇴적을 위하여 사용될 수도 있다는 점에 유의해야 한다. 전착시스템(50)의 상부(51)는 캐리어 아암(55)에 부착되는 예시용 기판(54)을 잡아주는, 도 3에 도시된 웨이퍼캐리어(53)를 구비한 캐리어조립체로 구성되어 있다.
상기 전착시스템(50)의 하부(52)는 양극 컵(57) 또는 성형 컵과 같은 엔클로져(enclosure)내에 배치되는 것이 바람직하다. 양극 컵(57)은 내부공동(58) 또는 저부벽(60)에서 위로 올려진 주변측벽(59)에 의하여 형성되는 하우징을 포함한다. 주변측벽(59)의 상부 림 프레임(61)은 양극 컵(57)의 상단부를 형성한다. 이러한 실시예에서, 상부 림 프레임(61)은 직사각형상인 것이 바람직하고 상기 림 프레임의 평면은 웨이퍼캐리어(53)가 림 프레임(61)을 향하여 하강할 때 웨이퍼(54)와 실질적으로 평행해지도록 맞춰진다. 도 5에 나타낸 바와 같이, 림 프레임은 최대 측방향 치수(D)를 갖는다. 구리도금전해액(62)은 화살표(264) 방향으로 저부벽(60)에 형성된 액 입구(63)를 통하여 양극 캡(57)내로 펌핑될 수 있다. 따라서, 양극 컵 및 입구는 전해액(62)을 반도체웨이퍼 또는 기판의 앞면으로 공급할 수 있는 조립체의 적어도 일부를 형성한다. 전착공정시, 양극 캡(57)은 림 프레임(61)까지 전해액(62)으로 완전히 충전된다. 양극(56)은 양극커넥터(64)를 통하여 전압원(도시 안됨)의 양극단자에 전기적으로 접속된다. 이러한 전착공정동안, 웨이퍼(54)는 림 프레임(61)에 밀접하면서 실질적으로 평행하게 유지되고, 회전된다. 전해액(62)의 유량을 제어함으로써, 전해액은 밀접해 있는 웨이퍼의 앞면(65)과 접촉하게 된다. 잉여 전해액은 주변측벽(59)을 넘쳐 흘러내리고 재순환을 위해 수집된다.
이러한 실시예에서, 전기적접촉부재(66)가 접촉하거나, 그렇지 않으면 앞면(65)의 접촉영역(67)상에서 웨이퍼(54)와 전기적으로 상호접속된다. 접촉영역(67)의 위치는 웨이퍼(54)가 양극 컵(57) 위에서 회전될 때 림 프레임(61)에 대하여 원을 그리며 변화한다. 접촉부재(66)는 커넥터(68)를 사용하여 음의 전압원(도시 안됨)에 접속된다.
도 4에 나타낸 바와 같이, 웨이퍼캐리어(53)는 웨이퍼(54)의 뒷면(69)으로부터 웨이퍼캐리어(53)의 척 면에 대하여 웨이퍼(54)를 잡아준다. 웨이퍼(54)는 진공흡입부나 (도 4에 도시된) 유지 링(retaining ring)(70) 또는 둘 모두를 사용하여 유지되며, 이에 의하여 웨이퍼(54)의 앞면(65) 및 접촉영역(67)을 완전히 노출시킬 수 있다. 본 발명의 원리에 따르면, 웨이퍼(54)는 상기 경우에서의 웨이퍼의 직경인 최대 측방향 치수(d)를 형성한다. 대안적으로, 유지 링(70)은 웨이퍼캐리어(53)의 일체로된 부분일 수 있다. 공정시, 회전축선(71) 또는 회전방향(72)에서 웨이퍼캐리어(53)의 수직방향 축선에 대하여 캐리어아암(55)을 회전시킴으로써 웨이퍼캐리어(53) 및 웨이퍼(54)가 회전될 수 있다. 아래에 자세히 설명되겠지만, 회전운동은 전해액(62) 위에서 접촉영역(67)을 이동시켜 상기 전해액에 상기 접촉영역(67)을 노출시킨다. 웨이퍼(54)의 앞면(65)을 완전히 노출시키는 것과 양극 컵(57) 위에서 그들을 움직여 전해액에 접촉영역(67)을 노출시키는 능력 모두가 조합된 결과는 웨이퍼(54)상에서의 에지의 배제부를 0(zero edge exclusion)이 되도록 한다.
도 4 및 도 5에 나타난 바와 같이, 본 실시예에서는, 성형 컵 또는 양극 컵(57)의 주변측벽(59)이 일반적으로 제1측벽(73), 제2측벽(74), 제3측벽(75) 및 제4측벽(76)을 포함하는 직사각형 측벽으로서 형성될 수 있다. 본 실시예에서는, 제1측벽 및 제2측벽(73, 74)의 길이가 제3 및 제4측벽(75, 76)의 길이보다 더 길고, 주변측벽(59)의 "후퇴된" 에지(77), 즉, 웨이퍼(54)의 외주에지에 대하여 후퇴된 에지를 형성할 수 있다. 제3 및 제4측벽(75, 76)은 양극 컵(57)의 주변측벽의 측방향 에지(78)를 형성한다. 본 실시예에서, 양극 컵(57)의 폭 또는 후퇴된 에지(77)들간의 거리는 웨이퍼(54)의 최대 측방향 치수(D)인 웨이퍼(54)의 직경보다 더 작게 맞춰질 수 있는 한편, 양극 컵의 길이 또는 림 프레임(61)의 최대 측방향 치수(D)인 측방향 에지들간의 거리는 웨이퍼의 직경보다 더 길게 맞춰질 수 있다.
최대 측방향 치수(d)와 상부 림 프레임의 폭간의 차로 인하여, 상기 구성은 웨이퍼(54)상에 접촉영역(67)을 노출시키고 상기 접촉영역(67)상에 전기접촉부재(66)가 위치하도록 한다. 본 실시예에서는, 상기 후퇴된 에지(77)가 직선이지만, 본 발명의 기술적사상내에서 상기 후퇴된 에지(77)는 함몰(depressed)되거나, V자형상이거나 또는 웨이퍼의 앞면(65)상에서 전기콘택트가 위치하도록 하는 여타의 가능한 구성으로 형성될 수 있다. 어떤 소정의 순간에, 접촉영역(67)이 전해액(62) 위에서 회전되는 경우에, 웨이퍼(54)상의 접촉영역(67)만이 구리에 의해서 도금될 수 있다. 이러한 형태에서, 웨이퍼(54)가 회전됨에 따라, 도 5에서 점선으로 표시된 원으로 나타난 제1영역(79)은 항시 양극 컵 위에서 머무르며, 연속적으로 도금된다. 하지만, 제1영역(79)의 바깥쪽에 있고 상기 접촉영역에 의하여 형성되는, 표면의 선택된 제2영역(80)에서, 퇴적공정은 불연속적인 방식으로 진행된다. 따라서, 제1영역(79)에서의 퇴적속도와 제2영역(80)에서의 퇴적속도는 다르기 때문에, 상기 제2영역(80)은 더 얇은 퇴적층을 가질 수 있다.
도 6은 퇴적층에서의 상기 불균일함이 실드(82)의 사용에 의하여 어떻게 경감되는지를 나타내고 있다. 실드(82)는 전해액내로 잠겨서 도 6에 나타난 방식으로 제1영역(79)에 인접하게 위치되지만, 대안적으로는, 양극에서 음극(웨이퍼)의 거리가 줄어드는 경우에는 상기 실드가 양극(56)상에 놓일 수도 있다. 실드(82)는 구멍(99) 또는 개구부를 가질 수 있다. 실드는 양극과 제1영역(79) 사이의 전기장분포(도 5 참조) 또는 웨이퍼(54)상의 접촉영역(67)을 바꾸고, 제1영역(79)상에서의 퇴적속도를 변화시키며, 이에 의하여 웨이퍼의 앞면(65)에 걸쳐 전착된 구리의 두께 프로파일을 수정한다. 본 실시예에서, 실드(82)는 폴리머 물질과 같은 비도전성물질로 만들어질 수 있다.
다시 도 4 및 도 6을 참조하면, 사용중에, 전해액은 화살표방향(264)으로 양극 컵(57)내로 펌핑된다. 일단 전해액이 양극 컵(57)에 충전되면, 가해진 압력으로, 전해액이 화살표방향(81)으로 웨이퍼(54)의 앞면(65)에 도달하게 된다. 상술된 바와 같이, 웨이퍼(54)의 앞면(65)은 전해액에 밀접하게 유지된다. 웨이퍼(54)의 앞면(65)과 전해액 표면간의 갭은 축선(71)을 따라 수직방향으로 캐리어 조립체(53)을 이동시킴으로써 조정될 수 있다. 앞면(65)과 전해액 사이의 거리조정에 이어서, 양극(56)과 접촉부재(66) 사이의 전위차를 인가함으로써 전착공정이 개시된다. 따라서, 본 단계에서는, 접촉부재가 양극보다 더욱 음극(-)이 되도록 전위차가 선택된다. 또한, 접촉부재가 웨이퍼(54)의 앞면(65)과 접촉하기 때문에, 앞면(65) 또한 음극이 된다. 퇴적공정이 진행됨에 따라, 앞면(65)에는 구리가 균일하게 퇴적된다. 상술된 바와 같이, 접촉영역(67)이 전해액(62) 위에서 회전되어 상기 전해액에 노출되는 경우, 웨이퍼(54)상의 접촉영역만이 구리로 코팅될 수 있다. 화살표(82)로 표시된, 넘쳐 흐르는 전해액은 수집되어 재순환될 수 있다.
도 7에 나타낸 바와 같은 다른 실시예에서, 본 발명의 전착시스템(100)은 상부(102) 및 하부(104)를 포함하는 것이 바람직하다. 이 바람직한 실시예에서, 실리콘웨이퍼와 같은 반도체웨이퍼상에 구리와 같은 도전성물질을 퇴적시키는데 상기 시스템(100)이 사용될 수 있다. 이전 실시예에서와 같이, 일 예로 구리가 사용되지만, 본 발명은 Ni, Pd, Pt, Au 및 이들의 합금과 같은 기타 통상적인 도전체의 퇴 적에 사용될 수도 있다. 전착시스템(100)의 상부(102)는 캐리어 아암(110)에 부착되는 예시적인 웨이퍼(108)를 잡아주는, 도 7에 도시된 웨이퍼캐리어(106)를 구비한 캐리어조립체로 이루어질 수 있다. 캐리어 아암은 측방향 또는 수직방향으로 웨이퍼(108)를 회전 또는 이동시킬 수 있다.
시스템(100)의 하부(104)는 양극(112), 바람직하게는 소모가능한 구리 양극 및 성형판(114)을 포함하는 양극조립체로 이루어질 수 있다. 바람직하게는, 양극이 양극 컵(116)과 같은 엔클로져내에 위치하고, 성형판(114)이 위치하는 양극 판(118)에 의하여 밀봉될 수 있다. 이 성형판(114) 및 양극 판(118)은 둘 다 다공성판인 것이 바람직하다. 성형판(114)은 복수의 개구부, 즉 거침부(asperities)를 포함할 수 있다. 개구부(120)는 일반적으로 양극 판(118)의 개구부(도 10a 및 10b 참조)와 들어맞도록 맞춰져, 그들이 서로 부착되는 경우에는, 대응하는 개구부들이, 전착공정시 전해액을 판(114, 118)을 통하여 흐르게 하여 웨이퍼의 앞면을 적실 수 있는 채널을 형성하도록 한다. 전착공정시, 웨이퍼(108)는 성형판(114)의 상부표면(119)과 실질적으로 평행하게 유지되어 회전될 수 있다. 웨이퍼는 측방향으로도 이동될 수 있다. 구리도금 전해액은 화살표방향(122)으로 액입구(121)를 통하여 양극 컵(116)내로 펌핑된다. 그러므로, 다시말해, 양극 컵 및 액입구는 전해액을 반도체웨이퍼 또는 기판의 앞면에 공급할 수 있는 조립체의 적어도 일부를 형성한다. 양극(112)은 양극커넥터(124)를 통하여 전압원(도시 안됨)의 양의 단자에 전기적으로 접속된다. 성형판(114)이 강성물질로 만들어지면, 양극 판(118)이 필요하지 않을 수도 있다는 점에 유의해야 한다.
이하에 더욱 자세히 설명되겠지만, 본 실시예에서, 전기접촉부재(126)는 접촉영역(128)상에서 웨이퍼(108)와 접촉하거나, 그렇지 않으면 전기적으로 상호접속된다. 접촉영역(128)의 위치는 웨이퍼(108)가 성형판(114) 위에서 회전 또는 이동되는 경우, 성형판(114)에 대하여 원을 그리며 변화한다. 접촉부재는 커넥터(129)를 사용하는 전압원의 음의 단자(도시 안됨)에 접속된다.
도 8에 나타낸 바와 같이, 웨이퍼캐리어(106)는 웨이퍼(108)의 뒷면(130)으로부터 웨이퍼(108)를 잡아준다. 웨이퍼(108)는 도 8에 나타낸 방식에서와 마찬가지로 웨이퍼캐리어(106)의 하부면(131) 또는 척면상에서 유지될 수 있다. 본 실시예에서, 웨이퍼는 진공흡입부나 (도 8에 도시된) 유지 링(133) 또는 둘 모두를 사용하여 유지되며, 이에 의하여 웨이퍼(108)의 앞면(132)을 전해액에 완전히 노출시킨다. 대안적으로, 유지 링(133)은 웨이퍼캐리어(106)와 일체부일 수 있다. 상기 공정시, 회전축(134)에 대하여 또는 회전방향(135)으로 웨이퍼캐리어의 수직방향 축선에 대하여 캐리어 아암(110)을 회전시킴으로써 웨이퍼캐리어(106) 및 웨이퍼(108)가 회전될 수 있다. 이하에서 상세히 설명하겠지만, 상기 회전운동은 성형판(114) 위에서 접촉영역(128)을 유리하게 이동시키고, 상기 접촉영역(128)을 성형판을 통하여 흐르는 전해액에 노출시킨다(도 7 참조). 성형판(114) 위에서 그들을 이동시킴으로써, 웨이퍼(108) 앞면(132)을 완전히 노출시키고 접촉영역(128)을 전해액에 연속적으로 노출시키는 능력 모두가 조합된 결과가 웨이퍼(108)상의 에지의 배제부를 0이 되도록 한다.
도 9a 및 도 9b에 나타낸 바와 같이, 본 실시예에서는, 본 발명의 성형판(114)이 일반적으로, 제1측벽(136), 제2측벽(138), 제3측벽(140) 및 제4측벽(142)에 의하여 형성된 직사각형으로서 형성된다. 본 실시예에서, 제1 및 제2측벽(136, 138)은 제3 및 제4측벽(140, 142)보다 더 길며, 성형판(114)의 "후퇴된" 에지(144), 즉, 웨이퍼(108)의 외주에지에 대하여 후퇴된 에지를 형성할 수 있다. 제3 및 제4측벽(140, 142)은 성형판(114)의 측방향 에지(146)을 형성한다. 성형판(114)의 폭 또는 후퇴된 에지들간의 거리는 웨이퍼(108)의 직경(D)보다 더 작게 구성된다. 이전 실시예와 유사하게, 측방향 에지들(146)간의 거리는 성형판(114)의 최대 측방향 치수(D)이다. 또한, 웨이퍼의 직경은 웨이퍼(108)의 최대 측방향 치수(d)이다. 바람직한 실시예에서, 성형판(114)이 직사각형으로 형성되었지만, 성형판은 여하한 기하학적 형태로도 제공될 수도 있다.
도 9a에 나타낸 바와 같이, 측방향 거리(d)와 성형판의 폭간의 차는 웨이퍼(108)상에서 접촉영역(128)을 노출시키고, 또한 상기 접촉영역(128)상에서 전기접촉부재(126)가 위치하도록 한다(도 7 참조). 본 실시예에서는 후퇴된 에지의 형상이 직선이지만, 본 발명의 기술적사상안에서, 상기 후퇴된 에지가 함몰되거나, V자형상이거나 또는 웨이퍼의 앞면에 전기콘택트가 위치하도록 하는 기타 가능한 구성으로 형성될 수도 있다. 상술된 바와 같이, 성형판(114)의 폭 및 길이를 선택하여, 웨이퍼(108)가 성형판(114) 위에서 제1방향(147)으로 이동됨에 따라, 접촉영역(128)이 전기접촉부재(126)에 의하여 접촉되거나 또는 그렇지 않으면 전기접촉부재(126)와 전기적으로 상호접속될 수 있다. 도 9a에는, 접촉영역(128)과 접촉하는 선형 스트립으로서 상기 접촉부재가 도시되어 있다. 하지만, 소정 순간에, 접촉영 역이 성형판(114)의 거침부위에서 회전되는 경우, 웨이퍼(128)상의 접촉영역(128)만이 구리로 도금될 수 있다. 이 점에서, 웨이퍼가 회전됨에 따라, 도 9a에서 점선의 원으로 나타난 제1영역(148)은 항시 성형판(114) 위에서 머무르며, 연속적으로 도금된다. 하지만, 상기 제1영역(148)의 외측에 있고 접촉영역에 의하여 형성되는 선택된 제2의영역(149)에서는, 퇴적공정이 불연속적인 방식으로 진행된다. 따라서, 제1영역(148)에서의 퇴적속도와 제1영역(149)에서의 퇴적속도는 다르며, 따라서, 상기 제2영역(149)은 약간 더 얇은 퇴적층을 가질것으로 예상된다. 이하에서 설명하겠지만, 상기 두께차는 대안적인 거침부 디자인을 사용하여 제거될 수 있다. 또한, 도 6에 도시되고, 상술된 바와 같이, 웨이퍼(108)의 앞면(132)을 가로질러 균일한 퇴적층을 제공하기 위하여 본 실시예에서 실드(82)가 사용될 수 있다.
도 9b를 참조하면, 상부 표면(119)의 상부 개구부(152)와 성형판(114)의 저부표면(156)의 하부 개구부(154) 사이에서 연장되는 내측벽(150)에 의하여 거침부(120)가 형성될 수 있다. 상술된 바와 같이, 전착공정시, 전해액이 상기 거침부(120)를 통하여 웨이퍼의 앞면에 도달한다. 성형판(114)의 기능성에 따라, 성형판(114)은 절연물질 또는 도전성물질로 만들어질 수 있다. 전착공정만 수행되는 경우에는, 성형판이 도전성물질로 만들어질 수 있다. 하지만, 전착 및 폴리싱이 함께 수행되는 경우에는, 폴리머릭 또는 세라믹물질과 같은 절연물질이 바람직하다. 본 실시예에서는 거침부(120)가 직사각 형상이지만, 이들은 타원형, 정사각형, 원형 등과 같은 다양한 기하구조의 형태로 형성될 수 있다. 거침부(120)의 밀집상태, 형상 및 체적공간이 퇴적막의 균일성을 한정한다. 거침부(120)의 내측벽(150)은 상 부 및 저부표면(119, 156)에 대하여 직각일 필요는 없다. 즉, 이들이 기울거나, 곡선으로 되거나 또는 기타 형태나 형상으로 될 수 있다.
도 9c는 성형판(114)의 대안적 실시예를 나타낸다. 본 실시예에서, 성형판(114)은 각각 제1 및 제2거친영역(157, 158)으로 이루어진다. 그 디자인으로 인하여, 제2거친영역(158)은 제1거친영역(157)보다 개구 면적의 정도가 더 크고, 이는 웨이퍼상에 더 많은 구리퇴적을 일으킨다. 제1영역(157)의 위치(A)주위에서 웨이퍼를 오실레이팅시켜서 웨이퍼가 도금될 때, 소정의 퇴적층두께프로파일이 얻어질 수 있고, 퇴적된 층의 두께가 접촉영역(128)을 따라 약간 얇아질 수도 있다. 접촉영역(128)을 따라 두께를 두껍게 하기 위하여, 웨이퍼가 위치(B)로 이동되어 부분적으로 제2영역(158)에 걸쳐질 수 있어, 접촉영역(128)을 더 높은 구리퇴적속도로 노출시킬 수 있다. 이 단계는 퇴적구리층의 균일한 퇴적프로파일을 달성하기 위하여 일부의 전기퇴적공정중에 수행될 수도 있다. 이러한 고밀도영역들은 성형판(114)상의 1이상의 위치에 형성될 수 있고, 퇴적층의 두께프로파일은 자유자재로 변경 및 제어될 수 있으며, 이것 또한 본 발명의 범위에 속한다. 즉, 웨이퍼의 앞면을 가로지르는 두께프로파일은 오목하거나, 볼록하거나 또는 전체가 평탄하게 만들어질 수 있다. 본 실시예에 따라, 에지의 배제부가 제로(0)로 만들어질 수 있는데, 즉 전체 웨이퍼 앞면이 에지부까지 모두 균일하게 도금될 수 있다.
도 10a 및 도 10b에서 알 수 있는 바와 같이, 성형판(114)은 복수의 홀(159)을 갖는 양극판(118)위에 놓여진다. 양극판(118)내의 홀(159) 및 성형판(114)내의 거침부(120)는 양극 컵(anode cup)(116)의 내부 공동(162)을 연결하는 연속적인 전 해액채널(160)을 형성하고, 공정시 성형판(114)의 상면(119)까지 전해액으로 채워진다. 전해액은 화살표(122)의 방향으로 양극 컵으로 들어와서 화살표(164)의 방향으로 채널(160)을 통과하여 흐른다. 전기도금시, 양극(112)의 분해에 의하여 발생된 입자를 붙잡기 위하여 내부 공동(162)에 필터(도시되지 않음)가 놓여질 수도 있다. 양극판(118)은 절연물질 또는 도전물질로 만들어질 수도 있다. 소모성양극을 사용하지 않는 시스템에 있어서, 양극판(118)은 양극으로 사용될 수도 있고, 또는 여타의 불활성 음극이 양극(112) 대신에 놓여질 수 있다. 이러한 시스템에서, 양극판은 티탄과 같은 금속으로 만들어질 수 있고, 백금과 같은 불활성 금속으로 코팅되는 것이 바람직할 수 있다. 따라서, 본 발명의 경우에는 구리양극과 같은 소모성양극 보다는 양극판에 양전압이 접속된다.
도 10a는 또한 접촉영역(128)을 접촉시키는 접촉부재(126)의 위치를 나타낸다. 접촉부재는 브러시, 핀, 롤러, 평탄면 등과 같이 다양한 구성으로 제조될 수도 있다. 접촉부재는 양극으로부터 잘 격리되어야 하며, 접촉영역이 접촉부재위로 미끄러질 때도 접촉부재는 정치되어 있는 것이 바람직하다. 접촉부재는 또한 웨이퍼와 함께 움직일 수도 있다. 접촉부재는 백금, 루테늄, 로듐 및 내열성물질의 질화물 등과 같이 유연하고 부식에 견디는 도전물질로 만들어지거나 코팅되는 것이 바람직하다. 도 10a에 도시되고, 상술된 바와 같이, 웨이퍼(108)의 앞면(132)과 전기접촉을 이루도록 종래의 클램프가 사용되지 않기 때문에, 퇴적시 에지의 배제부가 제로(0)로 감소되는 이점이 있다. 접촉부재에 의하여 접촉면적에 일어날 수 있는 스크래칭은 접촉영역에 대하여 접촉부재에 의해 가해지는 힘을 가능한한 작게 하여 피하거나 최소화시킬 수 있다.
바람직한 실시예의 공정에서, 도 10a를 다시 살펴보면, 전해액은 화살표(122)방향으로 전착시스템(100)의 양극 컵(116)의 내부공동(162)으로 펌핑된다. 일단 전해액이 내부공동(162)에 꽉 차면, 전해액은 화살표(164)방향으로 양극판(118)내의 홀(159)을 통과한 후 성형판(114)내의 거침부를 흘러 웨이퍼(108)의 앞면(132)에 도달한다. 이제, 도 10a 및 도 10b를 살펴보면, 웨이퍼(108)의 앞면(132)은 축선(134)을 따라 제1위치에 유지될 수 있고, 바람직하게는 예를 들어 0.25mm 내지 5mm거리로 성형판(114)에 근접하여 유지될 수도 있다. 웨이퍼(108)의 앞면(132)과 성형판(114) 사이의 갭은 축선(134)을 따라 캐리어조립체(102)를 수직으로 이동시켜 조정될 수 있다. 앞면(132)과 성형판(114)의 상면간의 거리의 조정에 뒤이어, 양극(112)과 접촉부재(126)간의 전위차를 가하여 전착공정이 개시된다. 따라서, 이 단계에서, 전위차는 접촉부재가 양극보다는 더욱 음(-)이 되도록 선택된다. 또한, 접촉부재는 웨이퍼(108)의 앞면(132)에 닿기 때문에, 앞면(132)도 또한 음이 된다.
이러한 관점에서, 본 발명의 시스템(100)을 채택하는 전착공정이 도 11a 및 도 11b를 참조하여 상세히 설명된다. 도 11a는 전착공정에 앞서 웨이퍼의 앞면(132)(도 8참조)의 표면부(166)가 예시된다. 표면부(166)는 비아피처(168) 또는 좁은 홀 및 트렌치(170) 또는 큰 홀을 포함할 수도 있다. 비아피처(168) 및 트렌치피처(170)는 웨이퍼(108)의 일부일 수 있고 웨이퍼(108)상에 형성될 수도 있는 기판(174)상에 형성되는 절연층(172)에 형성될 수 있다. 피처(168, 170)들은 기판(174)상의 능동디바이스위치(176)를 노출시킨다.
도 10b를 살펴보면, 일단 전위차가 인가되면, 웨이퍼(108)가 회전방향(135)으로 회전되고, 도 10b에 도시된 방식과 같이, 성형판(114) 위쪽의 제1방향(147)으로 직선으로 이동되는 동안, 구리가 앞면(132)상으로 도금된다. 제1방향(147)은 후퇴된 에지부(144)와 평행하고, 측방향에지부(146)에 수직한 것이 바람직하다. 제1방향(147)으로의 직선운동이 웨이퍼의 크기에 따라 대략 5mm 내지 100mm까지인 것이 바람직하다고 하더라도, 더 긴 선형운동도 본 발명의 범위내에 있어 활용될 수 있다. 이 점에서, 웨이퍼(108)의 회전은 대략 1rpm 내지 250rpm 일 수 있다. 측방향으로 웨이퍼가 이동하는 것이 바람직하다고 하더라도, 웨이퍼는 회전할 수 있고, 양극조립체는 웨이퍼와 성형판 사이에서 유사한 운동을 얻기 위하여 측방향으로 이동될 수도 있음을 이해해야 한다. 도 11b에 도시된 바와 같이, 퇴적공정이 진행됨에 따라, 퇴적층(180)은 구리시드층(178)상에 균일하게 형성되고, 비아피처(168) 및 트렌치피처(170)을 채운다. 상술된 바와 같이, 구리시드층(178)은 배리어층의 최상부에 형성될 수도 있다. 상술된 바와 같이, 웨이퍼(108)를 회전시켜서, 퇴적층의 불균일성이 최소화된다. 웨이퍼(108)상의 접촉영역(128)은 접촉영역(128)이 성형판(114)의 거침부(120)를 가로질러 회전됨에 따라 전해액에 노출될 때, 구리만으로 도금될 수 있다.
도 10b를 참조하면, 평탄막을 퇴적시키기 위하여, 성형판(114)과 웨이퍼(108)의 앞면 사이의 갭이 제로까지 감소될 수도 있고, 축선(134)을 따라 수직으로 캐리어조립체(102) 및 웨이퍼(108)를 제2위치로 이동시켜 앞면(132)이 성형 판(114)의 상면(119)과 접촉될 수도 있다. 이러한 경우에, 성형판은 폴리싱패드로 만들어질 수도 있다. 대안적으로, 조립체가 이러한 움직임을 위하여 갖추어지면, 양극조립체(104)는 축선(134)을 따라 수직으로 이동될 수도 있다. 상기 제2위치에서, 웨이퍼(108)가 회전되고 제1방향(147)을 따라 이동됨에 따라, 퇴적공정이 계속되는 동안, 웨이퍼(108)는 성형판(114)에 닿아 문지르게 된다. 도 11c에 도시된 바와 같이, 이는 다음에 절연층(172)의 최상부에 퇴적층(180)의 두께를 최소화시켜서 평탄층(182)을 형성하지만, 피처(168, 170)내의 물질의 퇴적은 방해를 받지 않는다.
시스템의 극성이 반전되면, 시스템(100)은 균일한 방식으로 물질을 퇴적시키는 대신에 웨이퍼표면으로부터 균일한 방식으로 물질을 제거(전기에칭)하는데 사용될 수 있다. 이러한 경우에, 도금전해액은 공지된 전기에칭 또는 전기폴리싱액으로 대체될 수도 있다. 구리(Cu)양극은 Pt, Ti 또는 Pt도금된 Ti물질과 같은 불활성 물질로 이루어진 불활성전극으로 대체될 수도 있다.
물론, 상기에는 본 발명의 바람직한 실시예가 기술되었지만, 아래의 청구항에서 기술되는 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 수정이 이루어질 수 있음을 이해해야 한다.
도 1a는 분리 구조체(isolation structure)가 기판위에 트렌치 및 비아를 형성하도록 에칭되는 기판의 최상부상에 형성된 상기 분리 구조체를 가지는 반도체 기판의 개략도,
도 1b는 배리어층과 시드층이 피처 및 분리 또는 절연층상에 형성되는 도 1a에 도시된 기판의 부분단면도,
도 1c는 종래의 적합층(conformal layer)이 시드층상에 부분 퇴적되는 도 1b에 도시된 구조체의 개략도,
도 1d는 상기 적합층이 충분히 퇴적된 도 1c에 나타낸 구조체의 개략도,
도 1e는 보다 평평한 층(planar layer)이 형성된 도 1d에 나타낸 구조체의 개략도,
도 2a는 종래기술의 전착시스템의 개략도,
도 2b는 실드를 활용하는 다른 종래기술의 전착시스템의 개략도,
도 3은 에지영역을 배제시키지 않고 웨이퍼의 전면위에 도전성물질을 퇴적하는 본 발명의 시스템의 실시예를 나타내는 개략도,
도 4는 본 발명의 양극 컵의 주변측벽의 폭에 대하여 웨이퍼상의 접촉영역 및 전기콘택트의 위치를 나타내는 도 3에 도시된 시스템의 개략도,
도 5는 웨이퍼의 간헐적이고 연속적인 퇴적 영역을 나타내는 도 3에 도시된 시스템의 부분평면도,
도 6은 상기 시스템의 음극과 양극 사이에 위치한 실드를 포함하는 도 3에 도시된 본 발명의 시스템의 개략도,
도 7은 에지영역을 배제시키지 않고 웨이퍼의 전면위에 도전성물질을 퇴적하는 본 발명의 시스템의 다른 실시예에 대한 개략도,
도 8은 본 발명의 성형판과 웨이퍼 캐리어 조립체를 나타내는 도 7의 시스템 의 부분 개략도,
도 9a는 웨이퍼가 연속적이고 간헐적인 퇴적 영역을 가지는 성형판위에 위치된 웨이퍼를 가진 상기 성형판의 평면도,
도 9b는 성형판을 통해 연속적인 거침성(asperities)을 나타내는 성형판의 개략단면도,
도 9c는 성형판이 상이한 개구 밀도로 된 두 영역을 가지는 경우의 본 발명의 성형판의 다른 실시예의 개략도,
도 10a는 본 발명의 성형판의 폭에 대하여 접촉영역상에 웨이퍼 전기콘택트의 위치를 나타내는 본 발명의 전착시스템의 개략측면도,
도 10b는 본 발명의 성형판의 길이를 따라 웨이퍼의 위치를 나타내는 본 발명의 전착시스템의 다른 개략도,
도 11a는 본 발명의 전착공정에 앞서서 시드층으로 코팅된 비아 및 트렌치 피처를 갖는 웨이퍼를 크게 확대한 단면도,
도 11b는 본 발명을 이용하여 퇴적층이 전착된 도 11a에 나타난 구조체의 개략도, 및
도 11c는 퇴적층이 평탄화방법으로 퇴적된 도 11b에 나타난 구조체의 개략도이다.


Claims (70)

  1. 최대 측방향 치수를 갖는 웨이퍼의 표면에 물질들을 퇴적시키는 시스템에 있어서,
    주변에지에서 끝나는 주변벽에 의하여 형성되는 공동내에 위치되어 있는 양극으로서, 웨이퍼가 상기 주변에지 위쪽에 지지되어, 상기 웨이퍼의 표면이 상기 공동을 향하고, 상기 주변에지의 측방향 치수는 상기 웨이퍼의 최대 측방향 치수보다 더 큰 상기 양극;
    전해액이 항상 상기 웨이퍼의 표면의 제1영역과 접촉하도록, 상기 주변에지까지 상기 공동을 채우는 상기 전해액; 및
    상기 공동의 주변벽에 인접한 위치에서 상기 웨이퍼의 표면의 제2영역을 접촉시키기 위한 전기접촉부재로서, 상기 제2영역은 상기 웨이퍼가 회전될 때 상기 전해액과 간헐적으로 접촉하는 상기 전기접촉부재를 포함하는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서,
    상기 제2영역은 상기 웨이퍼의 원주를 따라 연장되어 있는 접촉영역이고, 상기 접촉영역은 제1영역을 둘러싸는 것을 특징으로 하는 시스템.
  3. 제2항에 있어서,
    상기 접촉부재는 상기 접촉영역과 접촉하는 도전선(conductive wire)인 것을 특징으로 하는 시스템.
  4. 제1항에 있어서,
    상기 전해액은, 상기 전해액이 상기 웨이퍼의 표면에 대하여 흐를 때, 상기 웨이퍼와 접촉하는 것을 특징으로 하는 시스템.
  5. 제1항에 있어서,
    상기 웨이퍼는 상기 웨이퍼의 뒷면으로부터 웨이퍼 캐리어에 의하여 지지되는 것을 특징으로 하는 시스템.
  6. 제5항에 있어서,
    상기 웨이퍼 캐리어는, 상기 웨이퍼 캐리어상에 상기 웨이퍼를 유지시키도록, 상기 웨이퍼의 뒷면에 진공흡입을 가하는 것을 특징으로 하는 시스템.
  7. 제6항에 있어서,
    상기 웨이퍼 캐리어는 상기 웨이퍼의 원주를 따라 상기 웨이퍼를 지지하도록 유지링(retaining ring)을 포함하는 것을 특징으로 하는 시스템.
  8. 제1항에 있어서,
    상기 주변벽의 주변에지에 의하여 형성된 영역은 상기 웨이퍼의 표면의 영역보다 더 큰 것을 특징으로 하는 시스템.
  9. 최대 측방향 치수를 갖는 웨이퍼의 표면에 물질들을 퇴적시키는 시스템에 있어서,
    양극;
    에지를 형성하는 성형판으로서, 상기 성형판은 상기 양극과 상기 웨이퍼의 표면 사이에 지지되어, 상기 성형판의 상면이 웨이퍼의 표면을 향하도록 하고, 상기 성형판은 복수의 개구부를 포함하며, 상기 성형판의 상면은 상기 웨이퍼의 최대 측방향 치수보다 더 큰 측방향 치수를 가지는 상기 성형판;
    전해액이 항상 상기 웨이퍼의 표면의 제1영역과 접촉하도록, 상기 성형판의 개구부를 통하여 그리고 상기 웨이퍼의 표면에 대하여 흐르는 액상의 전해액; 및
    상기 성형판의 에지에 인접한 상기 웨이퍼의 표면의 제2영역과 전기접촉을 이루게 하기 위한 전기접촉부재로서, 상기 제2영역은 상기 웨이퍼가 상기 성형판 위에서 회전될 때 상기 전해액과 간헐적으로 접촉하는 상기 전기접촉부재를 포함하는 것을 특징으로 하는 시스템.
  10. 제9항에 있어서,
    상기 성형판은 제1부분 및 제2부분을 구비하는 것을 특징으로 하는 시스템.
  11. 제10항에 있어서,
    상기 제2부분은 상기 제1부분보다 더 많은 수의 개구부를 가지는 것을 특징으로 하는 시스템.
  12. 제9항에 있어서,
    상기 제2영역은 상기 웨이퍼의 원주를 따라 연장되어 있는 접촉영역이고, 상기 접촉영역은 상기 제1영역을 둘러싸는 것을 특징으로 하는 시스템.
  13. 제9항에 있어서,
    상기 접촉부재는 상기 제2영역과 접촉하는 도전선인 것을 특징으로 하는 시스템.
  14. 제9항에 있어서,
    상기 전해액은, 전해액이 상기 웨이퍼의 표면에 대하여 흐를 때, 상기 웨이퍼의 표면과 접촉하는 것을 특징으로 하는 시스템.
  15. 제9항에 있어서,
    상기 웨이퍼는, 상기 웨이퍼의 뒷면으로부터 웨이퍼 캐리어 조립체에 의하여 지지되는 것을 특징으로 하는 시스템.
  16. 제15항에 있어서,
    상기 웨이퍼 캐리어는, 상기 웨이퍼 캐리어상에 상기 웨이퍼를 유지시키도록, 상기 웨이퍼의 이면에 진공흡입을 가하는 것을 특징으로 하는 시스템.
  17. 제16항에 있어서,
    상기 웨이퍼 캐리어는, 상기 웨이퍼의 원주를 따라 상기 웨이퍼를 유지하기 위하여, 유지링을 포함하는 것을 특징으로 하는 시스템.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 최대 측방향 치수를 갖는 웨이퍼의 표면에서 물질들을 제거하는 시스템에 있어서,
    주변에지에서 끝나는 주변벽에 의하여 형성되는 공동내에 위치되어 있는 음극으로서, 웨이퍼가 상기 주변에지 위쪽에 지지되어, 상기 웨이퍼의 표면이 상기 공동을 향하도록 되고, 상기 주변에지의 측방향 치수는 상기 웨이퍼의 최대 측방향 치수보다 더 큰 상기 음극;
    전해액이 항상 상기 웨이퍼의 표면의 제1영역과 접촉하도록, 상기 공동의 주변에지까지 상기 공동을 채우는 상기 전해액; 및
    상기 공동의 주변벽에 인접한 위치에서 상기 웨이퍼의 표면의 제2영역을 접촉시키기 위한 전기접촉부재로서, 상기 제2영역은 상기 웨이퍼가 회전될 때 상기 전해액과 간헐적으로 접촉하는 상기 전기접촉부재를 포함하는 것을 특징으로 하는 시스템.
  49. 제48항에 있어서,
    상기 전해액은 전기폴리싱액인 것을 특징으로 하는 시스템.
  50. 제48항에 있어서,
    상기 시스템은 전기화학적으로 물질들을 제거하도록 구성되는 것을 특징으로 하는 시스템.
  51. 최대 측방향 치수를 갖는 웨이퍼의 표면에서 물질들을 제거하는 시스템에 있어서,
    음극;
    후퇴된 에지를 형성하는 성형판으로서, 상기 성형판은 상기 음극과 상기 웨이퍼의 표면 사이에 지지되어, 상기 성형판의 상면이 웨이퍼의 표면을 향하도록 하고, 상기 성형판은 복수의 개구부를 포함하며, 상기 성형판의 상면은 상기 웨이퍼의 최대 측방향 치수보다 더 큰 측방향 치수를 가지는 상기 성형판;
    전해액이 항상 상기 웨이퍼의 표면의 제1영역과 접촉하도록, 상기 성형판의 개구부를 통하여 그리고 상기 웨이퍼의 표면에 대하여 흐르는 액상의 전해액; 및
    상기 성형판의 후퇴된 에지에 인접한 상기 웨이퍼의 표면의 제2영역과 전기접촉을 이루게 하기 위한 전기접촉부재로서, 상기 제2영역은 상기 웨이퍼가 상기 성형판 위에서 회전될 때 상기 전해액과 간헐적으로 접촉하는 상기 전기접촉부재를 포함하는 것을 특징으로 하는 시스템.
  52. 제51항에 있어서,
    상기 전해액은 전기폴리싱액인 것을 특징으로 하는 시스템.
  53. 제51항에 있어서,
    상기 시스템은 전기화학적으로 물질들을 제거하도록 구성되는 것을 특징으로 하는 시스템.
  54. 도전물질이 전해액로부터 반도체기판의 표면상으로 퇴적될 수 있는 시스템에 있어서,
    상기 물질이 퇴적되는 동안, 상기 전해액을 상기 기판의 표면에 공급하는 조립체,
    상기 퇴적시, 상기 전해액에 의하여 접촉되는 양극, 및
    상기 퇴적시, 상기 표면의 선택된 영역에서 상기 표면과 전기적으로 상호접속되는 적어도 하나의 콘택트(contact)를 포함하고,
    상기 퇴적은, 상기 양극과 상기 콘택트 사이에 전위차를 인가하는 동안, 상기 적어도 하나의 콘택트 및 상기 표면이 다른 것에 대하여 이동함에 따라, 상기 선택된 영역에서 단속적으로 그리고 상기 표면의 나머지 영역에서 연속으로 진행되는 것을 특징으로 하는 시스템.
  55. 제54항에 있어서,
    상기 선택된 영역과 상기 표면의 나머지 영역상 물질의 퇴적 사이의 불균일성(non-uniformity)을 경감시키는 장치를 더욱 포함하는 것을 특징으로 하는 시스템.
  56. 제55항에 있어서,
    상기 장치는, 전기장 분포를 변경시키기 위하여, 상기 양극과 상기 표면 사이에 배치된 실드(shield)를 포함하는 것을 특징으로 하는 시스템.
  57. 제56항에 있어서,
    상기 실드는 그 안에 형성된 개구부를 포함하는 것을 특징으로 하는 시스템.
  58. 제55항에 있어서,
    상기 장치는, 상기 양극과 상기 표면 사이에 개구 면적의 정도가 다른 거친영역(asperity region)이 제공되는 관통된 요소(perforated element)를 포함하는 것을 특징으로 하는 시스템.
  59. 제58항에 있어서,
    상기 요소는 판인 것을 특징으로 하는 시스템.
  60. 제54항에 있어서,
    상기 조립체는, 상기 퇴적시 상기 전해액이 흐르는 공동을 형성하는 컵(cup)을 포함하는 것을 특징으로 하는 시스템.
  61. 제60항에 있어서,
    상기 양극은 상기 공동에 수용되는 것을 특징으로 하는 시스템.
  62. 제60항에 있어서,
    상기 콘택트는 상기 공동의 외부에 배치되는 것을 특징으로 하는 시스템.
  63. 제60항에 있어서,
    상기 조립체는, 상기 전해액을 상기 공동에 공급시키는 유입구를 더욱 포함하는 것을 특징으로 하는 시스템.
  64. 제54항에 있어서,
    상기 퇴적시, 상기 기판을 유지시키는 캐리어를 더욱 포함하는 것을 특징으로 하는 시스템.
  65. 제64항에 있어서,
    상기 캐리어는, 상기 콘택트에 대하여 상기 표면을 이동시키도록 회전가능한 것을 특징으로 하는 시스템.
  66. 제54항에 있어서,
    상기 퇴적시, 상기 표면에 근접하여, 상기 양극과 상기 표면 사이에 배치된 성형요소(shaping element)를 더욱 포함하는 것을 특징으로 하는 시스템.
  67. 제66항에 있어서,
    상기 성형요소는 다공성이고, 상기 전해액을 통과시켜 흐르게 하는 것을 특징으로 하는 시스템.
  68. 제66항에 있어서,
    상기 요소는 성형판인 것을 특징으로 하는 시스템.
  69. 도전물질이 반도체기판의 표면으로부터 제거될 수 있는 시스템에 있어서,
    상기 물질의 제거시, 전기에칭용액(electroetching solution)을 상기 기판의 표면에 공급하는 조립체,
    상기 제거시, 상기 용액에 의하여 접촉되는 전극, 및
    상기 제거시, 상기 표면의 선택된 영역에서 상기 표면과 전기적으로 상호접속되는 적어도 하나의 콘택트를 포함하고,
    상기 제거는, 상기 전극과 상기 콘택트 사이에 전위차를 인가하는 동안, 상기 적어도 하나의 콘택트 및 상기 표면이 다른 것에 대하여 이동함에 따라, 상기 선택된 영역에서 단속적으로 그리고 상기 표면의 나머지 영역에서 연속으로 진행되는 것을 특징으로 하는 시스템.
  70. 제69항에 있어서,
    상기 제거는 전기화학적 제거인 것을 특징으로 하는 시스템.
KR1020027008660A 2000-11-03 2001-11-02 기판상의 에지의 최소 배제부를 가진 균일막 전착을 위한방법 및 장치 KR100801270B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US24521100P 2000-11-03 2000-11-03
US60/245,211 2000-11-03
US09/760,757 2001-01-17
US09/760,757 US6610190B2 (en) 2000-11-03 2001-01-17 Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate

Publications (2)

Publication Number Publication Date
KR20020095179A KR20020095179A (ko) 2002-12-20
KR100801270B1 true KR100801270B1 (ko) 2008-02-04

Family

ID=26937071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008660A KR100801270B1 (ko) 2000-11-03 2001-11-02 기판상의 에지의 최소 배제부를 가진 균일막 전착을 위한방법 및 장치

Country Status (8)

Country Link
US (3) US6610190B2 (ko)
EP (1) EP1332243A2 (ko)
JP (1) JP4034655B2 (ko)
KR (1) KR100801270B1 (ko)
CN (1) CN1253608C (ko)
AU (1) AU2002246910A1 (ko)
TW (1) TW511167B (ko)
WO (1) WO2002057514A2 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7686935B2 (en) * 1998-10-26 2010-03-30 Novellus Systems, Inc. Pad-assisted electropolishing
US6497800B1 (en) 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6610190B2 (en) * 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US6251235B1 (en) 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US7204917B2 (en) 1998-12-01 2007-04-17 Novellus Systems, Inc. Workpiece surface influencing device designs for electrochemical mechanical processing and method of using the same
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US7097755B2 (en) 1998-12-01 2006-08-29 Asm Nutool, Inc. Electrochemical mechanical processing with advancible sweeper
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6413388B1 (en) * 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6852208B2 (en) 2000-03-17 2005-02-08 Nutool, Inc. Method and apparatus for full surface electrotreating of a wafer
US7754061B2 (en) * 2000-08-10 2010-07-13 Novellus Systems, Inc. Method for controlling conductor deposition on predetermined portions of a wafer
US6921551B2 (en) 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US20040170753A1 (en) * 2000-12-18 2004-09-02 Basol Bulent M. Electrochemical mechanical processing using low temperature process environment
US7172497B2 (en) * 2001-01-05 2007-02-06 Asm Nutool, Inc. Fabrication of semiconductor interconnect structures
US7211174B2 (en) * 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7211186B2 (en) * 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7244347B2 (en) * 2001-01-17 2007-07-17 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
AU2002350038A1 (en) * 2001-10-26 2003-05-06 Nutool, Inc. Method and system to provide electrical contacts for electrotreating processes
US6815354B2 (en) * 2001-10-27 2004-11-09 Nutool, Inc. Method and structure for thru-mask contact electrodeposition
KR20040064699A (ko) * 2001-11-02 2004-07-19 누툴 인코포레이티드 전진가능한 스위퍼를 구비한 전기화학적 기계적 처리
US6776693B2 (en) * 2001-12-19 2004-08-17 Applied Materials Inc. Method and apparatus for face-up substrate polishing
US7029567B2 (en) * 2001-12-21 2006-04-18 Asm Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US6833063B2 (en) * 2001-12-21 2004-12-21 Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US20060137994A1 (en) * 2001-12-21 2006-06-29 Basol Bulent M Method of wafer processing with edge seed layer removal
WO2003088316A2 (en) * 2002-04-12 2003-10-23 Acm Research, Inc. Electropolishing and electroplating methods
US7128823B2 (en) 2002-07-24 2006-10-31 Applied Materials, Inc. Anolyte for copper plating
US7090750B2 (en) * 2002-08-26 2006-08-15 Micron Technology, Inc. Plating
US20040226654A1 (en) * 2002-12-17 2004-11-18 Akihisa Hongo Substrate processing apparatus and substrate processing method
US7201828B2 (en) * 2003-02-25 2007-04-10 Novellus Systems, Inc. Planar plating apparatus
US20050173260A1 (en) * 2003-03-18 2005-08-11 Basol Bulent M. System for electrochemical mechanical polishing
WO2004094666A1 (en) * 2003-04-24 2004-11-04 Dzieglewska, Hanna Allele-specific mutation detection assay
US7335288B2 (en) * 2003-09-18 2008-02-26 Novellus Systems, Inc. Methods for depositing copper on a noble metal layer of a work piece
WO2005045906A1 (en) * 2003-10-29 2005-05-19 Asm Nutool, Inc. System and method for electroless surface conditioning
US7064057B2 (en) * 2003-11-21 2006-06-20 Asm Nutool, Inc. Method and apparatus for localized material removal by electrochemical polishing
US7648622B2 (en) * 2004-02-27 2010-01-19 Novellus Systems, Inc. System and method for electrochemical mechanical polishing
US20060183321A1 (en) * 2004-09-27 2006-08-17 Basol Bulent M Method for reduction of gap fill defects
US7550070B2 (en) * 2006-02-03 2009-06-23 Novellus Systems, Inc. Electrode and pad assembly for processing conductive layers
EP1839695A1 (en) * 2006-03-31 2007-10-03 Debiotech S.A. Medical liquid injection device
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
US7732329B2 (en) * 2006-08-30 2010-06-08 Ipgrip, Llc Method and apparatus for workpiece surface modification for selective material deposition
US20080237048A1 (en) * 2007-03-30 2008-10-02 Ismail Emesh Method and apparatus for selective electrofilling of through-wafer vias
DE102007026633B4 (de) * 2007-06-06 2009-04-02 Atotech Deutschland Gmbh Vorrichtung und Verfahren zum elektrolytischen Behandeln von plattenförmiger Ware
US20090065365A1 (en) * 2007-09-11 2009-03-12 Asm Nutool, Inc. Method and apparatus for copper electroplating
TWI410531B (zh) * 2010-05-07 2013-10-01 Taiwan Semiconductor Mfg 直立式電鍍設備及其電鍍方法
US9988734B2 (en) 2011-08-15 2018-06-05 Lam Research Corporation Lipseals and contact elements for semiconductor electroplating apparatuses
TWI609100B (zh) * 2012-03-30 2017-12-21 諾發系統有限公司 使用反向電流除鍍以清洗電鍍基板夾持具
WO2014098774A1 (en) * 2012-12-21 2014-06-26 Agency For Science, Technology And Research Porous metallic membrane
EP3070191B1 (en) * 2013-11-14 2017-08-16 Toyota Jidosha Kabushiki Kaisha Film forming apparatus for metal coating film and film forming method therefor
JP5826952B2 (ja) * 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
JP6745103B2 (ja) * 2014-11-26 2020-08-26 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体電気メッキ装置用のリップシールおよび接触要素
US10053793B2 (en) 2015-07-09 2018-08-21 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
US20170145577A1 (en) * 2015-11-19 2017-05-25 Rohm And Haas Electronic Materials Llc Method of electroplating low internal stress copper deposits on thin film substrates to inhibit warping
US20190096866A1 (en) * 2017-09-26 2019-03-28 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
JP2023504033A (ja) * 2019-11-27 2023-02-01 ラム リサーチ コーポレーション レジストによるめっきのためのエッジ除去
US11230778B2 (en) * 2019-12-13 2022-01-25 Macdermid Enthone Inc. Cobalt chemistry for smooth topology

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807165A (en) 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US6004880A (en) 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US6066030A (en) 1999-03-04 2000-05-23 International Business Machines Corporation Electroetch and chemical mechanical polishing equipment
US6176992B1 (en) 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6261426B1 (en) 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328273A (en) 1966-08-15 1967-06-27 Udylite Corp Electro-deposition of copper from acidic baths
FR2510145B1 (fr) 1981-07-24 1986-02-07 Rhone Poulenc Spec Chim Additif pour bain de cuivrage electrolytique acide, son procede de preparation et son application au cuivrage des circuits imprimes
US4948474A (en) 1987-09-18 1990-08-14 Pennsylvania Research Corporation Copper electroplating solutions and methods
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
US5084071A (en) 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5256565A (en) 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
US5225034A (en) 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5516412A (en) 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5681215A (en) 1995-10-27 1997-10-28 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
US5795215A (en) 1995-06-09 1998-08-18 Applied Materials, Inc. Method and apparatus for using a retaining ring to control the edge effect
EP0751567B1 (en) 1995-06-27 2007-11-28 International Business Machines Corporation Copper alloys for chip interconnections and method of making
US5755859A (en) 1995-08-24 1998-05-26 International Business Machines Corporation Cobalt-tin alloys and their applications for devices, chip interconnections and packaging
US5762544A (en) 1995-10-27 1998-06-09 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US5858813A (en) 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US5862605A (en) * 1996-05-24 1999-01-26 Ebara Corporation Vaporizer apparatus
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5773364A (en) 1996-10-21 1998-06-30 Motorola, Inc. Method for using ammonium salt slurries for chemical mechanical polishing (CMP)
US5954997A (en) 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
US5933753A (en) 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
KR20000057470A (ko) 1996-12-16 2000-09-15 포만 제프리 엘 집적 회로 칩 상의 전기 도금된 상호 접속 구조체
US5911619A (en) 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US5922091A (en) 1997-05-16 1999-07-13 National Science Council Of Republic Of China Chemical mechanical polishing slurry for metallic thin film
US6001235A (en) 1997-06-23 1999-12-14 International Business Machines Corporation Rotary plater with radially distributed plating solution
US5985123A (en) 1997-07-09 1999-11-16 Koon; Kam Kwan Continuous vertical plating system and method of plating
KR20010024368A (ko) * 1997-09-30 2001-03-26 세미툴 인코포레이티드 접촉식 세정 작업을 위한 주 반응 챔버 외측에 보조전극을 구비하는 전기도금 시스템
US5897375A (en) 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6159354A (en) 1997-11-13 2000-12-12 Novellus Systems, Inc. Electric potential shaping method for electroplating
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6027631A (en) 1997-11-13 2000-02-22 Novellus Systems, Inc. Electroplating system with shields for varying thickness profile of deposited layer
US5976331A (en) 1998-04-30 1999-11-02 Lucent Technologies Inc. Electrodeposition apparatus for coating wafers
US6071388A (en) 1998-05-29 2000-06-06 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6132587A (en) 1998-10-19 2000-10-17 Jorne; Jacob Uniform electroplating of wafers
US6251235B1 (en) * 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US7578923B2 (en) * 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6497800B1 (en) * 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6610190B2 (en) * 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US6589105B2 (en) * 1998-12-01 2003-07-08 Nutool, Inc. Pad tensioning method and system in a bi-directional linear polisher
US6103085A (en) 1998-12-04 2000-08-15 Advanced Micro Devices, Inc. Electroplating uniformity by diffuser design
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
JP3422731B2 (ja) * 1999-07-23 2003-06-30 理化学研究所 Ｅｌｉｄセンタレス研削装置
US6653226B1 (en) * 2001-01-09 2003-11-25 Novellus Systems, Inc. Method for electrochemical planarization of metal surfaces
US6848970B2 (en) * 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US6482307B2 (en) * 2000-05-12 2002-11-19 Nutool, Inc. Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US7201829B2 (en) * 2001-03-01 2007-04-10 Novellus Systems, Inc. Mask plate design
US6482656B1 (en) * 2001-06-04 2002-11-19 Advanced Micro Devices, Inc. Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
TW584899B (en) * 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807165A (en) 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US6004880A (en) 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US6176992B1 (en) 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6261426B1 (en) 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching
US6066030A (en) 1999-03-04 2000-05-23 International Business Machines Corporation Electroetch and chemical mechanical polishing equipment

Also Published As

Publication number Publication date
JP2005501963A (ja) 2005-01-20
WO2002057514A3 (en) 2003-02-06
US6942780B2 (en) 2005-09-13
US20020053516A1 (en) 2002-05-09
JP4034655B2 (ja) 2008-01-16
KR20020095179A (ko) 2002-12-20
US6610190B2 (en) 2003-08-26
EP1332243A2 (en) 2003-08-06
AU2002246910A1 (en) 2002-07-30
CN1433487A (zh) 2003-07-30
WO2002057514A2 (en) 2002-07-25
TW511167B (en) 2002-11-21
CN1253608C (zh) 2006-04-26
US20060006060A1 (en) 2006-01-12
US20030209429A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
KR100801270B1 (ko) 기판상의 에지의 최소 배제부를 가진 균일막 전착을 위한방법 및 장치
JP2005501963A5 (ko)
US6852630B2 (en) Electroetching process and system
US7435323B2 (en) Method for controlling thickness uniformity of electroplated layers
US6946066B2 (en) Multi step electrodeposition process for reducing defects and minimizing film thickness
US7578923B2 (en) Electropolishing system and process
US20060219573A1 (en) Apparatus with conductive pad for electroprocessing
KR100687129B1 (ko) 일체화된 도금과 평탄화 공정 및 이를 위한 장치
US20070141818A1 (en) Method of depositing materials on full face of a wafer
US7201829B2 (en) Mask plate design
US20030089598A1 (en) Method and system to provide electrical contacts for electrotreating processes
US7244347B2 (en) Method and system to provide electrical contacts for electrotreating processes
US6652726B1 (en) Method for reducing wafer edge defects in an electrodeposition process
JP2005509092A (ja) 前進可能なスイーパを使った電気化学的機械的処理
US20090020437A1 (en) Method and system for controlled material removal by electrochemical polishing
JP2010037637A (ja) 電解処理装置及び電解処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee