JP2010037637A - 電解処理装置及び電解処理方法 - Google Patents
電解処理装置及び電解処理方法 Download PDFInfo
- Publication number
- JP2010037637A JP2010037637A JP2008205193A JP2008205193A JP2010037637A JP 2010037637 A JP2010037637 A JP 2010037637A JP 2008205193 A JP2008205193 A JP 2008205193A JP 2008205193 A JP2008205193 A JP 2008205193A JP 2010037637 A JP2010037637 A JP 2010037637A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- seed layer
- anode
- electrolytic treatment
- electrolytic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F5/00—Electrolytic stripping of metallic layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】例えばルテニウム膜をシード層として該ルテニウム膜の表面にダイレクトめっきを行うのに先立って、たとえ300mmウェーハ等の大型の高抵抗基板であっても、ルテニウム膜表面の不動態層を確実に除去することで、その後のめっき時におけるターミナルエフェクトを改善し、しかも、めっき膜の膜質を改善し、微細配線パターンの内部にボイドのないめっき膜を埋込むことができる電解処理装置及び電解方法を提供する。
【解決手段】貴金属または高融点金属からなるシード層を有する基板Wの該シード層と対向する位置に配置されるアノード52と、電解液62で満たされた基板Wとアノード52との間に、内部に電解液を含浸させて配置される多孔質体46と、シード層表面の電場を制御してシード層表面に形成された不動態層を電解処理により電気化学的に除去する制御部58を有する。
【選択図】図3
【解決手段】貴金属または高融点金属からなるシード層を有する基板Wの該シード層と対向する位置に配置されるアノード52と、電解液62で満たされた基板Wとアノード52との間に、内部に電解液を含浸させて配置される多孔質体46と、シード層表面の電場を制御してシード層表面に形成された不動態層を電解処理により電気化学的に除去する制御部58を有する。
【選択図】図3
Description
本発明は、電解処理装置及び電解処理方法に関し、特に、半導体ウェーハ等の基板表面に形成された、例えば10nm以下の膜厚のルテニウム膜をシード層とした銅めっきを行って、ルテニウム膜表面に銅からなるLSI配線を形成するのに先だって、シード層となるルテニウム膜表面の不働態層を除去するのに使用される電解処理装置及び電解処理方法に関する。
LSI配線材料として、アルミニウムに代えて銅を使用した場合、その配線形成方法として、銅めっき法が一般に採用されている。
図1は、この種の銅配線基板の製造例を工程順に示す。先ず、図1(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上にSiO2からなる酸化膜やLow−k材膜等の絶縁膜2を堆積し、この絶縁膜2の内部に、リソグラフィ・エッチング技術により、配線用凹部としてのビアホール3とトレンチ4を形成する。その上にバリア層5、更にその上に電解めっきの給電層としてシード層7を形成する。この種のバリア層5としては、タンタル、チタン、タングステンまたはルテニウムなどの金属あるいはその窒化物が一般に採用されている。
図1は、この種の銅配線基板の製造例を工程順に示す。先ず、図1(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上にSiO2からなる酸化膜やLow−k材膜等の絶縁膜2を堆積し、この絶縁膜2の内部に、リソグラフィ・エッチング技術により、配線用凹部としてのビアホール3とトレンチ4を形成する。その上にバリア層5、更にその上に電解めっきの給電層としてシード層7を形成する。この種のバリア層5としては、タンタル、チタン、タングステンまたはルテニウムなどの金属あるいはその窒化物が一般に採用されている。
そして、図1(b)に示すように、基板Wのシード層7の表面に銅めっきを施すことで、ビアホール3及びトレンチ4内に銅を充填するとともに、絶縁膜2上に銅膜6を堆積する。その後、化学的機械的研磨(CMP)により、絶縁膜2上の銅膜6、シード層7及びバリア層5を除去して、ビアホール3及びトレンチ4内に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図1(c)に示すように、絶縁膜2の内部に銅膜6からなる配線が形成される。
従来の銅めっきプロセスでは、シード層7として、スパッタリング、CVD、ALDまたは無電解めっき法などによって形成された銅シード層が広く用いられており、配線サイズの微細化の進行により、銅シード層7の厚みが年々薄くなってきている。
つまり、65nm世代の半導体デバイスを製造する時の銅シード層の厚みは、基板フィールドにおいて600オングストローム前後であるが、これが45nm世代の半導体デバイスになると500オングストローム以下になり、更に、32nm世代以降の半導体デバイスとなると300オングストローム以下になることが予想される。最も普及しているスパッタリング法で成膜される銅シード層のサイドカバレッジは、一般に10〜15%である。このため、32nm世代以降の半導体デバイス製造に使用される銅シード層のビアホールやトレンチの側壁における厚みは、数十オングストローム程度の極薄となり、シード層としての連続性が失われ、機能が不十分になって、銅めっきの埋込み性が著しく低下すると考えられる。その対策として、銅シード層をCVDやALDのようなコンフォーマルな成膜方法に変える動きが認められる。
一方で、銅シード層を無くして、ルテニウム膜等からなるバリア層を電解めっき時のシード層(給電層)として、ルテニウム膜の表面にダイレクトに銅めっきする試みも行われている。この理由の一つとして、銅材料の大気環境下での不安定性を挙げることができる。即ち、銅は、大気中で容易に酸化され、銅シード層表面に数オングストロームから数十オングストロームの自然酸化膜(酸化銅)が形成されてしまう。酸化銅は電気を通さず、かつ酸性めっき液中で溶解しやすい。
ルテニウム膜等のバリア層をシード層としてバリア層の表面にダイレクトめっきを行う場合、バリア層材料によっては、銅シード層上へ電解銅めっきを行うことで成膜された時のようなモホロジーの良い銅めっき膜が得られず、また銅めっき膜のバリア層への密着性にも乏しい場合がある。更に、世代が進むにつれてバリア層の膜厚が数十オングストロームとなり、バリア層のシート抵抗も数十Ω/sq〜数百Ω/sqとなることから、バリア層をシード層としてバリア層表面にダイレクトめっきを行う場合は、銅シード層の表面にめっきを行う場合以上にターミナルエフェクトの影響が問題となると考えられる。
バリア層の表面にダイレクトめっきを行う技術としては、添加剤の入った硫酸銅めっき液を用いて、バリア層/銅と銅/銅の析出電位を調整し、電流値を少しずつ高くしていくことで、バリア層で覆われた配線用凹部内に銅を埋込むようにしたものが提案されている(例えば、特許文献1,2参照)。しかし、この技術では、バリア層で覆われた配線用凹部内への銅の埋込みを均一に行うことは可能であるが、特に300mmの大型のウェーハ(基板)では、めっき終了後にウェーハの表面に成膜された銅めっき膜のセン部とエッジ部でのグローバルな膜厚が異なり、めっき後に一般に行われるCMP加工が問題となる。
また、バリア層としてのルテニウム膜の表面に不動態層(酸化ルテニウム)がある場合、このルテニウム膜(バリア層)をシード層としてルテニウム膜の表面にダイレクト銅めっきを行うと、銅が粒状に析出して、それが微細パターン中のボイドとなったり、基板表面のめっき膜表面がざらついたりする原因となる。そのため、銅めっきに先立って、ルテニウム膜をカソードとし、前処理液(電解液)として、1.8mol/L(17.6wt%)の硫酸と1mmol/LのNaClとの混合液を用いた前処理(電解処理)を行うことが有効であることが報告されている(例えば、非特許文献1参照)。しかし、この前処理液(電解液)は、ナトリウムを含むため、半導体プロセスの製造工程での使用は一般に難しい。
更に、基板を、例えば約0V〜約−0.5Vの範囲の電圧、または0.05mA/cm2〜約1mA/cm2の範囲の電流密度で陰極処理(前処理)することで、ルテニウム膜等の金属膜表面に形成された酸化膜を除去することが提案されている(例えば、特許文献3参照)。しかしながら、例えば膜厚が10nm以下のルテニウム膜を表面に有する高抵抗基板を、この電圧または電流密度の範囲で陰極処理(前処理)しようとすると、特に300mmウェーハ等の大型の高抵抗基板では、ターミナルエフェクトの影響により基板の面内全体を均一に処理することは困難であると考えられる。
出願人は、電気伝導度が0.4/Ω・cm以下の、例えば濃度が10wt%以下の硫酸を電解液とした電解処理により、ルテニウム膜表面に形成された不働態層を電気化学的に除去することを提案している(特許文献4参照)。しかしながら、この方法は、チップテストのような比較的小型の基板に対しては有効であるものの、例えば膜厚が10nm以下のルテニウム膜を表面に有する、300mmウェーハ等の大型の高抵抗基板に対しては、ターミナルエフェクトの影響で基板の面内全体を均一に処理することは困難であることが判った。
バリア層をシード層(給電層)として、バリア層の表面にダイレクトに銅めっきを行う場合、特に32nm世代の半導体デバイスに使用が予想される10nm以下の膜厚のルテニウム膜をシード層としてルテニウム膜表面にダイレクトに電解銅めっきをする場合、銅めっきに先立って、ルテニウム膜表面に形成された不動態層(酸化ルテニウム)を除去する必要がある。特に、ルテニウム膜の膜厚が薄くなるにつれて、ルテニウム膜中に占める不働態層(酸化ルテニウム)の割合が増えていくため、ルテニウム膜表面の不動態層(酸化ルテニウム)の除去の必要性は高くなる。
これは、不働態層(酸化ルテニウム)の抵抗値が高く、元々高抵抗であるルテニウム膜の表面に不働態層がある状態でダイレクト銅めっきを行うと、ターミナルエフェクトの悪化に伴って、特に300mmウェーハ等の大型の高抵抗基板では膜厚の面内均一性を高めた銅めっき膜の成膜が困難となり、しかも、めっき銅が不働態層(酸化ルテニウム)の表面に粒状に析出し、微細配線パターン内に埋込まれ銅の内部にボイドが発生する原因となるばかりでなく、基板表面に成膜されためっき膜表面がざらつく原因となるからである。
本発明は上記事情に鑑みて為されたもので、例えばルテニウム膜をシード層として該ルテニウム膜の表面にダイレクトめっきを行うのに先立って、たとえ300mmウェーハ等の大型の高抵抗基板であっても、ルテニウム膜表面の不動態層(酸化ルテニウム)を確実に除去することで、その後のめっき時におけるターミナルエフェクトを改善し、しかも、めっき膜の膜質を改善し、微細配線パターンの内部にボイドのないめっき膜を埋込むことができるようにした電解処理装置及び電解処理方法を提供することを目的とする。
請求項1に記載の発明は、貴金属または高融点金属からなるシード層を有する基板の該シード層と対向する位置に配置されるアノードと、電解液で満たされた基板と前記アノードとの間に、内部に電解液を含浸させて配置される多孔質体と、前記シード層が還元反応となるように該シード層表面の電場を制御してシード層表面に形成された不動態層を電解処理により電気化学的に除去する制御部を有することを特徴とする電解処理装置である。
電解液で満たされた基板とアノードとの間に、内部に電解液を含浸させた多孔質体を配置し、基板とアノードとの間の抵抗をより大きくすることで、電解処置の際におけるターミナルエフェクトの影響を低減させ、更に、例えばアノードとシード層との間に印加する電圧または電流を徐々に増加させてシード層表面に形成された不動態層を電解処理により電気化学的に除去することで、基板の外周部から中心部に向けてシード層表面の不働態層を徐々に除去して、ターミナルエフェクトの影響を低減させながら、たとえ300mmウェーハ等の大型の高抵抗基板であっても、基板全面に対する均一な電解処理を行うことができる。
請求項2に記載の発明は、前記多孔質体と前記アノードの間に、電解処理領域を制限する遮蔽板を配置したことを特徴とする請求項1記載の電解処理装置である。
このように、遮蔽板で基板の電解処理領域を制限することで、基板の周縁部から中心部までの基板全体を陰極処理するのに必要な最大印加電圧または最大印加電流を低減させることができる。遮蔽板として、絞り機構を有し、電解処理領域となる開口面積を調節できるようにしたものを使用することが好ましい。
このように、遮蔽板で基板の電解処理領域を制限することで、基板の周縁部から中心部までの基板全体を陰極処理するのに必要な最大印加電圧または最大印加電流を低減させることができる。遮蔽板として、絞り機構を有し、電解処理領域となる開口面積を調節できるようにしたものを使用することが好ましい。
請求項3に記載の発明は、前記アノードは、円板状、一個または複数のリング状、またはそれらの組合せで構成されている特徴とする請求項1または2記載の電解処理装置である。
例えば円板状と複数のリング状の分割アノードを組合せてアノードを構成し、各分割アノードを個別に制御することで、シード層表面の電場を容易に制御して、基板全体により均一な処理を行うことができる。
例えば円板状と複数のリング状の分割アノードを組合せてアノードを構成し、各分割アノードを個別に制御することで、シード層表面の電場を容易に制御して、基板全体により均一な処理を行うことができる。
請求項4に記載の発明は、電解処理の際に前記シード層表面から発生するガスを除去するガス除去機構を更に有することを特徴とする請求項1乃至3のいずれかに記載の電解処理装置である。
このガス除去手段としては、例えばカソード側の電解液を循環させる手段、電解処理中に基板を回転させる手段、またはアノードを保持するヘッドを上下動させたりチルトさせたりする手段等が挙げられる。
このガス除去手段としては、例えばカソード側の電解液を循環させる手段、電解処理中に基板を回転させる手段、またはアノードを保持するヘッドを上下動させたりチルトさせたりする手段等が挙げられる。
請求項5に記載の発明は、前記シード層が膜厚10nm以下のルテニウム膜またはルテニウム合金膜で形成されていることを特徴とする請求項1乃至4のいずれかに記載の電解処理装置である。
請求項6に記載の発明は、貴金属または高融点金属からなるシード層を有する基板と該シード層と対向する位置に配置されるアノードとの間に多孔質体を配置し、前記多孔質体の内部に電解液を含浸させつつ基板と前記アノードとの間に電解液を満たし、前記シード層が還元反応となるように該シード層表面の電場を制御しつつ、前記シード層表面に形成された不動態層を電解処理により電気化学的に除去することを特徴とする電解処理方法である。
請求項7に記載の発明は、前記シード層と前記アノードとの間に印加する電圧または電流を、基板の電解処理領域に合わせて徐々に増大させることを特徴とする請求項6記載の電解処理方法である。
請求項8に記載の発明は、前記アノードと前記多孔質体との間に遮蔽板を配置して電解処理領域を制限することを特徴とする請求項6または7記載の電解処理方法である。
請求項8に記載の発明は、前記アノードと前記多孔質体との間に遮蔽板を配置して電解処理領域を制限することを特徴とする請求項6または7記載の電解処理方法である。
請求項9に記載の発明は、貴金属または高融点金属からなるシード層を有する基板と該シード層と対向する位置に配置されるアノードとの間に電解質として硫酸を使用した電解液を満たし、前記シード層と前記アノードとの間に、電解液の硫酸濃度(g/L)をAとした時、電流密度(mA/cm2)Bが下記の式(1)を満たすように電流を印加して、シード層表面に形成された不動態層を電解処理により電気化学的に除去することを特徴とする電解処理方法である。
A≧1.15×B+5 式(1)
A≧1.15×B+5 式(1)
請求項10に記載の発明は、前記シード層が膜厚10nm以下のルテニウム膜またはルテニウム合金膜で形成されていることを特徴とする請求項6乃至9のいずれかに記載の電解処理方法である。
本発明によれば、例えば膜厚が10nm以下のルテニウム膜が形成された、300mmウェーハ等の大型の高抵抗基板であっても、ルテニウム膜表面に形成された不働態層(酸化ルテニウム)を基板全面に亘って電気化学的に除去し、しかる後、ルテニウム膜をシード層としてルテニウム膜表面にダイレクトに電解銅めっき等を行うことができる。これによって、めっき時のターミナルエフェクトを改善して、基板の中心までめっきが到達する速度を速め、しかも、微細なめっき膜を基板の全面に均一な膜厚で成膜して、微細配線パターン内へボイドを生じさせることなく埋込むことができる。
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の例では、図1(a)に示すバリア層5としてルテニウム膜が形成された基板Wを用意し、図1(a)に示すシード層7を形成することなく、ルテニウム膜(バリア層5)を電解銅めっき時のシード層として該ルテニウム膜表面に電解銅めっきによって銅膜6(図1(b)参照)をダイレクトに成膜する例について説明する。本発明は、ルテニウム膜の代わりにルテニウム合金膜、または他の貴金属または高融点金属からなる膜を電解めっきの時のシード層として、このシード層表面にめっき膜をダイレクトに成膜する例に適用しても良い。
図2は、本発明の実施の形態の電解処理装置を備えた基板処理装置の平面配置図を示す。図2に示すように、この基板処理装置には、コントロールパネル10を有する矩形状の装置フレーム12が備えられている。装置フレーム12の内部には、複数の基板を内部に収納した基板カセットを搬入する2つのロード・アンロード部14、2つのベベルエッチング・裏面洗浄装置16、基板ステーション18、リンス・乾燥装置20、1基の電解処理装置22及び4基の電解銅めっき装置24が配置されている。更に、ロード・アンロード部14、ベベルエッチング・裏面洗浄装置16、基板ステーション18及びリンス・乾燥装置20に挟まれた位置に第1搬送ロボット26が、基板ステーション18、リンス・乾燥装置20、電解処理装置22及び電解銅めっき装置24に挟まれた位置に第2搬送ロボット28がそれぞれ走行自在に配置されている。
図3は、図2に示す基板処理装置の電解処理装置22の概要を示す。電解処理装置22は、電解銅めっきに先立って、電解銅めっき時にシード層となるルテニウム膜表面の不動態膜(酸化ルテニウム)を電解処理により電気化学的に除去するためのものであり、基板保持部30とアノードヘッド32とから主に構成されている。基板保持部30は、表面(ルテニウム膜形成面)を上向きにして基板Wを吸着等によって保持する基板ステージ34を備えており、この基板ステージ34は、回転機構(図示せず)から延びる回転自在な回転軸36の上端に連結されている。このように基板ステージ34を回転軸36の上端に連結し、回転軸36の回転に伴って基板Wを回転させることで、ルテニウム膜の電解処理の際に発生する水素ガスをルテニウム膜表面から除去するガス除去機構が構成されている。
基板保持部30は、基板ステージ34の上方に位置して、基板ステージ34で保持した基板Wを上昇させた時に、基板Wの周縁部上面に圧接して、ここをシールするリング状のシールリング38と、シールリング38の外方で基板Wの周縁部上面のルテニウム膜に接触して、ルテニウム膜をカソードとなすカソード接点40とを有している。これにより、基板Wの周縁部上面をシールリング38でシールした時に、基板Wの上面にシールリング38で周囲を囲繞した基板側電解液室が形成され、しかも、カソード接点40がシールリング38の外方に位置することで、カソード接点40が基板側電解液室内の電解液62に接触しないようになっている。
この例では、シールリング38及びカソード接点40は、基板保持部30の基板ステージ34で保持した基板Wの周縁部上面に接触した状態で、基板ステージ34と一体に回転するように構成されている。
アノードヘッド32は、昇降自在な昇降軸42と、この昇降軸42の下端に連結された、下方に開口した有底円筒状のハウジング44と、このハウジング44の下端開口部を塞ぐように配置された多孔質体46を有している。ハウジング44の内周面には、凹状部44aが、多孔質体46の上部にはフランジ部46aがそれぞれ設けられ、このフランジ部46aを凹状部44a内に嵌入させることで、ハウジング44に多孔質体46が保持されている。
多孔質体46の外周側面には、電流が多孔質体46の外周側面から流れることを防止するシールドリング48が巻き付けられている。このシールドリング48の材質としては、例えばフッ素ゴムのような伸縮性材料が挙げられる。更に多孔質体46のフランジ部46aとハウジング44の凹状部44aとの間には、電解液の漏れを防止するOリング50が介装されている。
多孔質体46は、例えばアルミナ、SiC、ムライト、ジルコニア、チタニア、コージライト等の多孔質セラミックスまたはポリプロピレンやポリエチレンの焼結体等の硬質多孔質体、あるいはこれらの複合体で構成され、気孔率は、例えば19%以下である。そして、この内部に電解液を含有させることで、つまり多孔質体46自体は絶縁体であるが、この内部に電解液を複雑に入り込ませ、厚さ方向にかなり長い経路を辿らせることで、電解液の電気伝導率より小さい電気伝導率を有するように構成されている。
このように多孔質体46をハウジング44の開口部に配置し、この多孔質体46によって大きな抵抗を発生させることで、ルテニウム膜の電解処置の際に、ルテニウム膜の抵抗の影響を無視できる程度となし、基板Wの表面の電気抵抗による電流密度の面内差を小さくして、電解処置の面内均一性を向上させることができる。
多孔質体46として、例えば気孔率が19%以下の多孔質セラミックスを用いることにで、多孔質体46を挟んで、基板W側と不溶解アノード52側の電解液を分離することができる。これにより、基板Wの表面のシールリング38で周囲を囲繞された基板側電解液室に電解液を入れて電解処理を行った後、この基板側電解液室内の電解液のみをめっき液に入れ替えてめっきを行うことも可能となる。この方法では、同一の電解槽で液のみを入れ替えることで、電解とめっきの連続処理が可能となる。
ハウジング44の内部には、多孔質体46の上部に位置して、内部に多数の貫通孔を有する不溶解アノード52が基板ステージ34で保持した基板Wのルテニウム膜と対面するように配置されている。このように、電解処理の進行に伴って電解液に溶解しない、例えばチタン上へ酸化イリジウムをコーティングした不溶解アノード52を使用することで、不溶解アノード52の変形を防止するとともに、不溶解アノード52の交換を不要となすことができる。なお、イオン交換膜等で電解液をカソード側と基板(アノード)側に分ける場合には、不溶解アノードの代わりに溶解アノードを使用しても良い。
この不溶解アノード52は、電源54の陽極から延びる陽極導線56aに電気的に接続され、カソード接点40は、電源54の陰極から延びる陰極導線56bに電気的に接続される。電源54は制御部58に接続され、不溶解アノード52とカソード接点40に接触してカソードとなるルテニウム膜との間に電源54から印加される電流または電圧が制御部58によって制御されるようになっている。
ハウジング44には、ハウジング44内の電解液62の上方に溜まった酸素ガスを外部に排出する酸素ガス排出管60が接続されている。更に、図示しないが、ハウジング44には、ハウジング44内に電解液62を供給する電解液供給管と、ハウジング44内の電解液62を外部に排出する電解液排出管が接続され、更にハウジング44の側方または側壁内部に位置して、基板Wの表面のシールリング38で周囲を囲まれた領域(基板側電解液室)に電解液62を供給する電解液供給部と基板側電解液室内の電解液を外部に排出する電解液排出部が設けられている。この例では、電解液62として、濃度が100g/L以下、例えば80g/Lの硫酸を使用している。
図4に、電解液62の硫酸濃度と不溶解アノード52とカソード接点40に接触してカソードとなるルテニウム膜との間の電流密度との関係を示す。つまり、この例では、電解液62の硫酸濃度(g/L)をAとした時、電流密度(mA/cm2)Bが下記の式(1)を満たすように、不溶解アノード52とカソード接点40に接触してカソードとなるルテニウム膜との間に電流を印加し、これによって、ルテニウム膜表面に形成された不動態層(酸化ルテニウム)を電解処理により電気化学的に除去するようにしている。
A≧1.15×B+5 式(1)
A≧1.15×B+5 式(1)
次に、電解処理装置22の動作について説明する。先ず、表面(ルテニウム膜形成面)を上向きにして、基板Wの下面を基板ステージ34で吸着保持する。この時、基板ステージ34は下降した位置にある。そして、基板ステージ34を上昇させ、この基板ステージ34で保持した基板Wの周縁部上面をシールリング38に圧接させ、これによって、基板Wの上面に、シールリング38で周囲を囲繞した基板側電解液室を形成する。同時に、基板Wの周縁部上面のルテニウム膜を、シールリング38の外方において、カソード接点40に接触させる。
次に、上昇した位置にあったアノードヘッド32を下降させ、多孔質体46が基板Wの上面に接触することなく、近接した時点で、アノードヘッド32の下降を停止させる。この多孔質体46と基板ステージ34で保持した基板Wとの間隔Gが短いほど、多孔質体46によるターミナルエフェクト低減効果が大きい。このため、この間隔Gは、10mm以内であることが好ましく、0.5mm以内であることが更に好ましい。なお、アノードヘッド32にあっては、ハウジング44内に電解液62を供給しつつ、ハウジング44内の電解液62の引抜きを行って、多孔質体46の内部に電解液62を含浸させておく。
そして、シールリング38で囲まれた領域(基板側電解液室)に電解液62を注入して、基板Wと多孔質体46との間を電解液62で満たし、必要に応じて、基板側電解液室内の電解液62を吸引して循環させる。この状態で、基板ステージ34を回転させて、基板Wと共にシールリング38及びカソード接点40を回転させながら、不溶解アノード44を電源46の陽極に、カソード接点40を電源46の陰極にそれぞれ電気的に接続させて、カソードとなるルテニウム膜表面の不動態膜(酸化ルテニウム)を電解処理によって電気化学的に除去する。つまり、この例では、濃度が100g/L以下の硫酸からなる電解液62を用いて水をカソード電解し、発生した水素によって、ルテニウム膜表面の不動態膜(酸化ルテニウム)を電気化学的に除去する。この時発生した水素は、基板Wの回転にと伴って、ルテニウム膜表面から除去される。
この電解処理時に、制御部58を介して、例えば不溶解アノード44とカソードとなるルテニウム膜との間に印加する電圧または電流を、小さい値から、電解処理領域に合わせて、徐々に増加させて、基板Wの外周部から中心部に向けてルテニウム膜表面の不働態層を徐々に除去する。
このように、電解液62で満たされた基板Wと不溶解アノード52との間に、内部に電解液を含浸させた多孔質体46を配置し、基板Wと不溶解アノード52との間の抵抗をより大きくすることで、電解処置の際におけるターミナルエフェクトの影響を低減させ、更に、例えば不溶解アノード52とルテニウム膜との間に印加する電圧または電流を徐々に増加させてルテニウム膜表面に形成された不動態層を電解処理により電気化学的に除去することで、基板の外周部から中心部に向けてルテニウム膜表面の不働態層を徐々に除去して、ターミナルエフェクトの影響を低減させながら、たとえ300mmウェーハ等の大型の高抵抗基板であっても、基板全面に対する均一な電解処理を行うことができる。
電解処理終了後に、不溶解アノード52及びカソード接点40を電源54から切離し、基板ステージ34の回転を停止させる。そして、アノードヘッド32を上昇させた後、基板Wの上面に残った電解液62を吸引等で除去し回収して、電解処理後の基板Wを次工程に搬送する。
次に、図5を参照して、図2に示す基板処理装置の動作について説明する。先ず、複数の基板Wを収納した基板カセットを装置フレーム12内のロード・アンロード部14に搬入する。第1搬送ロボット26は、ロード・アンロード部14内に搬入した基板カセットから、1枚の基板Wを取出し、基板ステーション18に搬送する。第2搬送ロボット28は、基板ステーション18から基板Wを受取り、電解処理装置22の基板ステージ34に基板Wを受渡す。
基板ステージ34で基板を受取った電解処理装置22は、前述のようにして、基板ステージ34で保持した基板Wに対する電解処理を行って、ルテニウム膜表面の不動態膜(酸化ルテニウム)を電解処理により電気化学的に除去する。そして、この電解処理装置22に電解処理後の基板の表面に純水を供給して基板をリンスし、高速回転させて乾燥させる機能を有する場合には、電解処理装置22で基板に対するリンス及び乾燥処理を施し、その他の場合には、電解処理後の基板を第2搬送ロボット28でリンス・乾燥装置20に搬送し、ここで、基板に対するリンス及び乾燥処理を施す。なお、場合によっては、乾燥処理を省略したり、リンス及び乾燥処理の双方を省略したりしても良い。
第2搬送ロボット28は、電解処理装置22またはリンス・乾燥装置20から基板を受取り、電解銅めっき装置24の基板ステージに搬送する。基板ステージで基板を受取った電解めっき銅装置24は、ルテニウム膜をシード層とした電解銅めっきを行って、ルテニウム膜表面に銅めっき膜を成膜する。そして、めっき後の基板を第2搬送ロボット28でリンス・乾燥装置20に搬送し、ここで、基板に対するリンス及び乾燥処理を施す。なお、電解銅めっき装置24にめっき後の基板の表面に純水を供給して基板をリンスし、高速回転させて乾燥させる機能を有する場合には、電解銅めっき装置24で基板に対するリンス及び乾燥処理を施してもよい。
第1搬送ロボット26は、リンス・乾燥装置20から乾燥後の基板を受取り、ベベルエッチング・裏面洗浄装置16に受渡す。ベベルエッチング・裏面洗浄装置16は、基板のベベル部に付着した銅めっき膜等をエッチング除去するベベルエッチング及び基板の裏面を洗浄する裏面洗浄を行う。第1搬送ロボット26は、ベベルエッチング・裏面洗浄装置16から基板を受取り、ロード・アンロード部14の基板カセットに戻す。
これにより、一連の基板処理を終了する。
これにより、一連の基板処理を終了する。
これにより、枚葉式で、例えば膜厚が10nm以下のシート抵抗が高いルテニウム膜表面に形成された不動態層(酸化ルテニウム)を電気化学的に除去する電解処理を行った後、電解銅めっきを連続して行うことができ、これによって、不動態層を除去した後、銅めっきを開始するまでの間に、ルテニウム膜の表面に酸化膜(酸化ルテニウム)が成長することを防止することができる。しかも、電解処理後、電解銅めっきを開始するまでの時間を一定に制御することが可能となる。
図6は、ルテニウム膜表面に形成された不動態層(酸化ルテニウム)を電気化学的に除去する電解処理を行った後、ルテニウム膜をシード層とした電解銅めっきを行って、ルテニウム膜表面に銅めっき膜を成膜した時のめっき膜のモホロジーを示す。この図6から、ルテニウム膜表面に形成された不動態層(酸化ルテニウム)を電気化学的に予め除去することで、ルテニウム膜表面の不動態層を電気化学的に除去することなく、ルテニウム膜表面に銅めっき膜を成膜した時に比べ、微細な粒状銅めっき膜を基板面内に均一に成膜できることが判る。
図7は、図3に示す電解処理装置を使用し、膜厚が2nmでシート抵抗が150Ω/sqのルテニウム膜を有する配線基板に対して、電流密度と硫酸濃度を変えた電解処理を行ってルテニウム膜表面の不働態層を除去した後、ルテニウム膜をシード層としためっきを行った時におけるめっき膜のボトムアップ性能をチップテストにより評価した結果を示す。ボトムアップ性能は、図8に示すように、基板のフィールド部におけるめっき膜の膜厚aに対する基板の配線内におけるめっき膜の膜厚bの比(b/a)で求めており、配線めっきでは、この比(b/a)が高い程、ボトムアップ性能は良いと判断される。めっき条件は全て同じで、全て電解処理後10分以内にめっきを行った。
この電解処理における硫酸濃度と電流密度は以下の6通りである。
(1)硫酸濃度0.8(g/L),電流密度(40mA/cm2)
(2)硫酸濃度8(g/L),電流密度(40mA/cm2)
(3)硫酸濃度8(g/L),電流密度(80mA/cm2)
(4)硫酸濃度80(g/L),電流密度(40mA/cm2)
(5)硫酸濃度80(g/L),電流密度(80mA/cm2)
(6)硫酸濃度80(g/L),電流密度(120mA/cm2)
(1)硫酸濃度0.8(g/L),電流密度(40mA/cm2)
(2)硫酸濃度8(g/L),電流密度(40mA/cm2)
(3)硫酸濃度8(g/L),電流密度(80mA/cm2)
(4)硫酸濃度80(g/L),電流密度(40mA/cm2)
(5)硫酸濃度80(g/L),電流密度(80mA/cm2)
(6)硫酸濃度80(g/L),電流密度(120mA/cm2)
図7は、前述の式(1)の等号で表される直線(A=1.15×B+5)も描いている。この図7から、電流密度が低く、硫酸濃度が高い程、即ち上記式(1)を満たさない範囲(A<1.15×B+5)では、ボトムアップ性能は悪くなっており、電解処理によってルテニウム膜表面の不働態層が除去できていないことが判る。このことから、硫酸濃度10〜100g/L、電流密度0.05〜1mA/cm2の範囲の電解処理では不働態層を除去できておらず、ボトムアップ性能が悪くなることが想定できる。
膜厚が2nmでシート抵抗が150Ω/sqのルテニウム膜を有する配線基板に対して、気孔率19%の多孔質体を用い、硫酸80g/L、電流密度40mA/cm2で電解処理を行った後、めっきを行ってボトムアップ性能を評価した。めっき条件は前述と同じで、全て電解処理後10分以内にめっきを行った。この結果、20mm角のチップテストではボトムアップ性能が良くボイドレスで埋込むことができた。しかしながら、300mmウェーハ基板に対して同様の評価を行うと、基板のセンタ部とエッジ部でボトムアップ性能に違いが出来ており、基板のエッジ部ではチップテスト同様のボトムアップ性能が見られても、基板のセンタ部ではボトムアップ性能が悪く、電解処理が基板のエッジ部からセンタ部まで均一に行われていないことが判った。300mmウェーハ基板に対するめっき条件は、基板全面の不働態層が除去出来ていることが確認されている同様のルテニウム基板(膜厚2nm、シート抵抗150Ω/sq)に対して、めっきが基板のエッジ部からセンタ部まで全面に亘ってボトムアップ性良くボイドレスの埋込みができた時と同じ条件である。
基板のエッジ部からセンタ部まで均一に電解処理を行うためには、処理時間を長くしたり、電流密度を上げたりすることが考えられるが、処理時間を長くしたり、電流密度を上げたりすると、ガスの発生が著しくなってボイド発生の原因となったり、基板のエッジ部のダメージが大きくなったりすると考えられる。つまり高抵抗基板に対しては、多孔質体を用いるだけではターミナルエフェクトの低減が十分ではなく、基板全体を均一に処理することができないが、多孔質体に加え、更に基板上の電場をコントロールすることで、基板全体を均一に処理することができる。
例えば、カソードとなるルテニウム膜とアノードとの間に印加する電圧または電流を低い値から始めて、基板の外周部の不働態層のみから除去していき、不働態層除去が進むにつれて、カソードとなるルテニウム膜とアノードとの間に印加する電圧または電流を高くして基板の中心部まで不働態層の除去を進めていく。このように、基板の外周部から不働態層を除去することにより基板抵抗は下がってターミナルエフェクトは低減でき、しかも基板の中心までの電解処理ための印加最大電圧または印加最大電流は小さくなる。
図9は、本発明の他の実施の形態の電解処理装置の要部を示す。この例の前述の例と異なる点は、多孔質体46と不溶解アノード52との間に、アイリス絞り等の絞り機構を有し、電解処理領域を制限する遮蔽板70を配置した点にある。多孔質体46と遮蔽板70との距離は、遮蔽板70が多孔質体46に近いほど遮蔽板70の効果を反映させやすく、10mm以内であることが好ましく、0.5mm以内であることが更に好ましい。遮蔽板70を多孔質体46に密着せさるようにしてもよい。
この遮蔽板70として、この例では、中心から外周に向かって開いて行く絞り機構を有するものを使用している。このように、中心から外周に向かって開いて行く絞り機構を有する遮蔽板70を使用した場合、電流は、遮蔽板70の開口部直下に位置する基板の中心部から多く流れていく。このため、図10に曲線(A)で示すように、開口面積に合わせて印加電流を上げていく。遮蔽板70として、外周から中心に向かって閉じて行く絞り機構を有するものを使用してもよい。この場合、電流は、基板の外周部から多く流れてゆき、閉じる従って電流が流れる範囲が小さくなる。このため、図10に曲線(B)で示すように、開口面積に合わせて印加電流を下げてゆく。このように、遮蔽板70の絞り量と電流値を制御することにより、基板全面の電解処理が可能となる。
また、カソード接点40に近い基板Wの外周部に電場が集中するのを防ぐために、中空円板状の遮蔽板を不溶解アノードと多孔質体との間に設置してもよい。この場合、遮蔽板の内径により電場が最も高くなる領域をコントロールすることが可能となり、基板のエッジ部からセンタ部までの全面を電解処理するのに必要な最大印加電圧または最大印加電流を低減させることができる。更に、中心に向かって孔数の分布が増加している遮蔽板を不溶解アノードと多孔質体との間に入れて、基板の面内全体の電場分布をコントロールするようにしてもよい。
図11は、本発明の使用される不溶解アノード52の他の例を示す。つまり、この例は、中心に位置する円板状の第1分割アノード52a、第1分割アノード52aの周囲を囲繞するリング状の第2分割アノード52b、及び第2分割アノード52bの周囲を囲繞するリング状の第3分割アノード52cで不溶解アノード52を構成している。そして、各分割アノード52a,52b,52c毎に電源54a,54b,54cを有しており、この各電源54a,54b,54cを制御部58で個別に制御するようにしている。
このように、複数の分割アノードを組合せて不溶解アノードを構成した場合には、外周部に位置する分割アノードに比べ、より中心部に位置する分割アノードにより高電圧または高電流を与えることにより、つまりこの例では、第1分割アノード52a、第2分割アノード52b及び第3分割アノード52cの順に、印加される電圧または電流が低くなるようにすることで、基板上のターミナルエフェクトを低減して、基板全面の電解処理が可能となる。
前述のように、遮蔽板70を使用したり、分割アノード52a,52b,52cを使用する場合、多孔質体46は、基板のターミナルエフェクトを低減するだけでなく、遮蔽板70や分割アノード52a,52b,52cによる基板上の電場コントロールを行い易くするという効果を有する。これは、多孔質体46を備えることなく、遮蔽板や分割アノードのみで基板上の電場をコントロールしようとしても、遮蔽板の内径や分割アノードの径に依存した電場集中が起こることと考えられるからである。
これまで本発明の実施の形態について説明したが、本発明は上述の実施の形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。例えば、配線材料として銅を使用しているが、銅の代わりに銅合金を使用してもよい。
12 装置フレーム
14 ロード・アンロード部
16 ベベルエッチング・裏面洗浄装置
18 基板ステーション
20 リンス・乾燥装置
22 電解処理装置
24 電解銅めっき装置
26 第1搬送ロボット
28 第2搬送ロボット
30 基板保持部
32 アノードヘッド
34 基板ステージ
36 回転軸(ガス除去機構)
38 シールリング
40 カソード接点
44 ハウジング
46 多孔質体
52 不溶解アノード
54 電源
58 制御部
62 電解液
70 遮蔽板
14 ロード・アンロード部
16 ベベルエッチング・裏面洗浄装置
18 基板ステーション
20 リンス・乾燥装置
22 電解処理装置
24 電解銅めっき装置
26 第1搬送ロボット
28 第2搬送ロボット
30 基板保持部
32 アノードヘッド
34 基板ステージ
36 回転軸(ガス除去機構)
38 シールリング
40 カソード接点
44 ハウジング
46 多孔質体
52 不溶解アノード
54 電源
58 制御部
62 電解液
70 遮蔽板
Claims (10)
- 貴金属または高融点金属からなるシード層を有する基板の該シード層と対向する位置に配置されるアノードと、
電解液で満たされた基板と前記アノードとの間に、内部に電解液を含浸させて配置される多孔質体と、
前記シード層が還元反応となるように該シード層表面の電場を制御してシード層表面に形成された不動態層を電解処理により電気化学的に除去する制御部を有することを特徴とする電解処理装置。 - 前記多孔質体と前記アノードの間に、電解処理領域を制限する遮蔽板を配置したことを特徴とする請求項1記載の電解処理装置。
- 前記アノードは、円板状、一個または複数のリング状、またはそれらの組合せで構成されていることを特徴とする請求項1または2記載の電解処理装置。
- 電解処理の際に前記シード層表面から発生するガスを除去するガス除去機構を更に有することを特徴とする請求項1乃至3のいずれかに記載の電解処理装置。
- 前記シード層が膜厚10nm以下のルテニウム膜またはルテニウム合金膜で形成されていることを特徴とする請求項1乃至4のいずれかに記載の電解処理装置。
- 貴金属または高融点金属からなるシード層を有する基板と該シード層と対向する位置に配置されるアノードとの間に多孔質体を配置し、
前記多孔質体の内部に電解液を含浸させつつ基板と前記アノードとの間に電解液を満たし、
前記シード層が還元反応となるように該シード層表面の電場を制御しつつ、前記シード層表面に形成された不動態層を電解処理により電気化学的に除去することを特徴とする電解処理方法。 - 前記シード層と前記アノードとの間に印加する電圧または電流を、基板の電解処理領域に合わせて徐々に増大させることを特徴とする請求項6記載の電解処理方法。
- 前記アノードと前記多孔質体との間に遮蔽板を配置して電解処理領域を制限することを特徴とする請求項6または7記載の電解処理方法。
- 貴金属または高融点金属からなるシード層を有する基板と該シード層と対向する位置に配置されるアノードとの間に電解質として硫酸を使用した電解液を満たし、
前記シード層と前記アノードとの間に、電解液の硫酸濃度(g/L)をAとした時、電流密度(mA/cm2)Bが下記の式(1)を満たすように電流を印加して、シード層表面に形成された不動態層を電解処理により電気化学的に除去することを特徴とする電解処理方法。
A≧1.15×B+5 式(1) - 前記シード層が膜厚10nm以下のルテニウム膜またはルテニウム合金膜で形成されていることを特徴とする請求項6乃至9のいずれかに記載の電解処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205193A JP2010037637A (ja) | 2008-08-08 | 2008-08-08 | 電解処理装置及び電解処理方法 |
US12/458,956 US20100032315A1 (en) | 2008-08-08 | 2009-07-28 | Electrolytic processing apparatus and electrolytic processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205193A JP2010037637A (ja) | 2008-08-08 | 2008-08-08 | 電解処理装置及び電解処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010037637A true JP2010037637A (ja) | 2010-02-18 |
Family
ID=41651898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205193A Withdrawn JP2010037637A (ja) | 2008-08-08 | 2008-08-08 | 電解処理装置及び電解処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100032315A1 (ja) |
JP (1) | JP2010037637A (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7622024B1 (en) * | 2000-05-10 | 2009-11-24 | Novellus Systems, Inc. | High resistance ionic current source |
US20070125657A1 (en) * | 2003-07-08 | 2007-06-07 | Zhi-Wen Sun | Method of direct plating of copper on a substrate structure |
JP2008098449A (ja) * | 2006-10-12 | 2008-04-24 | Ebara Corp | 基板処理装置及び基板処理方法 |
-
2008
- 2008-08-08 JP JP2008205193A patent/JP2010037637A/ja not_active Withdrawn
-
2009
- 2009-07-28 US US12/458,956 patent/US20100032315A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100032315A1 (en) | 2010-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4034655B2 (ja) | 均一な薄膜を最小限のエッジ除外で基板上へ電着する方法および装置 | |
US7837841B2 (en) | Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof | |
TWI555121B (zh) | 填充互連結構的方法及裝置 | |
US6852630B2 (en) | Electroetching process and system | |
US7947156B2 (en) | Substrate processing apparatus and substrate processing method | |
US7416975B2 (en) | Method of forming contact layers on substrates | |
JP5367930B2 (ja) | 種層の生産性を向上させると共に半導体ウェーハの銅被覆処理用の3mmの縁部排除を達成するためのハードウェア設計、システム構成及び処理手順 | |
US20100163408A1 (en) | Plating apparatus and plating method | |
JP2001185510A (ja) | 電気めっき処理用バリヤー層 | |
KR20010014062A (ko) | 기판상에 전기도금하는 전기화학적인 증착 시스템 및 방법 | |
JP2005501963A5 (ja) | ||
JP2001185553A (ja) | 電気めっき充填を改善する方法 | |
WO2007035880A2 (en) | Method and apparatus for forming device features in an integrated electroless deposition system | |
JP2006505697A (ja) | 電解研磨のためのシステムと方法 | |
CN114930518A (zh) | 具有选择性电镀通孔填料的互连结构 | |
US20070141818A1 (en) | Method of depositing materials on full face of a wafer | |
US7901550B2 (en) | Plating apparatus | |
JP2007511095A (ja) | 集積回路相互接続の製作システム及び方法 | |
US20090095634A1 (en) | Plating method | |
JP2008085175A (ja) | 半導体装置の製造方法、半導体装置、基板処理システム、プログラム及び記憶媒体。 | |
JP2010037637A (ja) | 電解処理装置及び電解処理方法 | |
JP2007254882A (ja) | 電解めっき装置及び電解めっき方法 | |
JP2007113082A (ja) | めっき装置及びめっき方法 | |
US7597787B2 (en) | Methods and apparatuses for electrochemical deposition | |
US20030168345A1 (en) | In-situ monitor seed for copper plating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120528 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120531 |