KR20000057470A - 집적 회로 칩 상의 전기 도금된 상호 접속 구조체 - Google Patents

집적 회로 칩 상의 전기 도금된 상호 접속 구조체 Download PDF

Info

Publication number
KR20000057470A
KR20000057470A KR1019990705116A KR19997005116A KR20000057470A KR 20000057470 A KR20000057470 A KR 20000057470A KR 1019990705116 A KR1019990705116 A KR 1019990705116A KR 19997005116 A KR19997005116 A KR 19997005116A KR 20000057470 A KR20000057470 A KR 20000057470A
Authority
KR
South Korea
Prior art keywords
group
conductor
electrolyzer
interconnect structure
compound
Prior art date
Application number
KR1019990705116A
Other languages
English (en)
Inventor
앤드리카코스파나요티스콘스탄티노우
델리지아니해리클리아
듀코빅존오웬
호칸스윌마진
유조흐사이프리안에메카
웡궝혼
후차오-군
에델스테인다니엘찰스
로드벨케네쓰파커
허드제프리루이스
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000057470A publication Critical patent/KR20000057470A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 집적 회로 칩을 위한 서브마이크론 상호 접속 구조체의 제조 공정에 관한 것이다. 첨가제를 포함하여 평탄하며 광택있고 연성이 있는 저 응력 Cu 금속을 얻는 데 통상적으로 사용되는 전해조로부터 Cu를 전기 도금함으로써, 공극이 없고(void-free) 이음새도 없는(seamless) 도전체가 얻어진다. 공극이나 이음새를 남기지 않는 이 방법의 뛰어난 피쳐(feature) 충진 능력은 다른 피복(deposition) 방법에 비해 탁월한 본 발명의 특징이다.

Description

집적 회로 칩 상의 전기 도금된 상호 접속 구조체{ELECTROPLATED INTERCONNECTION STRUCTURES ON INTEGRATED CIRCUIT CHIPS}
AlCu와 그 관련 합금은 집적 회로 칩과 같은 전자 소자 상에 상호 접속부를 형성하는 데 있어 선호되는 합금이다. AlCu 내의 Cu의 양은 전형적으로 0.3 내지 4 % 범위에 있다.
칩 상호 접속 재료로서 AlCu를 Cu나 Cu 합금으로 대체하면 성능이 향상되는 이점이 있다. Cu와 일부 구리 합금의 비저항이 AlCu의 비저항보다 작기 때문에 성능이 향상되어, 보다 좁은 라인을 사용할 수 있으며, 보다 높은 배선 밀도를 실현할 수 있다.
Cu 금속화(metallization)의 이점은 전체 반도체 업계에서 인식되어 왔다. 구리 금속화는 재료 연구 학회(Materials Research Society : MRS) 회보에서 2 회에 걸쳐 전적으로 다루어진 바와 같은 광범위한 연구 주제였는데, 그 중 하나는 이 주제의 학술적 연구에 대해 1993년 6월에 발행된 MRS Bulletin Vol. XVIII, No. 6이고, 다른 하나는 산업적 연구에 대해 1994년 8월 발행된 MRS Bulletin, Vol. XIX, No. 8이다. PROC. IEEE VLSI MULTILEVEL INTERCONNECTIONS CONF. 산타 클라라, 캘리포니아, 1993년 6월 8-9, 15쪽에 게재된 "Copper-Polymide Back End of the Line Interconnections for ULSI Devices"라는 제목의 루서(Luther) 등에 의한 논문은 4 개의 금속화 레벨을 갖는 Cu 칩 상호 접속부의 제조에 대해 개시하고 있다.
화학 기상 증착(Chemical Vapor Deposition : CVD)과 무전해 도금(electroless plating) 등의 공정은 널리 보급된 Cu 피복 방법이다. 두 피복 방법 모두 일반적으로 기껏해야 부합적 피복물을 생성하는데, 특히 리소그래피 또는 반응성 이온 에칭(Reactive Ion Etching : RIE)의 불완전성으로 인해 트렌치의 윗부분이 아랫부분보다 더 좁은 단면을 갖게 될 때에는, 불가피하게 배선 내에 결함(공극이나 이음새)이 생기게 된다. CVD의 다른 문제점은 1994년 발행된 MRS BULL., XIX, 15에 게재된 리(Li) 등에 의한 "Copper-Based Metallization in ULSI Structure-Part II : Is Cu Ahead of its Time as an On-chip Material?"에 개시되어 있다. 비전해 도금의 경우, 비용이 저렴하다는 이점이 있는 반면, 금속 피복 중의 수소의 발생으로 인해 산업상 광범위하게 구현함에 있어 약점이 되는 수포(blistering) 및 다른 결함이 생긴다.
구리, 은 또는 금을 반도체 웨이퍼 상에 피복하는 전기 도금 공정은 1993년 10월 26일자로 제이. 포리스(J. Poris)에게 허여된 미국 특허 번호 제 5,256,274('274) 호에 개시되어 있다. '274의 도 1a에는 중앙에 이음새를 갖고 있는 구리 도전체에 "양호(GOOD)"라고 표시되어 있으며, 도 1b에는 중앙에 공극을 갖고 있는 구리 도전체에 "불량(BAD)"이라고 표시되어 있다. 도금 전해조는 12 온스/갤론(ounces/gallon)의 CuSO4, 5H2O 수용액, 10 부피%의 농축 황산, 염산으로부터의 50 ppm의 염소 이온, 테크닉사(Technic Inc., P. O. Box 965, Providence, RI 02901)의 0.4 부피%의 TECHNI-COPPER W 첨가제를 함유한다. 도금은 불활성 마스크(inert mask)를 통해 선택적으로 피복되었다.
발명의 요약
무공극의 이음새 없는 서브마이크론 치수의 도전체를 구비하는 집적 회로 칩 내의 배선을 위한 저 비용의 높은 신뢰도를 갖는 Cu 상호 접속 구조체 제조 공정이 기술되어 있다. 이 공정은 웨이퍼 상에 절연성 재료를 피복하는 단계와, 도전체가 피복되어 궁극적으로 라인이나 비아(via)를 형성할 서브마이크론 트렌치나 홀을 절연성 재료 내에 리소그래피적으로 규정하고 형성하는 단계와, 시드층(seed layer) 또는 도금 베이스(plating base) 역할을 하는 얇은 도전층을 피복하는 단계와, 첨가제를 포함하는 전해조로부터 전기 도금함으로써 도전체를 피복하는 단계와, 결과 구조체를 평탄화하거나 화학-기계 연마하여 개개의 라인 및/또는 비아를 전기적으로 격리시키는 단계를 포함한다.
또한, 본 발명은 전자 소자 상에 상호 접속 구조체를 제조하는 공정을 제공하며, 그 공정은 절연성 영역과 도전성 영역을 구비하는 기판 상에 시드층을 형성하는 단계와, 시드층 상에 패턴화된 레지스트층을 형성하는 단계와, 패턴화된 레지스트로 덮이지 않은 시드층 상에 첨가제를 포함하는 전해조로부터 도전성 재료를 전기 도금하는 단계와, 패턴화된 레지스트를 제거하는 단계를 포함한다.
또한, 본 발명은 전자 소자 상에 무공극의 이음새 없는 도전체를 구비하는 상호 접속 구조체를 제조하는 공정을 제공하며, 그 공정은 기판 상에 절연성 재료를 형성하는 단계와, 상호 접속 도전체 재료가 피복될 라인 및/또는 비아를 리소그래피적으로 규정하고 형성하는 단계와, 도금 베이스 역할을 하는 도전층을 형성하는 단계와, 도금 베이스 상에 패턴화된 레지스트층을 형성하는 단계와, 첨가제를 포함하는 전해조로부터 전기 도금함으로써 도전체 재료를 피복하는 단계와, 레지스트를 제거하는 단계를 포함한다.
또한, 본 발명은 전자 소자 상에 상호 접속 구조체를 제조하는 공정을 제공하며, 그 공정은 절연성 영역과 도전성 영역을 구비하는 기판 상에 시드층을 형성하는 단계와, 첨가제를 포함하는 전해조로부터 시드층 상에 도전체 재료의 블랭킷층(blanket layer)을 형성하는 단계와, 블랭킷층 상에 패턴화된 레지스트층을 형성하는 단계와, 패턴화된 레지스트로 덮이지 않은 전도체 재료를 제거하는 단계와, 패턴화된 레지스트를 제거하는 단계를 포함한다. 또한, 본 발명은 전자 소자 상의 상호 접속부에 사용되는 도전체를 제공하며, 그 도전체는 첨가제를 포함하는 전해조로부터 전기 도금함으로써 형성되는 Cu를 포함하는데, 이 Cu는 C(2 중량% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), Cl(1 중량% 미만)로 이루어지는 그룹으로부터 선택되는 적은 양의 재료를 함유한다.
상호 접속 재료는 광택이 있고 평탄한 저 응력 피복물을 생성하는 데 통상적으로 사용되는 첨가제를 포함하는 전해조로부터 전기 도금된 Cu일 수 있다. 이러한 전해조로부터의 Cu 전기 도금의 속도는 다른 부분에서보다 공극 내 깊은 곳에서 더 빠르다. 따라서, 이러한 도금 공정은 고유의 뛰어난 충진 특성을 나타내며, 이에 따라 다른 어떤 방법에 의해서도 얻을 수 없는 무공극의 이음새 없는 적취물이 얻어진다. 이러한 방식으로 전기 도금된 Cu에 의해 만들어진 상호 접속 구조체는 일렉트로마이그레이션(electromigraion)을 위한 활성화 에너지가 1.0 eV 이상인 높은 일렉트로마이그레이션 저항성을 갖는다. 도전체는 실질적으로 Cu와 C(2 중량% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), Cl(1 중량% 미만)의 적은 양의 원자 및/또는 분자 조각으로 이루어져 있다.
높은 일렉트로마이그레이션 저항성을 갖는 Cu는 광택있는 연성의 저 응력 도금 피복물을 생성하는 데 통상적으로 사용되는 첨가제를 함유하는 도금 용액으로부터 전기 도금된다.
본 발명의 목적은 도전체의 중앙에 이음새나 공극을 남기지 않는 상호 접속 배선과 같은 Cu 도전체를 전기 도금하는 것이다.
본 발명의 다른 목적은 폭이 1 마이크론보다 작은 것들과 폭이 10 마이크론보다 큰 것들과 같이 폭이 서로 다른 Cu 도전체를 실질적으로 균일한 충진 두께로 전기 도금하는 것이다. 도전체의 폭에 대한 깊이의 비는 1 이상일 수 있다. 비아의 폭에 대한 깊이의 비는 1을 초과할 수 있다.
본 발명의 또 다른 목적은 1) 전해 도금(electrolytic plating)에 의한 Cu의 블랭킷 피복, 2) 이중 대머신(dual damascene) 제조(단일 블랭킷 피복 단계로 두 레벨의 금속층이 제조되는 접근 방법), 3) 화학 기계적 연마와 같은 공정에 의해 상부 표면을 평탄화하는 능력의 결합된 효과에 의해 집적 회로의 제조 비용을 절감하는 것이다.
본 발명은 집적 회로(integrated circuit : IC) 칩과 같은 전자 소자 상의 상호 접속 배선에 관한 것으로서, 보다 구체적으로는 광택있고, 평탄한, 저 응력 피복물(deposit)을 생성하는 데 통상적으로 사용되는 첨가제를 포함하는 전해조(bath)로부터 Cu를 전기 도금함으로써 제조되는 무공극(void-free)의 이음새 없는(seamless) 서브마이크론(submicron) 구조체에 관한 것이다.
본 발명의 이러한 특징, 목적, 장점과 기타 특징, 목적, 장점은 도면을 참조하여, 후속하는 발명의 상세한 설명을 고찰함으로써 명백해질 것이다.
도 1 내지 도 5는 상호 접속 배선의 형성을 보여주는 중간 구조체의 단면도이다.
도 6은 단일 도금 단계에 의해 형성된 다수 레벨의 배선 패턴을 도시한다.
도 7은 피쳐 내부 깊은 곳의 피복 속도가 피쳐 외부의 피복 속도보다 빠른 피복의 초기 단계를 도시한다.
도 8은 피쳐 내부의 피복 속도가 피쳐 외부의 피복 속도보다 빠른 피복의 후반 단계를 도시한다.
도 9는 피쳐 내부의 피복 속도가 피쳐 외부의 피복 속도보다 느린 피복의 초기 단계를 도시한다.
도 10은 피쳐 내부의 피복 속도가 피쳐 외부의 피복 속도보다 느린 피복의 후반 단계를 도시한다.
도 11은 피쳐 내부와 외부의 피복 속도가 동일한 피복의 초기 단계를 도시한다.
도 12는 피쳐 내부와 외부의 피복 속도가 동일한 피복의 후반 단계를 도시한다.
도 13은 도금 프로파일 시퀀스의 단면도를 도시한다.
도 14는 첨가제가 없는 도금 전해조를 사용하여 전해 도금된 피쳐의 단면도를 도시한다.
도 15는 첨가제를 갖는 도금 전해조를 사용하여 전해 도금된 피쳐의 단면도를 도시한다.
도 16은 도금될 서브마이크론 공극과 넓은 공극을 모두 구비하는 기판의 단면도이다.
도 17은 웨이퍼 침지형 도금 셀 내에서 후속적으로 도금된 도 16의 기판의 단면도이다.
도 18은 웨이퍼 표면이 전해액의 상부 표면이나 메니스커스와 접촉하게 되는 메니스커스형 도금 셀(컵 도금조) 내에서 후속적으로 도금된 도 16의 기판의 단면도이다.
도 19의 (a) 내지 (d)는 1 마이크론 두께로 도금된 Cu 박막의 동일한 영역에 대한 결정립 방향 지도, 결정립 명암 지도, 역전 폴 도면, (111) 폴 도면이다. 결정립 크기는 약 1.4 마이크론이고, 결정학적 텍스쳐(crystallographic texture)는 무질서하다.
도 20의 (a) 내지 (d)는 1 마이크론 두께의 PVD (마그네트론 스퍼터링 피복된 물리 기상 증착) Cu 박막의 동일한 영역에 대한 결정립 방향 지도, 결정립 명암 지도, 역전 폴 도면, (111) 폴 도면이다. 결정립 크기는 약 0.4 마이크론이고, 박막은 편향된 (111)/(100) 결정학적 텍스쳐를 갖는다.
도 21a와 도 21b는 도금된 Cu의 a) CVD Cu와 b) PVC Cu 박막에 대한 시한(시간)에 따른 저항의 변화를 도시한다. 저항의 변화는 Cu 라인 내의 일렉트로마이그레이션 손상 정도와 관련이 있다. 도금된 Cu가 CVD나 PVD Cu에 비해 훨씬 향상된 일렉트로마이그레이션 성향을 갖는다는 것이 명백하다. PVD Cu에 대한 활성화 에너지는 상당히 작은(0.7 내지 0.8 eV)데 반해 도금된 Cu에 대한 활성화 에너지는 1.1 내지 1.3 eV이다.
도 22 내지 도 26은 평면 베이스 상의 관통 마스크 도금 단계를 도시하는 단면도이다.
도 27 내지 도 31은 요부형 베이스 상의 관통 마스크 도금 단계를 도시하는 단면도이다.
도 32 내지 도 35는 블랭킷 도금 단계와 후속하는 패턴 에칭 단계를 도시하는 단면도이다.
대머신 도금 공정은 웨이퍼 전체 표면에 걸쳐 도금이 이루어지는 것으로서, 피쳐(feature)를 격리시키고 규정하는 평탄화 공정이 그에 후속된다. 도금은 리소그래피적으로 규정된 전체 배선 패턴 위에 도금 베이스를 피복(deposition)한 후 수행된다. 부착력을 향상시키고 도전체/절연체 상호 작용과 확산을 방지하는 층들이 도금 베이스와 절연체 사이에 증착된다. 도 1 내지 도 5는 이 공정을 개략적으로 나타내고 있다. 에칭/평탄화층(Si 질화물)(2, 7)에 의해 클래딩(cladding)된 절연체층(Si 산화물, 중합체)(1)을 웨이퍼(8) 상에 먼저 피복하고, 레지스트 패턴(3)을 클래딩된 절연체 상에 형성하고 절연체로 전사(transfer)하며, 후속하여 장벽 재료(4)와 시드층(seed layer)(Cu)(5)을 피복하고 Cu(6)를 전기 도금하여 모든 피쳐를 충진시키며, 평탄화에 의해 구조체가 도 5에 도시한 바와 같은 최종 형태를 갖게 한다. 도 6에 도시한 바와 같이 다수 레벨의 패턴을 절연체 상에 리소그래피적으로 규정할 수도 있는데, 이러한 비용 절감형 제조 방법에서도 동일한 순서대로 층들이 증착된다.
Cu(6) 내에 공극이나 이음새가 형성되는 것을 방지하기 위해서는, 피쳐 내부의 낮거나 깊은 지점에서의 전기 도금 속도가 다른 곳에 비해 빨라야 한다. 금속 피복에 있어서의 가능한 세 가지 경우를 나타내는 도 7 내지 도 12에 이것을 도시하고 있다. 도 7과 도 8에 도시한 첫 번째 경우에서는, 도금 전해조에 첨가제를 사용함으로써 피쳐(11) 내부의 금속 피복이 피쳐(11) 외부의 지점(12)보다 빠르며, 이에 따라 도 8에 도시한 것과 같이 무공극의 이음새 없는 피복(뛰어난 충진)이 이루어진다. 피쳐 내부가 더욱 빨리 피복되는 것은, 이들 위치에서 첨가제의 전달 속도가 보다 느려서 이에 따라 Cu의 국부적인 피복 속도가 증가하기 때문일 수 있다. 특히, 안쪽 모서리에서는 첨가제의 전달 속도가 가장 느리기 때문에 구리의 피복 속도가 가장 빠르다. 도 9와 도 10에 도시한 두 번째 경우에서는, 피쳐(14) 내부의 금속 피복이 피쳐(14) 외부의 지점(15)보다 느려서, 이에 따라 피쳐(14)의 낮은 지점(16)에서의 피복은 피복되는 이온의 결핍도가 보다 높은 전해조로부터 이루어지기 때문에 공극과 높은 비저항을 갖는 라인 또는 비아가 생긴다. 이온의 결핍도가 높아지게 되면, 증착 반응을 위한 도금 전해조 내에 높은 과전위(overpotential)가 국부적으로 발생하게 된다. 도 11과 도 12에 도시한 세 번째 경우에서는, 액체 도금 전해조 내에서 국부적 이온 결핍이 발생하지 않고, 또한 첨가제와 그들의 유익한 영향(피쳐 내부의 보다 빠른 피복)이 없기 때문에, 피쳐(17) 내부와 피쳐(17) 외부의 지점(18) 어느 곳에서든지 피복 속도가 동일하다(부합적 충진). 부합적 충진에 의하여 거의 수용할 만한 피복이 이루어질 수 있지만, 높은 종횡비의 라인과 비아 내의 Cu 금속(6)에는 불가피하게 이음새(19)가 생긴다. 만입형(reentrant) 프로파일의 경우, 부합적 충진은 적절치 않으며 공극이 만들어지게 될 것이다. 도 7과 도 8에 도시한 바와 같은 뛰어난 충진 특성을 갖는 도금 방법이 대머신 공정에서 요구되는 바람직한 방법이라는 것이 자명하다. 적절히 배합된 용액으로부터 전해 도금하는 것이 도 7과 도 8에 도시한 유형의 피복을 달성하는 최선의 방법 중 하나이다. Cu 금속화에 대한 뛰어난 충진과 그 관련성은 전혀 알려져 있지 않고, 예를 들어 위에 인용한 리 등에 의한 논문에서 리 등은 전해 Cu 도금의 비아 충진 성능이 "중-하 정도"라고 기술하였다.
리소그래피적 공정으로 인해 유전층(1) 내에 도 13에 도시한 바와 같이 윗부분이 아랫부분보다 좁은 피쳐 또는 공동(cavity)(22)이 생성되더라도, 도금 전해조 내에 첨가제를 사용하여 얻어진 뛰어난 충진 특성에 의해 무공극의 이음새 없는 라인과 비아를 형성할 수 있다. 본 명세서의 발명에 따른 전기 도금은 무공극의 이음새 없는 라인과 비아를 생성할 수 있는 최선의 방법 중 하나이다. 특히 이러한 종류의 리소그래피적 불완전성, 즉 측벽(23)이 상부 표면(26)에 대해 화살표(27)로 나타낸 바와 같이 수직 기준선(24)과 0 내지 20。의 각을 가질 수 있게 윗부분이 아랫부분보다 좁은 피쳐나 공동(22)이 유전체(1) 내에 존재하는 경우, 기껏해야 부합적 프로파일을 생성하는 CVD와 같은 증착 방법은 불가피하게 심한 결함을 초래한다.
거친 표면 상에 평탄한 피복물(deposit)을 생성하는 데 통상적으로 사용되는 첨가제를 포함하는 용액으로부터의 구리 도금에 의해 서브마이크론 공극을 충진하는 데 필요한 뛰어난 충진성이 얻어질 수 있다. 하나의 적절한 첨가제 시스템으로는, 미합중국 코넥티컷(Connecticut)주, 뉴 헤이븐(New Haven) 소재의 엔톤-오엠아이사(Enthone-OMI, Inc.)에 의해 판매되는 것이 있으며, SelRex Cubath M system으로 알려져 있다. 이들 첨가제는 제조업자에 의해 MHy로 지칭된다. 적절한 다른 첨가제 시스템으로는, 미합중국 뉴욕주, 프리포트(Freeport) 소재의 리로날사(LeaRonal Inc.)에 의해 판매되는 것이 있는데, 이는 Copper Gleam 2001 system으로 알려져 있다. 이들 첨가제는 제조자에 의해 Copper Gleam 2001 Carrier, Copper Gleam 2001-HTL, Copper Gleam 2001 Leveller로 지칭된다. 적절한 또다른 첨가제 시스템으로는, 미합중국 펜실베니아주, 스테이트 파크(State Park) 소재의 에이토테크 유에스에이사(Atotech USA, Inc.)에 의해 판매되는 것이 있는데, 이는 Cupracid HS system으로 알려져 있다. 이 시스템의 첨가제들은 제조자에 의해 Cupracid Brightener와 Cupracid HS Basic Leveller로 지칭된다.
본 발명에서 전해조에 첨가될 수 있는 특정 첨가제의 예는 몇몇 특허에 기술되어 있다. 1978년 8월 29일자로 고(故) 에이치 지 크로이츠(H-G Creutz) 등에게 허여된 "Electrodeposition of Copper"라는 명칭의 미국 특허 번호 제 4,110,176 호는 반응 생성물(reaction product)로서 형성된 폴리 알카놀 4급 암모늄염(poly alkanol quaternary-ammonium salt)과 같은 첨가제를 도금 전해조에 사용하여 수성 산성 구리(aqueous acidic copper) 도금 전해조로부터 광택있고 연성이 있으며 저 응력이고 평탄성이 양호한 구리 피복물을 생성하는 것을 기술하였는데, 이 특허는 본 명세서에서 참조로서 인용된다.
1983년 3월 15일자로 에이. 왓슨(A. Watson)에게 허여된 "Acid Copper Electroplating Baths Containing Brightening and Leveling Additives"라는 명칭의 미국 특허 번호 제 4,376,685 호는 반응 생성물로서 형성된 알킬화된 폴리알킬렌이민(alkylated polyalkyleneimine)과 같은 첨가제를 도금 전해조에 사용하여 수성 산성 전해조로부터 광택이 있고 평탄한 구리 전기 피복물(electrodeposit)을 생성하는 것을 기술하였는데, 이 특허는 본 명세서에서 참조로서 인용된다.
1990년 12월 4일자로 더블유. 담스(W. Dahms)에게 허여된 "Aqueous Acidic Bath for Electrochemical Deposition of a Shiny and Tear-free Copper Coating and Method of Using Same"이라는 명칭의 미국 특허 번호 제 4,975,159 호는 아미드 그룹 함유 화합물(amid-group-containing-compound)로서 적어도 하나의 치환된 알콕실화된 락탐(substituted alkoxylated lactam)을 포함하는 유기성 첨가제의 조합물을 증착된 구리의 광택성과 연성을 최적화하는 양만큼 수성 산성 전해조에 첨가하는 것을 기술하였는데, 이 특허는 본 명세서에서 참조로서 인용된다. 미국 특허 번호 제 4,975,159 호에서, 표 1은 본 발명에서 전해조에 첨가될 수 있는 다수의 알콕실화된 락탐을 나열하고 있다. 표 2는 본 발명에서 전해조에 첨가될 수 있는 3 머캡토프로판 1 설폰산(3-mercaptopropane-1-sulfonic acid)과 같이 가수용화(water-solubilizing) 그룹을 갖는 다수의 황 함유 화합물을 나열하고 있다. 표 3은 본 발명에서 계면 활성제로서 첨가될 수 있는 폴리에틸렌 글리콜(polyethylene glycol)과 같은 유기 화합물을 나열하고 있다.
1973년 11월 6일자로 에이치 지 크로이츠에게 허여된 "Electrodeposition of Copper from Acid Baths"라는 명칭의 미국 특허 제 3,770,598 호는 연성이 있고 광택이 있는 구리를 얻기 위한 전해조에 대해 기술하였는데, 폴리에틸렌 이민(polyethylene imine)과 알킬화제(alkylating agent)의 용해된 반응 생성물이 광택을 낼 수 있는 양만큼 전해조에 포함되어, 4급 질소와, 적어도 하나의 설폰산 그룹(sulfonic group)을 포함하는 유기 황화물과, 폴리프로필렌 글리콜(polypropylene glycol)과 같은 폴리에테르(polyether) 화합물이 생성되며, 이 특허는 본 명세서에서 참조로서 인용된다.
1967년 6월 27일자로 에이치 지 크로이츠 등에게 허여된 "Electrodeposition of Copper from Acidic Baths"라는 명칭의 미국 특허 제 3,328,273 호는 화학식 XR1-(Sn)-R2-SO3H인 유기 설파이드 화합물(organic sulfide compound)을 함유하며, 광택있고 충분히 평탄한 특성을 갖는 저 응력 피복물을 얻기 위한 황산 구리(copper sulfate)와 불화붕산(fluoroborate) 전해조에 대해 기술하였는데, 여기서 R1과 R2는 동일하거나 상이하되 1 내지 6 개의 탄소 원자를 갖는 폴리메틸렌 그룹(polymethylene group) 또는 알킨 그룹(alkyne group)이고, X는 수소 또는 설폰산 그룹이며, n은 2 내지 5의 정수로, 이 특허는 본 명세서에서 참조로서 인용된다. 또한, 이들 전해조는 폴리에테르 화합물, 인접한 황 원자를 갖는 유기 설파이드(sulfide), 페나진 다이(phenazines dye)를 포함할 수 있다. 미국 특허 번호 제 3,328,273 호에서 표 1은 본 발명에서 전해조에 첨가될 수 있는 다수의 폴리설파이드를 나열하고 있다. 표 2는 본 발명에서 전해조에 첨가될 수 있는 다수의 폴리에테르를 나열하고 있다.
다양한 목적을 달성하기 위해, 첨가제가 전해조에 첨가될 수 있다. 전해조는 구리염과 무기산(mineral acid)을 포함할 수 있다. 박막 두께에 비해 크기가 큰 결정립(grain) 또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 도전체 내에 유도하기 위해 첨가제가 포함될 수 있다. 또한, C, O, N, S, Cl로 이루어진 그룹으로부터 선택된 원자를 포함하는 분자 조각을 도전체 재료 내에 포함시키기 위해 첨가제가 추가될 수 있으며, 이렇게 함으로써 일렉트로마이그레이션 저항성이 순수한 Cu에 비해 향상된다. 나아가, 박막 두께에 비해 크기가 큰 결정립 또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 도전체 내에 유도하기 위해 첨가제가 전해조에 추가될 수 있으며, 이렇게 함으로써 일렉트로마이그레이션 성향이 전해 도금되지 않은 Cu에 비해 향상된다.
도 14는 0.3 몰 황산구리와 황산 10 부피%를 함유하는 종래 기술의 도금 용액의 공동 충진 성향을 나타내는 단면도이다. 피쳐의 다양한 위치에서 피복 두께를 측정하여 충진 유형을 판단하기 위해, 공동이 완전히 충진되기 전에 도금을 중단하였다. Cu(30)의 부합적 피복물이 얻어진 것을 볼 수 있다. 그러나, 염화물 이온과 MHy 첨가제가 첨가된 동일한 용액에 의해 얻은 피복물은 도 15에 도시한 바와 같이 뛰어난 충진성을 갖는다. 피쳐 내부 깊은 곳의 피복 속도는 다른 곳보다 빠르고, 결국 도 15에 도시한 Cu(36)의 피복물은 피쳐의 외부보다 내부에서 도금 속도가 빠르기 때문에, 공극이 없고 이음새도 없게 될 것이다. 뛰어난 충진물을 생성하는 MHy 농도는 0.1 내지 2.5 부피% 범위이다. 염화물 이온 농도는 10 내지 300 ppm 범위이다.
이와 유사한 뛰어난 충진 결과가 0.1 내지 0.4 몰 범위의 황산구리, 10 내지 20 부피%의 황산, 10 내지 300 ppm 범위의 염화물, 리로날(LeaRonal)사 첨가제인 0.1 내지 1 부피% 범위의 Copper Gleam 2001 Carrier, 0.1 내지 1 부피% 범위의 Copper Gleam 2001-HTL, 0 내지 1 부피% 범위의 Copper Gleam 2001 Leveller를 함유하는 용액으로부터 얻어진다. 또한, 이와 유사한 뛰어난 충진 결과가 황산구리, 황산, 전술한 범위의 염화물, 아토텍(Atotech)사 첨가제인 0.5 내지 3 부피% 범위의 Cupracid Brightener, 0.01 내지 0.5 부피% 범위의 Cupracid HS Basic Leveller를 함유하는 용액으로부터 얻어진다.
지금까지 첨가제와 관련하여 기술한 도금 공정은 미국 특허 번호 제 3,652,442 호와 1994년 5월 17일자로 피. 앤드리케이코스(P. Andricacos) 등에게 허여된 미국 특허 번호 제 5,516,412 호와 5,312,532 호에 기술되어 있는 패들(paddle) 도금 셀과 같은 통상의 도금 셀에서 수행될 때, 서브마이크론의 큰 종횡비를 갖는 피쳐 또는 공동에 대해 뛰어난 충진성을 갖는다. 그러나, 기판 표면이 단지 전해액의 자유 표면(free surface)과 접촉하는 도금 셀, 예를 들어 본 발명에서 참조로서 인용되며 1982년 7월 13일자로 에스. 에이고(S. Aigo)에게 허여된 미국 특허 번호 제 4,339,319 호에 기술되어 있는 컵 도금 셀 내에서 공정이 수행될 때, 아래에 설명하는 다른 이점이 얻어진다. 이 이점은 1 내지 100 마이크론 범위 내의 넓은 공동에 뛰어난 충진이 이루어지는 것이며, 이들 넓은 공동은 좁은 (서브마이크론) 피쳐 또는 공동 사이에 존재할 수 있다.
기판이 전해액에 잠기는 도금 셀 내에서, 1 내지 100 마이크론 범위의 넓은 피쳐는, 예컨대 0.1 마이크론 및 그보다 큰 1 마이크론 미만의 폭을 갖는 좁은 피쳐에서보다 느리게 충진될 것이고, 따라서 넓은 피쳐는 도금된 상부 표면 상에 움푹 패인 곳이나 함몰부를 갖지 않는 평탄화된 구조체를 생성하기 위해 더 긴 도금 시간과 더 긴 연마 시간을 필요로 한다.
컵 도금 셀에서와는 달리, 도금되는 동안 도금될 기판 표면이 전해액의 메니스커스(meniscus)와 접촉하면, 크게 서로 다른 폭을 갖는, 예를 들어 1 마이크론 미만의 폭과 10 마이크론 초과의 폭을 갖는 공동들이 동일한 속도로 빠르고 고르게 충진된다.
전해액의 메니스커스는 액체 기둥(column of liquid)의 구부러진 상부 표면이다. 구부러진 상부 표면은 예를 들어, 모세관 현상 또는 용승 액체(upwelling liquid)로부터의 액체 흐름으로 인해 볼록한 모양일 수 있다.
도 16은 대머신 배선을 위해 그 내부에 형성된 표면 피쳐 또는 공동(62, 63)을 갖는 실리콘 이산화물과 같은 유전체(61)의 상부 층을 구비할 수 있는 기판(60)의 단면도이다. 공동(62)은 1 마이크론 미만의 폭을 갖고, 공동(63)은 1 내지 100 마이크론 범위의 폭을 가질 수 있다. 라이너(liner)(64)는 유전체(61)에 대한 부착성과, 후속하여 도금되는 금속에 대한 확산 장벽을 제공할 수 있다. 라이너(64)가 도전성이 있어서 전기 도금을 위한 도금 베이스 역할을 하거나, 추가의 도금 베이스층이 추가될 수 있다.
도 17은 침지형 셀 내에서 도금되어 공동(62)과 넓은 공극(63)을 충진하기에 충분한 금속(66) 전기 피복물을 갖는 기판(60)의 단면도이다. 도 17에서, 넓은 피쳐(63)는 좁은 또는 서브마이크론 피쳐(62)보다 느리게 충진된다. 상부 표면(67)은 피쳐(63) 위에 금속(66)의 평균 높이에 대해 우묵한 곳(dip)(68)을 갖는다.
도 17과 도 18에서, 도 16과 도 17의 장치와 상응하는 역할에 동일한 참조 번호가 사용되어 있다.
도 18은 공동(62)과 넓은 공극(63)을 충진하기에 충분한 Cu일 수 있으며 메니스커스형 컵 도금 셀 내에서 도금된 금속(66) 전기 피복물을 갖는 기판의 단면도(60)이다. 도 18에 도시한 바와 같이, 기판은 전해조의 표면과 접촉하게 위치될 수 있다. 전해조는 전해조의 표면에서 플로우(flow)할 수 있다.
도 18에서, 넓은 피쳐(63)는 좁은 피쳐(62)만큼 빨리 충진된다. 상부 표면(69)은 피쳐(63) 위에 금속(66)의 평균 높이에 대해 매우 작은 우묵한 곳을 갖는다. 따라서, 본 명세서에는 도금을 컵형 도금 장치 내에서 수행하여 좁은 피쳐와 넓은 피쳐에서도 평탄하게 뛰어난 충진을 달성하는 본 발명의 실시예가 기술되어 있다. 메니스커스 도금의 탁월한 성능은 공기-액체(air-liquid) 표면에서의 표면 활성화(surface-active) 첨가제 분자의 높은 농도 및 아마도 상이한 방향에 기인하는 것으로 여겨진다. 기판이 잠입될 때 이들 분자가 재배열되기 시작할 지 모르나, 잔여 영향이 아마도 도금 주기 내내 수 분간 계속하여 지속되는 것으로 여겨진다.
도 16 및 도 17에 도시한 전기 도금된 Cu 금속(66)은 실질적으로 Cu로 이루어지고, 적은 양의 C(2 중량% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), 또는 Cl(1 중량% 미만) 원자 및/또는 분자 조각도 함유할 수 있다. 이들 첨가된 성분은 명백하게 첨가제의 분해로부터 생겨난 후, 원자 형태가 아닌 분자 조각으로 여겨지는 피복물(66) 내에 포함된다. 첨가제의 작용을 활성화하는 염소의 상승 작용으로 인해 염소도 함께 흡수된다. 결과적으로, 이들 함유물은 결정립 경계에 위치하는 것으로 여겨지며, 그러한 이유로 도금된 금속의 비저항에 영향을 미치지 않는다. 실제로, 도금된 Cu는 2μΩ㎝ 미만의 비저항 측정값을 갖는다. 또한, 이들 동일 분자가 Cu의 결정립 경계에 위치하기 때문에, 전기 도금된 Cu가 다른 공정에 의해 피복된 순수한 Cu보다 훨씬 좋은 일렉트로마이그레이션 저항성을 갖는 것으로 생각된다.
전기 도금된 Cu의 결정립 크기는 일반적으로 다른 Cu 피복 기법에 의해 생성된 것보다 크다(도 19의 (a) 내지 (d)와 도 20의 (a) 내지 (d) 참조). 도 19의 (a) 내지 (d)는 각각 1 마이크론 두께로 도금된 Cu 박막의 동일한 영역에 대한 결정립 방향 지도(grain orientation map), 결정립 명암 지도(grain contrast map), 역전 폴(inverse pole) 도면, (111) 폴 도면이다. 결정립 크기는 약 1.4 마이크론이고, 결정학적 텍스쳐(crystallographic texture)는 무질서하다. 도 20의 (a) 내지 (d)는 각각 1 마이크론 두께 PVD Cu 박막의 동일한 영역에 대한 결정립 방향 지도, 결정립 명암 지도, 역전 폴 도면, (111) 폴 도면이다. 결정립 크기는 약 0.4 마이크론이고 이 박막은 (111)/(000)의 편향된 결정학적 텍스쳐를 갖는다.
도금된 Cu의 (텍스쳐라고도 알려진) 결정 방향은 비도금 Cu 박막의 그것보다 크게 무질서하다(도 19의 (a) 내지 (d)와 도 20의 (a) 내지 (d) 참조). 이러한 무질서한 방향은 역전 폴 도면이나 (111) 폴 도면에서 결정립의 균일한 분포에 의해 나타내어 진다(도 19의 (a) 내지 (d) 참조). 이는 비도금 Cu 박막에서 나타나는 것과는 크게 다르다. 예를 들어, 도 20의 (a) 내지 (d)에는 이 PVD Cu 박막에 상당한 (100)과 (111) 텍스쳐가 있음이 도시되어 있다.
전기 도금된 Cu와 순수한 Cu의 일렉트로마이그레이션 저항성은 MRS Bulletin, Vol. XVIII, No. 6(1993년 6월)과 Vol. XIX, No. 8(1994년 8월)에서 참조되는 방법에 의해 측정된 활성화 에너지의 함수이며, 이들은 본 발명에서 참조로서 인용된다. 전기 도금된 Cu의 활성화 에너지는 1.0 eV 이상이다. 또한, 도 21a와 도 21b는 도금된 박막과 PVD 박막의 드리프트(drift) 속도를 비교하여 보여준다. 명백하게, 도금된 Cu의 저항은 시간에 따라 거의 변하지 않으나 PVD Cu 박막의 저항은 급속히 증가한다. 저항의 변화는 Cu 라인 내의 일렉트로마이그레이션 손상 정도와 관련된다. 명백하게, 도금된 Cu는 PVD Cu에 비해 크게 향상된 일렉트로마이그레이션 성향을 갖는다. 도금된 Cu의 활성화 에너지가 1.1 내지 1.3 eV인 반면, PVD Cu의 활성화 에너지는 훨씬 작다(0.7 내지 0.8 eV).
본 발명의 유용성은 대머신 구조체의 구현에 한정되는 것은 아니다. 도 22 내지 도 26에 도시한 것과 같은 평면 베이스 상의 관통 마스크(through-mask) 도금, 도 22와 도 27 내지 도 31에 도시한 것과 같은 요부형 베이스(excavated base) 상의 관통 마스크 도금, 또는 도 22, 도 23, 도 32 내지 도 35에 도시한 것과 같은 블랭킷(blanket) 도금 후 패턴화된 에칭에 의해 제조되는 도전체 구성 요소에 대해 C, O, N, S, Cl을 포함하는 원자 및/또는 분자 조각의 존재와 연관되는 일렉트로마이그레이션에 대한 증가된 저항성은 마찬가지로 유익한 것이다.
평면 베이스 상의 관통 마스크 도금을 위한 공정이 도 22 내지 도 26에 도시되어 있다. 도 22는 절연층(1)을 도시한다. 도 23은 절연층(1) 위에 형성된 시드층(Cu)(5)을 도시한다. 장벽 재료(4)(도시하지 않음)를 절연층(1)과 시드층(5) 사이의 층으로서 형성할 수도 있다. 도 24는 시드층(5) 위에 패턴화된 레지스트(71)를 도시한다. 도 25는 레지스트(71)를 통한 전기 도금 후의 Cu(6)를 도시한다. 도 26은 레지스트(71)를 제거하고 Cu(6)에 의해 보호되지 않은 시드층(5)을 제거한 도 25의 구조체를 도시한다. 도 26은 패턴화된 시드층(5) 위의 패턴화된 Cu(6) 층을 도시한다.
요부형 베이스 상의 관통 마스크 도금을 위한 공정이 도 22와 도 27 내지 도 31에 도시되어 있다. 도 22는 절연층(1)을 도시한다. 도 27은 절연층(1) 내에 형성된 채널(72)을 도시한다. 도 28은 절연층(1) 위에 형성된 시드층(Cu)(5)을 도시한다. 장벽 재료(4)(도시하지 않음)를 시드층(Cu)(5) 아래에 형성할 수도 있다. 도 29는 시드층(5) 위에 패턴화된 레지스트(71)를 도시한다. 도 30은 마스크 또는 레지스트(71)를 통한 도금에 의해 피복한 시드층(5) 위와 채널(72) 내의 Cu(6)를 도시한다. 도 31은 레지스트(71)를 제거하고 Cu(6)에 의해 보호되지 않은 시드층(5)을 제거한 Cu(6)를 도시한다. 본 발명에 따른 도금 공정의 뛰어난 충진 특성으로 인해 공극이나 이음새를 남기지 않고 요부형 베이스 내의 공동이나 피쳐를 충진할 수 있게 된다.
블랭킷 도금 후 패턴 에칭하는 공정이 절연층 상에 패턴화된 라인을 형성하는 도 22, 도 23, 도 32 내지 도 35에 도시되어 있다. 도 22는 절연층(1)을 도시한다. 도 23은 절연층(1) 위에 형성된 장벽층(4)을 도시한다. 시드층(Cu)(5)을 장벽층(4)의 상부 표면 상에 형성한다. 도 32에 도시한 바와 같이 시드층(5) 위에 전기 도금함으로써 Cu의 블랭킷층(76)을 형성한다. 도 33에 도시한 바와 같이 레지스트층(71)을 블랭킷층(76) 위에 형성하고 리소그래피적으로 패턴화한다. 도 34는 레지스트(71)에 의해 보호되지 않은 부분을 에칭하거나 다른 공정에 의해 제거함으로써 패턴화된 블랭킷층(76)을 도시한다. 도 35는 레지스트(71)를 제거한 패턴화된 블랭킷층(76)을 도시한다.
도 2 내지 도 15와 도 22 내지 도 35에서, 앞의 도면 또는 도 1의 장치와 상응하는 역할에 동일한 참조 번호가 사용되어 있다.
본 발명이, C, O, N, S, Cl의 원자 및/또는 분자 조각으로 인해 일렉트로마이그레이션 저항성을 갖고 박막 두께에 비해 큰 크기의 결정립과 무질서한 결정 방향과 같은 특정 미세구조의 피쳐를 갖는 Cu 도전체와 전자 소자 상의 상호 접속 구조체를 제조하는 공정에 대해 기술하고 설명하였지만, 당업자에게는 첨부한 특허 청구 범위의 범주에 의해서만 제한되는 본 발명의 넓은 범주를 벗어나지 않는 범위 내에서 수정과 변경이 가능하다는 것이 자명할 것이다.

Claims (108)

  1. 전자 소자 상에 무공극의 이음새 없는(void-free seamless) 도전체로 상호 접속 구조체를 제조하는 공정에 있어서,
    기판 상에 절연성 재료를 형성하는 단계와,
    상호 접속 도전체 재료가 피복(deposition)될 라인 및/또는 비아(via)를 위한 리세스(recess)를 상기 절연성 재료 내에 리소그래피적으로 규정하고 형성하는 단계와,
    상기 절연성 재료 상에 도금 베이스 역할을 하는 도전층을 형성하는 단계와,
    첨가제를 포함하는 전해조로부터 전기 도금함으로써 상기 도전체 재료를 피복하는 단계와,
    상기 피복 단계로부터 얻어진 구조체를 평탄화하여 개개의 라인 및/또는 비아를 전기적으로 격리시키는 단계
    를 포함하는 상호 접속 구조체 제조 공정.
  2. 제 1 항에 있어서,
    상기 피복 단계가 상기 도전체 재료로서 Cu를 피복하는 단계를 포함하는 상호 접속 구조체 제조 공정.
  3. 제 2 항에 있어서,
    C(2 중량% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), Cl(1 중량% 미만)로 이루어진 그룹으로부터 선택된 원자를 포함하는 무시할 수 없는 적은 양의 원자 및/또는 분자 조각을 상기 도전체 재료 내에 포함시키기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  4. 제 2 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  5. 제 2 항에 있어서,
    C, O, N, S, Cl로 이루어진 그룹으로부터 선택된 원자를 포함하는 분자 조각을 상기 도전체 재료 내에 포함시켜 일렉트로마이그레이션(electromigration) 저항성이 순수한 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  6. 제 2 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하여 일렉트로마이그레이션 성향이 비전기 도금된 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  7. 제 2 항에 있어서,
    거친 표면 상에 광택있고 평탄한 피복물(deposit)을 생성하는 데 통상적으로 사용되는 작용제(agent)를 포함하는 전해조로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  8. 제 7 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1 이상인 상호 접속 구조체 제조 공정.
  9. 제 7 항에 있어서,
    비아의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  10. 제 2 항에 있어서,
    광택있고, 평탄하며, 연성이 있는 저 응력 피복물을 피복시키는 데 통상적으로 사용되는 첨가제를 함유하는 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  11. 제 10 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1 이상인 상호 접속 구조체 제조 공정.
  12. 제 1 항에 있어서,
    상기 피복 단계가 상기 기판의 상부 표면을 상기 전해조의 표면과 접촉하도록 위치시키는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  13. 제 12 항에 있어서,
    상기 피복 단계가 상기 전해조의 표면에서 상기 전해조를 플로우(flow)하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  14. 제 1 항에 있어서,
    상기 피복 단계가 컵 도금조를 사용하여 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  15. 제 1 항에 있어서,
    가수용화(water solubilizing) 그룹을 갖는 유기 황화합물(organic sulfur compound), 전해조-가용 고분자량 산소 함유 화합물(bath-soluble high-molecular-weight oxygen-containing compound), 전해조-가용 폴리에테르(polyether) 화합물, 또는 적어도 하나의 황 원자 또한 포함할 수 있는 전해조-가용 유기 질소 화합물로 이루어진 그룹으로부터 선택된 하나 이상의 첨가제와, 구리염(copper salt)과, 무기산(mineral acid)을 포함하는 도금 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  16. 제 15 항에 있어서,
    상기 도금 용액이 10 ppm 내지 300ppm 범위의 적은 양의 염화물 이온을 함유하는 상호 접속 구조체 제조 공정.
  17. 제 15 항에 있어서,
    상기 Cu염이 황산구리(cupric sulfate)인 상호 접속 구조체 제조 공정.
  18. 제 15 항에 있어서,
    상기 무기산이 황산인 상호 접속 구조체 제조 공정.
  19. 제 15 항에 있어서,
    상기 유기 황 화합물이 적어도 하나의 설폰산 그룹(sulfonic group)을 포함하는 상호 접속 구조체 제조 공정.
  20. 제 15 항에 있어서,
    상기 유기 황 화합물이 적어도 두 개의 인접 황 원자를 갖는 상호 접속 구조체 제조 공정.
  21. 제 20 항에 있어서,
    상기 유기 황 화합물이 적어도 두 개의 인접 황 원자를 가지며 적어도 하나의 말단(terminal) 설폰산 그룹을 포함하는 상호 접속 구조체 제조 공정.
  22. 제 15 항에 있어서,
    상기 유기 황 화합물이 머캡토프로판 설폰산(mercaptopropane sulfonic acid), 티오글리코릭산(thioglycoic acid), 머캡토벤즈티오졸-황-프로판설폰산(mercaptobenzthiozol-S-propansulfonic acid)과 에틸렌디티오디프로필설폰산(ethylenedithiodipropyl sulfonic acid), 디티오카바믹산(dithiocarbamic acid), 상기 화합물의 알칼리 금속염(alkali metal salts), 상기 화합물의 아민염으로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  23. 제 15 항에 있어서,
    상기 유기 황 화합물이 화학식 X-R1-(Sn)-R2-SO3H를 가지며, 여기서 R 그룹은 동일하거나 상이하며 적어도 하나의 탄소 원자를 포함하고, X는 수소와 설폰산 그룹으로 이루어진 그룹으로부터 선택되고, n은 2 내지 5인 상호 접속 구조체 제조 공정.
  24. 제 15 항에 있어서,
    상기 산소 함유 화합물이 폴리에틸렌 글리콜(polyethylene glycol), 폴리비닐 글리콜(polyvinyl glycol), 폴리프로필렌 글리콜(polypropylene glycol), 카르복시메틸셀룰로우스(carboxymethylcelluose)로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  25. 제 15 항에 있어서,
    상기 유기 질소 화합물이 피리딘(pyridine)과 치환된 피리딘(substituted pyridines), 아미드(amides), 4급 암모늄염(quaternary ammonium salts), 이민(imines), 프탈로시아닌(phthalocyanines)과 치환된 프탈로시아닌, 페나진(phenazines), 락탐(lactams)을 포함하는 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  26. 전자 소자 상에 상호 접속 구조체를 제조하는 공정에 있어서,
    절연 영역과 도전 영역을 구비하는 기판 상에 시드층(seed layer)을 피복하는 단계와,
    상기 시드층 상에 패턴화된 레지스트층을 형성하는 단계와,
    상기 패턴화된 레지스트에 의해 덮이지 않은 상기 시드층 상에 첨가제를 포함하는 전해조로부터 도전체 재료를 전기 도금하는 단계와,
    상기 패턴화된 레지스트를 제거하는 단계
    를 포함하는 상호 접속 구조체 제조 공정.
  27. 제 26 항에 있어서,
    상기 피복 단계가 상기 도전체 재료로서 Cu를 피복하는 단계를 포함하는 상호 접속 구조체 제조 공정.
  28. 제 27 항에 있어서,
    C(2 중량% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), Cl(1 중량% 미만)로 이루어지는 그룹으로부터 선택된 원자를 포함하는 적은 양의 원자 및/또는 분자 조각을 상기 도전체 재료 내에 포함시키기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  29. 제 27 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  30. 제 27 항에 있어서,
    C, O, N, S, Cl로 이루어진 그룹으로부터 선택된 원자를 포함하는 분자 조각을 상기 도전체 재료 내에 포함시켜 일렉트로마이그레이션 저항성이 순수한 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  31. 제 27 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향의 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하여 일렉트로마이그레이션 성향이 비전기 도금된 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  32. 제 72 항에 있어서,
    거친 표면 상에 매끄럽고 평탄한 피복물을 생성하는 데 통상적으로 사용되는 작용제를 포함하는 전해조로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  33. 제 32 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  34. 제 32 항에 있어서,
    비아의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  35. 제 27 항에 있어서,
    광택있고, 평탄하며, 연성이 있거나 저 응력의 피복물을 피복시키는 데 통상적으로 사용하는 첨가제를 함유하는 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  36. 제 35 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  37. 제 26 항에 있어서,
    상기 피복 단계가 상기 기판의 상부 표면을 상기 전해조의 표면과 접촉하도록 위치시키는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  38. 제 26 항에 있어서,
    상기 피복 단계가 상기 전해조의 상기 표면에서 상기 전해조를 플로우하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  39. 제 37 항에 있어서,
    상기 피복 단계가 컵 도금조를 사용하여 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  40. 제 16 항에 있어서,
    가수용화 그룹을 갖는 유기 황화합물, 전해조-가용 고분자량 산소 함유 화합물, 전해조-가용 폴리에테르 화합물, 또는 적어도 하나의 황 원자 또한 포함할 수 있는 전해조-가용 유기 질소 화합물로 이루어진 그룹으로부터 선택된 하나 이상의 첨가제와, 구리염과, 무기산을 포함하는 도금 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  41. 제 40 항에 있어서,
    상기 도금 용액이 10 ppm 내지 300 ppm 범위의 적은 양의 염화물 이온을 함유하는 상호 접속 구조체 제조 공정.
  42. 제 40 항에 있어서,
    상기 Cu염이 황산구리인 상호 접속 구조체 제조 공정.
  43. 제 41 항에 있어서,
    상기 무기산이 황산인 상호 접속 구조체 제조 공정.
  44. 제 40 항에 있어서,
    상기 유기 황 화합물이 적어도 하나의 설폰산 그룹을 포함하는 상호 접속 구조체 제조 공정.
  45. 제 40 항에 있어서,
    상기 유기 황 화합물이 적어도 두 개의 인접한 2가의 황 원자를 갖는 상호 접속 구조체 제조 공정.
  46. 제 45 항에 있어서,
    적어도 두 개의 인접 황 원자를 가지며 상기 유기 황 화합물이 적어도 하나의 말단 설폰산 그룹을 포함하는 상호 접속 구조체 제조 공정.
  47. 제 40 항에 있어서,
    상기 유기 황 화합물이 머캡토프로판 설폰산, 티오글리코릭산, 머캡토벤즈티오졸-S-프로판설폰산과 에틸렌디티오디프로필 설폰산, 디티오카바믹산, 상기 화합물의 알칼리 금속염, 상기 화합물의 아민염으로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  48. 제 45 항에 있어서,
    상기 유기 황 화합물이 화학식 X-R1-(Sn)-R2-SO3H를 가지며, 여기서 R 그룹은 동일하거나 상이하고 적어도 하나의 탄소 원자를 포함하며, X는 수소와 설폰산 그룹으로 이루어진 그룹으로부터 선택되고, n은 2 내지 5인 상호 접속 구조체 제조 공정.
  49. 제 40 항에 있어서,
    상기 산소 함유 화합물이 폴리에틸렌 글리콜, 폴리비닐 글리콜, 폴리프로필렌 글리콜, 카르복시메틸셀룰로우스로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  50. 제 40 항에 있어서,
    상기 유기 질소 화합물이 피리딘과 치환된 피리딘, 아미드, 4급 암모늄염, 이민, 프탈로시아닌과 치환된 프탈로시아닌, 페나진, 락탐을 포함하는 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  51. 전자 소자 상에 무공극의 이음새 없는 도전체로 상호 접속 구조체를 제조하는 공정에 있어서,
    기판 상에 절연성 재료를 입히는 단계와,
    상호 접속 도전체 재료가 피복될 라인 및/또는 비아를 리소그래피적으로 규정하고 형성하는 단계와,
    도금 베이스 역할을 하는 도전층을 형성하는 단계와,
    상기 도금 베이스 상에 패턴화된 레지스트층을 형성하는 단계와,
    첨가제를 포함하는 전해조로부터 전기 도금함으로써 상기 도전체 재료를 피복하는 단계와,
    상기 패턴화된 레지스트를 제거하는 단계
    를 포함하는 상호 접속 구조체 제조 공정.
  52. 제 51 항에 있어서,
    상기 피복 단계가 상기 도전체 재료로서 Cu를 피복하는 단계를 포함하는 상호 접속 구조체 제조 공정.
  53. 제 52 항에 있어서,
    C(2 중량% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), Cl(1 중량% 미만)로 이루어지는 그룹으로부터 선택된 원자를 포함하는 적은 양의 원자 및/또는 분자 조각을 상기 도전체 재료 내에 포함시키기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  54. 제 52 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  55. 제 52 항에 있어서,
    C, O, N, S, Cl로 이루어진 그룹으로부터 선택된 원자를 포함하는 분자 조각을 상기 도전체 재료 내에 포함시켜 일렉트로마이그레이션 저항성이 순수한 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  56. 제 52 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하여 일렉트로마이그레이션 성향이 비전기 도금된 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  57. 제 52 항에 있어서,
    거친 표면 상에 매끄럽고 평탄한 피복물을 생성하는 데 통상적으로 사용되는 작용제를 포함하는 전해조로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  58. 제 57 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  59. 제 57 항에 있어서,
    비아의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  60. 제 52 항에 있어서,
    광택있고, 평탄하며, 연성이 있거나 저 응력의 피복물을 피복시키는 데 통상적으로 사용하는 첨가제를 함유하는 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  61. 제 60 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  62. 제 51 항에 있어서,
    상기 피복 단계가 상기 기판의 상부 표면을 상기 전해조의 표면과 접촉하도록 위치시키는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  63. 제 62 항에 있어서,
    상기 피복 단계가 상기 전해조의 상기 표면에서 상기 전해조를 플로우하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  64. 제 51 항에 있어서,
    상기 피복 단계가 컵 도금조를 사용하여 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  65. 제 51 항에 있어서,
    가수용화 그룹을 갖는 유기 황화합물, 전해조-가용 고분자량 산소 함유 화합물, 전해조-가용 폴리에테르 화합물, 또는 적어도 하나의 황 원자 또한 포함할 수 있는 전해조-가용 유기 질소 화합물로 이루어진 그룹으로부터 선택된 하나 이상의 첨가제와, 구리염과, 무기산을 포함하는 도금 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  66. 제 65 항에 있어서,
    상기 도금 용액이 10 ppm 내지 300 ppm 범위의 적은 양의 염화물 이온을 함유하는 상호 접속 구조체 제조 공정.
  67. 제 65 항에 있어서,
    상기 Cu염이 황산구리인 상호 접속 구조체 제조 공정.
  68. 제 65 항에 있어서,
    상기 무기산이 황산인 상호 접속 구조체 제조 공정.
  69. 제 65 항에 있어서,
    상기 유기 황 화합물이 적어도 하나의 설폰산 그룹을 포함하는 상호 접속 구조체 제조 공정.
  70. 제 65 항에 있어서,
    상기 유기 황 화합물이 적어도 두 개의 인접한 2가의 황 원자를 갖는 상호 접속 구조체 제조 공정.
  71. 제 70 항에 있어서,
    상기 유기 황 화합물이 적어도 두 개의 인접한 황 원자를 가지며 적어도 하나의 말단 설폰산 그룹을 포함하는 상호 접속 구조체 제조 공정.
  72. 제 65 항에 있어서,
    상기 유기 황 화합물이 머캡토프로판 설폰산, 티오글리코릭산, 머캡토벤즈티오졸-황-프로판 설폰산과 에틸렌디티오디프로필 설폰산, 디티오카바믹산, 상기 화합물의 알칼리 금속염, 상기 화합물의 아민염으로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  73. 제 65 항에 있어서,
    상기 유기 황 화합물이 화학식 X-R1-(Sn)-R2-SO3H를 가지며, 여기서 R 그룹은 동일하거나 상이하고 적어도하나의 탄소 원자를 포함하며, X는 수소와 설폰산 그룹으로 이루어진 그룹으로부터 선택되고, n은 2 내지 5인 상호 접속 구조체 제조 공정.
  74. 제 65 항에 있어서,
    상기 산소 함유 화합물이 폴리에틸렌 글리콜, 폴리비닐 글리콜, 폴리프로필렌 글리콜, 카르복시메틸셀룰로우스로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  75. 제 65 항에 있어서,
    상기 유기 질소 화합물이 피리딘과 치환된 피리딘, 아미드, 4급 암모늄염, 이민, 프탈로시아닌과 치환된 프탈로시아닌, 페나진, 락탐을 포함하는 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  76. 전자 소자 상에 상호 접속 구조체를 제조하는 공정에 있어서,
    절연 영역과 도전 영역을 구비하는 기판 상에 시드층을 피복하는 단계와,
    첨가제를 포함하는 전해조로부터 상기 시드층 상에 도전체 재료의 블랭킷(blanket)층을 형성하는 단계와,
    상기 블랭킷층 상에 패턴화된 레지스트층을 형성하는 단계와,
    상기 패턴화된 레지스트에 의해 덮이지 않은 상기 도전체 재료를 제거하는 단계와,
    상기 패턴화된 레지스트를 제거하는 단계
    를 포함하는 상호 접속 구조체 제조 공정.
  77. 제 76 항에 있어서,
    상기 피복 단계가 상기 도전체 재료로서 Cu를 피복하는 단계를 포함하는 상호 접속 구조체 제조 공정.
  78. 제 77 항에 있어서,
    C(2 중량% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), Cl(1 중량% 미만)로 이루어진 그룹으로부터 선택된 원자를 포함하는 적은 양의 원자 및/또는 분자 조각을 상기 도전체 재료 내에 포함시키기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  79. 제 77 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향의 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  80. 제 77 항에 있어서,
    C, O, N, S, Cl로 이루어진 그룹으로부터 선택된 원자를 포함하는 분자 조각을 상기 도전체 재료 내에 포함시켜 일렉트로마이그레이션 저항성이 순수한 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  81. 제 77 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향의 결정립을 포함하는 특정 박막 미세구조를 상기 도전체 내에 유도하여 일렉트로마이그레이션 성향이 비전기 도금된 Cu에 비해 향상되게 하기 위해, 상기 전해조에 첨가제를 추가하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  82. 제 77 항에 있어서,
    거친 표면 상에 매끄럽고 평탄한 피복물을 생성하는 데 통상적으로 사용되는 작용제를 포함하는 전해조로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  83. 제 82 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  84. 제 82 항에 있어서,
    비아의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  85. 제 77 항에 있어서,
    광택있고, 평탄하며, 연성이 있거나 저 응력의 피복물을 피복시키는 데 통상적으로 사용되는 첨가제를 함유하는 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  86. 제 85 항에 있어서,
    도전체의 폭에 대한 깊이의 비가 1을 초과하는 상호 접속 구조체 제조 공정.
  87. 제 76 항에 있어서,
    상기 피복 단계가 상기 기판의 상부 표면을 상기 전해조의 표면과 접촉하도록 위치시키는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  88. 제 87 항에 있어서,
    상기 피복 단계가 상기 전해조의 상기 표면에서 상기 전해조를 플로우하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  89. 제 76 항에 있어서,
    상기 피복 단계가 컵 도금조를 사용하여 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  90. 제 76 항에 있어서,
    가수용화 그룹을 갖는 유기 황화합물, 전해조­가용 고분자량 산소 함유 화합물, 전해조-가용 폴리에테르 화합물, 또는 적어도 하나의 황 원자 또한 포함할 수 있는 전해조-가용 유기 질소 화합물로 이루어진 그룹으로부터 선택된 하나 이상의 첨가제와, 구리염과, 무기산을 포함하는 도금 용액으로부터 전기 도금하는 단계를 더 포함하는 상호 접속 구조체 제조 공정.
  91. 제 90 항에 있어서,
    상기 도금 용액이 10 ppm 내지 300 ppm 범위의 적은 양의 염화물 이온을 함유하는 상호 접속 구조체 제조 공정.
  92. 제 90 항에 있어서,
    상기 Cu염이 황산구리인 상호 접속 구조체 제조 공정.
  93. 제 90 항에 있어서,
    상기 무기산이 황산인 상호 접속 구조체 제조 공정.
  94. 제 90 항에 있어서,
    상기 유기 황 화합물이 적어도 하나의 설폰산 그룹을 포함하는 상호 접속 구조체 제조 공정.
  95. 제 90 항에 있어서,
    상기 유기 황 화합물이 적어도 두 개의 2가의 인접한 황 원자를 갖는 상호 접속 구조체 제조 공정.
  96. 제 95 항에 있어서,
    상기 유기 황 화합물이 적어도 두 개의 인접한 황 원자를 가지며 적어도 하나의 말단 설폰산 그룹을 포함하는 상호 접속 구조체 제조 공정.
  97. 제 90 항에 있어서,
    상기 유기 황 화합물이 머캡토프로판 설폰산, 티오글리코릭산, 머캡토벤즈티오졸-황-프로판 설폰산과 에틸렌디티오디프로필 설폰산, 디티오카바믹산, 상기 화합물의 알칼리 금속염, 상기 화합물의 아민염으로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  98. 제 90 항에 있어서,
    상기 유기 황 화합물이 화학식 X-R1-(Sn)-R2-SO3H를 가지며, R 그룹은 동일하거나 상이하고 적어도 하나의 탄소 원자를 포함하며, X는 수소와 설폰산 그룹으로 이루어진 그룹으로부터 선택되고, n은 2 내지 5인 상호 접속 구조체 제조 공정.
  99. 제 90 항에 있어서,
    상기 산소 함유 화합물이 폴리에틸렌 글리콜, 폴리비닐 글리콜, 폴리프로필렌 글리콜, 카르복시메틸셀룰로우스로 이루어진 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  100. 제 90 항에 있어서,
    상기 유기 질소 화합물이 피리딘과 치환된 피리딘, 아미드, 4급 암모늄염, 이민, 프탈로시아닌과 치환된 프탈로시아닌, 페나진, 락탐을 포함하는 그룹으로부터 선택되는 상호 접속 구조체 제조 공정.
  101. 첨가제를 포함하는 전해조로부터 전기 도금함으로써 형성되어, C(2% 미만), O(1 중량% 미만), N(1 중량% 미만), S(1 중량% 미만), Cl(1 중량% 미만)로 이루어진 그룹으로부터 선택된 적은 양의 재료를 함유하는 Cu를 포함하는 전자 소자 상의 상호 접속부에 사용되는 도전체.
  102. 제 101 항에 있어서,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 더 포함하는 도전체.
  103. 제 101 항에 있어서,
    상기 적은 양의 재료가 원자 및/또는 분자 조각을 포함하는 도전체.
  104. 제 101 항에 있어서,
    상기 도전체가 일렉트로마이그레이션을 위한 1.0 eV 이상의 활성화 에너지를 갖고,
    박막 두께에 비해 크기가 큰 결정립 및/또는 무질서한 방향을 갖는 결정립을 포함하는 특정 박막 미세구조를 더 포함하여 일렉트로마이그레이션 성향이 비전기 도금된 Cu에 비해 향상되는 도전체.
  105. 실질적으로 평탄한 상부 표면과 그 내부에 리세스의 패턴을 구비하는 유전층을 포함하되,
    상기 리세스가 상기 상부 표면에 1 마이크로미터 미만의 폭을 가지며,
    상기 리세스가 첨가제를 포함하는 전해조로부터 전기 도금에 의해 연속적인 구리를 포함하는 금속으로 충진되는 전자 소자 상의 상호 접속부에 사용되는 도전체.
  106. 제 105 항에 있어서,
    상기 리세스의 폭에 대한 깊이의 비가 1 이상인 도전체.
  107. 제 105 항에 있어서,
    상기 리세스가 상기 유전층 상의 상기 리세스 상에 도금 베이스 역할을 하는 도전층을 구비하는 도전체.
  108. 제 105 항에 있어서,
    상기 리세스 내에 상기 도전층과 상기 유전층 사이에 금속 라이너(liner)를 더 포함하는 도전체.
KR1019990705116A 1996-12-16 1996-12-16 집적 회로 칩 상의 전기 도금된 상호 접속 구조체 KR20000057470A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1996/019592 WO1998027585A1 (en) 1996-12-16 1996-12-16 Electroplated interconnection structures on integrated circuit chips

Publications (1)

Publication Number Publication Date
KR20000057470A true KR20000057470A (ko) 2000-09-15

Family

ID=22256261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990705116A KR20000057470A (ko) 1996-12-16 1996-12-16 집적 회로 칩 상의 전기 도금된 상호 접속 구조체

Country Status (5)

Country Link
EP (1) EP0932913A1 (ko)
JP (1) JP2000510289A (ko)
KR (1) KR20000057470A (ko)
AU (1) AU1330897A (ko)
WO (1) WO1998027585A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429770B1 (ko) * 2001-11-15 2004-05-03 한국과학기술연구원 구리 전기 도금 용액
KR100971267B1 (ko) * 2000-10-13 2010-07-20 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전해질

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
EP1019954B1 (en) 1998-02-04 2013-05-15 Applied Materials, Inc. Method and apparatus for low-temperature annealing of electroplated copper micro-structures in the production of a microelectronic device
US6297154B1 (en) 1998-08-28 2001-10-02 Agere System Guardian Corp. Process for semiconductor device fabrication having copper interconnects
JP3631392B2 (ja) 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法
TW436990B (en) * 1998-11-24 2001-05-28 Motorola Inc Process for forming a semiconductor device
US6184137B1 (en) 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
US7427337B2 (en) 1998-12-01 2008-09-23 Novellus Systems, Inc. System for electropolishing and electrochemical mechanical polishing
US6413388B1 (en) 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6610190B2 (en) 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US7204924B2 (en) 1998-12-01 2007-04-17 Novellus Systems, Inc. Method and apparatus to deposit layers with uniform properties
US6497800B1 (en) 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6544399B1 (en) * 1999-01-11 2003-04-08 Applied Materials, Inc. Electrodeposition chemistry for filling apertures with reflective metal
US6333560B1 (en) 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
DE19915146C1 (de) * 1999-01-21 2000-07-06 Atotech Deutschland Gmbh Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
US6423636B1 (en) * 1999-11-19 2002-07-23 Applied Materials, Inc. Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer
US6612915B1 (en) 1999-12-27 2003-09-02 Nutool Inc. Work piece carrier head for plating and polishing
US6354916B1 (en) 2000-02-11 2002-03-12 Nu Tool Inc. Modified plating solution for plating and planarization and process utilizing same
US7141146B2 (en) 2000-02-23 2006-11-28 Asm Nutool, Inc. Means to improve center to edge uniformity of electrochemical mechanical processing of workpiece surface
US6482307B2 (en) 2000-05-12 2002-11-19 Nutool, Inc. Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing
US6852208B2 (en) 2000-03-17 2005-02-08 Nutool, Inc. Method and apparatus for full surface electrotreating of a wafer
AU2001247109A1 (en) 2000-04-27 2001-11-12 Nutool, Inc. Conductive structure for use in multi-level metallization and process
US6695962B2 (en) 2001-05-01 2004-02-24 Nutool Inc. Anode designs for planar metal deposits with enhanced electrolyte solution blending and process of supplying electrolyte solution using such designs
US6478936B1 (en) 2000-05-11 2002-11-12 Nutool Inc. Anode assembly for plating and planarizing a conductive layer
US7195696B2 (en) 2000-05-11 2007-03-27 Novellus Systems, Inc. Electrode assembly for electrochemical processing of workpiece
EP1197587B1 (en) * 2000-10-13 2006-09-20 Shipley Co. L.L.C. Seed layer repair and electroplating bath
US6802946B2 (en) 2000-12-21 2004-10-12 Nutool Inc. Apparatus for controlling thickness uniformity of electroplated and electroetched layers
US6866763B2 (en) 2001-01-17 2005-03-15 Asm Nutool. Inc. Method and system monitoring and controlling film thickness profile during plating and electroetching
US6740221B2 (en) * 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
US6736954B2 (en) * 2001-10-02 2004-05-18 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US7316772B2 (en) 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US7416975B2 (en) 2005-09-21 2008-08-26 Novellus Systems, Inc. Method of forming contact layers on substrates
US9398700B2 (en) * 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
CN106521573B (zh) * 2016-11-23 2019-10-01 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用
CN106757191B (zh) * 2016-11-23 2019-10-01 苏州昕皓新材料科技有限公司 一种具有高择优取向的铜晶体颗粒及其制备方法
KR102562279B1 (ko) 2018-01-26 2023-07-31 삼성전자주식회사 도금액과 금속 복합 재료 및 그 제조 방법
KR20200109549A (ko) 2019-03-13 2020-09-23 삼성전자주식회사 연마 슬러리 및 반도체 소자의 제조 방법
US11424133B2 (en) 2019-07-25 2022-08-23 Samsung Electronics Co., Ltd. Metal structure and method of manufacturing the same and metal wire and semiconductor device and electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256274A (en) * 1990-08-01 1993-10-26 Jaime Poris Selective metal electrodeposition process
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971267B1 (ko) * 2000-10-13 2010-07-20 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전해질
KR100429770B1 (ko) * 2001-11-15 2004-05-03 한국과학기술연구원 구리 전기 도금 용액

Also Published As

Publication number Publication date
JP2000510289A (ja) 2000-08-08
WO1998027585A1 (en) 1998-06-25
EP0932913A1 (en) 1999-08-04
AU1330897A (en) 1998-07-15

Similar Documents

Publication Publication Date Title
KR20000057470A (ko) 집적 회로 칩 상의 전기 도금된 상호 접속 구조체
US6709562B1 (en) Method of making electroplated interconnection structures on integrated circuit chips
US20060017169A1 (en) Electroplated interconnection structures on integrated circuit chips
US6979393B2 (en) Method for plating copper conductors and devices formed
KR100420157B1 (ko) 작업편 상에 전해하여 금속을 증착시키는 장치 및 방법
KR101745731B1 (ko) 디피리딜계 평준화제를 이용한 마이크로전자장치의 구리 전착
CN101099231B (zh) 微电子中的铜电沉积
US5972192A (en) Pulse electroplating copper or copper alloys
US6812143B2 (en) Process of forming copper structures
US8197662B1 (en) Deposit morphology of electroplated copper
JP3898013B2 (ja) 銅メッキ用電解液およびこれを用いた半導体素子の銅配線用電気メッキ方法
EP3839103B1 (en) Cobalt filling of interconnects in microelectronics
US6333120B1 (en) Method for controlling the texture and microstructure of plated copper and plated structure
US20050045486A1 (en) Plating method and plating solution
EP1479793A2 (en) Plating method
KR20190056410A (ko) 마이크로전자장치에서의 구리 전착
JP5039923B2 (ja) 集積回路チップ上の電気めっき相互接続構造
KR20130108978A (ko) 구리 도금 조성물 및 이 조성물을 사용한 반도체 기판에서 공동을 충진하기 위한 공정
JP5419793B2 (ja) 集積回路チップ上の電気めっき相互接続構造
EP1477588A1 (en) Copper Electroplating composition for wafers
JP4551206B2 (ja) 集積回路チップ上の電気めっき相互接続構造
TWI230208B (en) Electroplating solution for copper electroplating
CN1181530C (zh) 集成电路芯片上的电镀互连结构
US7227265B2 (en) Electroplated copper interconnection structure, process for making and electroplating bath
US20020079232A1 (en) Seed layer deposition

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021001

Effective date: 20041028

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041204

Effective date: 20051014

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051102

Effective date: 20070628