TW511167B - System and process for electro-deposition, etching or removal of material on wafer or semiconductor substrate - Google Patents

System and process for electro-deposition, etching or removal of material on wafer or semiconductor substrate Download PDF

Info

Publication number
TW511167B
TW511167B TW090112769A TW90112769A TW511167B TW 511167 B TW511167 B TW 511167B TW 090112769 A TW090112769 A TW 090112769A TW 90112769 A TW90112769 A TW 90112769A TW 511167 B TW511167 B TW 511167B
Authority
TW
Taiwan
Prior art keywords
wafer
contact
area
anode
electrolyte
Prior art date
Application number
TW090112769A
Other languages
English (en)
Inventor
Bulent Basol
Cyprian Uzoh
Homayoun Talieh
Original Assignee
Nu Tool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nu Tool Inc filed Critical Nu Tool Inc
Application granted granted Critical
Publication of TW511167B publication Critical patent/TW511167B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

511167 五、發明說明（i) 本案主張先前美國 年11月3曰之優先權 本文。 發明領域 本發明大致係有關 勻及平面沈積物之電 _先如技術說明 習知半導體裝置通 板’以及多層循序形 及由傳導性材料製成 經由於蝕刻入介電中 於積體電路，多階連 於不同層形成的互連 此等結構亦即通孔開 材料填補過程，可經 基板上進行。然後基 及拋光技術例如化學 銅（Cu)及銅合金由 率特性，故近來獲得 積方法為電沈積。於 前塗覆以阻擋層及晶 包括鎢（W)、鈕（Ta) 銅晶種材料通常為銅 之CVD 或PVD 。 臨時申請案60 /245,2 1 1，中請日2〇〇〇 ，该案全體揭示以引用方式明白併入 電沈積處理技術，特別係有關獲得均 沈積過程。 常包括半導體基板，且通常為矽基 成的介電中間層，例如二氧化矽，以 :::導路徑或互連線。互連線通常係 間層之溝渠中填補傳導性材料製成。 接網路相對於基板表面做橫向伸展。 線可使用通孔或接觸線電連結。 口、溝渠、襯墊、或接觸線之傳導性 由沈積傳導性材料於包括此等結構之 板上之過量傳導性材料可使用平面化 機械拋光（CMP)去除。 於具有優異之電遷移特性以及低電阻 ΐΐΐ目來作為連接材料。較佳銅沈 製造過程中’銅係電鍍或電沈積於先 種層之基板上。典型阻擋層材料一般 '鈦（Ti)、其合金及其氮化物。典型 溥層忒薄層為沈積於前述阻擋層上
\\312\2d-code\90-08\90112769.ptd 511167 五、發明說明（2) 銅鍍層系統有多種不同設計。例如1 9 9 6年5月14日頒予 Andricacos等人之美國專利第5,516,412號揭示一種直立 式槳葉電鍍元件，係配置成可電沈積薄膜於平坦物件上。 1 9 9 9年11月16日頒予Koon之美國專利第5, 985, 1 23號揭示 另一種直立式電鍍裝置，該裝置係欲克服與基板大小改變 關聯的非均勻沈積問題。 銅電沈積過程中，使用特別調配的電鍍溶液或電解質。 此等電鍍溶液或電解質含有銅離子物種及添加劑，俾控制 沈積材料之質地、形態、及鍍層表現。需要添加劑來讓沈 積層變光滑且略微閃光。 有多種不同類型之銅電鍍溶液調配劑，其中部分可於市 面上購得。其中一種調配劑包括硫酸銅（C u S 04 )作為銅來 源（參考 James Kelly 等人，Journal of The Electrochemical Society， 146 期，2540-2545 頁，（1999 年））以及包括水、硫酸（H2 S04 )及小量氣離子。如眾所周 知，其它俗稱添加劑之化學品可添加至銅鍍液，而獲得沈 積材料之預定性質（例如參考Robert Mi kkol a及Lin 1 in Chen 「Investigation of the Roles of the Additive Components for Second Generation Copper Electroplating Chemistries used for Adranced Interconnect Metallization」，Proceedings of the International Interconnect Technology Conference, 117-11 9 頁，20 0 0 年6 月 5-7 日）。 圖1至2舉例說明習知電沈積方法及裝置。圖1 A說明一基
\\3]2\2d-code\90-08\90112769.ptd 第7頁 五、發明說明（3) 板1 0，具有於盆μ游 ，如一列小通iu4及ί 2緣體層12。使用習知钮刻技術 及基板10之暴露區上：ί =結構形成於絕緣層12上以 之具有高縱橫比（亦即深/'/VV通孔14又窄又深；換言 孔U之寬度為次微米大'度對I度之比例大）。典型上’通 渠16寬廣且有小縱橫 ：其^他：面，本實例顯示之溝 或以上。 八 溝朱16之寬度比深度大5至15倍 圖1Β -1 C說明使用銅材 示阻擔/膠黏或黏心18^補結構之習知方法。圖1請 及絕緣體12上。阻心18及0曰種層二㈣^ 物或其組合。阻擋為H欽、其合金、說化 相沈積（CVD)、或無θ電電Y \使用多種，方*、化學氣 於阻擋層18上。若欲雷°隨後晶種層20沈積 鍵方法、c v d或益電m使用多㈣ 晶種層20典型為銅。積或其組合沈積於阻播層18上，則 層）由適田鍍洽或鍍浴調配劑來部分電沈積於晶種層2〇 上。於此步驟期間，對銅晶種層20及/或阻擋層〗8作電接 觸’ f相對於陽極（圖中未顯示）可施加陰極（負）電壓。隨 ，鋼材料層22使用電鑛液電沈積於基板表面 上。、左由6周i添加劑如氯離子、壓抑劑/抑制劑、及加速 劑用量，可於小結構中獲得由下而上的銅膜生長。 二銅材料22完全填補通孔14且通常等形於大 溝木1 6，原因在於使用的添加劑於大結構無法發揮效果之
\\312\2d-code\90-08\90l]2769.ptd 第8頁 511167
五、發明說明（5) 經由於傳導性 而將於電場區 圖2 A顯示先 晶圓3 2係借助 晶圓夾持器3 4 至電源供應器 下降進入填滿 42之陽極44置 陽極44可由欲 如鉑、鍍鈦之 層系統中，電 通過晶圓3 2之 3 6為此種系統 「EE」所指示 為有價值的打 圖1 A至1 E顯 填裝過程有效 表面沈積一致 均勻的銅厚度 為了改進沈積 蔽46，如圖2A 轉。此種屏蔽 號，Reid等人 3 •，藉拋光具有—襯墊之電場區， 1沈積減至最低，如此獲得平面鋼沈 剛技術電沈積系統3 〇之示意圖。 絲 协劳f « +糸統中， 、设孤日日圓3 2之四周邊緣之環形夾3 J持。電接觸線38也成形為環狀，以及： J(~)端’以進行陰極鐘層。晶圓失持器^ 於晶圓對面且連接至電源供應器觸二解質 製成，或由適當惰性陽極：料 接觸線Γ8:ΐ解法此㈣ 电解履么封以及載有鍍層電流 π邊。但於晶圓周邊存在之接觸線38及夾具 的主要優點，且增加邊緣除去範圍，如圖2α 。由於邊緣除去結果，於晶圓32表面上之極 底區域會損失。 示晶圓表面上的結構如何填裝銅。為了讓此 且％正個曰曰圓為均勻’重要地，於全體晶圓 厚度之銅。厚度均勻度須極佳，原因在於不 將造成C Μ Ρ處理過程的問題。如圖2 β所示， 層的均勻度’於先前技藝電鍍系統可含括屏 所示。此種系統中晶圓3 2或屏蔽4 6皆可旋 例如述於Broadbent之美國專利第6, 0 2 7, 63 1 之美國專利第6, 074, 544號以及^0〇等人之美 國專利第6，1 0 3，0 8 5號。
\\312\2d-code\90-08\90112769.ptd 第10頁 JL· 發明說明（6) 有鑑於前文說明，兩 、 邊緣除去範圍問題減2 f 2 : : 2積方法及系、统，其可將 取低且沈積均勻一致之傳導性膜。 本發明涉及經由、 圓之全體表面:=方法沈積傳導性材料於半導體晶 坦傳導性材料膜於皁道疋，本發明提供一種形成實質上平 ’而未損失表面之任：表面上：方法及系 晶圓邊緣排除現象。 二0电接觸，換言之，未出現 本發明之一能；):¾ 一區供於表面I作带二f沈積材料於晶圓表面而未排除任 尺寸。該方法包括；方：置其”圓具有最大橫向 介於陽極與晶圓表面間 ：：個㈣，支持成形板 與晶圓表面間，曰圓在電解負机動通過成形板以及陽極 電位差於陽極與二ΐ:?接觸區接觸接觸件，以及施加 成形板支持於陽極盥美 對晶圓表面。成形板心二間，使成形板之上表面面 與陽極做流體連通。成：:固fϋ ’各個開口讓晶圓表面 尺寸更長。接觸件接===晶，之最大橫向 表面上的接觸區，以及夢 」緣外側之晶圓 差施加於陽極與接觸件心::曰曰圓表面作電接觸。當電位 會發生通過成形板二 晶圓係於第-位置時 圓移動至第二位置，同時技g曰曰®表面沈積區。經由將晶 料沈積於接觸區及沈積區^者區與接觸件接觸，會發生材 根據本發明之另一態樣提供：種沈積材料於具有最大橫 ：)Ui67 五、發明說明（7) 向尺寸之晶 的成形板， 以接觸在成 接觸件。 成形板可 對晶圓表面 尺寸比晶圓 口，且靠著 之第一區。 二區作電接 性接觸電解 ，表面之系統。該系統包括陽極 容納於陽極與基板表面間之液體 形板之凹陷緣外部之基板表面上 支持於陽極與晶圓表面間，故成 。成形板包栝多個開口。成形板 之表大橫向尺寸更長。電解質流 晶圓表面流動，故電解質經常係 電接觸件與成形板凹陷緣外侧的 觸。當晶圓於成形板上滾動時， 質。 ，界定凹 電解質以 的接觸區 形板上表 上表面之 經成形板 接觸晶圓 晶圓表面 陷緣 及用 之電 面面 橫向 之開 表面 之第 間歇
511167 五、發明說明（9) 上。另一具體實施例中，傳導性材 本具體實施例中，穿孔板有助於傳導柯=、、牙孔板沈積。 又另一具體實施例中，本發明達成傳料的一致沈積。 觸、拂拭以及拋光該表面，而讓沈積：：m 沈積減至最低。 .....。構間之頂面區的 本發明方法具有加強的沈積特性，处 前所無法達成的平坦度，以及且有果所得各層具有先 技藝方法之裝置L的先前：藝越使用先前 現在參照附圖做說明，其中類似的元件編^
似的部件。如圖;3所示，一個具體垂 *、 ^H 沈積系統5〇較佳包含上部“及下部貝Μ'’1 ’本雕發每'之電 中，系統5 0用以沈積銅等傳導性材料二:具月豆貝施例 5^。但須注意，雖然以銅作為實例，但本發明可用於= 積-它常見導體，如鎳、鈀、鉑、金及其合金積二 統5。之上部51可由載具總成組成，載 = :接至載讀’如圖3所示該晶圓載具夹持典型口晶载圓、53 5 4〇 q 系，0之下部52可由陽極總成組成，陽極總成枉 56，其較佳設置在如陽極杯57或成形杯等封入物。陽極 57包含由升高於底壁60上之周邊側壁59所界定的内穴μ 殼體。周邊側壁59之上緣框61形成陽極杯57之上端。= 體貫施例中’上緣框61較佳為矩形形狀，當晶圓 朝 向緣框61下降時’緣框之平面實質上適合平行於晶圓。J月 511167 五、發明說明（ίο) 圖5所示’緣框具有最大橫向尺寸0。鍍銅電解質“於 264方向通過成形於底壁60的液體入口 63而泵送入陽極 57。如此陽極杯及入口形成至少部分之總成，藉該總成供 給電解質62至半導體晶圓或基板之正面。電沈積過程 陽極杯57全然填滿電解質62至緣框61。陽極56經 器64電連結至電源(圖中未顯示)之正端。電沈積過程f接 晶圓54維㈣質上平行於且緊密鄰近於緣糊且被旋轉。 電解質62之流速，電解質接觸緊鄰的晶圓之正面 65 :過罝電解質向下流過周緣側壁59且收集供 本具體實施例中’須瞭解電接觸件66接觸或以其它： 電互連晶圓54於晶圓之正面65之接觸區67。接觸區口 ς :於：圓5:在陽極杯57上旋轉時相對於緣框6ι作圓形變 。接觸件66使用連接㈣連結至負電源（圖中未頻 ^4所不’晶圓載具53由晶圓54之背面69夾持 且”晶圓載具53之卡盤表面。晶圓54可使用真夸 4 5? 及不:_圖4)或二者固持，如此全然暴露出晶‘ 67。根據本發明原理，晶圓54界定最 可該Λ大橫向尺寸d於本例為晶圓直徑。Γ 中，晶圓ΐ呈53 ϋ ^ ί具53之必要部分。在處理過程 軸71或縱轴為•，來旋；==可藉？晶圓載具53之轉 容後詳述，旋轉運動浐動^ 而於旋轉方向72旋轉。 動私動接觸區Μ於雷解皙 觸區67於電解質。曰曰曰圓5 62上暴路接 移動接觸區67於陽極权^ l面65的元王曝光，以及經由 、β。上而暴露接觸區67於電解質62之 511167 五、發明說明（π) 月色力的組合效果，會導致晶圓5 4的零邊緣排除。 如圖4及5所示，本具體實施例中，成形杯或陽極杯5 7之 周邊側壁5 9概略成形為矩形侧壁，包含第一側壁7 3、第二 側壁7 4、第三侧壁7 5及第四側壁7 6。本具體實施例中，第 一及第二侧壁73、74之長度比第三及第四側壁75、76之長 度更長，以及形成周邊側壁59之「凹陷」緣77，換言之， 相對於晶圓5 4之圓周外緣凹陷。第三及第四侧壁7 5、7 6形 成陽極杯5 7周邊侧壁之側緣7 8。本具體實施例中，陽極杯 5 7之寬度或凹陷緣7 7之間距適合比晶圓5 4的直徑更短，晶 圓直徑為晶圓之最大橫向距離d ;同時緣框6 1之最大橫向 距離D，亦即陽極杯長度或侧緣間距適合比晶圓直徑更 長0 由於最 暴路接觸 觸區6 7上 於本發明 其它可能 意，於任 晶圓5 4上 旋轉時， 杯上且被 位在第一 續方式進 速率不同 大橫向距離d與上緣框寬度間之差異，此種配置 區6 7於晶圓5 4上，以及允許設置電接觸件β 6於接 。雖然於本具體實施例中凹陷緣7 7為筆直的，但 之範圍内，凹陷緣7 7可成形為凹部、ν字形、戍 允許設置電接觸於晶圓正面6 5之可能構型。須注 何特定例，當接觸區6 7係於電解質β 2上旋轉時， 的接觸區67僅可鍍銅。就此方面而言，當晶圓54 圖5以虛線圓顯示的第一區7 9經常性維持於陽極 連續電鍍。但於表面之經選定的第二區8〇，該區 區79外側且係由接觸區界定’沈積 ^ ^ 行。因此第-區79之沈積速率與第二== ，如此第二區8 〇之沈積層較薄。
C:\2D-OODE\90-08\90112769.ptd 第16頁 丄丄0/ 五、發明說明（12) ，6顯示如何藉由使用屏蔽82來改善沈積層的非均勻。 ^蔽82係以圖6所示方式浸沒於電解質内以及定位毗鄰於 f 一區79，但若陽極至陰極（晶圓）距離縮短，則屏蔽可停 =於陽極56上。屏蔽82有孔99或開口。屏蔽變更陽極與第 一區79(麥考圖5)或晶圓54之接觸區67間的電場分布，以 =更第-區79之沈積速率，藉此修改跨晶圓之正面⑸之 :銅的厚度變化。本具體實施例中1蔽82可由非傳 導性材料如聚合物料製成。 =參照圖4及6，於使用中，電解質於箭頭m方向泵 二入=杯57。每當電解質以施加壓力來填滿陽極杯” :，電解質會於箭頭81方向到達晶圓54之正面65。如前 :雷it之正面65固持緊鄰於電解質。曰曰曰圓54之正面65 與電解質表面之間隙經由1千士 黎。Μ ^ I皁^由軸71垂直移動載具總成53來調 面65與電解質之距離後，藉施加電位差於陽 擇電：而引發電沈積過程。如此於此階段，選 ，電位差，壌接觸件變成比陽極更為。 『’二觸件接觸晶圓54之正面65，故正進 :生。積處理的進行，銅均句沈積於正面65上成：： :及=美ΐ的接觸區唯有當接觸區67旋轉於電解質62上 解質可經收集與循環利用。 ~頭心明“電 如圖7所不，在另一具體實施例中， 統100較佳包含上部102及 卷月之電沈積糸 系統1 〇。用以沈積銅等傳導=二佳具體實施例中’ 寺得¥陡材科於矽晶圓等半導體晶圓
五、發明說明（13) 上。如同先前具濟垂 可用以沈積1它^ Ϊ例’ _然以銅作為實例’但本發明 電沈積系統100之上例如鎳、鈀、翻、金及其合金。 -晶圓載具106，俜;由載具總成組成’載具總成有 典型晶圓m。載：：；於？具臂110 ’並如圖7顯示夾持 圓1 〇 8。 ^ σ於检向或垂直方向旋轉或移動晶 系統1 0 0之下邱1 pi」# 陽極112，較佳;^ Λ 極總成組成’該陽極總成包含 時，藉由陽極板118來封m:乂及在成形板114被置入 為穿孔板。成开》杯板114及陽極板118較佳 1 2 0 'i ^ i 乂 匕含多個開口 1 2 0或凹凸不平。開口 S? 18 ^ ^ ^ ^ « 1 ΟΑ ^ 1 0Β) > 電ϋ過f Α έ f時，相對應開口形成通道允許電解質於 積過r中王Γί 4及118且濕潤晶圓108之正面。電沈 二二鐘日 維持實質上平行於成形板"4之上表面 疋。曰曰圓亦可於橫向移動。鍍銅電解質於箭頭丨22 σ ΐ t 2 =版人口 1 2 1果送人陽極杯1 1 6。因此陽極杯及人 黾本二曰總成之至少一部☆，藉此部分，電解質可供給 + v肢日日圓或基板之正面。陽極112係經陽極 =2?中未顯示)之正端。需注意，若成形板114 為门彳硬材料製成，則無須使用陽極板丨丨8。 —谷後詳述，本具體實施例中，電接觸件126接觸或以其 它方式電互連晶圓1〇8於接觸區128。當晶圓1〇8於成形板 114上旋轉或移動時，接觸區128之位置相對於成形板ιΐ4
第18頁 五、發明說明（14) ⑽^晶^^’-^圓載具⑽由晶圓…之背面⑶夾持晶圓 面"I 3戈ϊ :Λ圖8所示方式固定於晶圓載具106之下表 取4田杜本具體實施例中，晶圓係使用真空抽 所示)或二者爽持，因而完全暴露晶 具1〇6的必要m解質…卜，固持環133可為晶圓載 圓1() 要兀件。處理過程中，晶圓載具106以及因而晶 精於旋轉方向135以晶圓載具106之轉轴丨34或軸 m =么形板114上方移動接觸區128，以及暴露接觸區128 :二動通過成形板之電解質（參考圖7)晶圓1〇8之正面132 =完全曝光以及經由移動接觸區於成形板114上而連續暴 路接觸區1 2 8於電解質之能力的組合效果，結果會獲得晶 圓1 〇 8的零邊緣排除。 #如圖9A-9B所示，本具體實施例中，本發明成形板114通 =成形為由第一侧壁1 3 6、第二侧壁丨3 8、第三侧壁〗4 〇及 第四侧壁1 4 2所界定的矩形。本具體實施例中，第一及第 一側壁1 3 6、1 3 8之長度比第三及第四側壁1 4 〇、丨4 2的長度 更長，且形成成形板Π 4之「凹陷」緣1 4 4，換言之相對於 晶圓1 0 8之外周緣凹陷的邊緣。第三及第四側壁1 4 〇及〗4 2 形成成形板114之橫向緣146。成形板114寬度或凹陷緣間 距配置成比晶圓1 0 8之直徑d更小。類似先前具體實施例， 向緣1 4 6間距為成形板11 4之最大橫向距離][)。進一步，
C:\2D-CODE\90-08\90112769.ptd 第19頁 511167 五、發明說明（15) 二U徑為晶圓108之最大橫向距離d。雖然於較佳且體實 :::式成形板114係成形為矩形，但成形板可2 圓= 上與成形板寬度之差異暴露於晶 Q 上之接觸£ 128，以及進一步允 於接觸區128(參考圖7)。雖秋且：置電接觸件126 狀為筆直，彳日p I # _ $ n '、、、於本具祖貝施例之凹陷緣形 开…壬ί甘：：“明乾圍’凹陷緣可成形為凹部、V字 能的構型，該構型允許電接觸設置於晶圓 =上。經由如前述選擇成形板114之寬度及長度二因 二·^:^:?114上於第—方向147移動時，接觸^ 接觸件顯心接觸匕二式電連結電接觸件126。圖9A中，電 接觸區128的線性長條。但須注意於任 二凸：：：ί圓之接觸區128唯有當接觸區於成形板114的 棘日* t 旋料才被鍍銅。就此方面而言，當晶圓旋 48 ’於圖9A以虛線圓顯示，其經常停留於 ί = Λ被連續電鑛。但第一區148外側之由接觸區 界疋/弟一選定區149，沈積過程係以非連續方式進行。 因此第了區148之沈積速率與第二區149之沈積速率不同， 故預期第二區1 49之沈積層略薄。容後詳述，此種厚度差 亦可使用其它凹凸不平設計消除。此外，前文說明及圖6 顯不之屏蔽82可利用本具體實施例而提供跨晶圓丨〇8之正 面132之均勻沈積層。 參/照圖9B，凹凸不平120由内侧壁15〇界定，而内侧壁 1 5 0係於上表面丨丨9之上開口丨5 2與成形板丨丨4之底面丨5 6下
C:\2D-CODE\90-08\90ll2769.ptd 第20頁 ：)丄丄丄〇/ 五、發明說明（16) 開口 1 5 4間延伸。如前+、 過凹凸不平！ 20到達曰^ 1電沈積過程’電解質溶液通 定，成形板U4可°依據成形板114之功能决 行電沈積，則成形板也; 及拋光係共同進行，則 材料衣成。但若電沈積 料為佳。雖然於本且ϋΓ緣材料如聚合物材料或陶究材 狀，但凹凸不平可2二二，例之凹凸不平120為矩形形 圓形等。凹凸不平丨2(/之…夕種幾何形式例如卵形、方形、 膜的均句度。凹凸不平2及容積空間及密度界定沈積 11Θ及底面15Θ，換古之内侧壁15〇無需垂直於上表面 或形狀。 °之内侧壁可為斜面、曲面或其它形式 圖9C顯示成形板114之替代里轉奋 中，成形板1 1 4分別包含第灵施例。本具體貫施例 158。由於凹凸不平區之設及，二凹凸不平區157及 第一凹凸不平區丨57更高^開放第二凹凸不平區158具有比 上的較高銅沈積。當鋼係經"面^積程度，結果導致晶圓 擺動而電鍵時，可獲得某此、在第—區1 5 7中環繞位置Α的 沈積層厚度可略薄。為了、^，積層厚度，沿接觸區1 28之 可移動至位置B，以及邱八^阿沿接觸區1 28的厚度，晶圓 接觸區128於較高銅沈積速率、〜區158上方，因而暴露 過程進行，故達成沈積鋼層的。此一步驟可於部分電沈積 區可於成形板1 1 4之一武夕一致沈積情況。此種高密度 一尺夕個仅番 y 化可任意改變或控制亦屬本 夏形成，且沈積層厚度變 之正面的厚度側繪曲線變成*明之範圍。換言之，跨晶圓 凹面、凸面或完全平坦。於本
-------— 五、發明說明（17) =:施例，可讓邊緣排除變成零，換言之完整晶圓正面 可被均勻電鍍直至晶圓邊緣。 =圖10A及ι〇Β所示，成形板114設置於有多孔159之陽極 上。陽極板118之孔159以及成形板114之凹凸不平 —=成連續電解質通道16〇，通道連結陽極杯ιΐ6之内腔 穴於處理過程填裝電解質）至成形板Π4上表面 164太貝係於箭頭122方向進入陽極杯，以及於箭頭 顯干通道160。於内腔穴162可設置過濾器（圖中未 ί Ϊ捉電鑛期間因陽極112溶解產生的顆粒。陽極板 、、、巴緣材料或傳導性材料製&。^ ^ ^ ^ 陽極之备站 现』、 了衣取用於未使用湞耗性 # ^ ^糸、.先，^極板1 1 8可用作為陽極，或可放置另一]4 鈦擊成，種系統中，陽極板可由金屬如 i成 較佳塗覆以惰性全屈 極板而非連妹至、、肖=屬如鉑。如此正電壓連結至陽 圖1 〇Α^ΓΛ / 例如本發明例之銅陽極。 可Ε成也接觸件126接觸接觸區m之位置。接觸件 件須與陽極明確隔•，較佳：由專。接觸 接觸件也可隨同晶圓移動：而：觸區於其上滑動。 導性材料製成或塗層，該材料=係4由撓性…傳 屬氮化物等。如前述且如則 _為鉑、在了、铑及耐熱金 來建立與晶圓108之正面132之不，因未使用習知夾具 緣排除可優異地降至零。由接網尋故於沈積期間之邊 接觸件施加於接觸區之力曰到擦接觸面積可藉確保 回頭參考圖10A，於較佳且取每低而予防止或減至最低。 〆、且貝轭例之方法中，電解質
第22頁 511167 五、發明說明（18) - 係於箭頭122方向泵送入電沈積系統丨〇〇之陽極杯116之内 腔穴1 6 2。一旦電解質填滿内腔穴丨6 2 ,則電解質經由流經 陽極板118之孔159然後流經成形板1丨4之凹凸不平12〇而g 達aa圓108之正面132。現在參照圖1〇Α«~1〇β，晶圓1Q8之正 面1 3 2可夾持於沿軸線1 3 4之第一位置，較佳緊鄰於成形 114，例如間隔距離〇·25 — 5毫米。晶圓1〇8之正面132與成 形板114間之間隙可藉沿軸線丨34垂直移動載具總成丨〇2而 予調整。調整正面132與成形板114之上表面的間距後， 應用電位差於陽極1 12與接觸件126間而引發電沈積過程。曰 如此，於此階段，電位差係選擇讓接觸件變成比陽極^為 陰極性（-)。進一步，因接觸件接觸晶圓1〇8之正面132，… 故正面1 3 2也變成陰極性。 此時藉助於圖11Α及1 1Β進一步說明採用本發明系統1〇〇 之電沈積方法細節。圖11 Α舉例說明於電沈積處理前晶圓 108之正面132之表面部分166(參考圖8)。表面部分166包 含通孔結構1 68或淺孔以及溝渠丨7〇或較大孔。通孔結 168及溝渠結構170可形成於絕緣體層172，絕緣體層σ係形 成於基板174上，並可作為晶圓1〇8之—部分或形成日於曰曰』 108上。結構168及170暴露出基板174的主動裝置所在位置 17 6 ° 參照圖1 0Β，-旦外加電值差，則當晶圓j 〇8於旋轉方向 135旋轉以及於第一方向147於成形板114上做直線運動， 如圖10Β所示方式時，銅鍍層於正面132上。第一方向η? 較佳平行於凹陷緣144以及垂直於側緣146。雖然於第一方
向ί 4 7之線性移動依據晶圓 ^ ^ ^ ^^ ^„,±#^V/Λ 1 5*^100 用。就此方面而言，晶明之範^而可應 及陽極總成可於橫向移動而d:t圓可叙轉’以 動。如圖ΠΒ所干，P荽十# a 圓與成形板間的類似移 m曰 積過程的進行，沈積層180均勻 i 7〇。如L曰曰種層1 7曰8上，且填補通孔及溝渠結構1 68及
… σ則述’銅晶種層1 7 8可形成於阻梓屛了f卜。又4 A 述，經由旋轉晶圓1 0 8，可將、田曰、。 σ刖 0 θ π μ ^ j將沈積層之非均勻度減至最 I曰凹Λ = 8唯有於接觸區128旋轉於成形板 鍍。 平〇上方以及因而暴露於電解質時才被電 之i:n為了沈積平面薄膜，成形板114與晶圓_ 隙可縮小至零’經由沿轴線134垂直移動載 ::J10 ?圓108至第二位置’ 1面132接觸成形板114 : 。本例中，成形板可由抛光墊製成。另外， ==1〇4裝備於沿軸線134做垂直移動，則陽極總成 可：軸線134做垂直移動。於此第二位置，當晶圓1〇8沿第 :方=47旋轉及移動時，當沈積過程持續時，晶圓1〇8接 觸且摩擦成形板iu。如圖11G所示，經由將絕緣層172頂 t之沈積層180厚度減至最低，同時材料沈積於結構168及 170未叉阻，可形成平面化層182。 若系統之極性逆轉，則系統100可用於以一致方式由晶 圓表面去除材料（電蝕刻）來取代以一致方式沈積材料。此 511167 五、發明說明（20) 種情況下，電鍍電解質可以一般習知電蝕刻或電拋光液替 代。銅陽極可以惰性材料如始、鈦或鍍鈦之翻材料製成的 惰性電極替代。 當然須瞭解前文說明係有關本發明之較佳具體實施例， 但可在未悖離如下申請專利範圍陳述之本發明之精髓及範 圍做出修改。 元件編號之說明 10 基板 12 絕緣體層 14 通孔 16 溝渠 18 阻擋層 20 晶種層 22 傳導性材料層 3 0 電沈積系統 32 晶圓 34 晶圓夾持器 36 環夾具 38 電接觸 40 電鍍池 42 電鍍電解質 4 4 陽極 46 屏蔽 5 0 電沈積系統
\\312\2d-code\90-08\90112769.ptd 第25頁 511167 五、發明說明 (21) 51 頂部 52 底部 53 晶圓載具 54 晶圓 55 載具臂 56 陽極 57 陽極杯 58 空穴 59 周邊侧壁 60 底部 61 上緣框 62 電解質 63 液體入口 64 陽極連接器 65 正面 66 電接觸件 67 接觸區 68 連接器 69 背面 70 固持環 71 轉轴 72 旋轉方向 73-76 側壁 77 凹陷緣
C:\2D-CODE\90-08\90112769.ptd 第26頁 511167 五、發明說明 (22) 78 侧緣 79 第一區 80 弟二區 81-82 箭頭 82 屏蔽 99 孔 100 電沈積系統 102 上部 104 下部 106 晶圓載具 108 晶圓 110 載具臂 112 陽極 114 成形板 116 陽極杯 118 陽極板 119 上表面 120 開口 121 液體入口 122 箭頭 124 陽極連接器 126 電接觸件 128 接觸區 129 連接器
C:\2D-CODE\90-08\90112769.ptd 第27頁 511167
五、發明說明（23) 130 背面 131 下表面 132 正面 133 固持環 134 轉軸 135 旋轉方向 136 - 1 4 2 側壁 144 凹陷緣 146 橫向邊緣 148 第一區 149 第二區 150 内側壁 152 上方開口 154 下方開口 156 底面 157 - 1 58 凹凸不平區 159 160 電解質通道 162 内腔穴 164 箭頭 166 表面部分 168 通孔結構 170 溝渠 172 絕緣體層 C:\2D-CODE\90-08\90112769.ptd 第28頁 511167
C:\2D-CODE\90-08\90112769.ptd 第29頁 圖式簡單說明 ------ 為基板之示意圖，丨導體基板有形成於基板 上之隔離、…構，其中隔離結構經蝕刻而於基板形成溝 渠及通孔構造； 鍤Ξ1 β ί圖1 A所不基板之部分橫剖面圖，其中阻擋層及晶 牙s形成於各個結構以及隔離層或絕緣層上； 圖1 C為圖1 B所示έ士播令-立^ 、、、口構之不思圖，其中習知等形層部分沈 積於晶種層上； 積； 圖1D為圖K所示結構之示意圖，其中該層已經全 然沈 圖1E為圖1D所示結構之 立 甘山1 • 稱之不思圖，其中已形成更為平面 5 圖2A為先前技藝電沈 — 农电，疋積糸統之不意圖； 圖2 Β為另一種利用显# ., • 〜用屏敝之先前技藝電沈積系 圖； 一…〜灰％…只不統之示意 圖3為本發明系絲夕 邊緣區； 、曰曰圓之王體表面上而未排除任何 圖4為圖3所示系統之立 強-曰门 區相對於本發明之陽/思圖，顯不晶圓上電接觸及接觸 m…m 杯之周邊侧壁的寬度之位置；
圖5為圖3所不系統之A 連續沈積區； 彳刀平面圖’顯示晶圓上的間歇及 θ圖6為圖3所示本發明系統之示意圖 1%極與陰極間之屏蔽； σ置於糸、、充之 統 圖7為本么月系統之另一具體實施例之示意圖，該系
第30頁 C:\2D-CODE\90-08\90112769.ptd 511167 圖式簡單說明 係用於沈積傳導性材料於晶圓之全體表面上而未排除任何 邊緣區， 圖8為圖7所示系統之部分示意圖，顯示本發明之晶圓載 具總成及成形板； 圖9A為具有定位於成形板上之晶圓的成形板之平面圖， 其中該晶圓具有連續及間歇沈積區； 圖9B為成形板之示意橫剖面圖，顯示通過成形板的連續 凹凸不平； 圖9C為本發明之成形板之另一具體實施例之示意圖，其 中該成形板有二區，其具有不同的開口密度； 圖1 0A為本發明之電沈積系統之示意侧視圖，顯示晶圓 電接觸於相對本發明之成形板之寬度的接觸區上之位置； 圖1 0B為本發明之電沈積系統之另一示意側視圖，顯示 晶圓沿本發明之成形板長度之位置； 圖11 A為具有覆蓋有晶種層之通孔及溝渠構造之晶圓於 本發明之沈積方法之前之高度放大橫剖面圖； 圖11 B為圖11 A所示結構之示意圖，其中沈積層已經使用 本發明之電沈積；以及 圖11 C為圖11 B所示結構之示意圖，其中沈積層係以平面 方式沈積。
C:\2D-CODE\90-08\90112769.ptd 第31頁

Claims (1)

  1. 511167 J/^/ ° π 右棄號90112769 曰 修正 91·紙·-4 際正本 1. 一種在 大橫向尺寸 一個陽極 所界定之腔 晶圓表面面 晶圓之最大 一種電解 質經常性接 一個電接 穴周圍壁之 觸電解質。 2. 如申請 圓之周邊延 區。 3. 如申請 該接觸區的 4. 如申請 晶圓表面流 5. 如申請 載具由晶圓 6. 如申請 真空抽吸至 7. 如申請 固持環，以 晶圓 ，而 ，該 穴内 對腔 橫向 質， 觸晶 觸件 位置 表面 此系 陽極 ，其 穴， 尺寸 其係 圓表 ，係 ，其 專利範圍 伸的接觸 專利範圍 導線。 專利範圍 動時，電 專利範圍 之背面所 專利範圍 晶圓之背 專利範圍 沿晶圓周 上沈積材料之系統，其中晶圓具有最 統包含： 將放入藉由終止於周圍邊緣之周圍壁 中該晶圓係支持於周圍邊緣上方5故 以及其中周圍邊緣之橫向尺寸係大於 y 用以填補腔穴直至周圍邊緣，故電解 面之第一區；以及 用以接觸晶圓表面之第二區於毗鄰腔 中該第二區係於晶圓旋轉時間歇性接 第1項之系統，其中該第二區係沿晶 區，以及其中該接觸區係環繞第一 第2項之系統，其中該接觸件為接觸 第1項之系統，其中當電解質於靠著 解質會接觸晶圓。 第1項之系統，其中該晶圓係藉晶圓 支持。 第5項之系統，其中該晶圓載具施加 面，以致於保有晶圓於晶圓載具上。 第6項之系統，其中該晶圓載具包含 邊來支持晶圓。
    90112769.ptc 第32頁 511167 _案號90112769_年月曰 修正__ 六、申請專利範圍8. 如申請專利範圍第1項之系統，其中周圍壁之周圍邊 緣所界定之面積係比晶圓表面的面積更大。9. 一種在晶圓表面上沈積材料之系統，其中晶圓具有最 大橫向尺寸，而此系統包含： 與板圓 第時 極形晶 表 之轉 陽成於 圓 面旋 於該大 晶 表上 持，寸 靠及圓板 支面尺 緊以晶形 係表向 且；之成 板圓橫 口 區緣在 形晶的 開一邊圓 成對面 之第板晶 該面表 板之形於 ，面上 形面成區 緣表之 成表鄰二 邊上板 經圓毗第 一之形 流晶與該 定板成 係觸以中 界形中 ，接用其 其成其 ·，質直，， ，故，寸解一件觸解 ;板，口 尺電質觸接電 極形間開向體解接電 陽成面個橫液電電立 個片表多大種故個建 一 一 圓含最一 ，一區 晶包的 面 二 S- 角 接 歇 間 係 質 中 如 分 it口 - 第 個 中 如 青青 =°J=口 第 圍 範 利 專 及 以 第 個 第 圍 範 利 專 統 系 ο 之分 項部Μ 統 系 之 有 具 板 形 成 該 中 其 具 分 β— it口 二 第 該 中 其 比 有 圓 晶 沿 為一 係第 區繞 二環 第係 該區 中觸 其接 ，該 統中 系其 之及 。項以 09， 1第 ， 開 區 圍 的i觸 K 辜 I 多U接 更Η的 專 伸 部Μ延 1 。邊 第士周 區 第 第 第 圍 圍 Λ-&Λ-巳 々車々車 ο 專‘專 泉 青 V 青 古口 φφ 導 中 中 勺 J 白 3 如I如 區 觸 接 為 件 觸 接 該 中 其 統 系 之 項 晶 著 靠 質 解 電 當 中 其 統 系 之 項
    90112769.ptc 第33頁 511167 案號 90112769 年 η 六、申請專利範圍 圓表面流動時’電解質接觸晶圓表面 1C； 如申諸鼻利簸圊筮Q τδ 4 3 . 曰 修正 "α ^曰曰_衣面。 上如申請專繼第9項之系統，其中該晶圓係藉晶圓 載具由晶圓之$面所支持。 16•如申請專利範圍第15項之系統，其中該晶圓載具施 真空抽吸至晶圓背面，以致於保有晶圓於晶圓載具上。 玉7•如/請專利範圍第1 6項之系統，其中該晶圓載具包 含固持環，以沿晶圓周邊來支持晶圓。 18·種在Ba圓表面上沈積材料之方法，此方法不會排 除表面上任何電接觸區，其中晶圓具有最大橫向尺寸，而 此方法包含下列步驟： 設置一個陽極； 支持一 $成形板於陽極與晶圓表面間，故成形板之上表 面面對晶圓表面，該成形板包含多個開口，故各個開口讓 晶圓面與陽極做流體連通，其中該成形板之上表面具有橫 向尺寸係大於晶圓之最大橫向尺寸； 電角午貝流經該成形板之開口以及流經陽極與晶圓表面 間； 铃ί =圓表面之一個接觸區接觸位於毗鄰該成形板之一邊 承施：接觸俾與該表面作電接觸； 時，經11差於陽極與接觸件間，俾當晶圓於第一位置 移‘晶圓/ ΐ 2板沈積材料於晶圓表面之沈積區上；以及 此沈積材+ ==位置，同時接觸該接觸區與接觸件，藉 19材抖於接觸區及沈積區二者上。 中晴專利範jf]黛1 s 判鞄圍弟18項之方法，其中進一步包含晶 加
    第34頁 511167 _案號90112769_年月曰 修正_ 六、申請專利範圍 圓表面接觸成形板。 _ 2 0.如申請專利範圍第1 9項之方法，其中進一步包含於 第一方向相對於成形板移動晶圓，同時晶圓表面接觸成形 板。 2 1.如申請專利範圍第2 0項之方法，其中第一方向係平 行於成形板邊緣。 2 2.如申請專利範圍第2 1項之方法，其中於第一方向移 動晶圓包含由成形板之第一部分移動晶圓至成形板之第二 部分。 2 3.如申請專利範圍第2 2項之方法，其中第一部分之開 口數目係少於第二部分之開口數目，故第二部分提供較高 沈積速率。 2 4. —種在晶圓表面上沈積傳導性材料之方法，此方法 不會排除表面上任何電接觸區，其中晶圓具有最大橫向尺 寸，而此方法包含下列步驟： 設置一個陽極，陽極放置於腔穴内，該腔穴係由終止於 周圍邊緣之周邊壁所界定，其中周圍邊緣之橫向尺寸係大 於晶圓之最大橫向尺寸； 支持晶圓於周圍邊緣之上，故晶圓表面係面對腔穴； 以電解質填補腔穴，故電解質接觸晶圓表面之第一區； 晶圓表面之接觸區接觸位在腔室周邊壁鄰近位置之接觸 件，因而與晶圓表面作電接觸； 施加電位差於陽極與接觸件間，俾當晶圓係於第一位置 時，經由該成形板連續沈積材料於晶圓表面之第一區上；
    90112769.pic 第35頁 七 〜一―案號90112769 :申請專利範圍 —^J—日 修正 藉 旋轉晶圓至第二位置，s 士 此沈積材料於第_區鱼同時接觸該接觸區與接觸件，/·. 广·-種在晶圓表面上接:二二者。 ，、有最大橫向尺寸，而 Xj去除材料之系統，其中晶圓 /個陰極，陰極係：=包含： 疋之腔穴内，其中該晶圓、*止於周圍邊緣之周邊壁所界 表面面對腔穴，以及其闽^持於周圍邊緣之上，讓晶圓 之最大橫向尺寸；、ΰ圍邊緣之橫向尺寸係大於晶圓 所=種電解質，用以填裝腔 貝經常性接觸晶圓表面的^ 至腔穴周圍邊緣，故電解 一個電接觸件，复 區；以及 腔穴之周辟仿罢二用以接觸晶圚矣 電解質。置’ *中當晶圓旋轉日^表：的第二區於田比鄰 9 a 、弟二區間歇性接觸 一種在晶圓表面上 具有最大橫向尺寸， 乂 除椅料$备 —個陰極； 而此系統包含··之系統，其中晶圓 一片成形板，係界定 晶圓表面間，故成报4 ^ 该戏形4 板包含多個開口，cc於陰極與 晶圓之最大橫向尺；'成形板之上表，該成形 面，故電解以性：係流經成形、 一個電接觸件 接觸晶圓表面< J肩口且靠著晶圓表 '件用以與毗鄰成弟-區，·以及 四陷緣之晶圓表面之 90132769.ptc 第36頁 ^^9〇Π2769 JF_____η 修正 曰 六、申請專利範圍 弟鱗一*區建^ | v 第二區#門二觸，其中當晶圓於成形板上方旋轉s* 27 —係間歇性接觸電解質。 《轉k ’該 會排/曰圓表面上蝕刻去除材料之方法，此ϋ 任何電接觸區，其中晶圓具有最大Λ不 寸而此方法包含下列步驟. 大检向尺 "又置一個陰極； ,* ^ 片成开/板於陰極與晶圓表面間，以致# ㈡二對晶圓表& ’該成形板包含多個開：於”板之 St面與陰極流體連通，其中成形板之上表2開口 ^ “寸大於晶圓的最大横向尺寸； 、面/、有橫 ίϊΐΐίΐΓ板之開口且流過陰極與晶圓表面門· 觸件’因而與表面作電接觸；賴反邊-之位置的接 施加電位差於陰極與接觸 牯，經由成形板由晶圓矣； 早田日日®位於第一位詈 移動晶圓至第二位置；刻區蝕刻材料；以及 此由接觸區與蝕刻區二者：：：：該接觸區與接觸件，藉 2 8 · —種在晶圓表面上、、六f ^ ^ ^ i ^ ^ ^^ 寸 而此方法包含下列步驟· 八 0曰□ /、有隶大橫向尺 設置一個陽極，該陽極S· 於周圍邊緣之周邊壁所界=敌入腔穴内，該腔穴係由終止 於晶圓之最大橫向尺寸；1又’其中周圍邊緣之橫向尺寸大 支持晶圓於周圍邊緣之 ^ ，讓晶圓表面面對腔穴； 第37頁 511167 _案號90Π2769_年月曰 修正_ 六、申請專利範圍 使用電解質填裝腔穴，故電解質接觸晶圓表面之第一 區， 晶圓表面之接觸區接觸位在毗鄰腔穴周邊壁位置之接觸 件，俾與晶圓表面作電接觸； 施加電位差於陽極與接觸件間，俾當晶圓位於第一位置 時，經由成形板由晶圓表面之第一區連續蝕刻材料；以及 旋轉晶圓至第二位置，同時接觸該接觸區與接觸件，藉 此由第一區及接觸區二者蝕刻材料。 2 9. —種在半導體基板表面上由電解質沈積出傳導性材 料之系統，此系統包含： 一個總成，藉該總成於材料沈積期間，供給電解質至基 板表面； 一個陽極，其係於該沈積期間，由電解質接觸；以及 至少一條接觸線，其係於該沈積期間，與該表面於表面 之選定區作電互連， 其中該沈積係於該選定區非連續進行，而於該表面其餘 部分連續進行，於施加電位差於陽極與接觸線間時，接觸 線及表面中之至少一者係相對於另一者移動。 3 0.如申請專利範圍第2 9項之系統，其中進一步包含一 種裝置，藉該裝置可減輕於該選定區上沈積該材料以及於 表面剩餘部分沈積材料間的非一致性。 3 1.如申請專利範圍第3 0項之系統，其中該裝置包括一 屏蔽，其係設置於陽極與表面間，俾變更電場分布。 3 2.如申請專利範圍第3 1項之系統，其中該屏蔽包括界
    90112769.ptc 第38頁 511167 _案號90112769 年月日 修正_ 六、申請專利範圍 定於其中之開口。 3 3.如申請專利範圍第3 0項之系統，其中該裝置包括一 穿孔元件，係設置於陽極與表面間，其具有不同開放面積 程度之凹凸不平區。 3 4.如申請專利範圍第3 3項之系統，其中該元件為板。 3 5.如申請專利範圍第2 9項之系統，其中該總成包含一 杯，係界定一個腔穴，於該沈積期間，電解質流經該腔 穴。 3 6.如申請專利範圍第3 5項之系統，其中該陽極係容納 於該腔穴内。 3 7.如申請專利範圍第3 5項之系統，其中該接觸線係設 置於該腔穴外側。 3 8.如申請專利範圍第35項之系統，其中該總成進一步 包含供電解質至該腔穴之入口。 3 9.如申請專利範圍第2 9項之系統，其中進一步包含可 於該沈積期間夾持該基板之載具。 4 0.如申請專利範圍第3 9項之系統，其中該載具可旋 轉，以致於相對於接觸線而移動表面。 4 1.如申請專利範圍第2 9項之系統，其中進一步包含一 個成形件，其設置於該陽極與該表面間，以及於該沈積期 間緊鄰於該表面。 4 2.如申請專利範圍第4 1項之系統，其中該成形元件為 多孔且允許該電解質流動其中。 4 3.如申請專利範圍第4 1項之系統，其中該元件為成形
    90112769.ptc 第39頁 511167 案號 90]127fiQ 申請專利範圍 板。 ,44·種在半導體基板表面上由電解質沈積出傳導性材 料之方法，此方法包含： 供給電解質至基板表面以及接觸陽極與電解質； 電互連至少一接觸線與該表面於表面之一個選定區；以 及 接：：ίt於陽極與接觸線間，㈤時相對於彼此移動 J =與表面中之至少一者，因而非連續沈積該 ： 區以及連續沈積於表面之其餘部分。 杰该 =·如申請專利範圍第“項之方法，苴中 | 幸二该材料沈積於該選定 乂 ^含減 性。 /、衣囬灸其餘部分間之非〜 至k ,^ 種在半導體基板表面上去除值道卜4从_L丨 此系統包含： 玄咏傳導性材料之系统， 二，總成’藉此於去除材料期間， 板之表面； 電餘刻〉谷液供给& 足基 至：：：’其於該去除期間係接觸溶液 面之選定區， U除期間’電互連表〜 其Φ兮+ Λ ^表 、鱼^ W去除係於該選定區非連蜻/ 連續進行， 堤π進行而於矣而甘> # ^ ^ ^ W電位差於電極盥接總^ 、表面其餘部分 表面中之至少一去 W接觸線間時，接to 47 者相對於彼此移動。 了筏觸線與 方沬\ 在半導體基板表面去除偯道t 、 方法包含： 傳導性材料之方、、各 ，此
    90112769. Ptc 第40頁 511167 _案號90112769_年月曰 修正_ 六、申請專利範圍 於去除材料以及接觸電極與溶液時，供給電蝕刻溶液至 基板表面； 電互連至少一條接觸線與表面於表面之選定區；以及 施加電位差於電極與接觸線間，同時接觸線與表面中之 至少一者相對於彼此移動，因而由該選定區非連續去除該 材料以及由表面其餘部分連續去除該材料。
    90112769.ptc 第41頁
TW090112769A 2000-11-03 2001-05-28 System and process for electro-deposition, etching or removal of material on wafer or semiconductor substrate TW511167B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24521100P 2000-11-03 2000-11-03
US09/760,757 US6610190B2 (en) 2000-11-03 2001-01-17 Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate

Publications (1)

Publication Number Publication Date
TW511167B true TW511167B (en) 2002-11-21

Family

ID=26937071

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112769A TW511167B (en) 2000-11-03 2001-05-28 System and process for electro-deposition, etching or removal of material on wafer or semiconductor substrate

Country Status (8)

Country Link
US (3) US6610190B2 (zh)
EP (1) EP1332243A2 (zh)
JP (1) JP4034655B2 (zh)
KR (1) KR100801270B1 (zh)
CN (1) CN1253608C (zh)
AU (1) AU2002246910A1 (zh)
TW (1) TW511167B (zh)
WO (1) WO2002057514A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647799B (zh) * 2017-09-26 2019-01-11 力成科技股份有限公司 半導體封裝及其製造方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7686935B2 (en) * 1998-10-26 2010-03-30 Novellus Systems, Inc. Pad-assisted electropolishing
US7204917B2 (en) 1998-12-01 2007-04-17 Novellus Systems, Inc. Workpiece surface influencing device designs for electrochemical mechanical processing and method of using the same
US6251235B1 (en) 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US6610190B2 (en) * 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US7097755B2 (en) 1998-12-01 2006-08-29 Asm Nutool, Inc. Electrochemical mechanical processing with advancible sweeper
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6497800B1 (en) 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6413388B1 (en) * 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6852208B2 (en) 2000-03-17 2005-02-08 Nutool, Inc. Method and apparatus for full surface electrotreating of a wafer
US6921551B2 (en) 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US7754061B2 (en) * 2000-08-10 2010-07-13 Novellus Systems, Inc. Method for controlling conductor deposition on predetermined portions of a wafer
US20040170753A1 (en) * 2000-12-18 2004-09-02 Basol Bulent M. Electrochemical mechanical processing using low temperature process environment
US7172497B2 (en) * 2001-01-05 2007-02-06 Asm Nutool, Inc. Fabrication of semiconductor interconnect structures
US7244347B2 (en) 2001-01-17 2007-07-17 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7211186B2 (en) * 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7211174B2 (en) * 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
JP2005507170A (ja) * 2001-10-26 2005-03-10 ナトゥール・インコーポレイテッド 電気的処理プロセスのための電気接点を形成する方法及びシステム
US6815354B2 (en) * 2001-10-27 2004-11-09 Nutool, Inc. Method and structure for thru-mask contact electrodeposition
EP1439935A2 (en) * 2001-11-02 2004-07-28 Nutool, Inc. Electrochemical mechanical processing with advancible sweeper
US6776693B2 (en) * 2001-12-19 2004-08-17 Applied Materials Inc. Method and apparatus for face-up substrate polishing
US6833063B2 (en) * 2001-12-21 2004-12-21 Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US7029567B2 (en) * 2001-12-21 2006-04-18 Asm Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US20060137994A1 (en) * 2001-12-21 2006-06-29 Basol Bulent M Method of wafer processing with edge seed layer removal
US20060049056A1 (en) * 2002-04-12 2006-03-09 Acm Research, Inc. Electropolishing and electroplating methods
US7128823B2 (en) 2002-07-24 2006-10-31 Applied Materials, Inc. Anolyte for copper plating
US7090750B2 (en) * 2002-08-26 2006-08-15 Micron Technology, Inc. Plating
US20040226654A1 (en) * 2002-12-17 2004-11-18 Akihisa Hongo Substrate processing apparatus and substrate processing method
US7201828B2 (en) * 2003-02-25 2007-04-10 Novellus Systems, Inc. Planar plating apparatus
US20050173260A1 (en) * 2003-03-18 2005-08-11 Basol Bulent M. System for electrochemical mechanical polishing
WO2004094666A1 (en) * 2003-04-24 2004-11-04 Dzieglewska, Hanna Allele-specific mutation detection assay
US7335288B2 (en) * 2003-09-18 2008-02-26 Novellus Systems, Inc. Methods for depositing copper on a noble metal layer of a work piece
WO2005045906A1 (en) * 2003-10-29 2005-05-19 Asm Nutool, Inc. System and method for electroless surface conditioning
US7064057B2 (en) * 2003-11-21 2006-06-20 Asm Nutool, Inc. Method and apparatus for localized material removal by electrochemical polishing
US7648622B2 (en) * 2004-02-27 2010-01-19 Novellus Systems, Inc. System and method for electrochemical mechanical polishing
US20060183321A1 (en) * 2004-09-27 2006-08-17 Basol Bulent M Method for reduction of gap fill defects
US7550070B2 (en) * 2006-02-03 2009-06-23 Novellus Systems, Inc. Electrode and pad assembly for processing conductive layers
EP1839695A1 (en) * 2006-03-31 2007-10-03 Debiotech S.A. Medical liquid injection device
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
US7732329B2 (en) * 2006-08-30 2010-06-08 Ipgrip, Llc Method and apparatus for workpiece surface modification for selective material deposition
US20080237048A1 (en) * 2007-03-30 2008-10-02 Ismail Emesh Method and apparatus for selective electrofilling of through-wafer vias
DE102007026633B4 (de) * 2007-06-06 2009-04-02 Atotech Deutschland Gmbh Vorrichtung und Verfahren zum elektrolytischen Behandeln von plattenförmiger Ware
US20090065365A1 (en) * 2007-09-11 2009-03-12 Asm Nutool, Inc. Method and apparatus for copper electroplating
TWI410531B (zh) * 2010-05-07 2013-10-01 Taiwan Semiconductor Mfg 直立式電鍍設備及其電鍍方法
US9988734B2 (en) 2011-08-15 2018-06-05 Lam Research Corporation Lipseals and contact elements for semiconductor electroplating apparatuses
KR102092416B1 (ko) * 2012-03-30 2020-03-24 노벨러스 시스템즈, 인코포레이티드 역전류 디플레이팅을 이용한 전기도금 기판 홀더의 클리닝
US9636639B2 (en) 2012-12-21 2017-05-02 Agency For Science, Technology And Research Porous metallic membrane
KR101799710B1 (ko) * 2013-11-14 2017-11-20 도요타 지도샤（주） 금속 피막의 성막 장치 및 그 성막 방법
JP5826952B2 (ja) 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
JP6745103B2 (ja) * 2014-11-26 2020-08-26 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体電気メッキ装置用のリップシールおよび接触要素
US10053793B2 (en) 2015-07-09 2018-08-21 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
US20170145577A1 (en) * 2015-11-19 2017-05-25 Rohm And Haas Electronic Materials Llc Method of electroplating low internal stress copper deposits on thin film substrates to inhibit warping
WO2021108466A1 (en) * 2019-11-27 2021-06-03 Lam Research Corporation Edge removal for through-resist plating
US11230778B2 (en) * 2019-12-13 2022-01-25 Macdermid Enthone Inc. Cobalt chemistry for smooth topology

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328273A (en) 1966-08-15 1967-06-27 Udylite Corp Electro-deposition of copper from acidic baths
FR2510145B1 (fr) 1981-07-24 1986-02-07 Rhone Poulenc Spec Chim Additif pour bain de cuivrage electrolytique acide, son procede de preparation et son application au cuivrage des circuits imprimes
US4948474A (en) 1987-09-18 1990-08-14 Pennsylvania Research Corporation Copper electroplating solutions and methods
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5084071A (en) 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5256565A (en) 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
US5225034A (en) 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5516412A (en) 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5795215A (en) 1995-06-09 1998-08-18 Applied Materials, Inc. Method and apparatus for using a retaining ring to control the edge effect
US5681215A (en) 1995-10-27 1997-10-28 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
KR100232506B1 (ko) 1995-06-27 1999-12-01 포만 제프리 엘. 전기적 접속을 제공하는 배선 구조 및 도체와 그 도체형성방법
US5755859A (en) 1995-08-24 1998-05-26 International Business Machines Corporation Cobalt-tin alloys and their applications for devices, chip interconnections and packaging
US5762544A (en) 1995-10-27 1998-06-09 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US5858813A (en) 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US5862605A (en) * 1996-05-24 1999-01-26 Ebara Corporation Vaporizer apparatus
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5773364A (en) 1996-10-21 1998-06-30 Motorola, Inc. Method for using ammonium salt slurries for chemical mechanical polishing (CMP)
US5954997A (en) 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
US5933753A (en) 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
EP0932913A1 (en) 1996-12-16 1999-08-04 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips
US5807165A (en) 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US5911619A (en) 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US5922091A (en) 1997-05-16 1999-07-13 National Science Council Of Republic Of China Chemical mechanical polishing slurry for metallic thin film
US6001235A (en) 1997-06-23 1999-12-14 International Business Machines Corporation Rotary plater with radially distributed plating solution
US5985123A (en) 1997-07-09 1999-11-16 Koon; Kam Kwan Continuous vertical plating system and method of plating
EP1027481A1 (en) * 1997-09-30 2000-08-16 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US5897375A (en) 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6027631A (en) 1997-11-13 2000-02-22 Novellus Systems, Inc. Electroplating system with shields for varying thickness profile of deposited layer
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6159354A (en) 1997-11-13 2000-12-12 Novellus Systems, Inc. Electric potential shaping method for electroplating
US6004880A (en) 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US5976331A (en) 1998-04-30 1999-11-02 Lucent Technologies Inc. Electrodeposition apparatus for coating wafers
US6071388A (en) 1998-05-29 2000-06-06 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6132587A (en) 1998-10-19 2000-10-17 Jorne; Jacob Uniform electroplating of wafers
US6176992B1 (en) 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US7578923B2 (en) * 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
US6251235B1 (en) * 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6610190B2 (en) * 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US6589105B2 (en) * 1998-12-01 2003-07-08 Nutool, Inc. Pad tensioning method and system in a bi-directional linear polisher
US6497800B1 (en) * 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6103085A (en) 1998-12-04 2000-08-15 Advanced Micro Devices, Inc. Electroplating uniformity by diffuser design
US6261426B1 (en) * 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching
US6066030A (en) 1999-03-04 2000-05-23 International Business Machines Corporation Electroetch and chemical mechanical polishing equipment
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
JP3422731B2 (ja) * 1999-07-23 2003-06-30 理化学研究所 Ｅｌｉｄセンタレス研削装置
US6653226B1 (en) * 2001-01-09 2003-11-25 Novellus Systems, Inc. Method for electrochemical planarization of metal surfaces
US6848970B2 (en) * 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US6482307B2 (en) * 2000-05-12 2002-11-19 Nutool, Inc. Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US7201829B2 (en) * 2001-03-01 2007-04-10 Novellus Systems, Inc. Mask plate design
US6482656B1 (en) * 2001-06-04 2002-11-19 Advanced Micro Devices, Inc. Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
TW584899B (en) * 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647799B (zh) * 2017-09-26 2019-01-11 力成科技股份有限公司 半導體封裝及其製造方法

Also Published As

Publication number Publication date
JP4034655B2 (ja) 2008-01-16
KR100801270B1 (ko) 2008-02-04
US20060006060A1 (en) 2006-01-12
US6610190B2 (en) 2003-08-26
AU2002246910A1 (en) 2002-07-30
US20020053516A1 (en) 2002-05-09
EP1332243A2 (en) 2003-08-06
WO2002057514A2 (en) 2002-07-25
US20030209429A1 (en) 2003-11-13
WO2002057514A3 (en) 2003-02-06
JP2005501963A (ja) 2005-01-20
CN1433487A (zh) 2003-07-30
US6942780B2 (en) 2005-09-13
KR20020095179A (ko) 2002-12-20
CN1253608C (zh) 2006-04-26

Similar Documents

Publication Publication Date Title
TW511167B (en) System and process for electro-deposition, etching or removal of material on wafer or semiconductor substrate
JP2005501963A5 (zh)
TW523783B (en) Device providing electrical contact to the surface of a semiconductor workpiece during metal plating and method of providing such contact
US6802946B2 (en) Apparatus for controlling thickness uniformity of electroplated and electroetched layers
KR100616198B1 (ko) 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
US6852630B2 (en) Electroetching process and system
US6756307B1 (en) Apparatus for electrically planarizing semiconductor wafers
JP2006505697A (ja) 電解研磨のためのシステムと方法
TW200421546A (en) Defect-free thin and planar film processing
TW201107536A (en) Method and apparatus for electroplating
TWI306127B (en) Current-leveling electroplating/electropolish electrode
TWI299509B (en) Method and apparatus for avoilding particle accumulation in electrodeposition
US20070141818A1 (en) Method of depositing materials on full face of a wafer
US20070181441A1 (en) Method and apparatus for electropolishing
US20030089598A1 (en) Method and system to provide electrical contacts for electrotreating processes
TW538145B (en) Mask plate design
US7244347B2 (en) Method and system to provide electrical contacts for electrotreating processes
TWI299370B (en) Apparatus and method for electrochemically depositing a metal layer
TWI223848B (en) Method and system to provide electrical contacts for electrotreating process
TWI329893B (en) Electroetching system and process
TWI314592B (en) Copper plating of semiconductor devices using intermediate immersion step
JP6372329B2 (ja) 半導体装置の製造方法
KR20170059104A (ko) 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
JP2010037637A (ja) 電解処理装置及び電解処理方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees