KR100799380B1 - 입출력 회로계의 자기 진단 회로 및 반도체 제조 장치 - Google Patents

입출력 회로계의 자기 진단 회로 및 반도체 제조 장치 Download PDF

Info

Publication number
KR100799380B1
KR100799380B1 KR1020037003367A KR20037003367A KR100799380B1 KR 100799380 B1 KR100799380 B1 KR 100799380B1 KR 1020037003367 A KR1020037003367 A KR 1020037003367A KR 20037003367 A KR20037003367 A KR 20037003367A KR 100799380 B1 KR100799380 B1 KR 100799380B1
Authority
KR
South Korea
Prior art keywords
self
diagnosis
input
output
signal
Prior art date
Application number
KR1020037003367A
Other languages
English (en)
Other versions
KR20030029940A (ko
Inventor
우라카와고스케
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20030029940A publication Critical patent/KR20030029940A/ko
Application granted granted Critical
Publication of KR100799380B1 publication Critical patent/KR100799380B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • G05B19/0425Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24054Self diagnostic

Abstract

본 발명은 반도체 제조 장치 등의 주 제어부에 포함되는 입출력 회로계에서, IO 보드 상에 구축된 장치측의 구동 부위를 구동 제어하기 위해서 제어 신호를 출력하는 출력 채널과, 그 제어 신호에 응답하는 리턴 신호나 센서 신호를 입력하는 입력 채널 사이에 연락 스위치를 마련하고, 또한 장치측의 구동 부위로의 전원 공급 라인을 차단하는 자기 진단 스위치를 각각 마련한 자기 진단 회로를 구비하고, 고장 등의 발생에 의해 자기 진단을 행할 때는, 각 자기 진단 스위치를 개방, 각 연락 스위치를 폐쇄로 하여 장치와는 전기적인 접속을 차단하고, 주 제어부로부터 출력된 자기 진단 신호에 상당하는 리턴 신호가 리턴됐을 때는 전기적 장해가 없고, 리턴 신호가 리턴되지 않으면 전기적 장해가 발생한 것으로 판단한다.

Description

입출력 회로계의 자기 진단 회로 및 반도체 제조 장치{SELF-DIAGNOSIS CIRCUIT OF INPUT/OUTPUT CIRCUIT SYSTEM AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은 반도체 제조 장치 등의 제어부에 포함되는 입출력 회로계의 자기 진단 회로에 관한 것이다.
일반적으로, 반도체 제조 장치 등은 각 구성부를 구동시키기 위해서, 구동계나 각종 센서(이들을 구동 부위라고 부름)가 다수 설치되어 있다. 예컨대, 마이크로컴퓨터로 이루어지는 주 제어부는, 구동계를 동작시키는 경우, 이들 구동계에 마련된 센서로부터 적절하게 아날로그 또는 디지털의 센서 출력을 입수하고 있다. 이들의 센서 출력을 분석하여, 제어 시퀀스나 제어 프로그램에 따라서, 구동계가 소정의 동작을 하도록 각 구동계로 제어 지시를 보내고 있다. 예컨대, 주 제어부는, 프로세스 가스를 처리 챔버 내에 도입하는 경우, 유량 제어부에 대하여 반도체 웨이퍼(이하, 웨이퍼라고 부름)에 실시하는 처리에 따른 가스 종류나 그 가스 유량을 지시한다. 한편, 유량 제어기로부터는 가스 유량 등에 대한 리턴 신호가 주 제어부로 송출되어, 피드백 제어가 행해지고 있다. 또한 마찬가지로, 주 제어부는, 플라즈마를 발생시키기 위한 고주파 전원에 대해서는, 인가시킬 고주파 출력값을 지시하여, 고주파 전원으로부터의 리턴 신호나 처리 챔버 내에 마련한 센서로부터의 센서 신호에 근거하는 제어에 의해 안정한 플라즈마를 발생시키고 있다. 또한, 주 제어부는 처리 챔버 내의 압력을 검지하는 압력계로부터의 측정값에 근거하여 배기계를 구동시켜, 처리 챔버 내부가 소망하는 압력으로 되도록 제어하고 있다.
이와 같은 주 제어부와 각 구동계나 센서계 사이에서 주고받는 제어 신호나 센서 신호는 아날로그 신호나 디지털 신호로 변환되어 사용되고 있다.
또한, 일반적으로 장치를 구성하는 각 구성 부위는 통상의 유지 보수에 의한 부품 교환이나 조정 등이 행해진다. 유지 보수의 정도에 따라 다르지만 구성 부위 사이를 접속하는 신호용 케이블을 탈착(脫着)하는 경우도 있고, 탈착을 행한 경우에는 정확하게 접속되어 있는지를 가동 개시 시에 체크해야 한다.
또한, 정기적으로 유지 보수를 실행하여 부품 교환이나 조정 등을 행하고 있었다고 해도, 어떠한 원인으로 부품 파손, 조정 불량이나 회로 내 배선 단락 등이 발생하는 경우도 있다. 이들 장해에 대해서는 신속히 대응하여 수리를 하는 것이 바람직하다. 이 때문에, 다수 존재하는 회로망 내의 어떤 부분에, 또는 어떤 부품에 장해가 발생하고 있는지를 재빨리 찾아내는 것이 중요하게 된다.
그러나, 종래의 장치 구성에 있어서는, 개개의 구성 부위에 있어서 장해를 찾아내는 것은 비교적 단시간에 찾아낼 수 있었지만, 이들 구성 부위가 장치와 구성되도록 부착되어, 케이블 등에 의해 서로 접속되어 있던 경우에는, 어느 부품에 전기적 결함이 발생하고 있는지, 또는, 어떤 부분에 원인이 존재하는지를 찾아내는 것은 상당히 곤란하였다. 그 때문에, 케이블을 빼어 체크하거나, 작업자의 경험적인 지식에 의지하거나, 이전에 발생한 고장 이력을 찾아보게 되어, 장해 개소를 찾아내는 데 많은 시간을 필요로 하고 있었다.
본 발명은 전기적 결함의 개소를 신속하고 또한 용이하게 찾아낼 수 있는 입출력 회로계의 자기 진단 회로를 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위해서 반도체 제조 장치 등의 제어부에 포함되는 입출력 회로계에 탑재되고, IO 보드 상에 구축된 장치측의 구동 부위를 구동 제어하기 위해서 제어 신호를 출력하는 출력 채널과, 그 제어 신호에 응답하는 리턴 신호를 입력하는 입력 채널과의 사이에 연락 스위치를 마련하고, 또한 상기 장치의 구동 부위에 전원을 공급하는 전원 공급 라인 상에 마련되고 상기 구동 부위로의 전원 공급을 차단하는 자기 진단 스위치부를 각각 마련한 입출력 회로계의 자기 진단 회로를 제공한다.
또한 본 발명은, 상기 목적을 달성하기 위해서, 복수의 구동 부위를 갖는 장치를 제어 구동하는 주 제어부 내에 마련되고, 출력·입력 채널을 복수개 갖는 입출력 회로계에 탑재되어, 상기 입출력 회로 내에서 마주보는 출력 채널과 입력 채널 사이를 각각 접속하는 연락 스위치부와, 상기 입출력 회로 내에서 각 출력·입력 채널의 라인 상에 마련되고, 상기 장치측의 구동 부위와의 전기적 접속을 차단하는 자기 진단 스위치부를 구비하되, 통상 운전 시에는, 개방 상태의 상기 연락 스위치부와 폐쇄 상태의 상기 자기 진단 스위치부에 의해 상기 주 제어부에 의한 상기 장치의 구동 제어가 행해지고, 자기 진단 시에는, 폐쇄 상태의 상기 연락 스위치부와 개방 상태의 상기 자기 진단 스위치부에 의해 상기 주 제어부에 의한 상기 출력 채널로 출력된 자기 진단 신호가 상기 입력 채널을 거쳐서 주 제어부로 리턴하는 것에 의해 상기 입출력 회로계가 정상 상태인 것을 판별하는 입출력 회로계의 자기 진단 회로를 제공한다.
본 발명에 있어서, 통상 운전 시는, 각 연락 스위치를 개방으로 하고, 각 자기 진단 스위치를 폐쇄로 하여 주 제어부로부터 출력 디지털 채널을 거쳐서 장치측의 구성 부위로 출력되고, 또한 각 구성 부위로부터 리턴 신호 또는 그 구성 부위에 설치된 센서로부터의 센서 신호를 입력 채널을 통해서 주 제어부에 입력하여 제어된다. 또한, 자기 진단을 행할 때에는, 각 자기 진단 스위치를 개방으로 하고, 각 연락 스위치를 모두 폐쇄로 하여 장치와는 전기적인 접속을 차단하여 각각의 출력, 입력 채널의 루프백을 구축한다. 주 제어부로부터 출력된 자기 진단 신호에 상당하는 리턴 신호가 리턴됐을 때에는 전기적 장해가 없고, 리턴 신호가 리턴되지 않으면 전기적 장해가 발생한 것으로 판단할 수 있다.
도 1은 본 발명의 입출력 회로계의 자기 진단 회로를 탑재하는 반도체 제조 장치의 일 구성예를 나타내는 도면,
도 2는 본 발명에 따른 실시예 1로 되는 입출력 회로계의 자기 진단 회로의 구성을 도시하는 도면,
도 3은 실시예 1의 자기 진단 회로에서의 디지털 자기 진단 신호의 일례를 나타내는 파형도,
도 4는 본 발명에 따른 실시예 2의 입출력 회로계의 자기 진단 회로의 구성을 도시하는 도면,
도 5는 실시예 2의 자기 진단 회로에서의 디지털 자기 진단 신호의 일례를 나타내는 파형도,
도 6(a), 6(b), 6(c)는 아날로그의 자기 진단 신호의 변형예를 나타내는 파형도,
도 7은 본 발명에 따른 실시예 3의 입출력 회로계의 자기 진단 회로의 구성을 도시하는 도면,
도 8(a), 8(b), 8(c)는 실시예 3의 자기 진단 회로에 있어서의 디지털 자기 진단 신호의 일례를 나타내는 파형도이다.
이하, 본 발명에 따른 실시예에 대하여 상세히 설명한다.
도 1은 본 발명의 입출력 회로계의 자기 진단 회로를 탑재하는 반도체 제조 장치의 개략 구성을 도시하는 도면이다. 여기서는, 제어되는 대상물은 반도체 제조 장치의 구동 부위로 하고, 그 장치로서는 플라즈마 에칭 장치를 일례로 들어 설명한다.
이 반도체 제조 장치(2)는, 예컨대, 원통 형상의 처리 챔버(4)를 갖고 있고, 이 처리 챔버(4) 내부에는, 서셉터로 되는 하부 전극(6)과, 그 하부 전극(6)과 평행하게 위쪽에 상부 전극(8)이 마련되어 있다. 또한, 이 하부 전극(6) 상에는 피 처리체로 되는 반도체 웨이퍼 W가 탑재된다.
상기 상부 전극(8)에는, 매칭 박스(10)를 거쳐서 출력을 변경할 수 있는 고주파 발생기(12)가 접속되어 있고, 상부 전극(8)에 고주파 출력을 인가하는 것에 의해 상부, 하부 전극(8, 6) 사이에 플라즈마가 발생한다. 상기 매칭 박스(10)의 매칭 계수 및 고주파 발생기(12)의 고주파 출력은 마이크로컴퓨터 등으로 이루어지는 주 제어부(14)에 의해 제어된다.
처리 챔버(4) 내의 바닥부에 마련된 배기구(16)에는 진공 배기계(22)가 접속된다. 이 진공 배기계(22)는 개방 정도를 조정할 수 있게 이루어진 압력 제어 밸브(18)나 진공 펌프(20)가 배기관에 의해 접속되어 구성된다. 이 압력 제어 밸브(18)의 밸브 개방 정도나 진공 펌프(20)의 배기 능력도 주 제어부(14)에 의해 제어된다.
또한, 주 제어부(14)의 지시에 의해 필요한 프로세스 가스를 유량 제어하면서 처리 챔버(4) 내에 공급하기 위한 가스 공급계(28)가 마련되어 있다. 이 가스 공급계(28)는 처리 챔버(4)의 측벽에 마련된 가스 노즐(24)과, 매스플로우 제어기 등의 유량 제어기(26)와, 도시하지 않은 처리 가스원이 가스 배관에 의해 접속되어 구성된다. 또한, 일반적으로는, 복수종의 가스를 취급하는 가스 공급계는 복수의 가스라인에 의해 구성되어 있지만, 본 실시예에서는 간략화하여 도 1에는 하나의 가스라인만을 대표적으로 도시하고 있다.
또한, 가스 공급계(28)에 있어서, 가스 노즐(24)과 유량 제어기(26) 사이에서 분기되어, 에박용 개폐 밸브(30)를 거쳐서 진공 배기계(22)에 접속하는 에박라인(32)이 마련되어 있다. 주 제어부(14)의 제어로 에박용 개폐 밸브(30)를 개폐함으로써, 유량 제어기(26)가 프로세스 가스를 안정하게 공급할 수 있게 되기까지의 동안, 처리 챔버(4) 내에 공급하는 일없이 에박라인(32)을 통하여 진공 배기계(22)로 폐기할 수 있다.
상기 처리 챔버(4) 내에는, 예컨대, 커패시턴스 마노미터 등으로 이루어지는 압력 센서(34)가 설치되어 있고, 압력 센서로부터 얻어진 검출 데이터가 주 제어부(14)로 출력된다.
또한, 이 처리 챔버(4)의 측벽에는 웨이퍼 W의 반입 반출구가 개구되어 있고, 이 반입 반출구를 막도록 외측에서 개폐 가능한 게이트밸브(36)가 마련된다. 또한, 이 반입 반출구를 처리 챔버(4) 내측으로부터 덮도록 승강 가능한 셔터 부재(38)가 마련되어 있어, 처리 챔버(4) 내의 열평형을 용이하게 달성한다. 이들 게이트밸브(36)의 개폐 구동이나, 셔터 부재(38)의 승강 구동은 주 제어부(14)측에 의해 제어된다. 이들 게이트밸브(36), 셔터 부재(38) 및 에박 개폐 밸브(30) 등은 솔레노이드를 갖는 에어실린더(도시하지 않음)에 의해 개폐 구동되고, 또한, 그 가동부의 근방에는 개폐 상태를 검지하기 위한, 예컨대, 광센서(도시하지 않음)가 마련되어 있다. 또한, 하부 전극(6)을 지지하는 지지대(40) 내에는, 냉각 온도를 변경할 수 있는 냉각 자켓(42)이 마련되어 있어, 주 제어부(14)측으로부터 냉각 온도가 제어된다.
다음에 도 2에는, 본 발명에 따른 실시예 1에서, 디지털 신호로 구동하는 입출력 회로계의 자기 진단 회로를 반도체 제조 장치(2)에 적용한 일례를 나타내어 설명한다. 또한 도 3은 본 실시예에서 자기 진단에 이용하는 디지털 자기 진단 신호를 나타내는 파형도이다.
여기서는, 주 제어부(14)에 대하여, 예컨대, 3개의 신호 경로를 일례로 하여, 출력 디지털 채널(44A, 44B, 44C)과 입력 디지털 채널(46A, 46B, 46C)이 도시되어 있다. 물론, 실제로는 제어에 따른 다수의 채널을 갖고 있다.
각 출력 디지털 채널(44A∼44C)에는 포토커플러(48A∼48C), 각종 회로 소자가 내장된 출력 포트 회로(50A∼50C) 및 다이오드(52A∼52C)가 각각 접속되어 있다. 한편, 각 입력 디지털 채널(46A∼46C)에는 포토커플러(54A∼54C), 각종 회로 소자가 내장된 입력 포트 회로(56A∼56C) 및 다이오드(58A∼58C)가 각각 접속되어 있다.
각 출력 디지털 채널(44A∼44C) 및 각 입력 디지털 채널(46A∼46C)은, 다수의 단자열(60)로 회로적으로 종단하고 있어, 여기까지가 디지털 입출력 회로계를 구성한다. 실제로는, 이 입출력 회로계는 상술한 구성 부위(출력 포트 회로나 입력 포트 회로 등)가 IO 보드 상에 실장되어 구성되어 있다.
이 입출력 회로계에, 상술한 반도체 제조 장치(2)의 각종 구동계나 센서 부가 접속된다. 예컨대, 각 출력 디지털 채널(44A∼44C)은, 예컨대, 부하로서의 게이트밸브(36)의 솔레노이드, 셔터 부재(38)의 솔레노이드 및 에박용 개폐 밸브(30)의 솔레노이드에 각각 접속되고, 각 솔레노이드의 타단은 공통으로 접속되어 IO 보드측으로 되돌아가, + 전원(62)에 접속되어 있다.
또한, 상기 각 입력 디지털 채널(46A∼46C)은, 게이트밸브(36)의 개폐를 검지하는 센서(36A), 셔터 부재(38)의 승강을 검지하는 센서(38A) 및 에박용 개폐 밸브(30)의 개폐를 검지하는 센서(30)의 일단에 각각 접속된다. 각 센서의 타단은 공통으로 접속되어 IO 보드측으로 되돌아가, 접지되어 그라운드 전위로 되어 있다. 또한, 상기 각 센서(36A, 38A, 30A)는 검지했을 때에 도통 상태로 되도록 구성되어 있다.
이와 같은 입출력 회로계에 본 발명의 요지가 되는 자기 진단 회로가 마련된다.
도 2에 도시하는 바와 같이, 출력 디지털 채널(44A∼44C)의 각 라인과, 입력 디지털 채널(46A∼46C)의 각 라인 사이에 각각 연락 스위치부(64A, 64B, 64C)를 마련한다. 이들 연락 스위치부(64A∼64C)는 각 포트 회로(50A∼50C, 56A∼56C)와 각 다이오드(52A∼52C, 58A∼58C) 사이에 마련되어 있다.
또한, IO 보드 상에서 각 부하, 즉, 게이트밸브(36), 셔터 부재(38) 및 에박용 개폐 밸브(30)로부터의 신호 라인과 + 전원(62) 사이 및 상기 각 센서(36A, 38A, 30A)로부터의 신호 라인과 그라운드측 사이에는 각각 자기 진단 스위치부(66A, 66B)가 마련된다.
이들 연락 스위치부(64A∼64C)는, 통상 운전 시에는 개방 상태로 되어 있고, 자기 진단 시에는 폐쇄 상태로 되도록 일체적으로 동작한다. 또한, 자기 진단 스 위치부(66A, 66B)는, 통상 운전 시에는 폐쇄 상태로 되어 있고, 자기 진단 시에는 개방 상태로 되도록 일체적으로 동작한다. 또한, 연락 스위치부(64A∼64C)는 폐쇄 상태라도 다소의 저항 부하를 가지고 있어도 무방하기 때문에, FET 등의 반도체 스위치를 이용해도 관계없지만, 자기 진단 스위치부(66A, 66B)는 폐쇄 상태일 때에 저항 부하를 갖고 있는 것은 바람직하지 못하므로, 금속 접편(接片)을 갖는 릴레이 스위치를 이용하는 쪽이 좋다.
이와 같이 구성된 입출력 회로계에서의 자기 진단 동작에 대하여 설명한다. 우선, 반도체 제조 장치(2)를 통상 가동할 때는 각 연락 스위치부(64A∼64C)는 개방 상태로 하고, 한편, 각 자기 진단 스위치부(66A, 66B)는 폐쇄 상태로 한다. 도 2는 통상 운전 상태를 나타내고 있다.
이 상태에서, 주 제어부(14)는 반도체 장치의 제조 공정에 따른 제어 신호를 각각 개별적으로 각 출력 디지털 채널(44A∼44C)에 송출하여, 게이트밸브(36), 셔터 부재(38) 및 에박용 개폐 밸브(30)가 각각 구동 제어된다. 이것에 대하여, 대응하는 각 센서(36A, 38A, 30A)로부터의 센서 신호가 각 입력 디지털 채널(46A∼46C)을 통하여, 주 제어부(14)에 입력되고 있다.
이것에 대하여, 이 반도체 제조 장치의 유지 보수나 수리에 의해 배선 케이블을 일단 빼고 다시 연결한 후, 가동을 개시하는 데 있어서 입출력 회로가 올바르게 접속되어 있는지 여부를 체크하는 경우나, 이 입출력 회로에 어떠한 전기적 장해가 발생하여 이 장해 개소를 검출하기 위해서 체크가 필요한 경우에는 자기 진단을 행한다.
이 자기 진단을 행하는 데 있어서, 각 스위치부를 통상 운전 시와는 역방향으로 전환한다. 즉, 각 자기 진단 스위치부(66A, 66B)를 개방 상태로 하여 전원(62)이나 그라운드 전위와의 접속을 끊고, 각 연락 스위치부(64A∼64C)를 모두 폐쇄 상태로 하여 루프백을 구축한다. 이것에 의해, 출력 디지털 채널(44A∼44C)과 입력 디지털 채널(46A∼46C)이 도통(단락) 상태로 된다. 그 루프백의 일례로서, 포토커플러(48A)-출력 포트 회로(50A)-연락 스위치부(64A)-입력 포트 회로(56A)-포토커플러(54A)의 루프가 형성된다.
그리고 주 제어부(14)는, 상기 각 출력 디지털 채널(44A∼44C)로, 예컨대, 도 3에 나타내는 바와 같은 펄스 신호 "1"로 이루어지는 디지털 자기 진단 신호를 각각 출력하고, 그 때마다, 주 제어부(14)는 입력 디지털 채널(46A∼46C)에 나타나는 리턴 신호를 읽어낸다.
도 3에 나타내는 채널(44A)은 출력 디지털 채널(44A)로 출력하는 디지털 자기 진단 신호의 일례를 나타내고, 채널(44B)은 출력 디지털 채널(44B)로 출력하는 디지털 자기 진단 신호의 일례를 나타내며, 채널(44C)은 출력 디지털 채널(44C)로 출력하는 디지털 자기 진단 신호의 일례를 나타내고 있다. 즉, 각 채널(44A∼44C)에, "1" 신호의 타이밍을 조금 늦추어 출력하여, 입력 디지털 채널(46A∼46C) 측으로부터 동일한 타이밍에서 동일한 "1" 신호가 입력되면, 그 채널은 정상이라고 판정된다.
이에 반하여, 입력 디지털 채널(46A∼46C) 측으로부터 다른 타이밍에서 "1" 신호가 입력되거나, 복수의 "1" 신호가 입력되면, 채널사이가 쇼트되어 있다고 판정되고, 또한, "1" 신호가 입력되지 않을 때에는, 그 채널의 단선이나 그 출력 포트 회로(50A∼50C) 내의 어느 하나나, 대응하는 입력 포트 회로(56A∼56C) 내의 어느 하나의 소자가 파손되어 있다고 판정된다.
이와 같이 디지털 자기 진단 신호를 각 채널에 대하여 서로 다른 타이밍에서 "1" 신호를 출력하는 이유는, 동일 타이밍에서 각 채널에 펄스를 출력했으면, 채널 상호간에 쇼트가 발생하고 있었던 경우에는 그 쇼트의 개소를 검출할 수 없게 되기 때문이다.
이상과 같이, 비교적 간단한 구성으로 이루어지는 자기 진단 회로에 의해 신속하고 용이하게 고장 등이 발생한 채널을 특정하여 찾아낼 수 있다. 또한, 여기서는 디지털 자기 진단 신호를 한 번밖에 공급하고 있지 않지만, 상기 진단 조작을 복수회 반복 실행하여, 진단의 신뢰성을 높이도록 해도 무방하다. 또한 실시예에서는, 1장의 IO 보드에 대하여 각각 출력과 입력으로 3 채널씩 마련한 경우를 예로 들어 설명했지만, 이 채널수에는 특별히 한정되지 않는다. 예컨대, 실제 IO 보드에서는, 각각 출력·입력으로 8 채널씩 마련되어 있고, 또한, 이와 같은 IO 보드는 입출력 회로에는 다수개 마련되어 있으므로, 각 보드에 대하여 상술한 바와 마찬가지의 진단 회로를 마련하도록 한다.
또한, 상술한 실시예에서는, 타이밍을 조금씩 늦춰서 디지털 진단 신호로서 "1" 신호를 출력했지만, 반대로 자기 진단 시에 각 채널의 레벨을 "1"로 하고, "0" 신호를 타이밍을 조금 늦춰서 발생시키도록 해도 무방하다.
상술한 실시예 1은 디지털 입출력 회로계이지만, 상기 구성은 아날로그 입출 력 회로계에 대해서도 적용할 수 있다.
다음에 도 4에는, 본 발명에 따른 실시예 2에서, 아날로그 신호로 구동하는 입출력 회로계의 자기 진단 회로를 반도체 제조 장치(2)에 적용한 일례를 나타내어 설명한다. 본 실시예의 구성 부위에서 도 2에 나타낸 구성 부위와 동등한 것에는, 음자(音字) 참조 부호를 부여하여 그 설명을 생략한다. 또한, 도 5는 본 실시예에서, 자기 진단에 이용하는 아날로그 자기 진단 신호를 나타내는 파형도이다.
여기서는, 주 제어부(14)에 대하여 복수, 예컨대, 3개의 신호 경로를 예로 하여, 하나의 IO 보드에 대해서 출력 아날로그 채널(70A, 70B, 70C)과 입력 아날로그 채널(72A, 72B, 72C)이 마련되어 있다. 상기 각 출력 아날로그 채널(70A∼70C)에는 포토커플러(74A∼74C), D/A 변환기(75A∼75C), 각종 회로 소자가 내장된 출력 포트 회로(76A∼76C)가 각각 접속된다. 각 입력 아날로그 채널(72A∼72C)에는 포토커플러(78A∼78C), A/D 변환기(80A∼80C), 각종 회로 소자가 내장된 입력 포트 회로(82A∼82C)가 각각 접속되어 있다.
그리고, 각 출력 아날로그 채널(70A∼70C) 및 각 입력 아날로그 채널(72A∼72C)은 다수의 단자열(94)로 종단하고 있고, 여기까지가 전체로서 아날로그 입출력 회로계를 구성하며, 구체적으로는 IO 보드 상에 이들 구성 부위가 실장되어 형성되어 있다.
이 입출력 회로계에 반도체 제조 장치(2)의 각종 구동계나 센서부 등이 접속된다. 각 출력 아날로그 채널(70A∼70C)은 각각 A/D 변환기(83A∼83C)를 거쳐서, 예컨대, 부하로서의 유량 제어기(26), 고주파 발생기(12), 압력 제어 밸브(18) 및 고전압 발생기(도시하지 않음) 등에 각각 접속된다. 또한, 각 입력 아날로그 채널(72A∼72C)은 각각 D/A 변환기(85A∼85C)를 거쳐서, 예컨대, 유량 제어기(26)의 리턴 신호 라인, 고주파 발생기(12)의 리턴 신호 라인 및 압력 센서(34)에 각각 접속된다.
또한, 도 4에 나타내는 구성에서는 독립하여 마련된 A/D 변환기(83A∼83C) 또는, D/A 변환기(85A∼85C)를 거쳐서 각종 구동계나 센서부에 접속하도록 나타내고 있지만, 구동계나 센서부의 각각에 마련된 A/D 변환기 또는 D/A 변환기에 각 아날로그 채널(70A∼70C, 72A∼72C)을 접속시켜도 무방하다.
이와 같이 구성된 입출력 회로계에 본 발명의 특징으로 되는 자기 진단 회로가 마련되어 있다.
상술한 실시예 1과 같이, 각 출력 아날로그 채널(70A∼70C)과, 각 입력 아날로그 채널(72A∼72C) 각각의 사이에 연락 스위치부(86A, 86B, 86C)를 마련한다. 이들 연락 스위치부(86A∼86C)는 각 출력 포트 회로(76A∼76C)-각 입력 포트 회로(82A∼82C) 사이와, 각 단자(94)의 사이에 접속된다.
또한, 각 출력 아날로그 채널(70A∼70C)의 각 단자(94)의 직전에 자기 진단 스위치부(88A, 88B, 88C)를 각각 마련하고, 또한, 각 입력 아날로그 채널(72A∼72C)의 각 단자(94)의 직전에도 자기 진단 스위치부(90A, 90B, 90C)를 각각 마련한다.
그리고 통상 운전 시에는, 연락 스위치부(86A∼86C)는 개방 상태로 되고, 자기 진단 스위치부(88A∼88C, 90A∼90C)는 폐쇄 상태로 되어 있다. 또한, 자기 진 단 시에는, 연락 스위치부(86A∼86C)는 폐쇄 상태로 되고, 자기 진단 스위치부(88A∼88C, 90A∼90C)는 개방 상태로 되어 있다. 이들 연락 스위치부(86A∼86C) 및 자기 진단 스위치부(88A∼88C, 90A∼90C)는 FET 등의 반도체 스위치 또는, 릴레이 스위치를 이용할 수 있고, 주 제어부(14)의 제어에 의해 일체적으로 개폐된다.
다음에, 이와 같이 구성된 입출력 회로계에서의 자기 진단 동작에 대하여 설명한다.
우선, 반도체 제조 장치(2)를 통상 가동할 때에는, 각 연락 스위치부(86A∼86C)는 개방 상태로 하고, 한편, 각 자기 진단 스위치부(88A∼88C, 90A∼90C)는 폐쇄 상태로 한다. 도 4는 통상 운전 상태를 나타내고 있다.
이 상태에서, 주 제어부(14)는, 반도체 장치의 제조 공정에 따른 제어 신호를 각각 개별적으로 각 출력 아날로그 채널(70A∼70C)에 송출하여 유량 제어기(26), 고주파 발생기(12), 압력 제어 밸브(18) 및 고전압 발생기(도시하지 않음) 등을 각각 제어한다. 이와 동시에, 이들의 리턴 신호나 압력 센서(34)의 센서 신호가 각 입력 아날로그 채널(72A∼72C)을 거쳐서 주 제어부(14)로 입력된다.
이에 대하여, 이 반도체 제조 장치의 유지 보수나 수리로 배선 케이블을 일단 빼고 다시 연결한 후, 가동을 개시하는 데 있어서 입출력 회로가 올바르게 접속되어 있는지 여부를 체크하는 경우나, 이 입출력 회로에 어떤 전기적 장해가 발생하고 있고, 이 장해 개소를 검출하기 위해서 체크가 필요한 경우에는 자기 진단을 행한다.
이 자기 진단을 행하는 경우에는 각 스위치부를 통상 운전 시와는 반대로 전 환한다. 즉, 각 자기 진단 스위치부(88A∼88C, 90A∼90C)를 개방 상태로 하여 반도체 제조 장치(2)측과의 접속을 끊고, 각 연락 스위치부(86A∼86C)를 모두 폐쇄 상태로 하여 루프백을 구축한다. 이것에 의해, 출력 아날로그 채널(70A∼70C)과 입력 아날로그 채널(72A∼72C)을 도통(단락) 상태로 되게 한다.
그리고, 주 제어부(14)는 각 출력 아날로그 채널(70A∼70C)에, 예컨대, 도 5에 나타내는 바와 같은 아날로그 자기 진단 신호를 출력하고, 주 제어부(14)는 입력 아날로그 채널(72A∼72C)에 나타나는 리턴 신호를 읽어낸다.
이 예에서는, 아날로그 자기 진단 신호는 각 출력 아날로그 채널(70A∼70C)의 채널마다 인가시키는 전압값을 다르게 하고 있다. 예컨대, 제 1 출력 아날로그 채널(70A)에는 1V, 제 2 출력 아날로그 채널(70B)에는 2V, 제 3 출력 아날로그 채널(70C)에는 3V를 각각 인가하고 있다. 이와 같은 경우, 루프(채널) 내에 배선의 파단이나 소자 불량이 존재했다면, 그 루프의 리턴 신호를 검출할 수 없다. 또한, 채널 상호간에 쇼트 등이 발생하고 있으면, 각각의 채널에는 입력 전압과는 다른 전압값이 리턴 신호로서 얻어진다. 따라서, 배선간 쇼트의 발생이나 소자 불량의 발생을 채널마다 신속하고, 용이하게 인식하여 찾아낼 수 있다.
이 예에서는, 자기 진단 신호의 전압을 1V씩 다르게 하고 있지만, 이 차전압은 특별히 한정되는 것이 아니다. 단지, 동일 전압값의 자기 진단 신호가 복수 존재하면 어느 개소인지를 판별할 수 없게 되기 때문에, 전압값은 다른 것이 바람직하다. 즉, 양 채널끼리 쇼트되고 있었던 경우, 이것을 인식할 수 없다.
상술한 실시예 2에서는, 도 5에 도시하는 바와 같이 각 출력 아날로그 채널 에 인가하는 전압값을 각각 일정값으로 했지만, 이것에 한정되지 않고, 도 6(a)∼6(c)에 나타내는 아날로그 자기 진단 신호와 같이 타이밍이 달라 전압값이 단계적으로 변화해도 무방하다.
도 6(a)는 제 1 출력 아날로그 채널(70A)에 인가하는 자기 진단 신호의 파형을 나타내고, 도 6(b)는 제 2 출력 아날로그 채널(70B)에 인가하는 자기 진단 신호의 파형을 나타내며, 도 6(c)는 제 3 출력 아날로그 채널(70C)에 인가하는 자기 진단 신호의 파형을 나타내고 있다.
도시하는 바와 같이, 각 채널(70A, 70B, 70C)에 각각 1∼3V까지 단계적(스텝(step) 형상)으로 1V씩 전압값을 변화시켜 인가하고 있고, 또한, 각 채널에서 인가하는 타이밍을 다르게 하고 있다. 이와 같이, 자기 진단 신호의 전압값을 순차적으로 변화시켜 인가함으로써, 특히, 각 입출력 포트 회로(76A∼76C, 82A∼82C)에서의 이득 등의 조정의 적합 여부를 확인할 수 있게 된다.
또한 실시예에서는, 1장의 IO 보드에 대하여 각각 출력과 입력으로 3 채널씩 마련한 경우를 예로 들어 설명했지만, 이 채널수에는 특별히 한정되지 않는다. 예컨대, 실제 IO 보드에서는 각각 출력·입력으로 8 채널씩 마련되어 있고, 또한, 이와 같은 IO 보드는 입출력 회로에는 다수개 마련되어 있으므로, 각 보드에 대하여 상술한 바와 마찬가지의 진단 회로를 마련하도록 한다. 이 경우, 자기 진단 신호의 전압은 1∼8볼트까지 1볼트씩 다른 8종류의 전압값으로 자기 진단하게 된다.
다음에 도 7에는, 본 발명에 따른 실시예 3에서, 통신 기능을 구비한 입출력 회로계의 자기 진단 회로를 반도체 제조 장치(2)에 적용한 일례를 나타내어 설명한다. 도 8은 본 실시예에서 자기 진단에 이용하는 디지털 자기 진단 신호를 나타내는 파형도이다. 여기서는, 통신 방식으로서는 시리얼 통신을 상정하고, 주 제어부(14)에 대하여 복수, 예컨대, 3개의 신호 경로를 예로서 설명한다.
이 구성에 있어서, 반도체 제조 장치(2)의 전체 동작을 제어하는 호스트 컴퓨터로 이루어지는 주 제어부(14)에는, 호스트측으로서 통신을 위한 IO 보드(200)가 접속된다. 또한, 반도체 제조 장치(2)에는, 슬레이브측으로서 호스트측과 마찬가지 구조의 IO 보드(201)가 접속된다. 이들 호스트측과 슬레이브측에서 시리얼 통신에 의해서 서로 데이터가 송신·수신된다.
이 IO 보드(200)에는, 마이크로컴퓨터 등으로 이루어지는 보드 제어부(100), 송신 및 수신을 실행하는 통신 기능을 갖는, 예컨대, 집적 회로(RS232C)로 이루어지는 송수신기(102)를 갖는다. 또한, 이 송수신기(102)는, 예컨대, 3개의 송신 디지털 채널(104A∼104C)과 3개의 수신 디지털 채널(106A∼106C)이 접속되어 있다.
각 채널(104A∼104C, 106A∼106C)은 단자열(108)로 종단하고 있고, 각 단자열(108)은 인터페이스부(110)에 접속되어 실제로 슬레이브측과 송수신이 실행된다.
또한, 슬레이브측도 인터페이스부(112) 및 송수신기(114), 보드 제어부(116) 등을 갖고 있고, 호스트측과의 사이에서, 예컨대, 매칭 박스(10)의 제어 신호, 냉각 자켓(42)의 제어 신호, 압력 조정 밸브(18)의 제어 신호 및 그들의 리턴 신호 등의 통신을 행할 수 있다. 또한, 도 7에는 슬레이브측의 IO 보드는 하나밖에 기재되어 있지 않지만, 실제로는, 복수의 슬레이브측의 IO 보드가 병렬로 접속되어 있고, 각각이 개별 독립적으로 호스트측과 데이터 통신을 행할 수 있다.
이와 같이 구성된 입출력 회로계에 본 발명의 특징으로 되는 자기 진단 회로가 마련되어 있다.
즉, IO 보드 상의 송수신기(102)와 각 단자(108) 사이에서, 각 송신 디지털 채널(104A∼104C)과, 각 수신 디지털 채널(106A∼106C)을 접속하는 연락 스위치부(118A, 118B, 118C)를 마련한다.
또한, 각 송신 디지털 채널(104A∼104C) 상의 연락 스위치부(118A∼118C)의 한 쪽 접속점과 각 단자(108) 사이에 자기 진단 스위치부(120A, 120B, 120C)를 각각 마련하고, 또한, 각 수신 아날로그 채널(106A∼106C) 상의 연락 스위치(118A∼118C)의 다른 쪽 접속점과 각 단자(108) 사이에도 자기 진단 스위치부(120A, 120B, 120C)를 각각 마련한다.
이들 연락 스위치부(118A∼118C)는, 통상 운전 시(송수신 시)에는 개방 상태로 되고, 자기 진단 시에는 폐쇄 상태로 되도록 일체적으로 동작한다. 또한, 자기 진단 스위치부(120A∼120C, 122A∼122C)는, 통상 운전 시에는 폐쇄 상태로 되고, 자기 진단 시에는 개방 상태로 되도록 일체적으로 동작한다. 여기서, 상기 연락 스위치부(118A∼118C) 및 자기 진단 스위치부(120A∼120C, 122A∼122C)는 FET 등의 반도체 스위치나 릴레이 스위치 중 어느 쪽을 이용해도 무방하다.
다음에, 이와 같이 구성된 입출력 회로계에서의 시리얼 통신을 이용한 자기 진단 동작에 대하여 설명한다.
우선, 통상 동작 시(송수신 시), 즉 반도체 제조 장치(2)를 가동할 때에는 각 연락 스위치부(118A∼118C)는 개방 상태로 되는 한편, 각 자기 진단 스위치부(120A∼120C, 122A∼122C)는 폐쇄 상태로 된다. 도 7은 통상 운전 상태를 나타내고 있다. 이 상태에서, 호스트측의 주 제어부(14)와 슬레이브측 사이에서, 필요한 데이터의 송수신이 실행된다.
이것에 대하여, 이 반도체 제조 장치의 유지 보수나 수리에 의해 배선 케이블을 일단 빼고 다시 연결한 후, 가동을 개시하는 데 있어서, 입출력 회로가 올바르게 접속되어 있는지 여부를 체크하는 경우나, 이 입출력 회로에 어떠한 전기적 장해가 발생하고 있고, 이 장해 개소를 검출하기 위해서 체크가 필요한 경우에는 자기 진단을 행한다.
자기 진단을 행하는 경우에는 상기 각 연락, 자기 진단 스위치부를 통상 운전 시와는 반대로 전환한다. 즉, 각 자기 진단 스위치부(120A∼120C, 122A∼122C)를 개방 상태로 하여 슬레이브측과의 접속을 끊고, 각 연락 스위치부(118A∼118C)를 모두 폐쇄 상태로 하여 루프백을 구축하여, 각각 대응하는 송신 디지털 채널(104A∼104C)과 수신 디지털 채널(106A∼106C)을 도통 상태로 한다.
그리고, 주 제어부(14)는 상기 각 송신 디지털 채널(104A∼104C)로, 예컨대, 도 8(a)∼8(c)에 나타내는 바와 같은 펄스열의 코드로 이루어지는 자기 진단 신호를 출력하고, 주 제어부(14)는 수신 디지털 채널(106A∼106C)에 나타나는 리턴 신호를 읽어낸다.
이들 자기 진단 신호는 각 송신 디지털 채널(104A∼104C)의 채널마다 그 코드를 다르게 하고 있고, 예컨대, 제 1 송신 디지털 채널(104A)에는 도 8(a)에 나타내는 코드를 송출하고, 제 2 송신 디지털 채널(104A)에는 도 8(b)에 나타내는 코드 를 송출하며, 제 3 송신 디지털 채널(104A)에는 도 8(c)에 나타내는 코드를 송출하고 있다. 이 경우, 채널에 파단이나 소자 불량이 존재했다면, 그 채널의 리턴 신호는 검출되지 않는다.
또한, 채널 상호간에 쇼트 등이 발생하고 있으면, 각각의 채널에는 상기 각 코드와는 전혀 다른 펄스열이 리턴 신호로서 얻어진다. 따라서, 쇼트의 발생이나 소자 불량의 발생을 채널마다 신속하고 용이하게 인식하여 찾아낼 수 있다.
여기서는, 각 자기 진단 신호를 동시에 송출하고 있지만, 이들 신호의 송출의 타이밍을 다르게 하면, 채널사이가 쇼트되어 있는 경우에, 쇼트되어 있는 채널끼리를 용이하게 찾아내는 것이 가능해진다. 또한, 여기서도 각 채널수가 3 채널의 경우를 예로 들어 설명했지만, 이 채널수에는 한정되지 않는 것은 물론이다. 또한, 본 실시예에서는 낱장식의 반도체 제조 장치를 예로 들어 설명했지만, 이것에 한정되지 않고, 예컨대, 배치(batch)식의 반도체 제조 장치에도 용이하게 적용할 수 있다.
또한, 피 처리체로서는 반도체 웨이퍼에 한정되지 않고, 유리 기판, LCD 기판 등에도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명의 입출력 회로계의 자기 진단 회로에 의하면, 다음과 같이 우수한 작용 효과를 발휘할 수 있다.
·자기 진단 시에는, 부하측이나 전원측에 통하는 자기 진단 스위치부는 개방 상태로서 부하나 센서부를 분리하고, 또한, 연락 스위치부를 폐쇄 상태로서 입력 디지털 채널과 출력 디지털 채널을 도통 상태로 해 두고, 이것에 디지털 자기 진단 신호를 공급하여 그 리턴 신호를 검출함으로써, 전기적으로 결함이 있는 개소를 신속하고 용이하게 찾아낼 수 있다.
·자기 진단 스위치부는 공통으로 사용되므로 이 설치 개수를 삭감할 수 있다.
·자기 진단 시에는, 부하측이나 전원측에 통하는 자기 진단 스위치부는 개방 상태로 하여 부하나 제어 대상을 분리하고, 또한, 연락 스위치부를 폐쇄 상태로 하여 입력 디지털 채널과 출력 디지털 채널을 도통 상태로 해 두고, 이것에 디지털 자기 진단 신호를 흘려 그 리턴 신호를 검출함으로써, 전기적으로 결함이 있는 개소를 신속하고 용이하게 찾아낼 수 있다.
·각 채널이 동시에 진단되므로 자기 진단 시간을 단축하는 것이 가능해진다. 청구항 7에 따른 발명에 의하면, 아날로그 자기 진단 신호의 전압값을 변화시키고 있기 때문에, 증폭기의 이득 조정의 적합 여부 등에 의해 상세한 자기 진단을 행할 수 있다.
·송신 디지털 채널과 수신 디지털 채널의 어느 부분에 전기적 결함이 존재하는지 여부를 신속하고 용이하게 찾아낼 수 있다.
본 발명은 장치의 회로 구성에서의 전기적 결함의 개소를 신속하고 용이하게 찾아낼 수 있는 입출력 회로계의 자기 진단 회로를 제공할 수 있다.
본 발명은, 반도체 제조 장치 등의 제어부에 포함되는 입출력 회로계에서, IO 보드 상에 구축된 장치측의 구동 부위를 구동 제어하기 위해서 제어 신호를 출력하는 출력 채널과, 그 제어 신호에 응답하는 리턴 신호를 입력하는 입력 채널 사이에 연락 스위치를 마련하고, 또한 상기 장치의 구동 부위에 전원을 공급하는 전원 공급 라인 상에 마련되고, 상기 구동 부위로의 전원 공급을 차단하는 자기 진단 스위치부를 각각 마련한 자기 진단 회로를 구비한다. 통상 운전 시는, 각 연락 스위치를 개방으로 하고, 각 자기 진단 스위치를 폐쇄로 하여 주 제어부로부터 출력 디지털 채널을 거쳐서 장치측의 구성 부위로 출력되고, 또한 각 구성 부위로부터 리턴 신호 또는 그 구성 부위에 부착된 센서로부터의 센서 신호를 입력 채널을 통하여 주 제어부에 입력해서 제어된다. 또한, 자기 진단을 행할 때는, 각 자기 진단 스위치를 개방으로 하고, 각 연락 스위치를 모두 폐쇄로 해서 장치와는 전기적인 접속을 차단하여, 각각의 출력, 입력 채널의 루프백을 구축한다. 주 제어부로부터 출력된 자기 진단 신호에 상당하는 리턴 신호가 리턴됐을 때는 전기적 장해가 없고, 리턴 신호가 리턴되지 않으면 전기적 장해가 발생한 것으로 판단할 수 있다.

Claims (18)

  1. 주 제어부로부터 제어 대상인 부하를 향해서 개별적으로 제어 신호를 송출하는 복수의 출력 디지털 채널과, 상기 제어 대상에 마련한 복수의 센서부로부터의 센서 신호를 상기 주 제어부로 입력시키는 복수의 입력 디지털 채널을 갖는 입출력 회로계에서,
    상기 복수의 출력 디지털 채널의 각각과 상기 복수의 입력 디지털 채널의 각각과의 사이에, 통상 운전 시에는 개방 상태로 되고, 자기 진단 시에는 폐쇄 상태로 되는 연락 스위치부를 마련하고,
    상기 복수의 출력 디지털 채널의 상기 각 부하의 전원측과, 상기 복수의 입력 디지털 채널의 상기 각 센서부의 그라운드측에, 각각 통상 운전 시에는 폐쇄 상태로 되고, 자기 진단 시에는 개방 상태로 되는 자기 진단 스위치부를 마련하며,
    상기 주 제어부는 자기 진단 시에 디지털 자기 진단 신호를 출력하고, 그 리턴 신호를 수신하도록 구성한 것
    을 특징으로 하는 입출력 회로계의 자기 진단 회로.
  2. 제 1 항에 있어서,
    상기 복수의 센서부의 그라운드측은 상기 자기 진단 스위치부에 공통으로 접 속되고, 또한, 상기 각 부하의 전원측은 다른 하나의 자기 진단 스위치부에 공통으로 접속되어 있는 입출력 회로계의 자기 진단 회로.
  3. 제 1 항에 있어서,
    상기 자기 진단 신호는, 상기 복수의 출력 디지털 채널 중 하나의 채널의 신호가 "0" 또는 "1" 중 어느 하나일 때에는 다른 모든 채널의 신호가 상기 하나의 채널의 신호와는 역의 상태로 되는 입출력 회로계의 자기 진단 회로.
  4. 제 2 항에 있어서,
    상기 자기 진단 신호는, 상기 복수의 출력 디지털 채널 중 하나의 채널의 신호가 "O" 또는 "1" 중 어느 하나일 때에는 다른 모든 채널의 신호가 상기 하나의 채널의 신호와는 역의 상태로 되는 입출력 회로계의 자기 진단 회로.
  5. 주 제어부로부터 제어 대상인 부하를 향해서 개별적으로 제어 신호를 송출하는 복수의 출력 아날로그 채널과, 상기 제어 대상으로부터의 아날로그 신호를 상기 주 제어부로 입력시키는 복수의 입력 아날로그 채널을 갖는 입출력 회로계에서,
    상기 복수의 출력 아날로그 채널의 각각과 상기 복수의 입력 아날로그 채널의 각각과의 사이에, 통상 운전 시에는 개방 상태로 되고, 자기 진단 시에는 폐쇄 상태로 되는 연락 스위치부를 마련하고,
    상기 복수의 출력 아날로그 채널과 상기 복수의 입력 아날로그 채널의 각각에, 통상 운전 시에는 폐쇄 상태로 되고, 자기 진단 시에는 개방 상태로 되는 자기 진단 스위치부를 마련하며,
    상기 주 제어부는 자기 진단 시에 상기 각 출력 아날로그 채널에 전압값이 다른 아날로그 자기 진단 신호를 출력하고, 그 리턴 신호를 수신하도록 구성한 것
    을 특징으로 하는 입출력 회로계의 자기 진단 회로.
  6. 제 5 항에 있어서,
    상기 각 아날로그 자기 진단 신호는 서로 1볼트씩 다른 입출력 회로계의 자기 진단 회로.
  7. 제 6 항에 있어서,
    상기 각 아날로그 자기 진단 신호는 동시에 출력되는 입출력 회로계의 자기 진단 회로.
  8. 제 5 항에 있어서,
    상기 각 아날로그 자기 진단 신호는, 전압값이 순차 단계적으로 변화하는 입출력 회로계의 자기 진단 회로.
  9. 주 제어부와, 이 주 제어부에 접속되어 송신 기능과 수신 기능을 갖는 송수신기와, 상기 송수신기에 접속되어 송신 데이터를 출력하는 송신 디지털 채널과, 외부로부터 수신한 수신 데이터를 상기 송수신기로 입력하는 수신 디지털 채널과, 상기 송신 데이터와 상기 수신 데이터를 인터페이스하는 인터페이스부를 갖는 입출력 회로계에서,
    상기 송신 디지털 채널과 상기 수신 디지털 채널 사이에, 송수신 시에는 개방 상태로 되고, 또한, 자기 진단 시에는 폐쇄 상태로 되는 연락 스위치부를 마련하고,
    상기 송신 디지털 채널과 상기 수신 디지털 채널의 각각에, 송수신 시에는 폐쇄 상태로 되고, 또한, 자기 진단 시에는 개방 상태로 되는 자기 진단 스위치부를 마련하며,
    상기 주 제어부는 자기 진단 시에 소정 코드의 디지털 자기 진단 신호를 출력하고, 그 리턴 신호를 수신하도록 구성한 것
    을 특징으로 하는 입출력 회로계의 자기 진단 회로.
  10. 제 9 항에 있어서,
    상기 송신 디지털 채널과 상기 수신 디지털 채널은 각각 복수 마련되어 있고, 상기 각 디지털 자기 진단 신호의 코드는 각각 다른, 입출력 회로계의 자기 진단 회로.
  11. 복수의 구동 부위를 갖는 장치를 제어 구동하는 주 제어부 내에 마련되고, 상기 장치로의 구동·제어 신호와 그 리턴 신호를 주고받는 출력·입력 채널을 복수 갖는 입출력 회로계에 탑재되는 자기 진단 회로로서,
    상기 입출력 회로 내에서 대향하는 출력 채널과 입력 채널 사이를 각각 접속하는 연락 스위치부와,
    상기 입출력 회로 내에서 상기 장치의 구동 부위에 전원 공급을 행하는 전원 공급 라인 상에 마련되고, 상기 구동 부위로의 전원 공급을 차단하는 자기 진단 스위치부
    를 구비하되,
    통상 운전 시에는, 개방 상태의 상기 연락 스위치부와 폐쇄 상태의 상기 자기 진단 스위치부에 의해, 상기 주 제어부에 의한 상기 장치의 구동 제어가 행해지고,
    자기 진단 시에는, 폐쇄 상태의 상기 연락 스위치부와 개방 상태의 상기 자기 진단 스위치부에 의해, 상기 주 제어부에 의해 상기 출력 채널로 출력된 자기 진단 신호가 상기 입력 채널을 거쳐서 상기 주 제어부로 리턴하는 것에 의해 상기 입출력 회로계가 정상 상태인 것을 판별하는
    입출력 회로계의 자기 진단 회로.
  12. 제 11 항에 있어서,
    상기 자기 진단 신호는 채널마다 타이밍이 어긋난 1 펄스 신호로 이루어지는 입출력 회로계의 자기 진단 회로.
  13. 제 11 항에 있어서,
    상기 자기 진단 신호는, 채널마다 1주기의 펄스수가 다른 펄스 코드 신호로 이루어지는 입출력 회로계의 자기 진단 회로.
  14. 제 11 항에 있어서,
    상기 입출력 회로계는 상기 장치로의 구동·제어 신호와 그 리턴 신호를 무선 통신에 의해 주고받는 입출력 회로계의 자기 진단 회로.
  15. 복수의 구동 부위를 갖는 장치를 제어 구동하는 주 제어부 내에 마련되고, 출력·입력 채널을 복수 갖는 입출력 회로계에 탑재되는 자기 진단 회로에 있어서,
    상기 입출력 회로 내에서 대향하는 출력 채널과 입력 채널 사이를 각각 접속하는 연락 스위치부와,
    상기 입출력 회로 내에서 각 출력·입력 채널의 라인 상에 마련되고, 상기 장치측의 구동 부위와의 전기적 접속을 차단하는 자기 진단 스위치부
    를 구비하되,
    통상 운전 시에는, 개방 상태의 상기 연락 스위치부와 폐쇄 상태의 상기 자기 진단 스위치부에 의해, 상기 주 제어부에 의한 상기 장치의 구동 제어가 행해지고,
    자기 진단 시에는, 폐쇄 상태의 상기 연락 스위치부와 개방 상태의 상기 자기 진단 스위치부에 의해, 상기 주 제어부에 의해 상기 출력 채널로 출력된 자기 진단 신호가 상기 입력 채널을 거쳐서 상기 주 제어부로 리턴하는 것에 의해 상기 입출력 회로계가 정상 상태인 것을 판별하는
    입출력 회로계의 자기 진단 회로.
  16. 제 15 항에 있어서,
    상기 자기 진단 신호는 채널마다 전압값이 다른 일정 전압의 정전압 신호로 이루어지는 입출력 회로계의 자기 진단 회로.
  17. 제 15 항에 있어서,
    상기 자기 진단 신호는 채널마다 타이밍이 어긋나고, 전압값이 단계적으로 변화하는 스텝(step) 형상 전압 신호로 이루어지는 입출력 회로계의 자기 진단 회로.
  18. 청구항 1 내지 17 중 어느 한 항에 기재된 자기 진단 회로를 마련한 반도체 제조 장치.
KR1020037003367A 2000-09-08 2001-09-04 입출력 회로계의 자기 진단 회로 및 반도체 제조 장치 KR100799380B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000272644A JP2002082714A (ja) 2000-09-08 2000-09-08 入出力回路系の自己診断回路
JPJP-P-2000-00272644 2000-09-08
PCT/JP2001/007651 WO2002021228A1 (fr) 2000-09-08 2001-09-04 Circuit d'autodiagnostic d'un systeme a circuit d'entree-sortie

Publications (2)

Publication Number Publication Date
KR20030029940A KR20030029940A (ko) 2003-04-16
KR100799380B1 true KR100799380B1 (ko) 2008-01-30

Family

ID=18758725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037003367A KR100799380B1 (ko) 2000-09-08 2001-09-04 입출력 회로계의 자기 진단 회로 및 반도체 제조 장치

Country Status (5)

Country Link
US (1) US6986111B2 (ko)
JP (1) JP2002082714A (ko)
KR (1) KR100799380B1 (ko)
TW (1) TW548530B (ko)
WO (1) WO2002021228A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972121B1 (ko) * 2009-12-07 2010-07-23 엘아이지넥스원 주식회사 이산 신호의 입출력 회로

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230447B2 (en) * 2003-10-31 2007-06-12 Texas Instruments Incorporated Fault tolerant selection of die on wafer
DE10335083B3 (de) * 2003-07-31 2004-12-16 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Lastdiagnose eines Halbleiterschalters
JP4634188B2 (ja) * 2005-02-28 2011-02-16 パナソニック電工Sunx株式会社 短絡検出回路、検出センサ
WO2007125584A1 (ja) 2006-04-27 2007-11-08 Fujitsu Limited 半導体装置およびシステム
US9074285B2 (en) * 2007-12-13 2015-07-07 Lam Research Corporation Systems for detecting unconfined-plasma events
TWI478116B (zh) * 2009-11-13 2015-03-21 Hon Hai Prec Ind Co Ltd 輸出入裝置及具有該輸出入裝置之環境監控系統
KR100989640B1 (ko) * 2010-05-31 2010-11-09 (주) 지디스 삼중화시스템의 입출력모듈 진단장치
KR20230106718A (ko) 2012-12-27 2023-07-13 카티바, 인크. 정밀 공차 내로 유체를 증착하기 위한 인쇄 잉크 부피제어를 위한 기법
FR3001297B1 (fr) * 2013-01-23 2015-03-20 Schneider Electric Ind Sas Procede et dispositifs pour l'autodiagnostic d'equipements electriques
JP5907915B2 (ja) * 2013-03-14 2016-04-26 三菱電機株式会社 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法
DE102013005579B3 (de) * 2013-04-03 2014-03-20 Phoenix Contact Gmbh & Co. Kg Verfahren für einen fehlersicheren Betrieb eines netzwerksfähigen Steuerungssystems
JP6121853B2 (ja) * 2013-09-18 2017-04-26 株式会社東芝 出力装置およびその診断方法
CN104375034B (zh) * 2014-11-07 2017-02-08 北京交控科技股份有限公司 一种地铁信号系统车载设备开关量输出通道在线自检系统
CN109991895A (zh) * 2017-12-29 2019-07-09 中国核动力研究设计院 一种电流输入通道的诊断系统及方法
JP7310281B2 (ja) * 2019-05-09 2023-07-19 株式会社ジェイテクト 通信装置及び通信システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841436B2 (ja) * 1989-03-16 1998-12-24 ソニー株式会社 通信機能自己診断装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724248A (en) * 1989-05-04 1998-03-03 Texas Instruments Incorporated Devices and systems with protective terminal configuration, and methods
AU644141B2 (en) * 1990-01-05 1993-12-02 Maspar Computer Corporation A method of controlling a router circuit
JPH05316216A (ja) * 1992-05-08 1993-11-26 Sanritsutsu:Kk 遠隔制御切り分け器
JPH08194528A (ja) * 1995-01-17 1996-07-30 Mitsubishi Electric Corp 入出力信号制御用回路
JP3588936B2 (ja) * 1996-10-16 2004-11-17 石川島播磨重工業株式会社 フレキシブル高速多重化リモート入出力システム
JPH11143790A (ja) * 1997-11-11 1999-05-28 Toshiba Corp 制御信号入出力装置
US6286127B1 (en) * 1998-02-06 2001-09-04 Texas Instruments Incorporated Control circuit having multiple functions set by a single programmable terminal
US6622286B1 (en) * 2000-06-30 2003-09-16 Lam Research Corporation Integrated electronic hardware for wafer processing control and diagnostic

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841436B2 (ja) * 1989-03-16 1998-12-24 ソニー株式会社 通信機能自己診断装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972121B1 (ko) * 2009-12-07 2010-07-23 엘아이지넥스원 주식회사 이산 신호의 입출력 회로

Also Published As

Publication number Publication date
TW548530B (en) 2003-08-21
KR20030029940A (ko) 2003-04-16
WO2002021228A1 (fr) 2002-03-14
JP2002082714A (ja) 2002-03-22
US20040177331A1 (en) 2004-09-09
US6986111B2 (en) 2006-01-10

Similar Documents

Publication Publication Date Title
KR100799380B1 (ko) 입출력 회로계의 자기 진단 회로 및 반도체 제조 장치
US7505847B2 (en) Configurable electronic control system and diagnostic method
US9846422B2 (en) Signal processing apparatus
US20060125607A1 (en) System and method for identifying automation components
US7462041B2 (en) Automation system and method for identifying and correcting connection errors
US9946613B2 (en) Instrumentation system and method for maintaining the same
EP3786502B1 (en) Electromagnetic valve system
CN109490763A (zh) 一种继电器单板通用测试装置及测试方法
US20150226783A1 (en) Probe card and wafer test system including the same
US4984250A (en) DC termination circuit for subscriber cables
KR102180626B1 (ko) 이더캣을 이용한 반도체 스토커 시스템의 풉 제어보드 고장 검출 방법 및 장치와, 이를 구비한 풉 제어보드
CN101311740A (zh) 电子组件测试系统
JP2021518613A (ja) フィールド装置ラッチリレーリセット
US7245976B2 (en) Field apparatus
CN101825898A (zh) 具有故障诊断功能的控制系统和方法
KR101883601B1 (ko) 인터페이스 회로
KR20030074452A (ko) 반도체 디바이스 테스트 장치 및 방법
JP5233468B2 (ja) プログラマブルコントローラとプログラマブルコントローラの増設および更新方法
KR100206932B1 (ko) 반도체 제조장비의 온도제어장치
KR101781383B1 (ko) 기판 제조 장치 및 그에 사용되는 제어 모듈
KR100537911B1 (ko) 유체흐름감지센서에서의 측정량의 표시 및 제어장치
KR100507918B1 (ko) 웨이퍼 번인 시스템에서의 브이에스 케이블 단선 검출 장치
KR100527675B1 (ko) 반도체 제조설비의 인쇄회로기판 기능 검사장치
JPH02105452A (ja) 半導体集積回路の出力回路
JPS62154445A (ja) イオン注入装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee