KR100791068B1 - 고체 촬상 소자 및 그 제조 방법 - Google Patents
고체 촬상 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100791068B1 KR100791068B1 KR1020067007087A KR20067007087A KR100791068B1 KR 100791068 B1 KR100791068 B1 KR 100791068B1 KR 1020067007087 A KR1020067007087 A KR 1020067007087A KR 20067007087 A KR20067007087 A KR 20067007087A KR 100791068 B1 KR100791068 B1 KR 100791068B1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical transfer
- oxide film
- drain
- silicon oxide
- charge accumulation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000007787 solid Substances 0.000 title description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 114
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 113
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 97
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 97
- 238000009825 accumulation Methods 0.000 claims abstract description 60
- 238000003384 imaging method Methods 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000011159 matrix material Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 68
- 238000005530 etching Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 38
- 238000001020 plasma etching Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- 230000005570 vertical transmission Effects 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 76
- 108091006146 Channels Proteins 0.000 description 75
- 238000006243 chemical reaction Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- -1 boron ions Chemical class 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Abstract
본 발명은 고품질의 고체 촬상 소자를 제공하는 것이다.
본 발명은 반도체 기판에 불순물을 주입하여 전하를 제 1 방향으로 전송하는 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 수직 전송 채널에 근접하는 드레인을 형성한다. 수직 전송 채널, 게이트 및 드레인의 표면에 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막이 저면으로부터 이 순서로 퇴적된다. 제 1 층 수직 전송 전극은 수직 전송 채널 상방의 제 2 산화 실리콘막상에 형성되고, 절연막은 제 1 층 수직 전송 전극의 표면에 형성된다. 질화 실리콘막이 수직 전송 채널을 커버하고, 드레인 근방의 부분을 제외한 게이트 상방에 연장되는 방식으로 제 2 산화 실리콘막 및 질화 실리콘막이 에칭된다. 게이트 제어 전극은 절연막상에 및 제 1 산화 실리콘막상에 형성된다. 복수의 전하 축적 영역은 전하 축적 영역의 각 열이 각 수직 전송 채널에 근접하여 형성되는 방식으로 드레인보다도 제 1 방향의 상류측에 획정된 영역에 행렬상으로 형성된다.
고체 촬상 소자, 전하 축적 영역, 수직 전송 채널, 수직 전송 전극
Description
본 발명은 고체 촬상 소자 및 그 제조 방법에 관한 것이고, 특히 전하 배출용 드레인에 인접하는 게이트 상방의 절연막이 질화막을 포함하는 구조를 갖는 고체 촬상 소자 및 그 제조 방법에 관한 것이다.
도 7A는 고체 촬상 소자를 조립한 고체 촬상 장치의 주요부를 나타내는 블록도이고, 도 7B 및 7C는 고체 촬상 소자의 구성을 나타내는 개략 평면도이다. 도 7D는 고체 촬상 소자의 화소 영역의 일부를 나타낸 개략 단면도이다.
도 7A을 참조하여 고체 촬상 장치의 구조가 기술될 것이다. 고체 촬상 소자(51)는 각 화소에 입사된 광량에 따라서 신호 전하를 발생하고, 발생된 신호 전하에 따른 화상 신호를 공급한다. 구동 신호 발생 장치(52)는 고체 촬상 소자(51)를 구동하기 위한 구동 신호(전송 전압 등)를 발생하고, 그들을 고체 촬상 소자(51)에 공급한다. 아날로그 전단(53)은 출력 신호를 고체 화상 유닛(51)으로부터 상관 2중 샘플링으로 서브젝트하고, 샘플링된 신호를 외부에서 설정된 게인(gain)으로 증폭하고, 그것을 디지털 신호로 변환하고, 디지털 신호를 출력한다. 디지털 신호 처리 장치(DSP)(54)는 아날로그 전단(53)으로부터 공급되는 화상 신호를 인식 처리, 데이타 압축 및 네트워크 컨트롤 등으로 처리하고, 처리된 화상 데이타를 출력한다. 타이밍 제너레이터(TG)(55)는 고체 촬상 소자(51), 구동 신호 발생 장치(52) 및 아날로그 전단(53)에 타이밍 신호를 발생시켜 그 동작을 제어한다. 구동 신호 발생 장치(52)는 예컨대, 수직 전하 결합 소자(CCD) 구동 신호를 발생시키는 V드라이버를 포함한다. 구동 신호 발생 장치(52)로부터 고체 촬상 소자(51)에 공급되는 신호는 수평 CCD 구동 신호, 수직 CCD 구동 신호, 출력 앰프 구동 신호 및 기판 바이어스 신호를 포함한다.
도 7B에 나타낸 바와 같이, 고체 촬상 소자는: 예컨대, 행렬상으로 배치된 복수의 감광부(62); 감광부(62)의 각 열에 근접하여 배치된 복수의 수직 CCD부(64); V드레인 영역(68)을 통하여 수직 CCD부(64)에 전기 접속된 수평 CCD부(66); 및 수평 CCD부(66)의 출력단에 접속되고, 수평 CCD부(66)로부터의 출력 전하 신호를 증폭하는 증폭 회로부(67)로 구성된다. 화소 영역(61)은 감광부(62) 및 수직 CCD부(64)로 구성된다.
감광부(62)는 감광 소자 예컨대, 광전 변환 소자(포토다이오드) 및 판독 게이트로 구성된다. 광전 변환 소자는 입사된 광량에 따라서 신호 전하를 발생시키고 축적한다. 축적된 신호 전하의 수직 CCD부(64)(수직 전송 채널)로의 판독은 판독 게이트에 인가되는 전압에 의해 제어된다. 수직 CCD부(64)로 판독된 신호 전하는 수직 CCD부(64)(수직 전송 채널)내에서 수평 CCD부(66)를 향하는 방향으로(수직, 또는 열방향으로) 전송된다.
수직 CCD부(64)의 말단으로부터 V드레인 영역(수직 CCD 드레인 영역)(68)을 통하여 전송된 신호 전하는 수평 CCD부(66)(수평 전송 채널)내에서 수평 방향(행 방향으로도 칭함)으로 전송되고, 증폭 회로부(67)에 의해 증폭되고 외부로 출력된다. V드레인 영역(68)은 드레인(95)을 갖고 상세히 후술될 것이다.
감광부(62)는 도 7B에 나타난 바와 같은 행 및 열 방향으로 일정 피치에서 정방 행렬 레이아웃으로 배치되거나, 또는 행 및 열 방향으로 감광부를 1개 걸러 예컨대, 반피치씩 시프트하여 허니콤 레이아웃으로 배치된다.
도 7C는 허니콤 레이아웃을 갖는 고체 촬상 소자의 개략 평면도이다. 허니콤 레이아웃은 제 1 정방 행렬 레이아웃으로 배치된 감광부(62)와 제 1 정방 행렬 레이아웃의 격자점간의 위치에 제 2 정방 행렬 레이아웃으로 배치된 감광부(62)를 갖는다. 수직 CCD부(64)(수직 전송 채널)는 감광부(62) 사이에서 지그재그식으로 배치된다. 이 레이아웃은 허니콤 레이아웃으로 칭하지만, 대부분 허니콤 레이아웃의 감광부(62)는 팔각형상이다.
도 7D에 나타낸 바와 같이, 예컨대, n형 실리콘 기판인 반도체 기판(81)에 형성된 p형 우물층(82)에, n형의 불순물 첨가 영역으로 이루어지는 전하 축적 영역(71), 광전 변환 소자상에 형성된 p+형 매립 영역(71a) 및 광전 변환 소자와 매립 영역에 근접하여 배치된 n형 영역으로 이루어지는 수직 전송 채널(73)이 형성되어 있다. n형 전하 축적 영역(71)과 그 아래의 p형 영역은 광전 변환 소자를 구성한다. 광전 변환 소자는 입사된 광량에 따라서 신호 전하를 생성한다. 생성된 신호 전하는 전하 축적 영역(71)에 축적된다. 판독 게이트(72)는 전하 축적 영역(71)과 수직 전송 채널(73) 사이에 한정된다. 수직 전송 채널(73) 상방에는 절연막(74)이 삽입된 채로 수직 전송 전극(75)이 형성되어 있다. p형 채널 스톱 영역(76)은 인접하는 전하 축적 영역(71) 사이에 형성되어 있다.
채널 스톱 영역(76)은 전하 축적 영역(71), 수직 전송 채널(73) 등을 전기적으로 분리하기 위해 이용된다. 절연막(74)은 반도체 기판(81)의 표면상에 예컨대, 열산화에 의해 형성된 산화 실리콘막이다. 수직 전송 전극(75)은 예컨대, 폴리실리콘으로 형성되는 제 1 및 제 2 수직 전송 전극으로 구성된다. 제 1 및 제 2 수직 전송 전극은 비결정 실리콘으로 형성될 수 있다. 수직 전송 전극(75)에 인가되는 전압(구동 신호)에 따라, 신호 전하는 수직 전송 채널(73)에서 전송된다. 판독 게이트(72) 상방의 수직 전송 전극(75)은 인가 전압(구동 신호)에 따라, 전하 축적 영역(71)에 축적된 신호 전하를 판독 게이트(72)로부터 수직 전송 채널(73)로 판독하는 기능도 갖는다. 절연성 산화 실리콘막(77)은 수직 전송 전극(75)상에 예컨대, 폴리실리콘의 열산화에 의해 형성되어 있다. 수직 CCD부(64)는 수직 전송 채널(73), 상방의 절연막(74) 및 수직 전송 전극(75)으로 구성된다.
예컨대, 수직 전송 전극(75) 상방에는 절연성 산화 실리콘막(77)이 삽입된 채로 텅스텐에 의해 차광막(79)이 형성되어 있다. 개구부(79a)는 전하 축적 영역(71)의 상방 위치에 차광막(79)을 통하여 형성되어 있다. 질화 실리콘막(78)은 차광막(79)상에 형성되어 있다. 질화 실리콘막(78)은 반드시 필요한 것은 아니다.
상술한 바와 같이, 차광막(79)은 전하 축적 영역(71) 상방에 개구부(79a)를 갖고, 화소 영역(61)에 입사되는 광이 광전 변환 소자 이외의 영역에 입사되는 것 을 방지한다.
예컨대, 보로포스포실리케이트 글래스(borophosphosilicate glass)(BPSG)로 이루어진 평탄화층(83a)은 차광막(79) 상방에 형성된다. 상기 평탄한 표면상에 3원색: 적(R), 녹(G) 및 청(B)인 컬러 필터층(84)이 형성된다. 다른 평탄화층(83b)은 컬러 필터층(84)상에 형성된다. 평탄한 표면을 갖는 평탄화층(83b)상에 예컨대, 마이크로렌즈의 포토레지스트 패턴을 용융 및 고화함으로써 마이크로렌즈(85)가 형성된다. 각 마이크로렌즈(85)는 각 전하 축적 영역(71) 상방에 배치된 미소한 반구상의 볼록 렌즈이다. 마이크로렌즈(85)는 입사광을 광전 변환 소자로 집광한다. 1개의 마이크로렌즈(85)에 의해 집속되는 광은 적(R), 녹(G) 및 청(B) 중 어느 하나의 컬러 필터층(84)을 투과하여 1개의 광전 변환 소자에 입사된다. 따라서, 광전 변환 소자는: 적(R) 컬러 필터층(84)을 투과한 광이 입사되는 광전 변환 소자; 녹(G) 컬러 필터층(84)을 투과한 광이 입사되는 광전 변환 소자; 및 청(B) 컬러 필터층(84)을 투과한 광이 입사되는 광전 변환 소자의 3종류의 광전 변환 소자를 포함한다.
도 8A 및 8B는 고체 촬상 소자의 제조 방법을 예시하는 개략 단면도이다.
도 8A를 참조하면, 반도체 기판(81) 예컨대, n형 실리콘 기판이 준비되고, p형 불순물 예컨대, 붕소 이온이 주입되어 p형 우물층(82)을 형성한다.
우물층(82)의 표면층에서 n형 불순물 예컨대, 인 또는 비소 이온이 주입되어 수직 전송 채널(73)을 형성하고, p형 불순물 예컨대, 붕소 이온이 주입되어 채널 스톱 영역(76)을 형성한다. 절연막(74)은 반도체 기판(81)상에 형성되고, 이 절연막은 열산화된 산화 실리콘막, 화학 기상 성장법(CVD)을 통하여 형성된 질화 실리 콘막 및 질화 실리콘막의 표면을 열산화함으로써 형성된 산화 실리콘막을 포함하는 산화물-질화물-산화물(ONO)막이다. 절연막(74)에서의 질화 실리콘막은 산소 차폐막의 기능을 가진다.
수직 전송 채널(73)을 커버하도록 예컨대, 폴리실리콘으로 이루어진 수직 전송 전극(75)이 형성된다. 수직 전송 전극(75)은 예컨대, 제 1 및 제 2 전하 전송 전극으로 이루어진다. 광전 변환 소자에서 생성된 신호 전하는 수직 전송 채널(73)의 포텐셜을 제어함으로써 수직 방향으로 전송된다. 수직 전송 전극(75)은 절연막(74)상에 예컨대, CVD에 의해 폴리실리콘을 퇴적하고, 그것을 포토리소그래피 및 에칭을 통하여 패터닝함으로써 형성된다.
수직 전송 전극(75)을 마스크로서 이용함으로써, 또는 수직 전송 전극(75) 및 절연막(74)의 표면상에 레지스트를 코팅한 후 레지스트를 노광 및 현상하여 형성된 레지스트 패턴을 이용함으로써, n형 불순물 예컨대, 인 또는 비소 이온이 주입되어 전하 축적 영역(71)을 형성한다. 매립층(71a)은 p형 불순물 예컨대, 붕소 이온을 주입함으로써 전하 축적 영역(71)상에 형성된다. 전하 축적 영역(71)과 수직 전송 채널(73) 사이에 한정되는 p형 영역은 판독 게이트(72)이다. 수직 전송 전극(75)이 열산화되어 그 표면상에 산화 실리콘막(77)을 형성한다. 광전 변환 소자[전하 축적 영역(71)]은 정방 행렬 레이아웃으로 또는 허니콤 레이아웃으로 배치될 수 있다.
도 8A의 단면도에는 나타나 있지 않지만, 수평 CCD부(66) 및 V드레인 영역(68)은 반도체 기판(81)상에 상술한 공정을 부분적으로 포함하는 공정에 의해 형 성된다. 예컨대, 화소 영역에서 제 1 층 수직 전송 전극을 형성하는 공정과 동일한 공정을 이용함으로써 제 1 층 수직 전송 전극이 V드레인 영역에 형성되고, 화소 영역에서 제 2 층 수직 전송 전극을 형성하는 공정과 동일한 공정을 이용함으로써 V드레인 영역에서 게이트 제어 전극이 제 1 수직 전송 전극 상방에 형성된다. 또한, 증폭 회로부(67) 등이 형성된다. V드레인 영역은 상세히 후술될 것이다.
도 8B를 참조하면, 예컨대, 차광막(79)은 산화 실리콘막(77) 상방에 텅스텐으로 형성된다. 레지스트가 차광막(79)상에 코팅, 노광 및 현상되어 소정의 영역에서 레지스트를 남긴다. 상기 레지스트를 마스크로서 이용함으로써 차광막(79)이 에칭되어 각 전하 축적 영역(71) 상방에 개구부(79a)를 형성한다.
차광막(79)을 커버하도록 질화 실리콘막(78)이 형성된 후, 예컨대, CVD에 의해 BPSG의 평탄화층(83a)이 형성된다. 예컨대, 퇴적된 BPSG막이 850℃에서 리플로우되어 평탄화층(83a)을 형성한다. 리플로우에 더하여, 평탄화는 예컨대, 화학 기계 연마(CMP)에 의해 수행될 수 있다. BPSG 대신에, 불순물을 첨가하여 융점을 내린 산화 실리콘이 이용될 수도 있다.
평탄화층(83a)의 평탄한 표면상에 적(R), 녹(G) 및 청(B)의 3원색의 컬러 필터층(84)이 형성된다. 예컨대, 컬러 필터층(84)은 입상의 색소가 혼합된 포토레지스트액(안료 분산 레지스트액)을 평탄화층(83a)의 표면상에 코팅하고 그것을 노광 및 현상하고, 220℃의 경화 온도로 경화시킴으로써 형성된다. 적(R), 녹(G) 및 청(B)의 3색의 필터층이 순서대로 형성된다.
컬러 필터층(84)의 표면이 불규칙하기 때문에, 평탄화층(83b)은 컬러 필터 층(84)상에 형성된다. 예컨대, 평탄화층(83b)은 투명한 수지의 것와 같은 조성을 갖는 재료를 코팅하고, 220℃의 경화 온도로 경화시킴으로써 형성된다. 계속해서, 마이크로렌즈(85)는 평탄화층(83b)상에 형성된다.
도 9A 및 9B는 V드레인 영역(68)을 예시하는 개략 평면도 및 개략 단면도이다.
도 9A를 참조하면, 전술한 바와 같이, V드레인 영역(68)은 화소 영역(61)에 인접하여 화소 배열의 신호 전하 수직 전송 방향의 하류측[화소 영역(61)과 수평 CCD부 사이]에 배치된다.
V드레인 영역(68)은 감광부(62)에서 과잉으로 생성된 전하, 감광부(62)와 수직 전송 채널(73) 등에서 잔류하는 전하 및 화소 영역 이외의 영역에서 생성된 불필요한 전하를 고속으로 소인하는 기능을 갖는 V드레인(수직 CCD 드레인)(68a)을 가진다. V드레인(68a)은 예컨대, 감광부(62)의 각 열에 배치되는 n형의 불순물 첨가 영역의 드레인(95)을 가진다. 드레인(95)은 화소 영역(61)으로부터 연장되는 수직 전송 채널(73)에 근접해서 형성된다. V드레인(68a)에서는 제 1 층 수직 전송 전극(75b)을 커버하도록 게이트 제어 전극(99)이 형성된다.
도 9B는 도 9A의 9B-9B선에 따른 단면도이다. 불필요한 전하는 게이트(94)를 통하여 수직 전송 채널(73)로부터 드레인(95)으로 이동된다. 게이트(94)는 수직 전송 채널(73)과 드레인(95) 사이에 한정된 배리어 영역이다. 게이트(94)의 포텐셜은 게이트 제어 전극(99)에 인가되는 전압(소인 전압)에 의해 제어된다. 불필요한 전하는 드레인(95)으로 배출된다(소인된다). 드레인(95)으로 소인된(이동된) 불필요 한 전하는 메탈 배선(96)을 통하여 V드레인(68a)의 외부로 배출된다. 메탈 배선(96)은 드레인(95)의 콘택트부(100)에 전기 접속된다.
도면의 명료화를 위해, 게이트 제어 전극(99)과 메탈 배선(96) 사이의 구성은 생략되어 있다. 상기 구조는 도 7D에 나타낸 구성과 유사하게, 게이트 제어 전극(99)상의 산화 실리콘막(77), 그 상방의 개구부(79a)를 구비하는 차광막(79), 그 상방의 질화 실리콘막(78) 및 평탄화층(83a)을 포함한다.
구성 요소에 인가되는 전압은 거의 하기와 같다. 15V 정도의 전원 전압은 드레인(95), 메탈 배선(96) 및 게이트 제어 전극(99)에 인가된다. 0V∼-10V 정도의 펄스 전압은 신호 전하 전송을 위해 제 1 층 수직 전송 전극(75b)에 인가된다.
V드레인(68a)을 갖는 고체 촬상 소자는 예컨대, 연사(連寫) 등의 신호 전하의 고속 구동을 필요로 하는 동작을 수행할 수 있다.
V드레인(68a)의 절연막(74)은 화소 영역(61)에서의 절연막(74)을 공정과 동일한 공정에 의해 형성된다. 화소 영역(61)과 마찬가지로, V드레인(68a)의 절연막[반도체 기판(81) 표면상에 및 제 1 층 전송 전극(75b) 아래에 형성됨]은 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b) 및 산화 실리콘막(탑 산화막)(74c)의 ONO 구조를 채용한다.
소인 전압에 의해 생성된 고전계에 의해 가속되어 일부가 핫 일렉트론인 불필요 전하는 질화 실리콘막(74b)과 산화 실리콘막(74a) 사이의 계면에 트랩되어 소인 전압의 변동(경시 변화)을 야기할 수 있다. 고체 촬상 소자가 장시간 이용된 경우, 소인 성능, 나아가서는 고체 촬상 소자의 성능 및 품질을 저하시키는 문제가 발생될 수 있다.
도 10A 내지 10C는 V드레인(68a)의 제조 방법을 예시하는 개략 단면도이다.
도 10A를 참조하면, 도 8A를 참조하여 기술된 화소 영역(61)으로의 이온 주입과 동일한 이온 주입이 수행되어 p형 우물층(82) 및 n형 수직 전송 채널(73)을 형성한다. n형 불순물 영역의 드레인(95)은 예컨대, 인 또는 비소 이온의 주입에 의해 형성된다. 수직 전송 채널(73)과 드레인(95) 사이의 p형 영역은 게이트(94)이다. 화소 영역(61)에서 절연막(74)을 형성하는 공정과 동일 공정을 이용함으로써 수직 전송 채널(73), 게이트(94) 및 드레인(95)을 커버하도록 ONO막이 형성된다. ONO막은 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b) 및 산화 실리콘막(탑 산화막)(74c)으로 구성된다.
고농도로 인이 도핑된 폴리실리콘막이 ONO막상에 퇴적되고, 포토리소그래피에 의해 형성된 레지스트 패턴을 이용한 이방성의 반응성 이온 에칭에 의해 패터닝되어 제 1 층 수직 전송 전극(75b)을 형성한다.
도 10B를 참조하면, 레지스트 패턴이 제거된 후, 절연막(80)은 제 1 층 수직 전송 전극(75b)의 표면을 열산화함으로써 형성된다. 절연막(80)은 다음에 형성될 게이트 제어 전극으로부터 제 1 층 수직 전송 전극(75b)을 전기적으로 절연한다.
도 10C을 참조하면, 고농도로 인이 도핑된 폴리실리콘막이 퇴적되고, 이방성의 반응성 이온 에칭과 포토리소그래피에 의해 패터닝되어 게이트 제어 전극(99)을 제 1 층 수직 전송 전극(75b) 상방에 형성한다. V드레인에 있어서의 제 1 층 수직 전송 전극(75b), 및 그 전극(75b)상의 절연막(80)은 화소 영역(61)에서 그들을 형 성하는 공정과 동일한 공정에 의해 형성되고, 게이트 제어 전극(99)은 화소 영역(61)에서의 제 2 층 수직 전송 전극(75c)을 형성하는 공정과 동일한 공정에 의해 형성된다. V드레인(68a)에서 게이트 제어 전극(99)은 게이트(94)를 커버하도록 형성된다.
도시되어 있지 않지만, 전술한 바와 같이, 실리콘 산화막(77)이 게이트 제어 전극(99)상에 형성된다. 차광막은 실리콘 산화막상에 텅스텐으로 형성되고, 개구부는 레지스트 패턴을 이용함으로써 차광막을 통해 형성된다. 질화 실리콘막 및 평탄화층은 차광막상에 형성된다.
예컨대, 레지스트 패턴을 이용함으로써 반응성 이온 에칭에 의해 평탄화층의 표면으로부터 드레인(95)으로 연장되는 콘택트 홀이 형성된다. 고농도 n형 불순물 영역의 콘택트부(100)는 콘택트 홀을 통하여 n형 불순물, 예컨대 비소 이온을 주입함으로써 드레인(95)에서 형성된다. 메탈 배선(96)은 콘택트 홀을 통하여 드레인(95)에서 콘택트부(100)에 전기 접속되도록 형성된다.
안정하고, 고신뢰성이고, 박형이고, 고내압이며, 핫 일렉트론에 의한 판독 전압에서의 경시 변화의 발생을 억제할 수 있는 고체 촬상 소자를 제공하는 것을 목적으로 하는 발명이 개시되어 있다(예컨대, 일본 특허 공개 2003-332556호 공보).
일본 특허 공개 2003-332556호 공보에 기재된 발명에 의한 고체 촬상 소자는 반도체 기판에 형성된 광전 변환 소자와, 광전 변환 소자에 근접한 수직 전송 채널상방의 절연막을 포함한다. 절연막은 산화 실리콘막과 질화 실리콘막의 적층 구조 를 가진다. 적어도 절연막의 질화 실리콘막은 광전 변환 소자의 상단부에 근접하게 연장되지는 않는다.
본 발명의 목적은 고품질의 고체 촬상 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 일양상에 의하면, 반도체 기판 내에 행렬상으로 배치되고, 입사광을 신호 전하로 광전 변환하여 상기 신호 전하를 축적하는 복수의 제 1 도전형의 전하 축적 영역; 상기 전하 축적 영역의 각 열에 근접하여 상기 반도체 기판에 각각 배치되는 제 1 도전형의 복수의 수직 전송 채널로서, 상기 전하 축적 영역에 축적된 신호 전하를 전체로서 열방향을 따라 전송하는 복수의 제 1 도전형의 수직 전송 채널; 상기 수직 전송 채널의 상방에 형성되고, 상기 각 수직 전송 채널의 포텐셜을 제어함으로써 상기 전하 축적 영역에 축적된 신호 전하를 전송하는 수직 전송 전극; 신호 전하를 소인하는 제 1 도전형의 드레인으로서, 상기 행렬상으로 배치된 상기 전하 축적 영역의 상기 열방향의 하류측에 상기 각 수직 전송 채널에 근접하여 배치되는 제 1 도전형의 드레인; 상기 드레인과 상기 수직 전송 채널 중 대응하는 하나 사이에 형성된 배리어 영역으로서의 게이트; 상기 드레인, 상기 게이트 및 전기 수직 전송 채널상에 형성되는 절연막으로서, 산화 실리콘막과, 상기 수직 전송 채널을 커버하고 상기 드레인 근방을 제외한 상기 게이트 상방으로 연장되는 질화 실리콘막을 포함하는 절연막; 상기 절연막상에 형성되고, 상기 수직 전송 전극에 의해 전송되는 신호 전하를 드레인으로 배출하는 게이트 제어 전극; 및 상기 드레인의 영역의 상기 열방향의 하류측에 형성되고, 상기 수직 전송 채널로부터 전송되는 신호 전하를 행 방향을 따라 전송하는 수평 CCD부를 포함하는 고체 촬상 소자가 제공된다.
본 발명의 다른 양상에 의하면, (a) 반도체 기판에 불순물을 주입하여 전하를 전체로서 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 상기 각 수직 전송 채널에 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정; (b) 상기 수직 전송 채널, 상기 게이트 및 상기 드레인의 표면에서 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정; (c) 상기 수직 전송 채널 상방의 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정; (d) 상기 제 1 층 수직 전송 전극의 표면에 절연막을 형성하는 공정; (e) 상기 질화 실리콘막이 상기 수직 전송 채널을 커버하고 상기 드레인 근방의 부분을 제외한 상기 게이트 상방에 연장되는 방식으로 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 에칭하는 공정; (f) 상기 절연막상에 및 상기 공정 (e)에서 노출된 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; 및 (g) 상기 전하 축적 영역의 각 열이 상기 각 수직 전송 채널에 근접하여 형성되는 방식으로 상기 드레인보다도 상기 제 1 방향의 상류측에 획정된 영역에 복수의 전하 축적 영역을 행렬상으로 형성하는 공정을 포함하는 고체 촬상 소자의 제조 방법이 제공된다.
본 발명의 다른 양상에 의하면, (a) 반도체 기판에 불순물을 주입하여 전하를 전체로서 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 상기 각 수직 전송 채널에 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정; (b) 상기 수직 전송 채널, 상기 게이트 및 상기 드레인 표면에서 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정; (c) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 이방성 에칭하는 공정으로서, 제 1 영역에서 상기 수직 전송 채널 상방을 커버하고 상기 드레인 근방의 부분을 제외한 상기 게이트 상방으로 연장되는 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막, 그리고 제 2 영역에서 상기 드레인의 주변부를 제외한 드레인을 커버하는 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 남기도록 이방성 에칭하는 공정; (d) 상기 제 1 영역의 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정; (e) 상기 제 1 층 수직 전송 전극의 표면에 절연막을 형성하는 공정; (f) 상기 절연막상에 및 상기 공정 (c)에서 노출된 상기 제 1과 상기 제 2 부분 사이의 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; (g) 상기 전하 축적 영역의 각 열이 상기 각 수직 전송 채널에 근접하여 형성되는 방식으로 상기 드레인보다도 상기 제 1 방향의 상류측에 획정된 영역에 복수의 전하 축적 영역을 행렬상으로 형성하는 공정을 포함하는 고체 촬상 소자의 제조 방법이 제공된다.
본 발명의 다른 양상에 의하면, (a) 반도체 기판에 불순물을 주입하여 전하를 전체로서 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 상기 각 수직 전송 채널에 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정; (b) 상기 수직 전송 채널, 상기 게이트 및 상기 드레인의 표면에서 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정; (c) 제 1 영역의 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정; (d) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 이방성 에칭하는 공정으로서, 제 1 영역에서 상기 수직 전송 채널을 커버하고 상기 드레인 근방의 부분을 제외한 상기 게이트 상방으로 연장되는 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막, 그리고 제 2 영역에서 상기 드레인의 주변부를 제외한 드레인을 커버하는 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 남기도록 이방성 에칭하는 공정; (e) 상기 제 1 층 수직 전송 전극의 표면에 절연막을 형성하는 공정; (f) 상기 절연막상에 및 상기 제 1과 상기 제 2 영역 사이의 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; 및 (g) 상기 전하 축적 영역의 각 열이 상기 각 수직 전송 채널 근방에 형성되는 방식으로 상기 드레인보다도 상기 제 1 방향의 상류측에 획정된 영역에 복수의 전하 축적 영역을 행렬상으로 형성하는 공정을 포함하는 고체 촬상 소자의 제조 방법이 제공된다.
본 발명의 다른 양상에 의하면, (a) 반도체 기판에 불순물을 주입하여 전하를 전체로서 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 상기 각 수직 전송 채널에 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정; (b) 상기 수직 전송 채널, 상기 게이트및 상기 드레인의 표면에서 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정; (c) 제 1 영역의 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정; (d) 상기 제 1 층 수직 전송 전극의 표면에 절연막을 형성하는 공정; (e) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 이방성 에칭하는 공정으로서, 제 1 영역에서 상기 수직 전송 채널을 커버하고 상기 드레인 근방의 부분을 제외한 상기 게이트 상방으로 연장되는 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막, 그리고 제 2 영역에서 상기 드레인의 주변부를 제외한 드레인을 커버하는 제 2 산화 실리콘막 및 상기 질화 실리콘막을 남기도록 이방성 에칭하는 공정; (f) 상기 절연막상에 및 상기 제 1과 상기 제 2의 영역 사이의 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; 및 (g) 상기 전하 축적 영역이 상기 각 수직 전송 채널에 근접하여 형성되는 방식으로 상기 드레인보다도 상기 제 1 방향의 상류측에 획정된 영역에 복수의 전하 축적 영역을 행렬상으로 형성하는 공정을 포함하는 고체 촬상 소자의 제조 방법이 제공된다.
이들 고체 촬상 소자의 제조 방법에 의하면, 전하 소인 전압의 경시 변화, 및 장시간 사용에 의한 특성의 열화를 억제하는 고품질의 고체 촬상 소자가 제조될 수 있다.
본 발명에 의하면, 고품질의 고체 촬상 소자 및 그 제조 방법을 제공하는 것이 가능하다.
도 1A 내지 1D는 본 발명의 제 1 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
도 2A 및 2B는 본 발명의 제 2 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
도 3A 내지 3D는 본 발명의 제 3 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
도 4A 내지 4C는 본 발명의 제 4 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
도 5A 내지 5D는 본 발명의 제 5 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
도 6A 및 6B는 제 1 내지 제 5 실시예의 제조 방법에 추가 가능한 공정을 예시하는 개략 단면도이다.
도 7A는 고체 촬상 소자를 조립한 고체 촬상 장치의 주요부를 나타내는 블록도이고, 7B 및 7C는 고체 촬상 소자의 구성을 나타내는 개략 평면도이고, 7D는 고체 촬상 소자의 화소 영역의 일부를 나타내는 개략 단면도이다.
도 8A 및 8B는 고체 촬상 소자의 제조 방법을 예시하는 개략 단면도이다.
도 9A 및 9B는 V드레인 영역을 예시하는 개략 평면도 및 개략 단면도이다.
도 10A 내지 10C는 V드레인의 제조 방법을 예시하는 개략 단면도이다.
도 1A 내지 1D는 제 1 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
도 1A는 도 10A와 같다. 도 10A를 참조하여 기술된 공정과 동일한 공정에 의 해, 반도체 기판(81)에 우물층(82), 수직 전송 채널(73), 드레인(95), 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b), 산화 실리콘막(탑 산화막)(74c) 및 수직 전송 채널(73) 상방의 산화 실리콘막(탑 산화막)(74c)상의 제 1 층 수직 전송 전극(75b)이 형성된다. p형 영역의 게이트(94)는 수직 전송 채널(73)과 드레인(95) 사이에 획정된다.
수직 전송 채널(73) 및 드레인(95)은 도즈(dose)량 5×1012㎝-2 및 가속 에너지 100keV로 예컨대, 인 또는 비소의 불순물 이온을 주입함으로써 형성된다.
예컨대, 산화 실리콘막(보텀 산화막)(74a)의 두께는 25㎚, 질화 실리콘막(74b)의 두께는 50㎚ 및 산화 실리콘막(탑 산화막)(74c)의 두께는 5㎚이다.
제 1 층 수직 전송 전극(75b)을 형성하기 위하여, 고농도로 인이 도핑된 폴리실리콘막은 0.3㎛의 두께로 퇴적된다.
도 1B는 도 10B와 같다. 도 10B를 참조하여 기술된 공정과 동일한 공정을 이용함으로써 제 1 층 수직 전송 전극(75b)상에 절연막(80)이 100㎚의 두께로 형성된다.
도 1C에 나타낸 바와 같이, 절연막(80)이 형성된 제 1 층 수직 전송 전극(75b)을 마스크로 이용함으로써 산화 실리콘막(탑 산화막)(74c)은 플루오르화 수소산 약액의 이용에 의해 제거된다. 산화 실리콘막은 하면의 질화 실리콘막(74b)에 대미지가 적은 케미컬 드라이 에칭(CDE)에 의해 제거될 수도 있다.
그 후, 제 1 층 수직 전송 전극(75b)을 마스크로 이용함으로써 질화 실리콘 막(74b)은 등방성 에칭, 예컨대 등방성의 케미컬 드라이 에칭에 의해 또는 열인산을 이용한 습식 에칭에 의해 에칭된다. 상기 경우에, 질화 실리콘막(74b)은 질화 실리콘막(74b)이 수직 전송 채널(73)을 커버하고, 드레인(95) 근방의 영역을 제외한 게이트(94)의 상방으로 연장되는 방식으로 에칭된다. 등방성 에칭이 행해지기 때문에, 질화 실리콘막(74b)의 측벽은 제 1 층 수직 전송 전극(75b) 측벽상의 절연막(80)의 표면으로부터 인입된다.
도 1D는 도 10C와 같다. 도 10C를 참조하여 기술된 공정과 동일한 공정을 이용함으로써 게이트 제어 전극(99) 및 메탈 배선(96)이 형성된다. 게이트 제어 전극(99)은 절연막(80) 및 질화 실리콘막(74b)의 에칭에 의해 노출되는 산화 실리콘막(74a)의 표면을 커버하도록 형성된다.
드레인(95)에서 콘택트부(100)를 형성하기 위하여, 예컨대 비소 이온이 도즈량 1×1015㎝-2 및 가속 에너지 100keV로 주입된다.
게이트 제어 전극(99)은 고농도로 인이 도핑된 폴리실리콘막을 0.3㎛의 두께로 퇴적함으로써 형성된다.
콘택트부(100)는 도 1A를 참조하여 기술된 공정에 의해, 예컨대 레지스트 패턴을 이용함으로써 도즈량 1×1015/㎝-2 및 가속 에너지 100keV로 비소 이온의 주입에 의해 형성된다.
고체 촬상 소자의 V드레인(68a)은 상기 방식으로 제조된다. 고체 촬상 소자의 다른 영역은 예컨대 도 8A 및 8B를 참조하여 기술된 공정과 동일한 공정에 의해 제조될 수 있다.
상술한 공정에 의해 제조되는 고체 촬상 소자의 V드레인에 있어서는, 드레인, 게이트 및 수직 전송 채널상에 형성되는 절연막은 산화 실리콘막 및 질화 실리콘막을 포함한다. 절연막의 질화 실리콘막은 수직 전송 채널을 커버하고, 드레인 근방의 영역을 제외한 게이트의 상방으로 연장된다.
질화 실리콘막이 드레인 근방에 존재하지 않기 때문에, 질화 실리콘막과 산화 실리콘막(보텀 산화막) 사이의 계면에 트랩되는 핫 일렉트론을 감소시켜, 전하 배출 전압에서의 경시 변화 및 장시간 사용에 의해 야기되는 특성의 열화를 억제할 수 있고, 고품질의 고체 촬상 소자가 제조될 수 있다.
도 2A 및 2B는 본 발명의 제 2 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
제 2 실시예의 제조 방법은 질화 실리콘막(74b)의 에칭 공정에 있어서 제 1 실시예와 다르다.
도 2A는 도 1C에 대응한다.
제 1 실시예에 의한 제조 방법에 있어서는, 절연막(80)을 갖는 제 1 층 수직 전송 전극(75b)을 마스크로 이용함으로써, 산화 실리콘막(탑 산화막)(74c)이 플루오르화 수소산 약액의 이용에 의해 제거되고, 그 후, 질화 실리콘막(74b)이 등방성 에칭에 의해 에칭된다. 질화 실리콘막이 등방성 에칭에 의해 에칭되기 때문에, 질화 실리콘막(74b)의 측벽은 제 1 층 수직 전송 전극(75b) 측벽상의 절연막(80)의 표면으로부터 인입된다.
제 2 실시예의 제조 방법에 있어서는, 절연막(80)을 갖는 제 1 층 수직 전송 전극(75b)을 마스크로 이용함으로써 산화 실리콘막(74c)이 제거되고, 그 후, 질화 실리콘막(74b)은 이방성 에칭, 예컨대, 이방성의 반응성 이온 에칭(RIE)에 의해 에칭된다. 이방성의 에칭이 이용되기 때문에, 질화 실리콘막(74b)의 측벽은 제 1 층 수직 전송 전극(75b) 측벽상의 절연막(80)의 표면과 거의 일치된다.
도 2B는 도 1D에 대응한다. 제 1 실시예의 제조 방법과 마찬가지로, 게이트 제어 전극(99) 및 메탈 배선(95)이 형성된다. 질화 실리콘막(74b)이 이방성의 에칭에 의해 에칭되기 때문에, 사이드 에칭이 발생되지 않아, 제 1 층 수직 전송 전극(75b)과 게이트 제어 전극(99) 사이의 내압의 저하가 방지될 수 있다.
도 3A 내지 3D는 본 발명의 제 3 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
제 1 및 제 2 실시예에 있어서는, 제 1 층 수직 전송 전극(75b) 및 절연막(80)이 형성된 후, 질화 실리콘막(74b)이 에칭된다. 제 3 실시예는 질화 실리콘막(74b)이 에칭된 후 제 1 층 수직 전송 전극(75b)이 형성되는 점에서, 및 에칭 후, 질화 실리콘막(74b)이 남는 위치 및 다른 점에 있어서 제 1 및 제 2 실시예와 다르다.
제 3 실시예는 어느 단계에서 질화 실리콘막(74b)이 에칭되고, 다른 부수되는 점에 있어서 후술될 제 4 및 제 5 실시예와 다르다.
도 3A에 나타낸 바와 같이, 도 1A을 참조하여 기술된 공정과 유사하게, 반도체 기판(81)은 우물층(82), 수직 전송 채널(73), 드레인(95), 산화 실리콘막(보텀 산화막), 질화 실리콘막, 산화 실리콘막(탑 산화막)을 갖도록 형성된다.
이어서, 레지스트 패턴이 산화 실리콘막(탑 산화막)상에 형성된다. 상기 레지스트 패턴을 마스크로 이용함으로써, 산화 실리콘막(탑 산화막)은 플루오르화 수소산 약액의 이용에 의해 에칭된다. 이어서, 질화 실리콘막이 이방성의 반응성 이온 에칭(RIE)에 의해 에칭된다.
상기 에칭 공정에 의해, 산화 실리콘막(탑 산화막)(74c) 및 질화 실리콘막(74b)은 수직 전송 채널(73)을 커버하고, 드레인(95) 근방의 부분을 제외한 게이트(94) 상방으로 연장되고, 게이트(94)에 근접하는 주변부를 제외한 드레인(95) 상방에 남는다. 상기 방식으로, 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b) 및 산화 실리콘막(탑 산화막)(74c)으로 구성된 절연막(74)이 형성된다.
도 3B에 나타낸 바와 같이, 제 1 및 제 2 실시예와 유사하게, 제 1 층 수직 전송 전극(75b)은 수직 전송 채널(73)을 커버하고 드레인(95) 근방의 부분을 제외한 게이트(94) 상방으로 연장되는 질화 실리콘막(74b)상의 산화 실리콘막(탑 산화막)(74c)상에 형성된다.
도 3C에 나타낸 바와 같이, 제 1 층 수직 전송 전극(75b)의 표면이 열산화되어 절연막(80)을 형성한다.
도 3D에 나타낸 바와 같이, 제 1 및 제 2 실시예와 유사하게, 게이트 제어 전극(99)이 절연막(80)의 표면상에 및 절연막(74)과 질화 실리콘막(74b)[수직 전송 채널(73) 상방과 드레인(95) 상방의 부분] 사이의 영역에서 산화 실리콘막(보텀 산화막)(74a)의 표면상에 형성된다. 층간 절연막이 형성된 후, 메탈 배선(96)이 형성 된다.
도 4A 내지 4C는 본 발명의 제 4 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
제 4 실시예의 제조 방법은 제 1 층 수직 전송 전극이 형성된 후, 질화 실리콘막이 에칭된다는 점에서 제 3 실시예와 다르다.
도 4A는 도 1A와 대응한다. 도 1A을 참조하여 기술된 공정과 동일한 공정에 의해, 반도체 기판(81)은 우물층(82), 수직 전송 채널(73), 드레인(95), 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b), 산화 실리콘막(탑 산화막)(74c) 및 제 1 층 수직 전송 전극(75b)을 갖도록 형성된다.
도 4B에 나타낸 바와 같이, 제 1 층 수직 전송 전극(75b) 및 레지스트 패턴을 마스크로 이용함으로써, 산화 실리콘막(탑 산화막)(74a)이 플루오르화 수소산 약액의 이용에 의해 선택적으로 에칭된다. 이어서, 레지스트 패턴이 노출된 질화 실리콘막(74b)상에 형성된다. 레지스트 패턴을 마스크로 이용함으로써, 질화 실리콘막(74b)이 이방성의 반응성 이온 에칭(RIE)에 의해 에칭된다.
상기 에칭에 의해, 질화 실리콘막(74b)은 도 3A 내지 3D을 참조하여 기술된 제 3 실시예의 것과 같은 영역에 남는다.
제 1 층 수직 전송 전극(75b)의 표면이 열산화되어, 절연막(80)을 형성한다.
제 1 층 수직 전송 전극(75b)이 열산화[절연막(80)의 형성]되면서, 산화 실리콘막(보텀 산화막)(74a)도 절연막(74)과 질화 실리콘막(74b)[수직 전송 채널(73) 및 드레인(95) 상방의 부분 사이] 사이의 영역에서 또한 산화되어, 산화 실리콘막 (보텀 산화막)(74a)이 두꺼워진다. 상기 방식으로, 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b) 및 산화 실리콘막(탑 산화막)(74c)으로 구성된 절연막(74)이 형성된다.
도 4C에 나타낸 바와 같이, 제 1 내지 제 3 실시예와 유사하게, 게이트 제어 전극(99)은 절연막(80)의 표면상에 및 절연막(74)과 질화 실리콘막(74b)(수직 전송 채널(73)과 드레인(95) 상방의 부분 사이) 사이의 영역에서 두꺼운 산화 실리콘막(보텀 산화막)(74a)의 표면상에 형성된다. 층간 절연막이 형성된 후, 메탈 배선(96)이 형성된다.
도 5A 내지 5D는 본 발명의 제 5 실시예에 의한 고체 촬상 소자의 특징 부분(V드레인)의 제조 방법을 예시하는 개략 단면도이다.
제 5 실시예에 의한 제조 방법은 제 1 층 수직 전송 전극 및 그 절연막이 형성된 후, 질화 실리콘막이 에칭된다는 점에서 제 3 또는 제 4 실시예와 다르다.
도 5A는 도 1A에 대응한다. 도 1A을 참조하여 기술된 공정과 동일한 공정에 의해, 반도체 기판(81)은 우물층(82), 수직 전송 채널(73), 드레인(95), 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b), 산화 실리콘막(탑 산화막)(74c) 및 제 1 층 수직 전송 전극(75b)이 형성된다.
도 5B에 나타낸 바와 같이, 제 1 층 수직 전송 전극(75b)의 표면은 열산화되어 절연막(80)을 형성한다.
도 5C에 나타낸 바와 같이, 레지스트 패턴이 산화 실리콘막(탑 산화막)(74c)상에 형성된다. 레지스트 패턴을 마스크로 이용함으로써, 산화 실리콘막(탑 산화 막)(74c)이 플루오르화 수소산 약액의 이용에 의해 선택적으로 에칭된다. 이어서, 질화 실리콘막(74b)이 이방성의 반응성 이온 에칭(RIE)에 의해 에칭된다. 상기 방식으로, 절연막(74)이 산화 실리콘막(보텀 산화막)(74a), 질화 실리콘막(74b) 및 산화 실리콘막(탑 산화막)(74c)으로 구성되어 형성된다.
상기 에칭에 의해, 산화 실리콘막(탑 산화막)(74c) 및 질화 실리콘막(74b)은 제 3 실시예의 것과 같은 영역에 남는다.
도 5D에 나타낸 바와 같이, 제 1 내지 제 4 실시예와 유사하게, 게이트 제어 전극(99)이 절연막(80)의 표면상에 및 절연막(74)과 질화 실리콘막(74b)[수직 전송 채널(73)과 드레인(95) 상방의 부분 사이]의 사이의 영역에 산화 실리콘막(보텀 산화막)(74a)의 표면상에 형성된다. 층간 절연막이 형성된 후에, 메탈 배선(96)이 형성된다.
제 2 내지 제 5 실시예의 제조 방법을 이용함으로써, 고체 촬상 소자의 V드레인(68a)이 제조된다. 제 1 실시예에 기술된 바와 같이, 고체 촬상 소자의 그 밖의 부분은, 예컨대, 도 8A 및 8B를 참조하여 기술된 것들과 같은 공정에 의해 제조될 수 있다.
제 2 내지 제 5 실시예의 공정에 의해 제조되는 고체 촬상 소자의 V드레인에 있어서, 드레인, 게이트 및 수직 전송 채널상에 제조되는 절연막도 산화 실리콘막과 질화 실리콘막으로 또한 구성된다. 절연막의 질화 실리콘막은 수직 전송 채널을 커버하고, 드레인 근방을 제외한 게이트의 상방에 연장한다.
질화 실리콘막이 드레인에 근접하여 존재하지 않기 때문에, 질화 실리콘막과 산화 실리콘막(보텀 산화막) 사이의 계면에 트랩되는 핫 일렉트론을 감소시킬 수 있다. 전하 배출 전압에서의 경시 변화 및 장시간 사용에 의해 야기되는 특성의 열화가 억제될 수 있고, 고품질의 고체 촬상 소자가 제조될 수 있다.
도 6A 및 6B는 제 1 내지 제 5 실시예의 제조 방법에 추가가능한 공정을 예시하는 개략 단면도이다. 상기 공정은 게이트(94)의 적어도 일부에 게이트(94)의 것과 반대의 도전형을 갖는 불순물(n형 불순물)을 도핑한다. 도 6A 및 6B를 참조하여, 제 5 실시예에 추가된 상기 공정의 기술이 이루어질 것이다.
도 6A를 참조하면, 도 5C를 참조하여 기술된 질화 실리콘막(74b)의 에칭 공정에 뒤따르는 공정의 기술이 이루어질 것이다.
질화 실리콘막(74b)이 에칭된 후, n형 불순물 이온이 주입되어, 게이트(94)의 적어도 일부에서 n형 불순물 도핑된 영역(97)을 형성한다.
상기 이온 주입은 수평 전송 채널의 것보다 적은 도즈량으로, 예컨대, 3×1012㎝-2의 도즈량 및 100keV의 가속 에너지로 붕소 또는 비소의 n형 불순물 이온을 주입함으로써 수행된다.
도 6B에 나타낸 바와 같이, 도 5D를 참조하여 기술된 공정과 유사하게, 게이트 제어 전극(99) 및 메탈 배선(96)이 형성된다.
n형 불순물 도핑된 영역(97)이 V드레인(68a)의 게이트(94)의 적어도 일부에 형성되기 때문에, 게이트(94)의 트랜지스터 구조는 n형 불순물 도핑된 영역이 없는 것보다 짧은 채널을 가진다. 드레인(95)의 전하 배출 효과는 따라서 향상될 수 있 다.
질화 실리콘막이 도 1C, 2A, 3A 및 4A를 참조하여 기술된 바와 같이 에칭된 후에, n형 불순물 도핑된 영역(97)을 위한 상기 이온 주입이 제 1 내지 제 4 실시예의 제조 방법에도 또한 가해져 같은 효과를 나타낸다. 에칭의 바로 후의 n형 불순물 도핑된 영역(97)의 형성 대신에, n형 불순물 도핑된 영역(97)은 질화 실리콘막이 에칭된 후, 및 게이트 제어 전극이 형성되기 전에 실행될 수 있다.
본 발명이 언급된 실시예와 관련하여 기술되어 왔다. 발명은 상기 실시예에만 제한되는 것은 아니다. 예컨대, 도전형은 n형과 p형이 반전될 수도 있다. n형 반도체 기판에서 p우물의 형성 대신에, p형 반도체 기판이 이용될 수도 있다. 그 외 다양한 변경, 개량, 조합 등이 이루어질 수 있는 것은 당업자에게 자명할 것이다.
상술한 고체 촬상 소자는 디지탈 카메라 전반에 그리고 휴대 전화기 등의 디지탈 카메라 기능을 구비한 장치에 이용될 수 있다.
Claims (25)
- 반도체 기판내에 행렬상으로 배치되고, 입사광을 신호 전하로 광전 변환하여 상기 신호 전하를 축적하는 복수의 제 1 도전형의 전하 축적 영역;상기 전하 축적 영역의 각 열에 근접하여 상기 반도체 기판에 각각 배치되는 제 1 도전형의 복수의 수직 전송 채널로서, 상기 전하 축적 영역에 축적된 신호 전하를 전체로서 열방향을 따라 전송하는 제 1 도전형의 복수의 수직 전송 채널;상기 수직 전송 채널의 상방에 형성되고, 상기 각 수직 전송 채널의 포텐셜을 제어함으로써 상기 전하 축적 영역에 축적된 신호 전하를 전송하는 수직 전송 전극;불필요한 신호 전하를 배출하는 제 1 도전형의 드레인으로서, 상기 행렬상으로 배치된 상기 전하 축적 영역의 상기 열방향의 말단에 상기 각 수직 전송 채널에 근접하여 배치되는 제 1 도전형의 드레인;상기 드레인과 상기 수직 전송 채널 중 대응하는 하나 사이에 형성된 배리어 영역으로서의 게이트;상기 드레인, 상기 게이트 및 상기 수직 전송 채널상에 형성되고, 산화 실리콘 막과 질화 실리콘 막을 포함하며, 상기 질화 실리콘 막은 상기 수직 전송 채널을 커버하고 상기 게이트 상방으로 연장되며 상기 드레인 부분을 제외하여 구비되는 절연막;상기 절연막상에 형성되고, 상기 수직 전송 채널에 의해 전송된 신호 전하를 상기 드레인으로 배출하는 게이트 제어 전극; 및상기 드레인 영역의 상기 열방향의 말단에 형성되고, 상기 수직 전송 채널로부터 전송된 신호 전하를 행 방향을 따라 전송하는 수평 CCD부를 포함하는 것을 특징으로 하는 고체 촬상 소자.
- 제 1 항에 있어서,상기 행렬상으로 배치된 상기 전하 축적 영역은 제 1 정방 행렬상으로 배치된 제 1 전하 축적 영역 및 상기 제 1 전하 축적 영역의 사이에서 제 2 정방 행렬상으로 배치된 제 2 전하 축적 영역을 포함하는 것을 특징으로 하는 고체 촬상 소자.
- (a) 반도체 기판에 불순물을 주입하여 전하를 전체로서 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 상기 각 수직 전송 채널에 배리어를 형성하는 게이트를 통하여 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정;(b) 상기 수직 전송 채널, 상기 게이트 및 상기 드레인상에 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정;(c) 상기 수직 전송 채널 상방의 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정;(d) 상기 제 1 층 수직 전송 전극 표면에 절연막을 형성하는 공정;(e) 상기 질화 실리콘막이 상기 수직 전송 채널을 커버하고 상기 드레인 부분을 제외한 상기 게이트 상방에 연장되는 방식으로 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 에칭하는 공정;(f) 상기 절연막상에 및 상기 공정 (e)에서 노출된 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; 및(g) 상기 드레인보다 상기 제 1 방향의 반대 방향쪽으로 획정된 영역에 행렬상으로 형성되고, 각 열이 상기 각 수직 전송 채널에 근접하여 형성된 복수의 전하 축적 영역을 형성하는 공정을 포함하는 고체 촬상 소자의 제조방법.
- 제 3 항에 있어서,상기 공정 (e) 후에, 상기 게이트의 일부에 상기 제 1 도전형의 불순물을 주입하는 공정을 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 3 항에 있어서,상기 공정 (e)에서의 에칭은 등방성 에칭인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 5 항에 있어서,상기 등방성 에칭은 케미컬 드라이 에칭 또는 습식 에칭인 것을 특징으로 하 는 고체 촬상 소자의 제조 방법.
- 제 3 항에 있어서,상기 공정 (e)에서의 에칭은 이방성 에칭인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 7 항에 있어서,상기 공정 (e)에서의 이방성 에칭은 반응성 이온 에칭인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 3 항에 있어서,상기 공정 (g)에서 상기 복수의 전하 축적 영역은 제 1 정방 행렬상으로 배치된 제 1 전하 축적 영역 및 상기 제 1 전하 축적 영역의 사이에서 제 2 정방 행렬상으로 배치된 제 2 전하 축적 영역을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 3 항에 있어서,상기 제 1 도전형은 n형인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- (a) 반도체 기판에 불순물을 주입하여 전하를 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 상기 각 수직 전송 채널에 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정;(b) 상기 수직 전송 채널, 상기 게이트 및 상기 드레인 표면에서 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정;(c) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 제 1 영역 및 제 2 영역에 남기기 위해 이방성 에칭하는 공정으로서,상기 제 1 영역은 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막이 상기 수직 전송 채널을 커버하고 상기 게이트 상방으로 연장되며 상기 드레인 부분을 제외하는 영역이며,상기 제 2 영역은 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막이 상기 드레인 부분 안쪽을 커버하는 영역인 이방성 에칭 공정;(d) 상기 제 1 영역에서 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정;(e) 상기 제 1 층 수직 전송 전극의 표면에 절연막을 형성하는 공정;(f) 상기 절연막상에 및 상기 공정(c)에서 노출된 상기 제 1과 상기 제 2 영역 사이의 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; 및(g) 상기 드레인보다 상기 제 1 방향의 반대 방향쪽으로 획정된 영역에 행렬상으로 형성되고, 각 열이 상기 각 수직 전송 채널에 근접하여 형성된 복수의 전하 축적 영역을 형성하는 공정을 포함하는 고체 촬상 소자의 제조방법.
- 제 11 항에 있어서,상기 공정 (c), (d) 또는 (e) 후에, 상기 게이트의 일부에 상기 제 1 도전형의 불순물을 주입하는 공정을 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 11 항에 있어서,상기 공정 (c)에서의 이방성 에칭은 반응성 이온 에칭인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 11 항에 있어서,상기 공정 (g)에서 상기 복수의 전하 축적 영역은 제 1 정방 행렬상으로 배치된 제 1 전하 축적 영역 및 상기 제 1 전하 축적 영역의 사이에서 제 2 정방 행렬상으로 배치된 제 2 전하 축적 영역을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 11 항에 있어서,상기 제 1 도전형은 n형인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- (a) 반도체 기판에 불순물을 주입하여 전하를 전체로서 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 상기 각 수직 전송 채널에 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정;(b) 상기 수직 전송 채널, 상기 게이트 및 상기 드레인의 표면에서 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정;(c) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막이 상기 수직 전송 채널을 커버하고 상기 게이트 상방으로 연장되며 상기 드레인 부분을 제외하는 제 1 영역에서 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정;(d) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 상기 제 1 영역 및 제 2 영역에 남기기 위해 이방성 에칭하는 공정으로서,상기 제 2 영역은 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막이 상기 드레인 부분 안쪽을 커버하는 영역인 이방성 에칭 공정;(e) 상기 제 1 층 수직 전송 전극의 표면에 절연막을 형성하는 공정;(f) 상기 절연막상에 및 상기 제 1과 상기 제 2 영역 사이의 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; 및(g) 상기 드레인보다 상기 제 1 방향의 반대 방향쪽으로 획정된 영역에 행렬상으로 형성되고, 각 열이 상기 각 수직 전송 채널에 근접하여 형성된 복수의 전하 축적 영역을 형성하는 공정을 포함하는 고체 촬상 소자의 제조방법.
- 제 16 항에 있어서,상기 공정 (d) 또는 (e) 후에, 상기 게이트의 일부에 상기 제 1 도전형의 불순물을 주입하는 공정을 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 16 항에 있어서,상기 공정 (d)에서의 이방성 에칭은 반응성 이온 에칭인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 16 항에 있어서,상기 공정 (g)에서 상기 복수의 전하 축적 영역은 제 1 정방 행렬상으로 배치된 제 1 전하 축적 영역 및 상기 제 1 전하 축적 영역의 사이에서 제 2 정방 행렬상으로 배치된 제 2 전하 축적 영역을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 16 항에 있어서,상기 제 1 도전형은 n형인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- (a) 반도체 기판에 불순물을 주입하여, 전하를 전체로서 제 1 방향으로 전송하는 복수의 제 1 도전형의 수직 전송 채널을 형성하고, 배리어를 형성하는 게이트를 통하여 상기 각 수직 전송 채널에 근접하는 상기 제 1 도전형의 드레인을 형성하는 공정;(b) 상기 수직 전송 채널, 상기 게이트 및 상기 드레인의 표면에서 제 1 산화 실리콘막, 질화 실리콘막 및 제 2 산화 실리콘막을 저면으로부터 이 순서로 퇴적하는 공정;(c) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막이 상기 수직 전송 채널을 커버하고 상기 게이트 상방으로 연장되며 상기 드레인 부분을 제외하는 제 1 영역에서 상기 제 2 산화 실리콘막상에 제 1 층 수직 전송 전극을 형성하는 공정;(d) 상기 제 1 층 수직 전송 전극의 표면에 절연막을 형성하는 공정;(e) 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막을 상기 제 1 영역 및 제 2 영역에 남기기 위해 이방성 에칭하는 공정으로서,상기 제 2 영역은 상기 제 2 산화 실리콘막 및 상기 질화 실리콘막이 상기 드레인 부분 안쪽을 커버하는 영역인 이방성 에칭 공정;(f) 상기 절연막상에 및 상기 제 1과 상기 제 2 영역 사이의 상기 제 1 산화 실리콘막상에 게이트 제어 전극을 형성하는 공정; 및(g) 상기 드레인보다 상기 제 1 방향의 반대 방향쪽으로 획정된 영역에 행렬상으로 형성되고, 각 열이 상기 각 수직 전송 채널에 근접하여 형성된 복수의 전하 축적 영역을 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 21 항에 있어서,상기 공정 (e) 후에, 상기 게이트의 일부에 상기 제 1 도전형의 불순물을 주입하는 공정을 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 21 항에 있어서,상기 공정 (c)에서의 이방성 에칭은 반응성 이온 에칭인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 21 항에 있어서,상기 공정 (g)에서 상기 복수의 전하 축적 영역은 제 1 정방 행렬상으로 배치된 제 1 전하 축적 영역 및 상기 제 1 전하 축적 영역의 사이에서 제 2 정방 행렬상으로 배치된 제 2 전하 축적 영역을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
- 제 21 항에 있어서,상기 제 1 도전형은 n형인 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004215809A JP4739706B2 (ja) | 2004-07-23 | 2004-07-23 | 固体撮像素子及びその製造方法 |
| JPJP-P-2004-00215809 | 2004-07-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060096022A KR20060096022A (ko) | 2006-09-05 |
| KR100791068B1 true KR100791068B1 (ko) | 2008-01-03 |
Family
ID=34981203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067007087A KR100791068B1 (ko) | 2004-07-23 | 2005-06-10 | 고체 촬상 소자 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7294872B2 (ko) |
| EP (2) | EP1787328B1 (ko) |
| JP (1) | JP4739706B2 (ko) |
| KR (1) | KR100791068B1 (ko) |
| CN (1) | CN100487905C (ko) |
| WO (1) | WO2006011313A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802294B1 (ko) * | 2006-11-20 | 2008-02-11 | 동부일렉트로닉스 주식회사 | 이미지 센서의 제조 방법 |
| KR101176263B1 (ko) * | 2007-12-26 | 2012-08-22 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 고체촬상소자, 고체촬상장치 및 그 제조방법 |
| JP2010206173A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
| JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
| JP2010206172A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492144A2 (en) * | 1990-11-26 | 1992-07-01 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US6084273A (en) | 1994-07-15 | 2000-07-04 | Sony Corporation | Analogue misfet with threshold voltage adjuster |
| US6333525B1 (en) | 1999-04-20 | 2001-12-25 | Nec Corporation | Charge transfer apparatus and manufacture method thereof |
| US6765246B2 (en) | 2001-08-22 | 2004-07-20 | Matsushita Electric Industry Co., Ltd. | Solid-state imaging device with multiple impurity regions and method for manufacturing the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492852A (en) * | 1993-10-07 | 1996-02-20 | Nec Corporation | Method for fabricating a solid imaging device having improved smear and breakdown voltage characteristics |
| JPH09321266A (ja) * | 1996-05-27 | 1997-12-12 | Sony Corp | 半導体基板の製造方法及び固体撮像装置の製造方法 |
| JP3119586B2 (ja) * | 1996-06-28 | 2000-12-25 | 日本電気株式会社 | 電荷転送装置及びその製造方法 |
| KR100223826B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 씨씨디(ccd) 영상소자의 제조방법 |
| JP2001053267A (ja) * | 1999-08-16 | 2001-02-23 | Sony Corp | 固体撮像素子およびその駆動方法並びにカメラシステム |
| JP4199387B2 (ja) * | 1999-10-07 | 2008-12-17 | 富士フイルム株式会社 | 電荷転送路およびそれを用いた固体撮像装置 |
| JP4216976B2 (ja) * | 1999-12-06 | 2009-01-28 | 富士フイルム株式会社 | 固体撮像装置およびその製造方法 |
| JP2001238134A (ja) * | 2000-02-23 | 2001-08-31 | Sony Corp | 固体撮像素子およびその駆動方法並びにカメラシステム |
| JP3631655B2 (ja) * | 2000-03-22 | 2005-03-23 | シャープ株式会社 | 固体撮像装置 |
| JP4635291B2 (ja) * | 2000-03-31 | 2011-02-23 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
| JP4515617B2 (ja) * | 2000-10-23 | 2010-08-04 | 富士フイルム株式会社 | 固体撮像素子およびその駆動方法 |
| JP4040261B2 (ja) * | 2001-03-22 | 2008-01-30 | 富士フイルム株式会社 | 固体撮像装置とその駆動方法 |
| US6583061B2 (en) * | 2001-08-31 | 2003-06-24 | Eastman Kodak Company | Method for creating an anti-blooming structure in a charge coupled device |
| JP4132961B2 (ja) * | 2002-05-16 | 2008-08-13 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| JP2005093866A (ja) * | 2003-09-19 | 2005-04-07 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法 |
| JP4680552B2 (ja) * | 2004-09-02 | 2011-05-11 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
-
2004
- 2004-07-23 JP JP2004215809A patent/JP4739706B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-10 EP EP05751400.2A patent/EP1787328B1/en not_active Expired - Fee Related
- 2005-06-10 EP EP10013995A patent/EP2293333A3/en not_active Withdrawn
- 2005-06-10 KR KR1020067007087A patent/KR100791068B1/ko not_active IP Right Cessation
- 2005-06-10 CN CNB2005800014677A patent/CN100487905C/zh not_active Expired - Fee Related
- 2005-06-10 WO PCT/JP2005/011103 patent/WO2006011313A1/en active Application Filing
-
2006
- 2006-03-20 US US11/378,303 patent/US7294872B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492144A2 (en) * | 1990-11-26 | 1992-07-01 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US6084273A (en) | 1994-07-15 | 2000-07-04 | Sony Corporation | Analogue misfet with threshold voltage adjuster |
| US6333525B1 (en) | 1999-04-20 | 2001-12-25 | Nec Corporation | Charge transfer apparatus and manufacture method thereof |
| US6765246B2 (en) | 2001-08-22 | 2004-07-20 | Matsushita Electric Industry Co., Ltd. | Solid-state imaging device with multiple impurity regions and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1787328B1 (en) | 2013-11-13 |
| WO2006011313A1 (en) | 2006-02-02 |
| JP2006041022A (ja) | 2006-02-09 |
| EP1787328A1 (en) | 2007-05-23 |
| EP2293333A3 (en) | 2011-05-18 |
| CN1906763A (zh) | 2007-01-31 |
| JP4739706B2 (ja) | 2011-08-03 |
| US7294872B2 (en) | 2007-11-13 |
| EP2293333A2 (en) | 2011-03-09 |
| KR20060096022A (ko) | 2006-09-05 |
| US20060157837A1 (en) | 2006-07-20 |
| CN100487905C (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402450B2 (en) | Solid-state image pickup device | |
| US6184055B1 (en) | CMOS image sensor with equivalent potential diode and method for fabricating the same | |
| US9111829B2 (en) | Color-optimized image sensor | |
| US7776643B2 (en) | Solid state image pickup device and its manufacture method | |
| US20090050997A1 (en) | Solid-state image capturing device, manufacturing method for the solid-state image capturing device, and electronic information device | |
| WO2014002361A1 (ja) | 固体撮像装置及びその製造方法 | |
| KR100791068B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US7091463B2 (en) | Solid state image pickup device with polysilicon transfer electrodes | |
| US20070145443A1 (en) | CMOS Image Sensor and Method of Manufacturing the Same | |
| JP4857773B2 (ja) | 固体撮像素子及びその製造方法 | |
| EP1766686B1 (en) | Solid state image pickup device and its manufacturing method | |
| CN100470761C (zh) | Cmos图像传感器的制造方法 | |
| KR100817201B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| JP2003142676A (ja) | 固体撮像素子およびその製造方法 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR100262033B1 (ko) | 고체촬상소자의 제조방법 | |
| KR100724144B1 (ko) | 고체촬상소자의 제조방법 | |
| KR100728471B1 (ko) | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 | |
| JP2007012676A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JPH06120476A (ja) | 固体撮像装置の製造方法 | |
| KR19990054303A (ko) | 고체촬상소자 및 그 제조방법 | |
| KR19980056452A (ko) | 고체 촬상 소자 제조 방법 | |
| JP2006179728A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |