KR100785731B1 - 전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법 - Google Patents
전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법 Download PDFInfo
- Publication number
- KR100785731B1 KR100785731B1 KR1020027011171A KR20027011171A KR100785731B1 KR 100785731 B1 KR100785731 B1 KR 100785731B1 KR 1020027011171 A KR1020027011171 A KR 1020027011171A KR 20027011171 A KR20027011171 A KR 20027011171A KR 100785731 B1 KR100785731 B1 KR 100785731B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric substrate
- cavity
- electronic component
- substrate
- laminated dielectric
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229920002799 BoPET Polymers 0.000 claims description 2
- 239000005041 Mylar™ Substances 0.000 claims description 2
- 239000004952 Polyamide Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004760 aramid Substances 0.000 claims description 2
- 229920003235 aromatic polyamide Polymers 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 229920002647 polyamide Polymers 0.000 claims description 2
- 239000004800 polyvinyl chloride Substances 0.000 claims description 2
- 229920000915 polyvinyl chloride Polymers 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000011135 tin Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 239000011888 foil Substances 0.000 claims 9
- 229920000139 polyethylene terephthalate Polymers 0.000 claims 2
- 239000005020 polyethylene terephthalate Substances 0.000 claims 2
- 229920000106 Liquid crystal polymer Polymers 0.000 claims 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 claims 1
- 239000011112 polyethylene naphthalate Substances 0.000 claims 1
- 238000004804 winding Methods 0.000 claims 1
- 238000003698 laser cutting Methods 0.000 abstract description 12
- 230000000873 masking effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법은 상기 기판의 제 1 주요 표면 상에 혹은 인접하여, 상기 공동이 제조될 위치 위에 개구부를 갖는, 패턴된 불투명한 마스킹 층을 제공하는 단계, 상기 개구부를 통하여 레이저 절단에 의해 상기 기판으로부터 재료를 제거하는 단계, 그리고 이로써 상기 전자 부품의 수용을 위해 적절한 크기의 개구부 또는 공동을 형성하는 단계를 포함한다.
Description
본 발명은 기판 내에 개구부 또는 공동을 형성하는 방법에 관한 발명이다. 상기 기판은 바람직하게는 전자 부품 또는 집적 회로를 포함할 수 있는 유형이다. 상기 기판의 예로는 인쇄회로판(PCB)이 있다.
전자 부품들, 특히 집적 회로들의 배선 밀도가 증가할수록, 프린트된 배선 기판 상에서의 연결부들과 전도체들에 그것들을 연결하는 것과 연관된 문제들이 증가한다. 이런 문제는 많은 상호연결들이 있을 때(예를 들면, 마이크로프로세서 소자들의 경우) 더욱 심각하다.
공지된 납땜과 와이어 접속 기술들은 비용이 많이 들고, 제조 처리 시에 효율성을 달성하기 위해서는 거추장스러운 장비를 요한다. 부가적으로 상기 납땜을 우선 상기 PCB의 준비의 경우 그리고 다시 상기 PCB 상에 구성 요소들을 탑재하는 경우의 2회 가열하여야 할 필요가 있을 수도 있다.
전자 부품을 위해 기판 내에 개구부를 형성하는 기술은 널리 알려져 있는데, 예를 들면, 기판 내에 구멍들을 미리 펀칭하고, 이후에 상기 공동 위로 돌출하는 탭들을 갖는 전도체 리드들이 부착되는 것을 개시하는 미국 특허 제 3,480,836 호를 보라. 이런 기술은 예를 들면, 상기 기판이 유연한 테이프인 미국 특허 제 4,927,491 호에서 더욱 개발되어 왔다.
일본 특허 제 10098081 호는 양 측면상에 증착된 구리 포일을 갖는 기판 내의 개구부에 대해 주변 트렌치를 탄소 기체 레이저를 사용하여 자르고, 상기 남아 있는 기판 재료는 제 2 단계에서 제거되는 방법을 개시한다. 그 다음에 상기 구리 포일은 구성 요소를 유지하기 위한 리드들을 형성하기 위해 리소그래피와 에칭에 의해 패턴화된다.
본 발명은 PCB 상의 더 작은 상호연결 치수들을 제공하기 위한 목적에서 기인하였고, 이로써 상호연결이 더 얇게 생산될 수 있게 하고 합성 플라스틱 리드된 칩 캐리어(PLCC:plastics leaded chip carrier)들이 필요 없게 된다. 본 발명은 또한 유익한 특성들을 갖고 비용이 더 적게 소용되는 칩 운송기들을 제조하기 위해 사용될 수 있다.
본 발명의 제 1 태양에 따르면, 청구항 제 1 항 내지 제 8 항에서 특정된 바와 같은 방법이 제공된다. 본 발명의 제 2 태양에 따르면, 청구항 제 9 항에서 특정된 바와 같은 기판이 제공된다. 또다른 관점에 따라 본 발명은 청구항 제 10 항에서 특정된 바와 같은 장치를 제공한다.
본 발명의 실시예들이 이제 하기 첨부된 개략도들을 참조하여 단지 예시로서 설명될 것이다:
도 1은 기판 상의 상호연결들을 형성하기 위한 장치의 실시예의 개략도를 도시하고;
도 2는 도 1의 장치를 사용하여 생산된 상기 기판 위에 탑재된 단일의 소자의 개략 단면도와 평면도를 도시하며;
도 3a 내지 도 3c는 상호연결들의 예들을 도시하는 평면도들이고;
도 4는 비아 홀을 통하여 접속을 형성하는 방법을 도시한다.
도 1은 기판(12) 상에 상호연결들을 형성하기 위한 장치(10)의 전체도이다. 상기 장치(10)는 사용 시에 거울(18)로부터 반사되어 적절한 렌즈 시스템(16)을 통하여 포커스되는 레이저(14)를 포함한다. 본 실시예에서 50 내지 500 Watts의 전력과 480 마이크론의 빔 직경을 갖는 CO2 레이저가 사용된다. 그러나, 더 높은 전력들과 더 큰 직경들이 처리량 증가를 위해 바람직하다. 엑시머 레이저 또는 YAG 레이저는 대안으로서 사용될 수 있다.
상기 장치를 충분히 인식할 수 있기 위해, 다른 장비와 연관지어 상기 장치를 고려하는 것이 필요하다. 이들은 평평한 베드 테이블(bed table)(24)과 같은 상기 기판을 운반하기 위한 수단을 포함한다. 재료의 제 1 층으로부터 선택적으로 영역들을 제거하기 위한 수단. 이것은 광 이미지 출력기(photo imager)(미도시됨)와 에칭 배스(etch bath)(미도시됨)를 포함할 수 있다. 상기 기판의 볼륨들을 제거하기 위한 수단은 레이저(14) 또는 이온 빔 에칭 소자(미도시됨) 또는 플라즈마 에쳐(plasma etcher)(미도시됨)일 수 있다. 상기 제 2 표면으로부터 상기 재료를 제거하기 위한 수단은 전기 전도체를 에칭할 수 있는 변형된 에칭 배스일 수 있다. 상기 장치와 연관된 이것들은 일련의 마이크로프로세서(미도시됨)에 의해 제어된다.
상기 레이저(14)의 전력 출력은 마이크로프로세서(20)에 의해 제어된다. 상기 레이저(14)의 펄스 지속 기간 및 에너지를 제어하는 것은 물론, 마이크로프로세서(20)는 또한 상기 렌즈 시스템(16)을 통하여 상기 레이저를 포커스하기 위해 사용될 수 있다.
다른 깊이의 공동이 상기 에너지 소스로부터의 많은 펄스들을 파동치게 하거나 각 펄스의 지속 기간을 증가시킴으로써 형성될 수 있다. 유사하게 공동들의 어레이가 제조될 수 있고, 상기 어레이 내의 공동들의 숫자와 크기는 다른 제품들을 생산하거나 다른 소자들을 수용하기 위해 변화될 수 있다.
도 2에서 보다 자세히 도시되는 기판(12)은, 적층된 시트 또는 테이프의 형태이다. 구리(또는 알루미늄)와 같은 금속 재료의 두 층들(21a 및 21b)은 유연한, 폴리에틸렌(PET:polyethylene)(tri-thalmate)과 같은 에칭 가능한 폴리머를 포함하는 기판(12)을 사이에 끼운다. 기판(12)이 유연하므로, 그것은 롤들 또는 드럼들(22a) 상에 운송된다. 기판(12)이 유연하므로, 구성 요소들과 연결된 후, 구성 요소들을 포함하는 상기 기판은 다른 롤(22b) 상으로 감겨질 수 있다.
100 마이크론 내지 600 마이크론 사이의 두께가 사용되지만, 본 실시예에서 상기 기판의 두께는 190 마이크론이다. 이상적으로는 만약 실리콘 칩이 삽입된다면, 상기 기판의 두께와 유사한 두께를 제공하기 위해 후면으로부터 연마될 것이다. 대체적으로, 기판 두께는 상기 반도체 칩의 두께에 따라 선택된다.
PET 기판(12)과 같은 비금속 기부 재료는 접착성 결합제를 사용하여 상기 금속 재료의 판을 적층함으로서, 또는 상기 기부 재료를 촉매 반응시키고 균일한 두께로 상기 기부 재료를 코팅하는 금속 층을 도금함으로써 그 표면들 중 적어도 하나 상에 금속 재료로 입혀진다.
기판(12)은 부분 완료되거나 가공되지 않은 형태로 도입될 수 있다. 만약 그것이 가공되지 않은 상태라면, 상기 기판은 처리될 필요가 있다. 이것은 먼저 상기 기판을 포토레지스트로 코팅함으로써 달성된다. 이것은 박형 균일 분무(thin uniform spraying)에 의해 또는 다른 알려진 기술들을 사용하여 커튼 막(curtain coat)으로서 도포될 수 있다.
그 다음에 전도체 트랙들, 상호연결들 및 다이(die) 결합 위치들이 양쪽 표면들 상에 광-이미지화된다. 이것은 프린트된 배선 기판 처리의 일반적인 단계이다.
상기 광 이미지와 에칭 과정을 사용하여, 회로 패턴이 상기 기판의 금속 클래딩 표면 상에 형성된다. 상기 회로 패턴은 상기 기판 상에서 결정된 상기 공동 내로 삽입되어 상호연결들에 연결될 반도체 구성 요소(미도시됨)의 결합 패드 치수들과 위치들에 대응하는 부착 위치(52)를 갖는다.
탑재될 상기 반도체 구성 요소의 치수들에 대응하는 영역에서 상기 회로 패턴에 대향하는 상기 재료의 측면 상에, 상기 회로 패턴의 대응하는 결합 패드들이 위치된다.
일단 상기 상부 재료로부터의 영역이 제거되면, 레이저 절단은 상기 기판을 결정하는 아래에 놓인 폴리머 층을 제거한다. 상기 기판에서 사용되는 상기 폴리머로서 PET가 언급되었지만, 사용하기에 적절한 많은 다른 재료들이 있다. 예를 들면, 액정 폴리머들(LCPs), 폴리아미드, 폴리에틸렌 나파 탈메이트(polyethylene napa thalmate, PEN), 폴리 염화 비닐(poly vinyl chloride) 및 Mylar(상표)가 상기 기판 내로 또는 상기 기판으로부터 포함될 수 있다. 칩 운송기들을 제조하기 위한 다른 적절한 재료는 Thermount(상표) - 듀퐁 제품 - 랜덤 스트랜드 아라미드 강화된 적층 재료(random strand aramid reinforced laminate material)이고, 이 재료는 비록 좋지 않은 에지 프로파일 특성을 갖지만, 절단하기 매우 용이한 재료이다.
레이저 절단은 대개는 초당 300 내지 800 펄스 사이의 매우 높은 속도로 일어난다. 마이크로프로세서(20)는 상기 속도와 레이저(14)로부터의 펄스 지속 시간을 변화시킨다. 이 조합은 상기 기화 속도가 상기 기판 재료의 특정한 특성들을 위해 제어되고 관리되도록 한다. 상기 결과는 특정 영역에 대해 결정된 M 행 x N 열의 공동들의 주어진 어레이에 대해 미리 결정된 깊이로 알려진 영역 상의 정확한 X 및 Y 위치 상에서 일어난다.
생산 공정에서의 이벤트들은 모듈적이다. 상기 기판은 먼저 코팅되고, 그 다음에 광-이미지화된다. 그 다음에 에칭과 스트리핑(stripping)이 일어난다. 그 다음에 상기 개구부 또는 공동의 레이저 절단이 수행된다. 그 다음 단계는 예를 들어 과망간산 포타슘 용액을 사용하는 플라즈마 및/또는 습식 화학 세정이다. 이 세정 단계 후, 금속이 막 형성된 상기 기계적인 탭 구조들(또는 접속들) 상에 증착된다. 이것은 용액으로부터 담금 합금 증착에 의해 달성된다. 전기 도금이 대안으로서 사용될 수 있지만 이것은 전극이 없는 공정이다. 선택된 상기 금속 합금은 상기 응용 또는 선택된 결합 방법과 양립 가능하여야 한다. 전형적인 재료들은 주석, 금 또는 은 함유 재료들을 포함한다.
상기 레이저 절단 단계 동안, 상기 공동으로부터 절단된 재료는 상기 기판의 다른 부분들 상에 재증착할 수 있다. 상기 증착물들은 대개는 상기 플라즈마 및/또는 습식 세정 단계 동안 제거된다. 그러나, 만약 상기 절단된 재료가 폴리이미드라면 제거는 어려울 수 있다. 제거를 돕기 위해, 선택적인 희생층이 상기 레이저 절단 단계 이전에 상기 기판 표면 또는 표면들 상에 증착될 수 있다. 상기 희생층은 예를 들면, 포토레지스트일 수 있다. 절단 후에 이런 층은 플라즈마 및/또는 습식 세정에 의해 용이하게 제거될 수 있고, 어떠한 재증착된 재료도 동시에 제거된다.
그 다음에 상기 PCB는 절단되어 형태가 잡히고 완성된다. 이런 컨투어링(contouring) 단계는 CNC 라우팅(routing), 다이 펀칭, 또는 YAG 레이저 컨투어링에 의해 달성될 수 있다.
전극들은 상기 에칭 공정에 의해 미리 결정된다. 서로 격리되고 상기 공동 또는 다이 내로 삽입될 상기 구성 요소 또는 다이의 접속들과 함께 레지스터 내에 있도록 배열된 일련의 디지털화된 연결기들은 상기 유전체의 레이저 절단 전에 금속 에칭 공정에 의해 형성된다. 대안으로서, 상기 전극들은 상기 유전체 재료가 절단된 후에 상기 공동의 기부에서의 상기 금속 층 내에서 레이저 에칭될 수 있다. 대체적으로, 이 층 내의 미리 에칭된 패턴으로의 변형들은 상기 공동이 형성된 후에 상기 레이저로 가능하다(예를 들면, 긴 구조의 말단부를 자유롭게 하기 위해 탭들을 제거함으로써).
하나의 표면 상에서 접속들이 형성된 상기 구멍난 기판은 전자 부품들(50)을 수용하기 위해 경사진 리세스(shelved recess)와 같이 기능한다. 가장 간단한 실시예는 예를 들면, 커패시터들(도 3a)을 수용하기에 적절한 1 또는 2개의 접속들을 구비하는 실시예이다. 트랜지스터들은 형성되는데 제 3 접속을 요하고 상기의 개략도가 도 3b에서 도시된다. 집적 회로(IC), ROM, RAM 또는 마이크로프로세서와 같은 보다 복잡한 소자들은 많은 접속들(51)을 요한다. 일 실시예가 도 3c에서 도시된다.
전기적 접속들을 형성하는 상기 긴 금속 결합 리드들 또는 탭들은 이중의 기능을 수행한다. 우선, 그것들은 구성 요소들로/구성 요소들로부터의 전기적 경로의 기능을 한다. 다음, 그것들은 그 기계적인 특성들 때문에 적어도 상기 제조 공정 동안 구성 요소들을 유지한다. 예를 들면, 소자들은 압착 탑재될 수 있고, 여기서 상기 소자의 삽입은 상기 돌출한 탭들이 접히도록 하고, 상기 소자를 제 위치에 유지하는 탄성 클립 구조들을 형성한다. 은 코팅된 접속 탭들이 이 응용에 특 히 유리하다는 것을 알 수 있다.
각 표면 상의 각 에칭된 영역의 표시는 중요하다, 그러나, 특정 오차 정도가 허용되고 다이 위치들이 전기적 구성 요소들을 수용하고 고정할 수 있는 적절한 기계적인 리세스를 제공하도록 오프셋될 수 있다는 점이 인식될 것이다.
구성 요소들은 예를 들면 초음속 결합 및/또는 압축 결합에 의해 상기 공동에 인접하여 돌출하는 상기 전극들에 결합될 수 있다. 대체적으로 수축-랩 필름들은 상기 전극들에 대해 구성 요소에 압력을 가하게 될 수 있거나, 접착 테이프 또는 탭이 사용될 수 있다.
본 발명은 공동들의 어레이들을 형성하기 위해 사용될 수 있다. 이 배열의 장점은 다수의 소자들이 하나의 기판 상에서 생산될 수 있다는 것이다.
상기 기판은 유연할 수 있고, 그 용적을 감소시킴으로써 운송을 용이하게 하도록 감겨지거나 접혀질 수 있다. 예를 들면, 제조 전 및/또는 후에 상기 기판은 스풀 상에 저장될 수 있다.
구성 요소들은, 예를 들면 공기 분사 또는 수동에 의한 픽앤플레이스(pick-and-place) 기계와 같은 임의의 공지된 기술에 의해 이미 형성된 공동들 내로 도입될 수 있다. 감소된 공기압이 하나의 표면에서 형성되도록 하는 배열이 특히 편리하다. 상기 압력 차이는 각 공동 내로 전자 부품들을 끌어 당기므로, 상기 구성 요소(반도체 칩 또는 다이와 같은)는 상기 기판에 결합될 수 있다.
만약 본 발명이 칩 운송기 회로 소자를 제조하는데 사용된다면, 개별적인 칩 운송기들은 상기 기판의 비교적 큰 판 또는 테이프로부터 다이 절단되거나, 루트 정해지거나, 또는 잘려질 수 있다.
본 발명의 특히 유리한 특징은 일반적으로 달성 가능한 것보다 더 평평한 칩 운송기 프로파일을 용이하게 한다는 것이다. 대개는 본 발명에 따라 제조된 칩 운송기의 두께는 상기 다이 두께보다 17 마이크론 더 크다. 그러나, 본 발명을 이용함으로써, 기판의 일부가 상기 구성 요소를 수용하도록 제거되기 때문에, 결과적인 운송기 프로파일은 이전에 달성 가능했던 것보다 더 얇다.
많은 다른 유형의 전기적 및 전자 부품들이 상기 기판 개구부 또는 공동 내로 위치될 수 있다. 이런 것들은 저항기, 커패시터, 인덕터, 트랜지스터, 집적 회로, 튜너, 파 유도 장치, 압전 소자, 코일 및/또는 열 싱크(heat sink)를 포함한다. 게다가, 또는 선택적으로, 각 개구부 또는 공동은 액정 소자 또는 발광 다이오드와 같은 전자 광학 소자를 수용하게 될 것이다. 후자의 경우에, 전도성 트랙들은 인듐 주석 산화물(ITO:Indium Tin Oxide)와 같은 투명한 재료를 사용하여 표면 상에서 결정될 수 있다.
상기 실시예들에서, 레이저 절단에 형성된 상기 개구부는 상기 기판을 통하는 모든 경로에서 연장한다. 대안으로서 빈 개구부 또는 공동이, 상기 모든 기판이 제거되기 전에 상기 절단을 중단시킴으로써 제조될 수 있다. 이 기술은 다중층 PCB 내에 공동들을 제조하기에 유용하다.
다중층 PCB는 전도성 금속 층들 사이에 삽입된, 대개는 70 마이크론 두께의 프리프레그(prepreg) 유전체 층들을 갖는다. 상기 레이저 절단 공정은 표면 하의 금속 층 내의 결합 패드들을 노출시키도록 상기 범프들을 제거하기 위해 사용될 수 있다. 그 다음에 납땜 범프들을 갖는 플립 칩 다이는 상기 결합 패드들 상부 상에 위치될 수 있으므로, 상기 조립이 가열된 때, 상기 납땜이 흐르고 상기 칩을 제 위치에 결합시킨다. 이 기술의 장점은 상기 다중층 PDB의 표면 하의 층들이 상기 칩에의 신호 입력과 출력을 위해 사용될 수 있으며, 상기 칩이 상기 신호 전도체 길이를 짧게 하고 전달 지연을 감소시킨다는 것이다.
탑재 반도체 또는 다른 소자들을 위한 개구부 또는 공동들의 형성에 더하여, 동시에 상기 PCB를 통한 비아 홀들을 절단하는 것이 또한 가능하다. 도 4에 도시된 바람직한 실시예에서, 긴 플랩(flap) 또는 금속 탭(30)이 상기 비아 홀(31)의 바닥에 남는다. 이 플랩 또는 탭은 상기 비아 홀의 깊이보다 더 길고, 톱니 모양의 에지(32) 또는 미늘 또는 스파이크를 형성하도록 형태를 갖춘 말단부를 선택적으로 가질 수 있다. 이 플랩 또는 탭은 상기 비아를 향해 기체 또는 액체를 뿜거나, 핀 또는 유사한 고체 도구를 사용하여 밀침으로써 상기 비아 내로 압력이 가해질 수 있다. 그 다음에 상기 비아 홀의 다른 측면을 통하여 돌출하는 상기 플랩 또는 탭의 일부가 상기 PCB의 모든 다른 측면에서 전도성 트랙에 대해 주름 잡힐 수 있고, 상기 일반적인 도금 단계 없이 관통 접속을 형성할 수 있다. 도 4에서, 상기 톱니 모양의 에지들은 상기 기판 내의 제 2 개구부 또는 공동(33)과 맞물려 도시되고, 이는 레이저 절단 또는 다른 방식에 의해 형성될 수 있다. 전자 소자들을 수용하기 위한 개구부들 또는 공동들이 상기 기판 내에서 절단되지 않을 때, 이 기술은 또한 종래의 PCB 제조 시에도 유리할 것이다.
상기 실시예에서 상기 레이저 절단이 상기 기판에 의해 운송된 패턴화된 금속 층을 통하여 일어나지만, 대안으로서 상기 기판에 인접하여 위치된 마스크로서 그 안에 절단된 대응하는 구멍들을 갖는 분리된 금속 판을 사용하는 것이 가능하다.
상기 예들에서, 상기 레이저 절단 단계는 상기 결과적인 공동 내로 돌출하는 긴 접속들을 노출시켰다. 상기 긴 금속 부재들은 전기적인 접속들일 필요가 없지만, 그것들은 예를 들면 압력 스위치들을 위한 기계적인 구조들을 형성할 수 있다.
본 발명은 오직 예로서만 설명되었고, 예를 들면 특정하게 개시되지 않은 등가물들을 사용함으로써 상기 설명된 실시예들에 대한 변형들이 가능하다.
최종적으로, 이 출원의 우선권 주장 서류, 특히 도면들은 여기에 참조로서 통합된다.
Claims (37)
- 전자 부품 상호접속 장치를 형성하기 위한 방법으로서,1. 미리 결정된 두께의 적층 유전체 기판을 제공하는 단계 ― 상기 적층 유전체 기판은 제 1 및 제 2측면을 가지며 상기 제 1 및 제 2측면상에 미리 정해진 두께의 전도성 포일로 적층된 유전체 기판 재료로 구성됨 ―;2. 상기 유전체 기판 재료의 미리 선택된 체적(volume)의 주변(perimeter)내의 미리 정해진 위치에서 상기 주변내로 부분적으로 돌출하는 상호접속 전도성 포일 회로를 남기면서 상기 적층 유전체 기판의 제 2측면상의 상기 전도성 포일의 일부분들을 선택적으로 제거함으로서 상기 적층 유전체 기판의 제 2측면상에 상호접속 전도성 회로를 생성하는 단계;3. 상기 미리 선택된 체적의 상기 주변내의 상기 유전체 기판 재료를 완전하게 노출시키기 위하여 상기 미리 선택된 체적의 주변내의 상기 적층 유전체 기판의 제 1측면으로부터 전도성 포일을 제거하는 단계;4. 상기 유전체 기판 재료의 공동의 주변으로 돌출하는 상호접속 전도성 회로의 부분을 손상시키지 않고 상기 공동을 생성하기 위하여 상기 미리 선택된 체적의 주변내의 상기 유전체 기판 재료의 체적을 전체적으로 제거하는 단계;5. 상기 적층 유전체 기판의 미리 선택된 기판보다 크지 않은 두께를 가지며 또한 상기 공동내에 삽입되는 전자부품의 표면상의 적어도 하나의 접촉부(contact)를 가진 전자부품을 상기 적층 유전체 기판의 제 1측면으로부터 상기 유전체 기판 재료의 공동내로 삽입하는 단계 ― 상기 적어도 하나의 접촉부는 상기 공동의 주변내로 돌출하는 상기 상호접속 전도성 회로의 부분에 대하여 위치적으로 대응하여 상기 공동내에 완전하게 삽입될때 상기 상호접속 전도성 회로의 상기 돌출 부분과 일치하여 접촉함 ―; 및6. 상기 유전체 기판 재료의 공동에 상기 전자부품을 유지하기 위하여 상기 전자부품상의 접촉부 및 상기 상호접속 전도성 회로의 돌출 부분을 함께 본딩하는 단계를 포함하는, 전자부품 형성 방법.
- 제 1 항에 있어서, 상기 단계 4는 레이저에 의하여 수행되는, 전자부품 형성 방법.
- 제 2항에 있어서, 상기 적층 유전체 기판은 상기 레이저를 통과하여 이동하는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 레이저는 CO2 레이저인, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 2는 아트워크(artwork)를 사용하여 수행되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 전도성 포일은 구리 및 알루미늄중 하나인, 전자부품 형성 방법.
- 제 6항에 있어서, 상기 전도성 포일은 구리인, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 유전체 재료는 폴리머인, 전자부품 형성 방법.
- 제 8항에 있어서, 상기 폴리머는 PET, 액정 폴리머, 폴리아미드, PEN, 폴리비닐 염화물, 마일라 및 더마운트(Thermount), 랜덤 스트랜드 아라미드중 하나인, 전자부품 형성 방법.
- 제 9항에 있어서, 상기 폴리머는 PET인, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 기판의 두께는 200마이크론보다 작은, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 2는 전도체 트랙들을 생성하는 단계를 포함하는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 2는 상기 공동의 주변내로 돌출한 다수의 전도성 탭들을 생성하는, 전자부품 형성 방법.
- 제 11항에 있어서, 상기 공동 및 전자부품의 주변들은 일치하는, 전자부품 형성 방법.
- 제 3항에 있어서, 상기 레이저는 비교적 높은 속도(rate)로 펄스화되는, 전자부품 형성 방법.
- 제 15항에 있어서, 상기 속도는 초당 약 300 내지 약 800 펄스인, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 4 다음에 플라즈마 또는 습식 화학 세정 단계가 수행되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 상호접속 회로의 돌출 부분은 압력 스위치로서 사용되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 4는 다수의 이격된 공동들을 생성하기 위하여 수행되는, 전자부품 형성 방법.
- 제 19항에 있어서, 상기 이격된 공동들은 어레이로 배열되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 4 다음에 상기 공동의 주변내로 돌출하는 상호접속 회로의 부분상에 주석, 은 및 금중 하나를 증착하는 단계가 수행되는, 전자부품 형성 방법.
- 제 21항에 있어서, 상기 증착은 상기 적층 유전체 기판의 모든 노출된 부분들을 커버하는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 전자 부품은 다이인, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 전자 부품은 반도체 칩인, 전자부품 형성 방법.
- 제 24항에 있어서, 상기 반도체 칩은 IC, ROM, RAM 및 마이크로프로세서중 하나인, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 6은 초음파 본딩 및 압력 본딩중 하나에 의하여 수행되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 적층 유전체 기판은 가요성인, 전자부품 형성 방법.
- 제 27항에 있어서, 상기 단계 6 다음에 스풀(spool)상에 상기 적층 유전체 기판을 감는 단계가 수행되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 5는 픽앤플레이스 머신(pick-and-place machine), 공기 분사 및 진공중 하나를 사용하여 수행되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 적층 유전체 기판은 테이프 및 시트중 하나인, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 단계 6 다음에, 다수의 개별 전자 부품 상호접속 장치들이 제조되도록 상기 단계 1 내지 단계 6을 한번 이상 반복하는 단계 및 다중레벨 구조를 생성하기 위하여 상기 개별 기판들을 스택하는 단계가 수행되는, 전자부품 형성 방법.
- 제 1항에 있어서, 상기 전자부품은 저항기, 커패시터, 인덕터, 다이오드, 트랜지스터, IC, 튜너, 도파관, 압전장치, 코일, 히트 싱크, 전기-광학 장치중 하나인, 전자부품 형성 방법.
- 제 32항에 있어서, 상기 전자부품은 LED인, 전자부품 형성 방법.
- 제 33항에 있어서, 상기 LED를 상호접속하는 상기 적층 유전체 기판상에 전도성 스택들이 생성되는, 전자부품 형성 방법.
- 제 34항에 있어서, 상기 트랙들은 투명하며, 인듐 주석 산화물로 구성되는, 전자부품 형성 방법.
- 제 31항에 있어서, 노출된 전도성 포일의 사전 선택된 부분은 제거되어, 하부 유전체 기판 재료를 노출시키고, 노출된 하부 재료내에 공동을 형성하며, 삽입된 전도성 포일을 노출시키며, 상기 노출된 삽입 전도성 포일을 접촉시키기 위하여 상기 공동내에 플립 칩 다이를 삽입하며, 상기 공동에 상기 플립 칩 다이를 본딩하는, 전자부품 형성 방법.
- 제 36항에 있어서, 상기 플립 칩 다이는 본딩을 수행하기 위하여 납땜 범프들을 포함하는, 전자부품 형성 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US51425700A | 2000-02-28 | 2000-02-28 | |
| US09/514,257 | 2000-02-28 | ||
| GB0012754.8 | 2000-05-26 | ||
| GBGB0012754.8A GB0012754D0 (en) | 2000-02-28 | 2000-05-26 | Apparatus for forming interconnects on a substrate and related method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020089363A KR20020089363A (ko) | 2002-11-29 |
| KR100785731B1 true KR100785731B1 (ko) | 2007-12-18 |
Family
ID=24046434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027011171A KR100785731B1 (ko) | 2000-02-28 | 2001-02-26 | 전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1517599A1 (ko) |
| KR (1) | KR100785731B1 (ko) |
| GB (1) | GB0012754D0 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106804092A (zh) * | 2017-03-25 | 2017-06-06 | 广东永创鑫电子有限公司 | 一种柔性线路板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0063892A1 (en) * | 1981-04-10 | 1982-11-03 | R.J. Reynolds Tobacco Company | Apparatus and method for conditioning a tobacco mass |
| JPH08116158A (ja) * | 1994-10-06 | 1996-05-07 | Stc Internatl Computers Ltd | プリント回路板及びその製造方法 |
| JPH1012677A (ja) | 1996-04-23 | 1998-01-16 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアの製造方法 |
| JPH11102992A (ja) | 1997-07-28 | 1999-04-13 | Matsushita Electric Works Ltd | プリント配線板、ｉｃカード、プリント配線板の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1134632A (en) * | 1965-02-13 | 1968-11-27 | Elliott Brothers London Ltd | Improvements in or relating to the production of printed circuits |
| US3977074A (en) * | 1975-02-06 | 1976-08-31 | General Motors Corporation | Double sided printed circuit board and method for making same |
| US4517050A (en) * | 1983-12-05 | 1985-05-14 | E. I. Du Pont De Nemours And Company | Process for forming conductive through-holes through a dielectric layer |
| JPH01173694A (ja) * | 1987-12-26 | 1989-07-10 | Shindo Denshi Kogyo Kk | 両面スルホールフィルムキャリアの製造方法 |
| FR2657219B1 (fr) * | 1990-01-11 | 1994-02-18 | Gim Industrie Sa | Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en óoeuvre de ce procede. |
| DE4326424A1 (de) * | 1993-08-06 | 1995-02-09 | Ant Nachrichtentech | Verfahren zum Herstellen von TAB-Filmträgern |
| JP3510743B2 (ja) * | 1996-09-13 | 2004-03-29 | ローム株式会社 | 配線接続構造及びそれを用いた電子部品 |
| JPH1098081A (ja) * | 1996-09-24 | 1998-04-14 | Hitachi Cable Ltd | 半導体チップ実装用のテープキャリア及びその製造方法 |
-
2000
- 2000-05-26 GB GBGB0012754.8A patent/GB0012754D0/en not_active Ceased
-
2001
- 2001-02-26 EP EP04106328A patent/EP1517599A1/en not_active Withdrawn
- 2001-02-26 KR KR1020027011171A patent/KR100785731B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0063892A1 (en) * | 1981-04-10 | 1982-11-03 | R.J. Reynolds Tobacco Company | Apparatus and method for conditioning a tobacco mass |
| JPH08116158A (ja) * | 1994-10-06 | 1996-05-07 | Stc Internatl Computers Ltd | プリント回路板及びその製造方法 |
| JPH1012677A (ja) | 1996-04-23 | 1998-01-16 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアの製造方法 |
| JPH11102992A (ja) | 1997-07-28 | 1999-04-13 | Matsushita Electric Works Ltd | プリント配線板、ｉｃカード、プリント配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB0012754D0 (en) | 2000-07-19 |
| EP1517599A1 (en) | 2005-03-23 |
| KR20020089363A (ko) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| US4965702A (en) | Chip carrier package and method of manufacture | |
| US7297562B1 (en) | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns | |
| US5774340A (en) | Planar redistribution structure and printed wiring device | |
| US6670269B2 (en) | Method of forming through-hole or recess in silicon substrate | |
| US6956182B2 (en) | Method of forming an opening or cavity in a substrate for receiving an electronic component | |
| US20050020079A1 (en) | Structure having flush circuit features and method of making | |
| US7288739B2 (en) | Method of forming an opening or cavity in a substrate for receiving an electronic component | |
| US7145243B2 (en) | Photo-thermal induced diffusion | |
| KR100785731B1 (ko) | 전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법 | |
| KR100671541B1 (ko) | 함침 인쇄회로기판 제조방법 | |
| JP2004031710A (ja) | 配線基板の製造方法 | |
| WO2001065595A2 (en) | A method of forming an opening or cavity in a substrate for receiving an electronic component | |
| EP0574207A2 (en) | Multilayer printed circuit board and method for manufacturing the same | |
| JP2003198133A (ja) | フレキシブルビルドアップ配線板の製造方法 | |
| EP4335256A1 (en) | Component carrier with photosensitive adhesion promoter and method of manufacturing the same | |
| US20220061162A1 (en) | Component Carrier With Well-Defined Outline Sidewall Cut by Short Laser Pulse and/or Green Laser | |
| US20230043085A1 (en) | Component Carrier With Different Stack Heights and Vertical Opening and Manufacturing Methods | |
| WO2007078104A1 (en) | Method of fabricating printed circuit board for mounting light emitting diode chip and light emitting diode package having the circuit board | |
| JP2685443B2 (ja) | プリント回路基板の加工法 | |
| JPH06318772A (ja) | 回路基板およびその製造方法 | |
| CN115604919A (zh) | 部件承载件以及制造部件承载件的方法 | |
| CN117062322A (zh) | 具有厚铜细线路的电路板及其制作方法 | |
| JPS6190496A (ja) | 多層配線基板の製造法 | |
| JPH0817963A (ja) | Ｐｇａ型パッケージおよびそのプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee |