KR100780570B1 - 발광 장치 제조 방법 - Google Patents

발광 장치 제조 방법 Download PDF

Info

Publication number
KR100780570B1
KR100780570B1 KR1020060027506A KR20060027506A KR100780570B1 KR 100780570 B1 KR100780570 B1 KR 100780570B1 KR 1020060027506 A KR1020060027506 A KR 1020060027506A KR 20060027506 A KR20060027506 A KR 20060027506A KR 100780570 B1 KR100780570 B1 KR 100780570B1
Authority
KR
South Korea
Prior art keywords
film
electrodes
light emitting
forming
layer
Prior art date
Application number
KR1020060027506A
Other languages
English (en)
Other versions
KR20060054228A (ko
Inventor
순페이 야마자키
노리코 이시마루
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060054228A publication Critical patent/KR20060054228A/ko
Application granted granted Critical
Publication of KR100780570B1 publication Critical patent/KR100780570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/346—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising platinum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/917—Electroluminescent
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23—Sheet including cover or casing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

동일한 멀티 챔버에서 EL 층, 캐소드, 장벽층, 및 커버층을 연속적으로 형성하는 방법을 제공하는 것이다. EL 층과 커버층을 형성하기 위하여 동일한 막 침착 방법을 이용함으로써, 도 1a에 도시한 바와 같이, EL 층, 캐소드, 장벽층, 및 커버층은 동일한 멀티 챔버 내에서 형성될 수 있다. 그러므로, 도 1b에 도시한 바와 같이, EL 소자의 밀봉된 구조가 형성될 수 있다.
EL 층, 캐소드, 장벽층, 커버층, 멀티 챔버, EL 소자

Description

발광 장치 제조 방법{A method of manufacturing a light emitting device}
도 1a 내지 도 1c는 본 발명의 박막 형성 방법을 도시한 도면.
도 2는 화소 부분의 단면 구조를 도시한 도면.
도 3a 및 도 3b는 화소 부분 및 이의 구조의 평면도.
도 4a 내지 도 4e는 자기 발광 장치의 제조 방법을 도시한 도면.
도 5a 내지 도 5d는 자기 발광 장치의 제조 방법을 도시한 도면.
도 6a 내지 도 6c는 자기 발광 장치의 제조 방법을 도시한 도면.
도 7a 및 도 7b는 화소 부분의 TFT 구조의 단면도.
도 8a 및 도 8b는 화소 부분의 TFT 구조의 단면도.
도 9a 및 도 9b는 자기 발광 장치의 외부 형상을 도시한 도면.
도 10은 자기 발광 장치의 회로 불록도.
도 11은 활성 매트릭스형 자기 발광 장치 구조의 단면도.
도 12는 박막 형성 방법을 도시한 도면.
도 13은 비활성형 자기 발광 장치 구조의 단면도.
도 14는 활성형 자기 발광 장치 구조의 단면도.
도 15a 내지 도 15f는 전기 기구의 실시예를 기술한 도면.
도 16a 및 도 16b는 전기 기구의 다른 실시예를 기술한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
101 : 유리 기판 102 : 전류 제어 TFT
104 : EL 층 106 : 장벽층
107 : 커버층 111: 재료 챔버
117 : 제어 전극 110 : 기판
201 : 스위칭 소자 301 : 베이스막
본 발명은 절연 부재위에 형성되며 또한 애노드 및 캐소드 사이에 삽입된 EL(전기 발광)을 얻을 수 있는 발광 유기 재료(이하 유기 EL 재료로 언급됨)로 구성되는 EL 소자를 가진 자기 발광 장치, 및 디스플레이 유닛(디스플레이 또는 디스플레이 모니터)으로서 자기 발광 장치를 가진 전기 장치를 제조하기 위한 방법에 관한 것이다.
전술한 자기 발광 장치는 OLED(유기 발광 다이오드)로서도 언급됨을 주의한다.
최근에, 발광 유기 재료의 EL 현상을 이용하는 자기 발광 장치를 EL 소자로서 사용하는 디스플레이 장치(자기 발광 장치)의 개발이 진행되어 왔다. 자기 발광 장치는 자기 방사형 장치이며, 액정 디스플레이와 다르게 후광을 필요로하지 않는다. 더욱이, 자기 발광 장치는 넓은 시계 각도를 가지며, 따라서 전기 장치용 투영 디스플레이 유닛으로서 인식된다.
EL 소자는 전기 발광(전기장을 인가함으로써 발생되는 발광)이 애노드층 및 캐소드층으로부터 얻어질 수 있는 유기 화합물을 포함하는 층으로 구성됨을 명심한다. 유기 화합물에서는 두 가지 형태의 발광이 존재하며, 이중 한 발광은 싱글릿 여기 상태(singlet excitation state)(형광(fluorescence))로부터 그라운드 상태로 리턴될 때 발생되는 발광이며 다른 발광은 트리플릿 여기 상태(triplet excitation state)(인광(phosphorescence))으로부터 그라운드 상태로 리턴될 때 발생되는 발광이다. 본 발명은 이들 발광중 한 발광에 적용될 수 있다.
두 종류의 자기 발광 장치, 즉 비활성형(단일 매트릭스형) 및 활성형(활성 매트릭스형) 자기 발광 장치가 존재하며, 이들 두 형태는 활성적으로 현상된다. 특히, 활성 매트릭스형 자기 발광 장치는 현재 주의가 집중되고 있다. EL 소자의 코어로서 언급될 수 있는 EL 층을 위한 EL 재료에 대해서는 저분자 기반 유기 EL 재료 및 고분자 기반 유기 EL 재료(중합체 기본)와 관련하여 연구가 진행되고 있다. 중합체형 유기 EL 재료는 그들이 저분자 기본 유기 EL 재료와 비교하여 조절하기에 용이할 뿐만아니라 높은 열저항성을 가지기 때문에 특히 중요시되고 있다.
응용이 전기장에 의해 제어되는 방법 및 Seiko-Epson, Co에 의해 제안된 인크-제트 방법은 중합체형 유기 EL 재료들에 대한 막 침착 방법으로서 인용될 수 있다.
본 발명에 따르면, EL 층을 형성하고 또한 EL 소자 상에 형성되고 EL 소자를 덮는 유기 재료(유기 수지)를 포함하는 막(이후 커버층으로서 언급되는 막)으로 형성하는데 동일한 방법이 사용된다. 커버층은 유기 재료로 만들어진 층이며 또한 애노드, EL 층 및 캐소드로 이루어진 EL 소자의 캐소드 상에 형성될 층인 것에 유의한다. 이러한 커버층의 제공은 TFT 또는 EL 소자의 응력을 완화시키는데 효율적이다. 또한, EL 층으로 습기 및 산소가 스며드는 것을 방지할 수 있기 때문에, EL 층의 열화가 방지될 수 있다. 커버층 상에 무기 재료로 만들어진 막(이후 장벽층으로서 언급됨)을 추가로 형성함으로써, 습기 및 산소가 커버층 또는 EL 층 내로 스며드는 것이 방지될 수 있다.
발명의 요약
본 발명의 목적은 동일한 멀티 챔버 내에서 EL 층, 캐소드, 장벽층 및 커버층을 연속적으로 형성하는 프로세스를 제공하는 것이다.
본 발명의 다른 목적은 원하는 위치에서 양호한 제어를 가진 커버층을 형성하는 것이다.
또한, 본 발명의 또 다른 목적은 상기와 같은 수단을 사용하는 자기 발광 장치, 이 장치를 제조하는 방법, 및 디스플레이 유닛으로서 이러한 자기 발광 장치를 갖는 전기 장치를 제공하는 것이다.
이러한 본 발명의 목적을 달성하기 위하여 사용되는 멀티 챔버는 잉크 제트 방법 또는 전기장 인가 방법에 의해 유기 재료로 만들어진 커버층 및 EL 층을 형성하는 응용 챔버, 증착에 의해 캐소드를 형성하는 증착 챔버, 및 질화 실리콘 또는 탄탈 산화물로 만들어진 장벽층을 형성하는 스퍼터링 챔버를 포함하는 막 침착 장치이다.
본 발명에 있어서, EL 재료가 용제에서 용해되는 용액의 응용에 의하여 EL 층을 형성하는 경우에, 이러한 용액은 재료 챔버에 제공된다. 용액은 본 발명의 전반에 걸쳐 인가 액체로써 언급된다. 인가 액체가 원자화되고 전하를 가질 때, 인가 액체는 전극에 의하여 제공되는 전기장에 의해 제어되어, 이에 따라 EL 층은 응용 위치에서 기판위에서 형성된다.
게다가, 커버층에서는 유기 수지막을 형성하는 유기 수지 액체가 재료 챔버내에 제공된다. 커버층은 EL 층을 형성하기 위한 방법과 유사한 응용 방법에 의하여 형성된다.
본 발명에서는 장벽층이 EL소자의 캐소드 상의 커버층을 형성한 후에 형성될 수 있고 또는 그 구조는 커버층이 EL 소자의 캐소드 상에 장벽층을 형성한 후에 형성되는 구조임을 주의한다.
본 발명은 도면을 참조로하여 이하에서 더 상세히 설명될 것이다.
본 발명의 실시예는 도 1a 내지 도 1c를 참조로하여 여기서 설명될 것이다. 도 1a에 도시된 바와같이, EL 층, 캐소드, 장벽층 및 커버층은 동일한 멀티 챔버내에서 성공적으로 형성될 수 있다.
장벽층은 습기 및 산소가 EL 층 내로 스며드는 것을 막고 무기 재료로 형성된 불활성화막으로서 언급됨을 명심한다.
우선, EL 층은 전기장 인가 방법 또는 잉크 제트 방법을 사용함으로써 응용 챔버 내에 형성된다. 캐소드는 증착에 의하여 증착 챔버 내에서 형성되며, 장벽층은 캐소드 상에 추가로 형성된다. 스퍼터링 또는 플라즈마 CVD를 사용하면, 장벽층이 질화 실리콘, 탄탈 산화물, 질화 알루미늄 또는 탄소로 이루어진 다이아몬드형 탄소(diamond-like carbon; DLC)와 같은 무기 재료로 만들어진 무기 재료로 형성된다. 최종적으로, 장벽층의 상부에는 커버층이 EL 층의 형성과 유사하게 잉크 제트 방법에 의하여 응용 챔버내에서 형성되며, 이에 따라 자기 발광 장치의 밀봉 구조(sealing structure)가 완성된다.
전술한 바와같이, 동일한 방법이 EL 층 및 커버층을 형성할 때 사용되기 때문에, 층들은 적정 위치에서만 선택적으로 형성되며 동일한 챔버내에서 처리될 수 있다.
본 발명에서 형성된 적층막(lamination film)의 단면구조가 도 1b에 도시되어 있다. 도 1b에서, 참조 부호(101)는 유리 기판을 나타내며, 참조 부호(102)는 전류 제어 TFT를 나타낸다. 더욱이, 참조 부호(103)는 전류 제어 TFT에 전기적으로 접속된 투명한 도전막으로 만들어진 화소 전극을 나타낸다. EL 층(104)은 전술한 방법을 사용함으로써 화소 전극(103) 상에 형성되며, 캐소드(105)는 증착에 의하여 EL 층(104) 상에 추가로 형성된다.
더욱이, 질화 실리콘 및 탄탈 산화물과 같은 무기막 또는 탄소로 만들어진 DLC막으로 만들어진 장벽층(106)은 캐소드(105)상에 형성된다. 장벽층(106)의 형성후에, 유기 수지막으로 만들어진 커버층(107)은 EL 층과 동일한 응용 방법을 사용함으로써 그 위에 형성된다.
도 1c에는 인가 액체가 EL 층 및 커버층(107)의 형성시 응용하기 위한 전기장에 의해 제어되는 전기장 인가 방법이 도시되어 있다.
도 1c에는 도 1b에 도시된 적층 구조내에서 장벽층까지 형성된 기판(110)이 도시되어 있다. 참조 부호 111은 커버층을 형성하기 위한 유기 수지 액체가 제공된 재료 챔버를 나타낸다. 재료 챔버(111)내에는 초음파 발진기(112)가 제공되며, 전극(114)이 재료 챔버(111)의 첨단(tip)에 노즐(113)상에 제공되며, 여기서 유기 수지 액체는 방전된다.
본 발명의 경우에, 유기 수지 액체는 초음파 발진기(112)에의 초음파 발진의 전달을 통해 재료 챔버(111)에서 원자화된다. 여기서 원자화된 유기 수지 액체는 재료 챔버(111)의 노즐(113)상에 제공된 전극(114)에 의해 하전 입자로 충전 및 동조되며, 이에 따라 활성 매트릭스 기판(110)상의 적정 위치에 EL 층 및 커버층이 형성된다.
리딩 전극(15)은 노즐(113)로부터 하전 입자가 되는 유기 수지 액체를 추출하며, 가속 전극(116)은 비행 방향으로 하전 입자를 가속시킨다. 게다가, 제어 전극(117)은 기판(110)의 적정 위치상에 액체를 공급하도록 응용 위치를 제어한다.
따라서, 도 1b에 도시된 적층 구조가 동일한 멀티 챔버 내에 형성될 수 있는 자기 발광 장치의 밀봉 구조가 완성된다.
도 1b는 유기 재료로 만들어진 커버층이 EL 소자를 덮기 위하여 무기 재료로 만들어진 장벽층을 형성한 후에 형성되는 경우를 도시한다는 것에 유의한다. 그러나, 본 발명에 있어서, 무기 재료로 만들어진 장벽층은 EL 소자를 덮기 위하여 유기 재료로 만들어진 커버층을 형성한 후에 형성될 수 있다.
[실시예 1]
도 2는 본 발명의 EL 디스플레이 장치의 화소 부분에 대한 단면도이며, 도 3a는 상기 화소 부분의 평면도이며, 도 3b는 회로구조를 도시한 도면이다. 실제로, 화소는 화소 부분(영상 디스플레이 부분)을 형성하기 위하여 매트릭스 형태로 배열된다. 부수적으로, 도 3a의 A-A'를 따라 취한 단면도는 도 2와 대응한다. 따라서, 동일한 참조 부호가 도 2, 도 3a, 및 도 3b에서 사용되기 때문에, 참조 부호는 양 도면에 적절히 만들어질 수 있다. 비록 도 3의 평면도가 두 개의 화소를 도시할지라도, 두 개의 화소는 동일한 구조를 가진다.
도 2에서, 참조 부호(11)는 기판을 나타내며, 참조 부호(12)는 하부층이 되는 절연막(이후 하부막으로 언급됨)을 나타낸다. 기판(11)으로서, 유리, 유리 세라믹, 석영, 실리콘, 세라믹, 금속 또는 플라스틱으로 만들어진 기판이 사용될 수 있다.
하부막(12)이 가동 이온(movable ion) 또는 도전 기판을 포함하는 기판이 사용되는 경우에 특히 유용할지라도, 석영 기판 상에 하부막을 제공하는 것이 필수적인 것은 아니다. 하부막(12)으로서 실리콘을 포함하는 절연막이 사용될 수 있다. 본 명세서에 있어서, 실리콘을 포함하는 절연막은 실리콘 산화물 막, 질화 실리콘 막 또는 질화 실리콘 산화물막(SiOxNy로 표현됨)과 같이 미리 결정된 비율로 실리콘, 산소 또는 질소를 포함하는 절연막을 나타낸다.
열방사 효과를 가진 하부막(12)의 제조에 의한 TFT의 열을 방산하기 위해서 는 TFT의 저하 또는 EL소자의 저하를 방지하는 것이 효과적이다. 임의의 공지된 재료는 열방사 효과를 제공하기 위하여 사용될 수 있다.
여기에서, 두개의 TFT는 화소내에 형성된다. 참조 부호(201)는 n-채널 TFT로 형성된 스위칭 TFT를 나타낸다. 참조 부호(202)는 p-채널 TFT로 형성된 전류 제어 TFT를 나타낸다.
그러나, 본 발명에 있어서, 스위칭 TFT가 n-채널 TFT로 제한되고 전류 제어 TFT가 p-채널 TFT로 제한될 필요가 없으나, 스위칭 TFT가 p-채널 TFT로 만들어지고 전류 제어 TFT가 n-채널 TFT로 만들어지고 또는 양 TFT가 n-채널 TFT 또는 p-채널 TFT를 사용하도록 변형이 이루어질 수 있다.
스위칭 TFT는 소스 영역(13), 드레인 영역(14), LDD 영역(15a 내지 15d), 고농도 불순물 영역(16) 및 채널 형성 영역(17a, 17b)을 포함하는 활성층, 게이트 절연막(18), 게이트 전극(19a, 19b), 제 1 층간 절연막(20), 소스 와이어링(21), 및 드레인 와이어링(22)을 포함한다.
게다가, 도 3a 및 도 3b에 도시된 바와같이, 게이트 전극들(19a, 19b)은 그들이 다른 재료(이후 게이트 전극(19a, 19b)보다 낮은 저항을 가지는 재료)로 형성된 게이트 와이어링(211)에 전기적으로 접속되는 이중 게이트 구조를 가진다. 물론, 이중 게이트 구조 뿐만아니라 단일 게이트 또는 3중 게이트 구조와 같은 소위 멀티 게이트 구조(적어도 두 개의 채널 형성 영역이 직렬로 접속되는 활성층을 포함하는 구조)은 채택될 수 있다. 멀티 게이트 구조는 오프 전류값을 감소시킬 때 유효하며, 본 발명에서 화소의 스위칭 소자(201)는 멀티 게이트 구조로 만들어지며 따라서 낮은 오프 전류값을 가진 스위칭 소자가 실현된다.
활성층은 결정 구조를 포함하는 반도체 막으로 형성된다. 즉, 단결정 반도체 막이 사용될 수 있으며, 다결정 반도체 막 또는 미세결정 반도체 막이 사용될 수 있다. 게이트 절연막(18)은 실리콘을 포함하는 절연막으로 형성될 수 있다. 임의의 도전막은 게이트 전극, 소스 와이어링 또는 드레인 와이어링에 대해 사용될 수 있다.
게다가, 스위칭 TFT(201)에서, LDD 영역들(15a 내지 15d)은 게이트 절연막(18)을 통해 게이트 전극(19a, 19b)과 중첩되지 않도록 제공된다. 이러한 구조의 정렬은 오프 전류값을 감소시킬 때 매우 유효하다.
오프 전류값을 감소시키는 측면에서 볼 때 채널 형성 영역 및 LDD 영역 사이의 오프셋 영역(채널 형성 영역 및 게이트 전압과 동일한 조성물의 반도체층으로 만들어진 영역은 적용되지 않음)을 제공하는 것이 더 바람직하다는 것에 유의한다. 적어도 두 개의 게이트 전극을 가진 멀티 게이트 구조의 경우에, 채널 형성 영역 사이에 제공된 고농도 불순물 영역은 오프 전류값을 감소시킬 때 유용하다.
다음에, 전류 제어 TFT(202)는 소스 영역(31), 드레인 영역(32), 채널 형성 영역(34), 게이트 절연막(18), 게이트 전극(35), 제 1 층간 절연막(20), 소스 와이어링(36) 및 드레인 와이어링(37)을 포함하는 활성층을 포함한다. 비록 게이트 전극(35)이 단일 게이트 구조를 가질지라도, 멀티 게이트 구조가 사용될 수 있다.
도 3에 도시된 바와같이, 스위칭 TFT의 드레인은 전류 제어 TFT(202)의 게이트에 접속된다. 특히, 전류 제어 TFT(202)의 게이트 전극(35)은 드레인 와이어링( 접속 와이어링으로 언급됨)(22)을 통해 스위칭 TFT(201)의 드레인 영역(14)에 전기적으로 접속된다. 소스 와이어링(36)은 전력 공급 라인(212)에 접속된다.
전류 제어 TFT(202)는 EL 소자(203)에 주입된 전류의 양을 제어하는 소자이며, EL 소자의 측면에서 대량의 전류가 흐르는 것은 바람직하지 않다. 따라서, 과전류가 전류 제어 TFT(202)를 통해 흐르지 않도록 채널 길이(L)를 충분히 길게 설계하는 것이 바람직하다. 화소당 전류(0.5 내지 2㎂)(바람직하게 1 내지 1.5㎂)를 만드는 것이 바람직하다.
스위칭 TFT(201)에 형성된 LDD 영역의 길이(폭)는 0.5 내지 3.5㎛ , 통상적으로 2.0 내지 2.5㎛로 만들어진다.
도 3a에 도시된 바와같이, 전류 제어 TFT(202)의 게이트 전극(35)을 포함하는 와이어링은 참조 부호(50)로 표시된 영역의 절연막을 통해 전원 공급 라인(212)과 중첩된다. 저장 커패시터(콘덴서)는 참조 부호(50)로 표시된 영역에서 형성된다. 반도체 막(51)에 의해 형성된 커패시터, 게이트 절연막과 동일한 층에 있는 절연막(도면에 도시안됨) 및 전원 공급 라인(212)을 저장 커패시터로서 사용하는 것이 가능하다. 저장 커패시터(50)는 전류 제어 TFT(202)의 게이트 전극(35)에 공급된 전압을 유지하는 콘덴서로서 기능을 한다.
흐를 수 있는 전류의 양을 증가시키는 관점에서 보면, 전류 제어 TFT(202)의 활성 층(특히 채널 형성 영역)의 두께(바람직하게 50 내지 10㎚, 특히 60 내지 80㎚)를 증가시키는 것이 바람직하다. 대조적으로, 스위칭 TFT(20)의 경우에서, 오프 전류 값을 감소시키는 관점에서 보면, 활성층(특히 채널 형성 영역)의 두께(바람직 하게, 20 내지 50㎚, 더 바람직하게 25 내지 40㎚)를 감소시키는 것이 효율적이다.
다음에, 참조 부호(38)는 제 1 불활성막을 나타내며, 불활성막의 두께는 10㎚ 내지 10㎛(바람직하게 200 내지 500㎚)로 만들어진다. 그 재료로서, 실리콘으로 이루어진 막(특히, 실리콘 산화물 막 또는 질화 실리콘 막이 바람직함)이 사용될 수 있다.
제 2 층간 절연막(평면막으로 언급됨)(39)은 TFT에 의해 형성된 스텝이 평평하게 되도록 각각의 TFT를 덮기 위하여 제 1 불활성막(38) 상에 형성된다. 제 2 층간 절연막(39)으로서, 유기 수지 막이 바람직하며, 폴리이미드, 아크릴 수지, BCB(벤젤로사이클로부텐) 등을 사용하는 것이 바람직하다.
제 2 층간 절연막(39)을 통해 TFT에 의해 제조되는 스텝을 평평하게 하는 것이 중요하다. EL 층이 매우 얇기 때문에, 빈약한 발광이 스텝의 존재에 의하여 발생하는 경우가 존재한다. 따라서, EL 층이 평면상에 형성될 수 있도록 화소 전극이 형성되기 전에 평면화시키는 것이 바람직하다.
참조 부호(40)는 투영 전극막으로 만들어진 화소 전극(EL 소자의 애노드에 대응함)을 나타내며, 접촉홀(개구부)이 제 2 층간 절연막(39) 및 제 1 불활성막(38)내에서 형성된 후에 화소 전극은 형성된 개구부 부분에서 전류 제어 TFT(202)의 드레인 와이어(37)에 접속되도록 형성된다.
이러한 실시예에서, 인듐 산화물 및 주석 산화물의 화합물로 만들어진 도전막은 화소 전극으로서 사용된다. 게다가, 소량의 갈륨이 이에 첨가될 수 있다. 게다가, 인듐 산화물 및 아연 산화물의 화합물 또는 아연 산화물 및 갈륨 산화물의 화합물이 사용될 수 있다. 화소 전극이 접촉홀 상에 형성된 후에 생성된 리세스(recess)는 본 명세서에서 전극 홀이라 언급됨을 주의한다.
화소 전극이 형성된후에, 수지 재료로 만들어진 뱅크(41)가 형성된다. 뱅크(41)는 1 내지 2㎛의 두께를 가진 폴리이미드 막 또는 아크릴 수지막을 패터닝함으로써 형성된다. 뱅크(41)는 화소 어레이사이의 스트라이프(stripe) 형으로 각각 형성된다. 본 실시예에서, 비록 뱅크가 소스 와이어링(21)을 따라 형성될지라도, 뱅크는 게이트 와이어링(35)을 따라 형성될 수 있다.
다음에, EL 층(42)은 도 1c에서 설명된 전기장 인가으로 형성된다. 비록 단지 하나의 화소가 여기에 도시될지라도, R(적색), G(녹색) 및 B(청색)의 각각의 색에 대응하는 EL 층은 형성된다.
EL 층을 위해 사용된 유기 EL 재료로서, 중합체 재료가 사용된다. 통상적인 중합체 재료로서, 폴리파라페닐렌 비닐(PPV), 폴리비닐카바졸(PVK), 폴리플루오렌 등이 있다.
PPV 유기 EL 재료와 같은 다양한 형태가 존재할지라도, 예컨대 다음과 같은 분자식이 공개된다("H.Shenk, H.Becker, O. Gelsen, E. Kluge, W. Kreuder 및 H. Spreitzer, "발광 다이오드용 중합체" Euro Display, Proceedings, 1999, p.33-37")
[화학식 1]
Figure 112006021409208-pat00001
[화학식 2]
Figure 112006021409208-pat00002
게다가, 일본 특허출원 공개번호 헤이 제 10-92576 호에 개시된 분자식의 폴리페닐비닐이 사용될 수 있다. 분자식은 다음과 같다.
[화학식 3]
Figure 112006021409208-pat00003
[화학식 4]
Figure 112006021409208-pat00004
게다가, PVK 유기 EL 재료로써 다음과 같은 분자식이 존재한다.
[화학식 5]
Figure 112006021409208-pat00005
중합체 유기 EL 재료는 그것이 중합체의 상태에 있을 때 용제에서 용해되어 코팅될 수 있거나 또는 그것이 모노머의 상태에 있고 코팅 후 중합될 수 있을 때 용제에서 용해될 수 있다. 그것이 모노머의 상태에서 코팅되는 경우에, 중합체 선구물질은 중합체가 형성되도록 진공 상태에서의 가열에 의하여 형성된후 중합된다.
특정 EL 층으로서, 사이애노폴리페닐비닐(cyanopolyphenylenevinylene)은 적색광 발광 EL 층을 위해 사용되며, 폴리페닐렌비닐(polyphenylenevinylene)은 녹색광 발광 EL 층을 위해 사용되며, 폴리페닐렌비닐(polyphenylenevinylene) 또는 폴리아킬페닐렌(polyalkylphenylene)은 청색광 발광 EL 층을 위해 사용된다. EL 층의 두께는 30 내지 150㎚(바람직하게 40 내지 100㎚)으로 되도록 하는 것이 적절하다.
그러나, 전술한 실시예는 본 발명의 EL 층으로서 사용될 수 있는 유기 EL 재료의 실시예이며 따라서 이들 재료에 본 발명을 제한하는 것은 바람직하지 않다. 본 실시예에서, 유기 EL 재료 및 용제의 혼합물은 전기장 인가 시스템과 함께 혼합되며 용제는 EL 층이 형성되도록 제거를 위하여 휘발된다. 따라서, 용제가 휘발되는 온도가 EL 층의 유리 전이 온도를 초과하지 않을 때 임의의 유기 EL재료가 사용될 수 있다. 여기에서 언급되지 않는 저분자 재료 또는 고분자 재료가 사용될 수 있다.
톨루엔(toluene), 크실렌(xylene), 크로로벤젤(chlorobenzene), 디크로로벤젤(dichlorobenzene), 아니솔, 크로로펀(cloroform), 디크로로메탄(dichloromethane), 부틸 랙톤(butyl lactone), 부틸 셀로솔(butyl cellosolve), 사이크로헥산(cyclohexane), NMP(N-메틸-2-피로리돈), 사이크로헥산, 다이오산, 또는 THF(테트라하이드로포란)이 통상적인 용제로서 예시된다. 전술한 EL 재료가 용해되는 용해는 본 발명의 전반에 걸쳐 인가 액체로서 언급된다. 게다가, 1×10-3과 3×10-2Pa·s 사이에 있다.
첫째, 재료 챔버(111)에서 준비된 인가 액체는 도 1c에 도시된 바와 같이 초음파 발진기(112)에 의해 원자화된다. 원자화된 인가 액체가 노즐(113)상에 제공되는 전극(114)로부터 전기장의 영향을 통해 하전된 입자가 될 때, 인가 액체는 리딩 전극(115)에 의해 노즐(113)로부터 추출된다. 추출된 인가 액체가 가속 전극(116)에 의해 가속된 후에, 인가 액체는 제어 전극(117)에 의해 제어되며 적정 위치상에 공급된다. 따라서, EL 층이 형성된다. 인가 액체는 재료 챔버(111)로부터 분출하는 순간에 노즐(113)에 부착되는 전극(114)의 전기장의 영향에 의하여 하전되며, 이에 따라 그것은 하전된 입자가 된다.
본 발명에서, 재료 챔버(111)에서 제공된 적색 EL 층에 대한 인가 액체는 전기장에 의해 원자화 및 제어되며, 적색을 발광시키기 위하여 화소의 행을 형성하도록 공급된다. 다음에, 화소의 인접 행의 방향에서 3개의 행을 제거하는 동안, 적색을 발광시키기 위한 화소 행의 형성은 두 개의 행마다 수행된다. 재료 챔버(111)에서 준비된 녹색 EL 층에 대한 인가 액체는 동일한 방식으로 제공되어 두 개의 행마다 녹색을 발광시키기 위하여 화소의 행을 형성한다. 게다가, 재료 챔버(111)에서 준비되는 녹색 EL 층에 대한 인가 액체는 동일한 방식으로 공급되어 청색을 발광시키기 위하여 화소의 행을 형성한다.
이와 같은 동작을 수행함으로써, 스트라이프 형상으로 형성된 다수의 3개의 적색, 녹색 및 청색 화소는 기판상에 형성될 수 있다.
EL 층에 대한 인가 액체의 종료가 하전될 때마다, EL 층에 대한 인가 액체가 제공되는 재료 챔버(111)는 교체될 수 있거나 또는 재료 챔버(111)는 인가 액체만을 변경시키기 위하여 사용될 수 있다. 더욱이, 재료 챔버(111)에 부착되는 노즐(113)은 하나의 노즐에 제한되지 않고 두 개 이상의 노즐이 부착될 수 있다.
게다가, 여기에 사용되지 않을지라도, 마스크는 재료 챔버(111) 및 개판 사이에 제공될 수 있어서 인가 액체가 마스크를 통해 제공되는 기판 상의 위치를 제어한다. 재료 챔버(111) 및 마스크는 개별적으로 제거되거나 또는 장치 내에 통합될 수 있다.
EL 층(42)의 형성동안, 처리를 위한 분위기는 EL 층이 분위기 및 산소의 존재로 인해 용이하게 퇴화되기 때문에, 습기 및 산소를 거의 포함하지 않는 분위기이다. 즉, 질소 또는 아르곤과 같은 불활성 가스에서 EL 층을 형성하는 것이 바람직하다. 게다가, 인가 액체를 준비할 때 사용되는 분위기는 인가 액체의 증발율이 제어될 수 있기 때문에 처리동안 분위기로서 사용될 수 있다.
따라서, EL 층(42)을 형성한 후에, 광차폐(light shielding) 도전막 및 보호 전극(44)으로 만들어진 전극(43)이 형성된다. 실시예 1에서, MgAg로 만들어진 도전막은 캐소드(43)로서 사용되며, 알루미늄으로 만들어진 도전막은 보호 전극(44)으로서 사용된다.
전술한 EL 층이 가열에 열등하며 따라서 캐소드(43)가 가능한 낮은 온도(바람직하게 120℃의 실온내가 바람직함)에서 형성되는 것이 바람직하다. 따라서, 플라즈마 CVD 및 스퍼터링(sputtering)은 원하는 막 침착 방법들로서 관찰된다. 게다가, 이 온도까지 가열된 기판은 본 발명의 전반에 걸쳐 활성 매트릭스 기판으로서 바람직하다.
본 발명에서, 질화 실리콘, 탄탈 산화물, 또는 탄소와 같은 무기막으로 만들어진 장벽층(45)을 형성한 후에, 유기 수지막으로 만들어진 커버층(46)은 도 1c에 기술된 전기장 인가 방법을 사용함으로써 형성된다. 이 지점에서 커버층(46)을 형성하기 위하여 사용되는 유기 수지 액체의 바람직한 점도는 1x10-3 및 3x10-2Pa·s사이에서 세팅된다. 게다가, 이 지점에서 만들어진 커버층의 막 두께는 0.1㎛ 내지 20㎛이다. 그러나, 응용 및 건식 처리를 준비함으로써 전술한 상태의 범위보다 두꺼운 막의 두께를 만드는 것이 가능하다.
자기 발광 장치의 밀봉은 커버층(46)이 형성될 때 완료된다. 그러나, 유기 기판, 석영 기판 또는 플라스틱 기판과 같은 밀봉 기판은 커버층(46)상에 제공될 수 있어서, 자기 발광 장치의 밀봉 구조를 완료된다. 커버층(46)은 활성 매트릭스 기판 및 밀봉기판을 본딩하기 위하여 점착 부재로서 기능을 하는 규칙을 가지도록 만들어질 수 있다.
EL 층을 열화시키는 습기 및 산소에 대한 대응책(countermeasure)으로서, 건조제(dry agent) 또는 바륨 산화물과 같은 산화 방지제(anti-oxidant)는 유기 수지막으로 만들어진 커버층내에 첨가될 수 있다.
(실시예 2)
본 발명의 실시예 2에서는 도 4a 내지 도 6c를 참조로하여 화소 부분의 주변에 제공되는 드라이버 회로 및 화소 부분을 동시에 제조하는 방법으로 설명이 이루어진다. 그러나, 설명을 단순화하기 위하여, 드라이버 회로에 대한 기본회로인 CMOS 회로가 도면에 도시되어 있다.
첫째, 도 4a에 도시된 바와같이, 베이스 막(301)은 유리 기판(300) 상에 300㎚의 두께로 형성된다. 100㎚ 두께의 실리콘 산소질화물막 및 20㎚ 두께의 실리콘 산소 질화물 막을 구성하는 적층막은 실시예 2에서 베이스 막(301)으로서 사용된다. 이 지점에서, 10 및 25wt%사이까지 유리 기판(300)과 접촉하는 실리콘 산소 질화물 막의 질소 농도를 세팅하는 것이 바람직하다. 물론, 엘리먼트는 베이스막의 제공없이 석영 기판 상에 직접 형성될 수 있다.
다음에, 분위기 실리콘막(도면에 도시안됨)는 공지된 막 침착 방법을 사용함으로써 베이스 막(301) 상에 50㎚의 두께로 형성된다. 본 발명이 비결정 실리콘막을 사용하는 것에 제한될 필요가 없으나 비결정 구조를 포함하는 반도체 막(마이크로결정 반도체 막 포함)이 사용될 수 있다. 더욱이, 비결정 실리콘 갈륨막과 같은 비결정 구조를 포함하는 화합물 반도체 막은 사용될 수 있으며, 그것의 막 두께는 20 및 100㎚사이이다.
그 다음에, 비결정 실리콘 막은 공지된 방법에 의해 결정화되어 결정 실리콘막(다결정 실리콘 막 또는 다결정 막)(302)을 형성한다. 결정화 방법으로서는 전기로를 사용하는 열 결정화, 레이저광을 사용한 레이저 어닐링 결정화, 및 적외선을 사용한 램프 어닐링 결정화가 존재한다. 결정화는 XeCl 가스를 사용하는 엑사이머 레이저로부터의 광을 사용하여 실시예 2에서 수행될 수 있다.
선형 형상으로 처리된 펄스 방사형 엑사이머 레이저광은 실시예 2에서 사용될 수 있으나, 직사각형 형상은 사용될 수 있으나 연속적인 방사 아르곤 레이저 광 및 연속적인 방사 엑사이머 레이저 광이 사용될 수 있다.
실시예 2에서, 결정 실리콘 막이 TFT의 활성층으로서 사용될지라도, 비결정 실리콘 막을 사용하는 것이 가능하다. 게다가, 전류 제어 TFT의 활성층을 형성하기 위하여 결정 실리콘막을 사용하는동안 OFF 전류값의 감소를 필요로하지 않는 스위칭 TFT의 활성층을 형성하는 비결정 실리콘을 사용하는 것이 가능하다. 캐리어 이동성은 비결정 실리콘막에서 저하되며 따라서 전류의 흐름이 저하되며 결과적으로 OFF 전류의 흐름이 저한된다. 즉, 전류의 흐름이 어려운 비결정 실리콘 막 및 전류의 흐름이 용이한 결정 실리콘 막은 유리하게 이용될 수 있다.
다음에, 도 4b에 도시된 바와같이, 실리콘 산화물 막으로 만들어진 보호막(303)은 결정 실리콘막(302)상에서 1340㎚의 두께로 형성된다. 그의 두께는 100 내지 200㎚(130 내지 170㎚가 바람직함)로 선택될 수 있다. 게다가, 다른 막은 절연막 코팅 실리콘으로서 사용될 수 있다. 보호막(303)은 결정 실리콘막이 불순물의 도핑동안 플라즈마에 노출되지 않도록 그리고 불순물의 희석 농도 제어를 가질 수 있도록 제공된다.
레지스트 마스크(304a, 304b)는 보호막(303) 상에 형성되며 n형 도전 물질(이후 n형 불순물 성분으로 언급됨)과 충돌하는 불순물 성분은 보호막(303)을 통해 도핑된다. 그룹 15에 속하는 성분은 n형 불순물 성분으로서 사용될 수 있다. 통상적으로, 인 또는 비소가 사용될 수 있다. 실시예 2에서 PH3가 중량의 분리없이 활성화된 플라즈마(이온) 도핑 방법이 사용될 수 있으며, 인은 1×1018원자/㎝3의 농도로 도핑된다. 질량의 분리가 수행되는 이온 주입 방법이 물론 사용될 수 있다.
이러한 방법에 의해 형성된 n형 불순물 영역(305)에서, 그에 포함된 n형 불순물 성분의 도즈 양은 그의 농도가 2×1016 내지 5×1019원자/㎝3(통상적으로, 5×1017 내지 5×1018원자/㎝3)이도록 조절된다.
다음에, 도 4c에 도시된 바와같이, 보호막(303) 및 레지스트(304a, 304b)는 도핑된 그룹 15에 속하는 성분을 활성화시키도록 제거된다. 공지된 활성화 기술은 활성화로써 사용될 수 있으며, 실시예 2에서 활성화는 엑사이머 레이저광의 방사에 의하여 수행된다. 엑사이머 레이저광의 사용으로 제한되지 않고, 펄스방사형 엑사이머 레이저 및 연속적인 방사 형 엑사이머 레이저가 물론 사용될 수 있다. 원자는 도핑된 불순물 원자를 활성화시켜서 결정 실리콘 막이 용융되지 않는 에너지 레벨에서 형성되는 것이 바람직하다. 레이저 방사는 보호 막(303)과 함께 수행될 수 있 음에 주의한다.
레이저 광에 의하여 불순물 성분의 활성화동안 열처리에 의한 활성화는 그와 함께 수행될 수 있다. 활성화가 열처리에 의하여 수행될 때 기판의 열저항을 고려하면, 450 내지 550℃ 정도에서 열처리를 수행하는 것이 적절하다.
이러한 방법으로 인하여, n형 불순물 영역(305)의 에지 부분, 즉 경계 부분(접속 부분) 및 n형 불순물 영역(305) 및 불순물로 도핑되지 않은 주변에 존재하는 영역은 구별될 것이다. 이는 TFT가 이후에 완료되는 시점에서, LDD 영역 및 채널 형성 영역 사이에서 매우 양호한 접속이 이루어질 수 있다.
도 4d에 도시된 바와같이, 결정 실리콘 막의 불필요한 부분은 이후에 제거되어 섬형 반도체 막(이후 활성층으로 언급됨)(306 내지 309)을 형성한다.
그 다음에, 도 4e에 도시된 바와같이, 게이트 절연 막(310)은 활성층(306, 309)을 덮도록 형성된다. 실리콘을 포함하며 10 내지 200㎚의 두께, 바람직하게 50㎚ 내지 150㎚을 가진 절연막은 게이트 절연막(310)으로서 사용될 수 있다. 그의 막은 단층 구조 또는 적층 구조를 취할 수 있다. 110㎚ 두께의 실리콘 산소질화물 막은 실시예 2에 사용된다.
200 내지 400㎚ 두께의 도전막은 이후에 형성된후 패터닝되어, 게이트 전극(311 내지 315)을 형성한다. 게이트 전극(311 내지 315)의 에지 부분은 테이퍼 형상(taper shape)으로 형성될 수 있다. 실시예 2에서 게이트 전극에 전기적으로 접속되는 리드 와이어(이후 게이트 와이어링으로 언급됨) 및 게이트 전극은 다른 재료로 형성된다는 것에 유의한다. 특히, 게이트 전극의 저항보다 낮은 저항을 가진 재료는 게이트 와이어링을 형성하기 위하여 사용된다. 그 이유는 마이크로-공정일 수 있는 재료가 게이트 전극으로서 사용될 수 있으며 또한 게이트 와이어링에 대한 재료가 마이크로 공정이 아닐 경우 와이어링을 위하여 사용되는 재료가 낮은 저항을 가진다는 점에 있다. 물론, 게이트 전극 및 게이트 와이어링은 동일한 재료로 형성될 수 있다.
게다가, 게이트 전극은 단층 도전막으로 형성될 수 있으며, 필요할 때 2개 또는 3개의 층으로 이루어진 적층막을 사용하는 것이 바람직하다. 공지된 모든 도전막은 게이트 전극에 대한 재료로써 사용될 수 있다. 그러나, 전술한 바와같이, 마이크로-공정일 수 있는 재료, 특히 2m 이하의 라인폭으로 패터닝될 수 있는 재료를 사용하는 것이 바람직하다.
통상적으로, 탄탈(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 및 실리콘(Si)으로 이루어진 그룹으로부터 선택된 성분으로 만들어진 막 또는 앞서 기술한 성분(통상적으로 탄탈륨 질화물 막, 텅스텐 질하물 막,, 또는 탄탈륨 질화물 막)을 포함하는 질화물 막, 또는 상기 소자(통상적으로 Mo-W 합금, Mo-Ta 합금)의 결합을 가지는 합금 막, 또는 상기 소자(통상적으로 텅스텐 질화물막 또는 티타늄 실리사이드막)의 실리사이드막을 사용하는 것이 바람직하다. 물론, 막들은 단일층 또는 적층으로서 사용될 수 있다. 50㎚ 두께의 탄탈륨 질화물(TaN)막과 350㎚ 두께의 탄탈륨(Ta) 막으로 이루어진 적층막이 실시예 2에 사용된다. 이들 막은 스퍼터링에 의해 형성될수 있다. 더욱이, Xe, Ne 등과 같은 불활성 가스가 스퍼터링 가스로서 부가될 때, 응력에 기인한 막의 벗겨짐이 방지될 수 있다.
이 시점에서, 게이트 전극(312)은 n형 불순물 영역(305)의 일부를 중첩하고 게이트 절연막(310)을 샌드위치하도록 형성된다. 이 중첩 부분은 이후에 게이트 전극과 중첩하는 LDD 영역이 된다. 단면도에서, 게이트 전극들(313, 314)은 두 개의 전극으로 볼 수 있지만, 실제로는 전기적으로 접속되어 있다.
다음, n형 불순물 소자(실시예 2에서는 인이 사용됨)는 도 5a에 도시된 바와 같이 게이트 전극(313 내지 315)을 이용하는 자기 정렬 방식으로 도핑된다. 인의 도핑은 불순물 영역(316 내지 323)내에 도핑되어 불순물 영역들(305, 306)의 것에 1/10 내지 1/2의 농도(통상적으로 1/4 내지 1/3 사이)로 형성되도록 조절된다. 특히, 농도가 1×1016 내지 5×1018원자/㎝3(통상적으로 3×1017 내지 3×1018 원자/㎝3)인 것이 바람직하다.
도 5b에 도시한 바와 같이, 레지스트 마스크(324a 내지 324d)는 게이트 전극 등을 덮도록 형성되며 n형 불순물소자(실시예 2에서는 인이 사용됨)는 고농도의 인을 포함하는 불순물 영역(325 내지 329)을 형성하기 위해 도핑된다. 인(PH3)을 사용하는 이온 도핑은 여기에서 형성되며, 이들 영역에서의 인의 농도는 1×1020 내지 1×1021 원자/㎝3 사이(통상적으로 2×1020 내지 5×1021 원자/㎝3)가 되도록 조절된다. N 채널 TFT의 드레인 영역 또는 소스 영역은 이 프로세스를 통해 형성되며, TFT 스위칭 시에, 도 5a의 프로세스를 통해 형성된 n형 불순물 영역(319 내지 321)의 일부는 남아있다. 이들 나머지 영역들은 도 5에서 스위칭 TFT의 LDD 영역(15a 내지 15d)에 대응한다.
다음, 도 5c에 도시한 바와 같이, 레지스트 마스크(324a 내지 324d)가 제거되고, 새로운 레지스트 마스크(332)가 형성된다. 이어 p형 불순물 소자(실시예 2에서는 붕소가 사용됨)가 도핑되어 고농도 붕소를 함유하는 불순물 영역들(333, 336)을 형성한다. 붕소는 디보란(diborane)(B2H6)를 이용하여 이온 도핑함으로써 도핑되며 그 농도는 3×1020 내지 3×1021원자/㎝3이다(통상적으로 5×1020 내지 1×1021 원자/㎝3 사이).
인은 1×1020 내지 1×1021원자/㎝3의 농도에서 불순물 영역들(333 내지 336)로 이미 도핑되었으며, 붕소는 인보다 적어도 3배 더 높은 농도로 도핑되었다는 것을 주의한다. 그러므로, 미리 형성된 n형 불순물 영역은 p형 도전성으로 완전히 반전되고 p형 불순물 영역으로서 기능한다.
다음, 레지스트 마스크(332)를 제거한 후에, 각 농도에서 n형 및 p형 불순물 소자는 활성화된다. 노 어닐링(furnace annealing), 레이저 어닐링 또는 램프 어닐링은 활성화의 수단으로서 수행될 수 있다. 열 처리는 전기로에서 550℃에서 4시간 동안 질소 분위기 하에서 실시예 1에서 수행된다.
이 시점에서 분위기에 포함된 산소를 가능한한 많이 제거하는 것이 중요하다. 이것은 어떤 작은 트레이스의 산소가 존재할 경우, 전극의 노출된 표면은 산화되고, 저항의 증가를 초래하며, 동시에 이후에 접촉 저항을 만들기가 더 어렵게 된다. 그러므로 상기 활성화 프로세스의 처리 환경에서 산소의 농도는 1ppm 이하로 설정되며, 바람직하게는 0.1ppm 이하이다.
활성화 프로세스가 완료된 후에, 게이트 와이어링(337)은 도 5d에 도시된 바와 같이 300㎚의 두께로 형성된다. 주 성분으로서 알루미늄(Al)이나 구리(Cu)(합성물로서 50% 내지 100%를 차지함) 가지는 금속막은 게이트 와이어링(337)의 재료로서 사용될 수 있다. 게이트 와이어링(337)의 배치에 관하여, 그것은 게이트 와이어링(211) 및 스위칭 TFT(도 4e의 게이트 전극들(313, 314)에 대응)의 게이트 전극들(19a, 19b)이 도 3에서와 같이 전기적으로 접속되도록 형성된다.
게이트 와이어링의 와이어링 저항은 이러한 타입의 구조를 형성함으로써 아주 작게 만들어질 수 있으며, 그러므로 큰 표면 영역을 가지는 화소 디스플레이 영역(화소부)이 형성될 수 있다. 즉, 실시예 1의 화소 구조는 10인치 대각선 또는 그이상의 스크린 사이즈(그 외에도, 30인치 이상의 대각선)를 가지는 자기 발광 장치가 이 구조에 기인하여 구현되기 때문에 아주 효과적이다.
다음, 도 6a에 도시한 바와 같이, 제 1 층간 절연막(338)이 형성된다. 제 1 층간 절연막(336)으로서, 실리콘을 포함하는 단일 층 층간 절연막이 사용되거나 또는 실리콘을 함유하는 2이상의 타입의 절연막이 결합되는 적층막이 사용될 수도 있다. 더욱이, 400㎚ 내지 1.5㎛ 사이의 막 두께를 설정하는 것이 적절하다. 800㎚ 두께 실리콘 산화물막이 200㎚ 두께 질화 실리콘막이 사용되는 구조는 실시예 2에서 사용된다.
부가적인 열처리는 300 내지 450℃ 사이의 온도에서 1 내지 12시간동안 수소 의 3내지 100%를 포함하는 분위기하에서 수행되며 그로인해 수소 첨가가 수행된다. 이 프로세스는 열적으로 여기된 수소에 의해 초래된 반도체 막에서 댕글링 본드(dangling bonds)를 종료하기 위한 프로세스이다. 플라즈마 수소 첨가(플라즈마에 의해 여기된 수소를 이용)는 수소 첨가의 다른수단으로서 수행될 수 있다.
수소 첨가 단계는 제 1 층간 절연막(338)의 수행 단계들 사이에 삽입될 수 있다. 즉, 상기와 같은 수소 첨가 처리는 200㎚ 두께 실리콘 산화물 질화물막을 형성한 후에 수행되며, 이어 나머지 800㎚ 두께 실리콘 산화물막이 이후에 형성될 수 있다.
이어, 콘택트 홀이 제 1 층간 절연막(338)과 게이트 절연막(310)에 형성되고 그것에 의해 소스 와이어링(339 내지 342) 및 드레인 와이어링(343 내지 345)을 형성한다. 실시예 2에서, 이 전극은 100㎚ 두께를 가지는 티타늄막, 티타늄을 포함하며 300㎚의 두께를 가지는 알루미늄막, 및 150㎚의 두께를 가지는 티타늄막이 스퍼터링에 의해 연속으로 형성되는 3층 구조의 적층막으로 만들어진다. 물론, 다른 도전성막이 사용될 수 있다.
다음, 제 1 불활성막(passivation film)(346)이 50 내지 500㎚ 두께로 만들어진다(통상적으로 200 내지 300㎚ 사이). 300㎚ 두께 실리콘 산화물 질화물막은 실시예 2에서 제 1 불활성막(346)으로서 사용된다. 이것은 질화 실리콘막으로 대체될 수 있다.
실리콘 산화물 질화물막의 형성전에 H2나 NH3와 같은 수소 함유 가스를 이용 하여 플라즈마 처리를 수행하는 것이 효과적이다. 이 프리 프로세스에 의해 활성화된 수소는 열처리를 수행함으로써 개선된다. 동시에, 제 1 층간 절연막(338)에 부가된 수소는 하부층 쪽으로 확산되며, 그러므로 활성층은 효과적으로 수소첨가될 수 있다.
다음, 도 6b에 도시한 바와 같이, 유기 합성 수지로 만들어진 제 2 층간 절연막(347)이 형성된다. 유기 합성 수지로서, 폴리이미드, 폴리아미드, 아크릴 수지, 또는 BCB(벤조사이클로부텐)와 같은 재료들이 사용될 수 있다. 특히, 제 2 층간 절연막(347)이 레벨링을 위해 주로 사용되기 때문에, 우수한 레벨링 성질을 가지는 아크릴 수지가 바람직하다. 실시예 2에서, 아크릴 수지막은 TFT에 의해 형성된 단계 차이를 레벨링하기에 충분한 두께로 형성된다. 바람직한 막 두께는 1 내지 5㎛(더 바람직하게는 2 내지 4㎛) 사이이다.
콘택트 홀은 제 2 층간 절연막(347)과 제 1 불활성막(346)에 형성되어 드레인 와이어링(345)에 전기적으로 접속되는 화소 전극(348)을 형성한다. 실시예 2에서, 인듐 주석 산화물(ITO)막은 110㎚ 두께로 형성되며, 패터닝은 화소 전극을 형성하기 위해 수행된다. 부수적으로, 다른 재료와 같이, 아연 산화물(ZnO)의 2 내지 20%가 인듐 산화물에서 혼합되고 아연 산화물 및 갈륨 산화물을 구성하는 화합물이 투명 전극으로서 사용될 수 있는 것이 가능하다. 화소 전극(348)은 EL 소자의 애노드가 된다.
도 6에 도시한 바와 같이, 이어서 수지 재료의 뱅크(349)가 형성된다. 뱅크(349)는 패터닝시에 1 내지 2㎛ 사이의 전체 막 두께를 가지는 폴리이미드막이나 아크릴 수지로 형성될 수 있다. 뱅크(349)는 도 6c에 도시한 바와 같이, 화소의 열 사이에서 스트라이프 형상으로 형성된다. 실시예 2에서, 뱅크(349)는 소스 와이어링(341)을 따라 형성되지만, 게이트 와이어링(337)을 따라 형성될 수도 있다.
EL 층(350)은 도 1c를 참조하여 설명된 전계 인가 방법을 이용하여 형성된다. 하나의 화소만이 도시되었지만, 각 칼라 R(적색), G(녹색), 및 B(청색)에 대응하는 EM층이 실시예1에 설명된 바와 같이 형성된다.
먼저, 재료 챔버에 제공된 EL 층을 형성하기 위한 인가 액체는 초음파 발진기에 의한 초음파 발진으로 원자화된다. EL 층을 형성하기 위해 원자화된 인가 액체가 전극에 인가된 전압에 의해 제공된 전계에 의해 충전될 때, 인가 액체는 재료 챔버의 외부에 부착된 리딩 전극에 의해 추출될 수 있다. 추출된 EL 층 인가 액체가 비행 방향으로 가속 전극에 의해 가속화된 후에, 인가 액체는 제어 전극에 의해 제어되어 기판(110) 상의 원하는 위치에 인가된다.
본 발명에서, 먼저, 적색 EL 층에 대한 인가 액체는 리딩 전극에 의해 EL 층을 형성하기 위한 원자화된 인가 액체로서 재료 챔버로부터 추출된다. 이어, 가속 전극에 의해 가속화된 후에, 인가 액체는 제어 전극에 의해 제어되어 적색을 조명하기 위해 화소의 열 상에 EL 층을 형성하게 된다. 다음, 횡측 방향으로 기판을 이동한 후에, 녹색 EL 층을 형성하기 위한 인가 액체는 녹색을 조명하기 위하여 화소의 열을 형성한다. 이어 기판은 횡측 방향으로 이동되어 재료 챔버가 청색 EL 층을 형성하기 위한 인가 액체는 청색을 조명하기 위해 화소의 열을 형성한다.
3색 스트라이프 형상 EL 층은 기판을 이동하면서 적색, 녹색, 및 청색의 각각을 조명하기 위하여 화소의 열에 인가 액체를 순차적으로 인가함으로써 형성된다. 하나의 화소만이 실시예 2에 도시되었지만, 동일한 색을 조명하기 위한 EL 층은 동시에 모두 또는 한번에 하나의 열이 형성될 것이다. 더욱이, 필요한 경우, 마스크는 재료 챔버와 기판 사이에 제공될 수 있으며 그것에 의해 마스크에 전계를 인가함으로써 인가 액체의 인가 위치를 제어하게 된다.
EL 재료로서, 실시예 2에서, 시아노-폴리페니실린 비닐렌이 적색을 조명하기 위하여 EL 층에 대해 사용될 수 있으며, 녹색을 조명하기 위하여 폴리페니실린 비닐렌이 EL 층에 대해 사용되고, 청색을 조명하기 위하여 폴리알킬페니실린이나 폴리페니실린 비닐렌이 사용될 수 있다. 적절한 막 두께는 30 내지 150㎚(바람직하게는 40 내지 100㎚)이다.
공지된 재료는 EL 층(350)을 형성하는데 사용될 수 있다. 구동 전압을 고려하여, 유기 재료가 사용되는 것이 바람직하다. 실시예 2에서, EL 층(350)이 상기 EL 재료로 형성된다. 즉, 발광층만의 단일층 구조가 취해진다. 그러나, 전자 주입층, 전자 전달층, 홀 전달층, 홀 주입층, 전자 방지층, 또는 홀 소자층이 필요하다면 제공될 수 있다. MgAg 전극이 실시예 2에서 EL 소자의 캐소드(351)으로서 사용되었지만, 다른 공지된 재료가 사용될 수도 있다.
전계에 의해 제어되는 전계 인가 방법은 실시예 2에 도시되어 있다. 그러나, 잉크 주입 방법이나 EL 층에 대한 재료가 제어되고 충전된 입자로서 인가되는 방법과 같은 다른 방법들이 사용될 수도 있다.
발광층이 인가되고 각 칼라가 형성되었지만, 전자 주입층, 전자 전달층, 홀 전달층, 홀 주입층, 전자 방지층, 또는 홀 소자층을 형성하는 경우, 상이한 재료로 만들어진 층들은 스핀 코팅 방법 및 인가 방법과 같은 방법들을 사용함으로써 한번에 모두 형성될 수 있다.
캐소드(MgAg 전극)(351)은 EL 층(350)의 형성 후에 진공 증착에 의해 형성된다. EL 층(350)의 막 두께는 80 내지 200㎚(바람직하게는 100 내지 120㎚)이고 캐소드(351)의 막 두께는 180 내지 300㎚(바람직하게는 200 내지 250㎚)이다.
보호 전극(352)이 캐소드(351)상에 추가로 제공된다. 알루미늄을 포함하는 도전성 막이 보호 전극(352)으로서 사용될 수 있다. 보호 전극(352)은 마스크를 이용하여 진공 증착에 의해 형성될 수 있다. 상부에 형성된 보호 전극을 갖는 기판의 상태는 본 명세서를 통해 활성 매트릭스 기판으로서 인용되는 것을 주의한다.
장벽층(353)이 그위에 추가로 형성되어 보호 전극(352)의 형성까지 완료된 활성 매트릭스 기판이 옥외에 노출되지 않는다. 실시예 2에서, 탄탈륨 산화물은 장벽층(353)을 형성하기 위한 재료로서 사용된다. 그러나, 질화 실리콘, 질화 알루미늄, 또는 탄소, 특히 DLC와 같은 유기 재료가 사용될 수 있다. 장벽층(353)은 플라즈마 CVD와 같은 실내 온도에서 수행된 막 침착 방법이 사용될 수도 있으나, 실시예 2에서 스퍼터링을 이용함으로써 수행된다.
장벽층(353)을 형성한 후에, 유기 수지로 만들어진 커버층(354)은 장벽층(353) 상에 형성된다. 용매로 유기 수지를 분해하고 유기 수지 자체의 점성을 적당히 조절하여 유기 수지 액체를 제조한 후에, 유기 수지 액체는 재료 챔버 내에 제공되고 전계 인가 방법에 의해 인가되어, 커버층(354)을 형성하게 된다. 이 시점에 서 유기 수지 액체의 점성은 1×10-3 내지 3×10-2 Pa·s 사이이다.
더욱이, 이 시점에서, 흡수제나 커버층을 형성하는 유기 수지 액체 내부의 바륨 산화물과 같은 산화 방지제의 첨가는 EL 소자의 저하 요인인 습기 및 산소가 EL 소자 내로 침투하는 것을 방지하기에 효과적이다.
실시예 2의 경우, 도 6c에 도시한 바와 같이, N 채널 TFT(205)의 활성층은 소스 영역(355), 드레인 영역(356), LDD 영역(357) 및 채널 형성 영역(358)을 포함하며, LDD 영역(357)은 그들 사이에 샌드위치된 게이트 절연막(310)을 통해 게이트 전극(312)과 중첩한다.
드레인 영역의 측에서 LDD 영역 만을 형성하기 위한 이유는 동작 속도를 강하하지 않는다는 점에 있다. 더욱이, n-채널 TFT(205)에서 OFF 전류값에 아주 많은 주의를 할 필요는 없으며, 차라리 동작 속도에 중요성을 두는 것이 좋다. 따라서, LDD 영역(357)은 저항 성분을 최소로 감소시키기 위하여 게이트 전극과 완전히 중첩하게 되는 것이 바람직하다. 즉, 소위 오프셋을 제거하는 것이 바람직하다.
실시예 2의 활성 매트릭스 기판에서, 최적 구조의 TFT는 화소부와 구동 회로부에 제공된다. 그러므로, 아주 높은 신뢰성이 얻어지고 동작 특성이 개선된다.
먼저, 가능한한 많이 동작 속도를 강하하지 않도록 하기 위하여 핫 캐리어 주입을 감소시킬 수 있는 구조를 갖는 TFT는 구동 회로부를 형성하는 CMOS 회로의 N 채널 TFT(205)로서 사용된다. 부수적으로, 구동 회로는 시프트 레지스터, 버퍼, 레벨 시프터, 샘플링 회로(샘플 앤드 홀드회로) 등을 포함한다. 디지털 구동을 수 행하는 경우, D/A 컨버터와 같은 신호 전환 회로도 포함된다.
다음, 화소부의 TFT로서 n-채널 스위칭 TFT의 단면 구조가 도 7a 및 도 7b를 참조로 설명될 것이다. 여기에 사용된 참조 부호는 도 2의 것에 대응한다.
먼저, 도 7a에 도시된 구조에서, LDD 영역(15a 내지 15b)는 그들 사이에 샌드위치된 게이트 절연막(18)을 통해 게이트 전극(19a 내지 19b)과 중첩하지 않도록 제공된다. 이러한 구조는 OFF 전류값을 낮추는데 아주 효과적이다.
한편, 도 7b에 도시된 구조에서, LDD 영역(15a 내지 15d)은 제공되지 않는다. 도 7b의 구조에 적응하는 경우, 생산성이 개선되는데 그이유는 프로세스의 수가 도 7a의 구조를 형성하는 경우와 비교하여 감소될 수 있기 때문이다.
본 발명에 있어서, TFT는 스위칭 TFT로서 도 7a 내지 도 7b에 도시된 구조중 어느 하나를 취할 수 있다.
다음, 화소부의 TFT로서 N 채널 전류 제어 TFT의 단면구조를 도시한다. 여기에 사용된 참조 부호는 도 2의 것에 대응한다.
도 8a에 도시된 전류 제어 TFT에 있어서, LDD 영역(33)은 드레인 영역(32)과 채널 형성 영역(34) 사이에 제공된다. 여기에 도시된 전류 제어 TFT의 구조는 LDD 영역(33)이 그들 사이에 샌드위치된 게이트 절연막(18)을 통해 게이트 전극(35)과 중첩하는 영역과, LDD 영역(33)이 게이트 전극(35)과 중첩하지 않는 영역을 갖는다. 그러나, 도 8b에 도시한 바와 같이, LDD 영역(33)은 그 구조에 제공되지 않는다.
전류 제어 TFT는 광을 방출하기 위하여 EL 소자를 만드는 전류를 공급하며 동시에 등급 디스플레이를 인에이블링하기 위하여 공급량을 제어한다. 그러므로, 전류가 인가될 때에도 열화가 발생하지 않도록 핫 캐리어 주입에 기인하여 열화에 대한 대응책을 취할 필요가 있다.
핫 캐리어 주입에 의해 초래된 열화에 대응하여, LDD 영역이 게이트 전극과 중첩하는 구조가 아주 효과적이라는 것은 공지되어 있다. 그러므로, LDD 영역이 도 8a에 도시된 바와같이 그들 사이에 샌드위치된 게이트 절연막(18)을 통해 게이트 전극(35)과 중첩하고록 제공되는 구조가 적절하다 하더라도, OFF 전류값이 대한 대응책으로서, 게이트 전극과 중첩하지 않도록 제공된 LDD 영역이 본 명세서의 구조에서 도시된다. 그 외에도, LDD 영역은 상황에 따라 도 8b에 도시된 바와 같은 구조에 제공되지 않는다.
도 8a 및 도 8b에 도시된 TFT의 구조에 있어서, TFT에 인가된 전압 VDS이 10V 이상이면, 도 8a에 도시된 구조가 바람직하다. 한편, TFT에 인가된 전압 VDS이 10V 이하이면, 도 8b에 도시된 구조가 바람직하다.
도 6c에 도시된 커버층(354)을 형성하고 기밀성을 강화시킨 후에, 회로로부터 외부 신호 단자로 인출된 단자나 절연체 상에 형성된 소자를 접속하기 위한 커넥터(가요성 인쇄 회로: FPC)가 부착되며, 자기 정렬 장치가 제품으로서 완료되는 것을 주의한다. 본 명세서에서, 수송될 이러한 상태로 안성된 제품은 자기 정렬 발광 장치(EL 모듈)이라 불리운다.
커버층까지 형성된 실시예 2의 EL 모듈은 도 9a 내지 도 9b를 참조로 여기에 설명되어 있다.
실시예 2의 활성 매트릭스형 자기 정렬 발광 장치는 화소부(902), 게이트측 구동 회로(903), 및 유리 기판(901) 상에 형성된 소스 측 구동 회로(904)를 포함한다. 화소부의 스위칭 TFT(905)는 n-채널 TFT이고 게이트측 구동 회로(903)에 접속된 게이트 와이어링 라인(906)과 소스 측 구동 회로(904)에 접속된 소스 와이어링 라인(907)의 교차부에 배치된다. 더욱이, 스위칭 TFT(905)의 드레인은 전류 제어 TFT(908)의 게이트에 접속되어 있다.
더욱이, 전류 제어 TFT(908)의 소스 측은 파워 소스 공급 라인(909)에 접속되어 있다. 실시예 2와 같은 구조에서, 접지 전위(어스 전위)는 파워 소스 공급 라인(909)에 전해진다. AL 소자(910)는 전류 제어 TFT(908)의 드레인에 접속된다. 더욱이, 미리 결정된 전압(3 내지 12V, 바람직하게는 3 내지 5V)은 EL 소자(910)의 애노드에 인가된다.
구동 회로부에 신호를 전송하기 위한 접속 와이어링(912,913) 및 파워 소스 공급 라인(909)에 접속된 접속 와이어링 라인(914)은 외부 입/출력 단자로서 기능하는 FPC(911)에 제공되어 있다.
여기에서, 도 9b에는 도 9a의 라인 A-A'을 따라 취한 단면에 대응하는 단면도가 도시되어 있다. 도 9a 및 도 9b에서, 동일한 참조 부호가 동일한 성분에 정의되고 그 일부에는 동일한 참조 부호가 도 6의 동일한 성분을 정의하는데 사용된다.
도 9b에 도시한 바와 같이, 화소부(902) 및 게이트측 구동 회로(903)는 유리 기판(901) 상에 형성되어 있다. 화소부(902)는 전류 제어 TFT(202) 및 전류 제어 TFT(202)에 전기접속된 화소 전극(348)을 각각 포함하는 복수의 화소로 이루어진다. 게이트측 구동 회로(903)는 N 채널 TFT(205) 및 P 패널 TFT(206)가 결합보상된 CMOS 회로를 이용하여 형성된다.
화소 전극(348)은 EL 소자의 애노드로서 기능한다. 뱅크(349)는 뱅크(349)의 내측상에 EL 층(350)을 형성하기 위하여 화소 전극(348)의 갭 내에 형성된다. 캐소드(351) 및 보호 전극(352)은 그 위에 형성된다. EL 소자의 구조는 실시예 2에 도시된 구조에 반드시 제한될 필요는 없지만, EL 소자의 구조는 반전될 수 있으며 하소 전극은 캐소드로서 기능할 수 있다는 점에 주의한다.
실시예 2의 경우에 있어서, 보호 전극(352)은 모든 화소 열에 의해 공유된 공통 와이어링으로서 기능하며, 접속 와이어링(912)을 경유하여 FPC(911)에 전기접속되어 있다. 화소부(902) 및 게이트측 구동 회로(903)에 포함된 모든 소자들은 질화 실리콘, 탄탈륨 산화물, 또는 탄소(특히 DLC 막)와 같은 무기 재료로 만들어지는 장벽층으로 덮혀진다. 장벽층(353)을 생략하는 것이 가능할지라도, 장벽층(353)의 제공은 외부로부터 각 소자들을 차폐하는 측면에서 바람직하다.
다음, 커버층(916)은 EL 소자를 덮기 위하여 장벽층 상에 제공되어 있다. 커버층(916)으로서, PVC(폴리비닐 클로라이드), 에폭시 수지, 실리콘 수지, 아크릴 수지, PVB(폴리비닐 부틸) 또는 EVA(에틸렌 비닐 아세테이트)가 사용될 수 있다. 커버층(916) 내에 배치된 흡수제(도시하지 않음)는 습기 흡수 효과를 유지한다.
유리, 플라스틱, 및 세라믹으로 만들어지는 보호 기판은 커버층(916) 상에 제공될 수 있다. 그 외에도, 보호 기판(도면에는 도시하지 않음)이 커버층(916)을 이용함으로써 활성 매트릭스 기판에 결합되는 구조일 수 있다.
상기한 바와 같은 방법을 이용하여 EL 소자(910)상에 장벽층(910) 및 커버층(916)을 제공함으로써, EL 소자(910)는 외부 환경으로부터 완전히 차단될 수 있으며 습기 및 산소와 같은 EL 층의 산소 저하를 가속화하는 물질에 의해 외부로부터 침입이 방지될 수 있다. 따라서, 높은 신뢰성을 갖는 자기 발광 장치가 제조될 수 있다.
도 9에 도시된 자기 발광 장치의 회로 구성의 예는 도 10에 도시되어 있다. 실시예 2의 자기 발광 장치는 소스 측 구동 회로(1001), 게이트측 구동 회로(A)(1007), 게이트측 구동 회로(B)(1011) 및 화소부(1006)를 포함한다. 본 명세서에서, 용어 "구동 회로부"는 소스 측 처리 회로 및 게이트측 구동 회로를 포함하는 일반적인 용어이다.
소스 측 구동 회로(1001)에는 시프트 레지스터(1002), 레벨 시프터(1003), 버퍼(1004), 및 샘플링 회로(샘플 앤드 홀드)(1005)가 제공되어 있다. 더욱이, 게이트측 구동 회로(A)(1007)에는 시프트 레지스터(1008), 레벨 시프터(1009), 및 버퍼(1010)이 제공되어 있다. 게이트측 구동 회로(B)(1011)는 동일한 구조를 취한다.
여기에서, 시프트 레지스터(1002 및 1008)는 각각 5 내지 16V(통상적으로 10V)의 구동 전압을 가지며, 도 6c에서 참조 부호(205)로 지시된 구조는 회로를 형성하기 위한 CMOS회로에 사용된 N 채널 TFT에 적합하다.
그 외에도, 도 6c에서 n-채널 TFT(205)를 포함하는 CMOS 회로는 시프트 레지스터와 유사하게, 레벨 시프터들(1003, 1009) 및 버퍼들(1004, 1010)의 각각에 적 합하다. 부수적으로, 이중 게이트 구조나 트리플 게이트 구조와 같은 멀티-게이트 구조를 갖는 게이트 와이어링은 각 회로의 신뢰성을 개선시키는데 효과적이다. 도 2에 도시된 구조를 갖는 화소는 화소부(1006)에 배열되어 있다.
상기 구조는 도 4a 내지 도 6c에 도시된 제조 단계에 따라서 TFT를 제조함으로써 쉽게 구현될 수 있다. 실시예 2에서, 화소부 및 구동 회로부의 구조만이 도시되었지만, 구동 회로, 신호 구동 회로와 같은 논리 회로, D/A 컨버터 회로, 연산 증폭기 회로, 회로의 제조단계가 실시예 2의 것에 따라서 수행될 경우에만 동일한 절연체상에 대한 a-정정 회로를 형성하는 것이 가능하다. 그 외에도, 메모리부, 마이크로프로세서 등이 수행될 수 있다.
실시예 2의 구성은 실시예 1의 구성과 자유롭게 결합될 수 있다.
[실시예 3]
도 1b에 도시된 것과 다른 적층 구조를 제조하는 방법이 실시예 3에 도시되어 있다. 도 11에서, 전류 제어 TFT(1101)는 기판(1100)상에 형성되고, 전류 제어 TFT(1101)에 전기접속된 화소 전극(1102)은 도면에 도시한 바와 같이 형성되어 있다. 실시예 3에서, EL 층(1103)은 잉크 제트 방법을 사용하여 화소 전극(1102)상에 형성된다. EL 층에 대한 인가 액체의 실시예 1에 사용된 동일 재료를 사용하는 것이 적절하다는 것을 주의한다.
EL 층(1103) 상에는 캐소드(1104)을 형성하기 위해 MgAg 및 AlLi와 같은 작은 동작 기능을 가지는 재료를 사용하는 것이 적절하다는 것을 주의한다. 캐소드(1104)를 형성한 후에, 잉크 제트 방법은 화소부 상에 균일하게 유기 수지막으로 만들어진 커버층(1105)을 형성하는데 다시 사용된다. 바람직하게는, 형성된 커버층(1105)의 막 두께는 10㎚ 내지 300㎚ 사이에 있다.
유기 수지로 만들어진 커버층(1105)을 형성하기 위한 재료로서, 높은 정도의 경도(hardness)를 가지는 재료를 사용하는 것이 적절하며, 습기 및 산소와 같은 물질들을 충만하는 것이 허용되지 않으며 평면성을 가진다. 보다 상세하게는, 에폭시 수지, 아크릴 수지, 폴리이미드, 폴리아미드, 및 실리콘 수지와 같은 유기 합성 수지가 바람직하다. 커버층(1105)이 잉크 제트 방법을 이용하여 형성되기 때문에, 화소부 상에 선택적으로 형성될 수 있다.
도 12에는 잉크 제트 방법을 이용함으로써 활성 매트릭스 기판(1200)상에 화소(1201)에 커버층(1202)을 형성하는 방법이 도시되어 있다. EL 층을 형성하기 위한 인가 액체 및 커버층을 형성하기 위한 유기 합성 수지 액체는 여기에 도시된 구조에서 헤드(1203)로부터 방출되는 것을 주의한다. 잉크 제트 방법에 대해 공지된 피에조(Piezo) 방법에는 여러 가지 타입이 있으며 하나는 MLP(multi layer piezo; 멀티층 피에조) 타입이며 다른 것은 ML칩(멀티층 세라믹 하이퍼 집적 피에조 세그먼트)타입이다. 여기에 도시된 헤드(1203)는 세이코-엡슨(Seiko-Epson) 코포레이션에 의해 제조된 온 디멘드 피에조 구동 ML칩(On Demand Piezo Driver ML Chip)이라 불리운다.
ML칩은 세라믹으로 만들어진 발진 플레이트(1204), 통신 플레이트(1205), 및 재료 챔버(1207)를 형성하는 재료 챔버 플레이트(1206)로 이루어지며, 피에조 소자(1208)는 재료 챔버의 각각에 따라 진동 플레이트(1204) 상에 형성된다.
이어, ML칩에서, 3개의 스테인레스 플레이트(SUS 플레이트)가 공급 홀(1209), 저장기(1210) 및 헤드(1203)를 형성하는 노즐(1211)을 형성하기 위해 적층된다. 도 12는 두 개의 노즐(1211)이 제공되어 있는 상태를 도시한다. 그러나, 노즐 수는 그것에 재한되는 것은 아니며, 인가될 영역과 인가 액체에 따라 하나의 노즐이 제공되거나 세 개의 노즐이 제공될 수 있다.
이 ML칩으로부터 제조된 인가 장치의 동작 원리는 전압이 상부 전극(1212) 및 하부 전극(1213)에 인가될 때, 피에조 소자(1208)는 진동하고 그것에 의해 피에조 소자(1208)과 진동 플레이트(1204), 즉 벤딩 바이브레이션의 압전 효과(piezoelectric effect)를 초래하게 된다. 즉, 압력이 벤딩 바이브레이션에 의해 재료 챔버(1207)에 인가되고, 재료 챔버(1207)에 제공된 유기 합성 수지 액체가 밀려지고 이어 인가된다.
도 11에 도시된 바와 같이, 커버층(1105)의 형성 후에, 장벽층(1106)은 커버층(1105)을 덮기 위하여 스퍼터링함으로써 형성된다. 실시예 3에서, 장벽층(1106)은 탄소막, 특히 DLC(다이아몬드형 탄소) 막으로 형성된다. 그러나, 장벽층(1106)을 형성하는 재료는 그것에 제한되는 것은 아니며, 탄탈륨 산화물, 질화 알루미늄, 또는 실리톤 질화물과 같은 재료들이 사용될 수도 있다. 장벽층(1106)은 쉐도우 마스크를 이용하여 선택적으로 형성된다.
그러므로, 커버층(1105) 및 장벽층(1106)을 활성 매트릭스 기판상에 형성함으로써, 외부로부터 습기 및 산호와 같은 EL 소자에 저하 요인의 침입은 방지될 수 있다.
[실시예 4]
불활성 타입(간단한 매트릭스 타입) 자기 발광 장치에서 본 발명을 사용하는 경우는 도 13을 참조하여 실시예 4에서 설명되어 있다. 도 13에서, 참조 부호(1301)는 플라스틱으로 만들어진 기판을 정의하며 1302는 투명 도전성 막으로 만들어진 애노드를 정의한다. 인듐 산화물 및 아연 산화물의 합성물은 실시예 4에서 애노드(1202)로서 스퍼터링함으로써 형성된다. 도 13에 도시되지는 않았지만, 애노드(1302)의 복수의 라인은 정의된 공간과 평행한 방향으로 스트라이프 형상으로 배열된다.
더욱이, 스트라이프 형상으로 배열된 캐소드(1306)은 한정된 공간에 수직한 방향으로 형성된다. 뱅크(1303)는 캐소드(1306)들 사이의 공간을 채우기 위하여 형성된다.
연속해서, EL 재료로 만들어진 EL 층(1304a 내지 1304c)은 실시예 1에 기술된 전계 인가 방법을 이용하여 형성된다. 참조 부호(1304a)는 적색을 조명하는 EL 층이며, 1304b는 녹색을 조명하는 EL 층을 정의하며, 1304c는 청색을 조명하는 EL 층을 정의한다. 실시예 1에 사용된 EL 재료는 실시예 4에 유사하게 사용될 수 있다. 이들 EL 층이 뱅크(1303)에 의해 형성된 홈을 따라 형성되기 때문에, 이들 층은 한정된 공간에 수직한 방향으로 스트라이프 형상으로 배열된다.
본 실시예를 실시함으로써, 적색, 녹색, 및 청색의 3색의 화소가 스트라이프 형상으로 기판상에 형성된다. 화소가 3색을 가질 필요는 없으며 한 또는 두 개의 색을 가질 수도 있다는 것을 주의한다. 그 외에도, 색들은 적색, 녹색, 및 청색에 제한되지 않으며, 노랑색, 오렌지색 및 회색과 같은 다른 색들이 사용될 수도 있다.
먼저, 적색 EL 층을 형성하기 위한 인가 액체는 재료 챔버에 준비된다. 이어 인가 액체는 재료 챔버의 외부에 제공된 전극에 의해 발생된 전게에 의해 추출된다. EL 층에 대한 추출된 인가 액체는 전계에 의해 제어되고, 원하는 화소 부분에 도달한다. 그래서 EL 층이 형성된다.
적색 EL 층에 대한 인가 액체가 먼저 인가된다. 인가 액체가 전계에 의해 제어되기 때문에, EL 층에 대한 인가 액체는 화소부의 원하는 부분에 선택적으로 인가될 수 있다. 화소의 하나의 열을 형성하는 방향으로 노즐을 이동하면서 인가 액체를 인가하는 것이 적절하다는 것을 주의한다.
연속해서, 인가가 수행될 수 있도록 화소의 인접 열로 노즐을 이동한 후에, 녹색 EL 층에 대한 인가 액체가 인가된다. 화소의 다음 인접 열로 노즐을 더 이동시킨 후에, 청색 EL 층에 대한 인가 액체가 인가되어 화소 부분에서 적색, 녹색 및 청색의 스트라이프 형상 EL 층이 형성된다.
상기 동작을 반복함으로써, 스트라이프 형상 화소는 도 13에 도시된 바와 같이 화소부에 형성된다. 동일한 색을 조명하는 발광층은 한번에 하나 또는 동시에 모두 형성될 수 있다는 것을 주의한다.
여기에서 EL 층이 단지 발광층으로 이루어진 단일 구조의 EL 층을 정의하였지만, 전기 전하 주입층 및 전기 전하 전달층과 같은 광의 방사에 기여하는 유기 EL 재료로 형성된 다른 층들이 사용될 수도 있다. 발광층의 간일층이 적용되는 경우들이 있다. 그러나, 예를 들면, 홀 주입층 및 발광층으로 이루어진 적층을 적용하는 경우에, 적층막이 EL 층으로서 참조된다.
이 시점에서, 한 라인에 동일한 색의 인접 화소들의 상호 간격(D)은 EL 층의 막 두께(t)보다 5배이상(바람직하게는 10배이상) 높게 설정되는 것이 바람직하다. 이것은 D < 5t일 경우 화소들 사이에 크로스토크의 문제가 발생하기 때문이다. 간격(D)이 서로 너무 떨어져 있으면 아주 미세한 영상이 얻어질 수 없다는 것을 주의해야 한다. 그러므로, 간격(D)을 5t < D < 50t(바람직하게는 10t < D < 35t)로 설정하는 것이 바람직하다.
더욱이, 이 경우, 유사하게, 한 라인에서 동일한 색의 인접 화소들의 상호 간격(D)이 EL 층의 막 두께(t)보다 5배이상(바람직하게는 10배이상), 바람직하게는 5t < D < 50t(바람직하게는 10t < D < 35t)로 더 높게 설정하는 것이 바람직하다.
그러므로, EL 층에 대한 인가 액체는 EL 층을 형성하기 위하여 전계에 의해 재어되며, 그로인해 인가 위치를 제어하는 것이 가능해진다.
이후, 도 13에 도시되지는 않았지만, 캐소드 및 보호 전극은 애노드(1302)에 직교하고 한정된 공간에서 캐소드 및 보호 전극의 복수의 라인의 수직 방향이 길이방향이 되도록 스트라이프 형상으로 배열된다. 캐소드(1305)는 MgAg로 만들어지며 보호 전극(1306)은 알루미늄 합금막으로 만들어지며, 둘 다는 각각 실시예 4에서 증착에 의해 형성된다. 더욱이, 도면에 도시하지는 않았지만, 와이어링은 FPC가 미리 결정된의 전압이 보호 전극(1306)에 인가될 수 있도록 추후에 부착되어지는 부분에 기술된다.
이어서 EP 소자가 기판(1301)상에 형성된다. 하측 전극이 실시예 4에서 투과 전극으로서 기능하기 때문에, EL 층(1304a 내지 1304c)에 의해 발생된 광은 하부면(기판(1301))에 조사된다. 그러나, 하측 전극은 EL소자의 구조를 반전시킴으로써 광 차폐 캐소드로서 기능할 수 있다. 그 경우, EL 층(1304a 내지 1304c)에 의해 발생된 광은 상부면(기판(1301)의 반대측)에 조사된다.
보호 전극(1306)의 형성 후에, 유기 재료로 만들어진 장벽층(1307)이 형성된다. 질화 실리콘, 탄탈륨 산화물, 질화 알루미늄 또는 탄소(특히 DLC 막)와 같은 무기 재료를 사용하는 것이 적절하다. 장벽층은 플라즈마 CVD, 스퍼터링, 또는 증착에 의해 형성될 수 있다. 질화 실리콘 막은 실시예 4에서 장벽층(1307)으로서 스퍼터링함으로써 형성된다. 이 시점에서, 바람직한 장벽층(1307)의 막 두께는 10 내지 100㎚ 사이이다.
유기 수지막으로 만들어진 커버층(1308)은 EL 층을 형성하는데 사용된 동일한 방법에 의해 형성된다. 여기에 사용된 유기 합성 수지로서 폴리아미드 및 폴리이미드와 같은 재료를 사용하는 것이 적절하다. 더욱이, 바륨 산화물이 흡수제(도시하지 않음)로서 유기 합성 수지막내에 도핑될 수 있다. 최종적으로, FPC(1310)는 이방성 도전성 막(1309)를 경유하여 부착되며, 것에 의해 불활성 타입 자기 발광 장치를 완성하게 된다.
도 13에 도시된 불활성 타입 자기 발광 장치는 장벽층(1307)이 기판 위로 EL소자 상에 형성되고 커버층(1308)이 장벽층(1307) 상에 형성되는 구조를 갖는다. 그러나, 도 14에 도시한 바와 같이, 장벽층(1408)이 커버층(1407)을 형성한 후에 형성되는 구조가 적용될 수도 있다.
실시예 4의 구성은 실시예 1 내지 실시예 3의 구성 중 어느 하나와 자유롭게 결합하여 실시될 수 있다.
[실시예 5]
본 발명에서, 장벽층으로서 탄소로 만들어진 DLC(다이아몬드형 탄소) 막을 사용하는 것이 효과적이다. 그러나, 막 두께가 너무 두꺼우면, 투과도가 떨어지고 막 두께가 50㎚ 이하(바람직하게는 10 내지 20㎚ 사이)로 형성하는 것이 바람직하다.
DLC막의 특성은 약 1550㎝-1의 비대칭 피크 및 1300㎝-1의 견부(shoulder)를 갖는 라만 스펙트럼 분포를 갖는다는 것이다. 그 외에도, DLC 막은 미세경도 미터를이용하여 측정할 때 15 내지 25 Gpa의 경도를 도시하며 화학 저항성에 우수한 특성을 갖는다. 그러므로, EL 소자 상에 또는 EL 소자상의 커버층에 이러한 DLC 막을 형성하는 것이 효과적이다. 어떤 경우, 적절하게, DLC 막은 스퍼터링, ECR 플라즈마 CVD, 고주파 플라즈마 CVD, 또는 이온 빔 증착과 같은 방법들을 이용하여 형성될 수 있다.
실시예 5의 구성은 실시예 1 내지 실시예 4의 구성 중 어느 하나와 자유롭게 결합하여 실시될 수 있다.
[실시예 6]
본 발명의 활성 매트릭스 자기 발광 장치를 제조하기 위해 실시되는 경우, 기판으로서 실리콘 기판(실리콘 웨이퍼)을 사용하는 것이 효과적이다. 기판으로서 실리콘 기판을 이용하는 경우, 종래의 IC, LSI등에 사용된 MOSFET의 제조 기술은 화소 부분에 형성되는 스위칭 소자 및 전류 제어 소자, 또는 구동 회로부에 형성되는 구동 소자를 제조하는데 사용될 수 있다.
MOSFET은 IC 및 LSI에서 달성으로서 아주 작은 변화를 가지는 회로를 형성할 수 있다. 특히, 전기 전류값에 의해 등급 디스플레이를 형성하는 아날로그 구동기를 갖는 활성 매트릭스 EL 디스플레이 장치에 효과적이다.
실리콘 기판은 투과적이지 않으며 그러므로 구조는 EL 층으로부터의 광이 기판 반대측에 조사되도록 구성될 필요가 있다. 실시예 5의 EL 디스플레이 장치의 구조는 도 9의 것과 유사하다. 그러나, 차이는 MOSFET이 TFT 대신에 화소부(9020 및 구동 회로부(903)를 형성하는데 사용되는 것이다.
실시예 6의 구조를 실시예 1 내지 실시예 5의 구조와 자유롭게 결합하여 실시하는 것이 가능하다.
[실시예 7]
본 발명에 따라 제조된 자기 발광 장치는 자기 발광형이며 그러므로 액정 디스플레이 장치와 비교하여 광 배치에서 디스플레이된 영상의 보다 우수한 인식성을 나타낸다. 더욱이, 자기 발광 장치는 보다 넓은 시야각(viewing angle)을 갖는다. 따라서, 자기 발광 장치는 다양한 전자 장치에서 디스플레이 부분에 적용될 수 있다. 예를 들면, 대형 스크린 상에서 TV 프로그램 등을 시청하기 위하여, 본 발명에 따른 EL 디스플레이 장치는 30인치 이상(바람직하게는 40인치 이상)의 대각선 사이 즈를 가지는 EL 디스플레이(자기 발광 장치가 프레임 내에 설치되는 디스플레이)의 디스플레이 부분으로서 사용될 수 있다.
EL 디스플레이는 퍼스널 컴퓨터용 디스플레이, TV 장송 프로그램 수신용 디스플레이, 광고 디스플레이용 디스플레이와 같은 정보를 디스플레이하는데 사용되는 모든 종류의 디스플레이를 포함한다. 더욱이, 본 발명에 따른 자기 발광 장치는 다른 다양한 전기 기구의 디스플레이 부분으로서 사용될 수 있다.
이러한 전자 장치들은 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착 디스플레이), 네비게이션 시스템, 사운드 재생 장치(카오디오 장착 및 오디오 세트), 노트형 퍼스널 컴퓨터, 게임기, 휴대용 정보 터미널 (이동 컴퓨터, 휴대용 전화, 휴대용 게임기, 전자북, 등), 기록 매체를 포함하는 영상 재생 장치(특히, 디지털 비디오디스크(DVD)와 같은 기록 매체를 재생할 수 있으며 재생된 영상을 디스플레이하기 위한 디스플레이를 포함하는 장치) 등을 포함한다. 특히, 휴대용 정보 터미널의 경우, 자기 발광 장치의 사용은 바람직하며, 그 이유는 경사진 방향으로부터 보여지는 것 같은 휴대용 정보 터미널이 종종 넓은 시야각을 가지는 것을 필요로하기 때문이다. 도 15a 내지 16b는 이러한 전자 장치의 다양한 특정 예들을 도시한다.
도 15a는 프레임(2001),지지 테이블(2002), 디스플레이부(2003) 등을 포함하는 EL 디스플레이를 설명한다. 본 발명은 디스플레이 부분(2003)에 응용가능하다. EL 디스플레이는 자기 발광형이며 따라서 백라이트를 필요로하지 않는다. 그러므로, 그 디스플레이 부분은 액정 디스플레이 장치의 것보다 더 얇은 두께를 가질 수 있다.
도 15b는 주요 몸체(2101), 디스플레이부(2102), 오디오 입력부(2103), 동작 스위치(2104), 배터리(2104), 영상 수신부(2106) 등을 포함하는 비디오 카메라를 도시한다. 본 발명에 따른 자기 발광 장치는 디스플레이부로서 사용될 수 있다.
도 15c는 주요 몸체(2201), 신호 케이블(2202), 헤드 장착 밴드(2203), 디스플레이부(2204), 광학 시스템(2205), 자기 발광 장치(2206) 등을 포함하는 헤드 장착 타입 EL 디스플레이의 일부(우측 절반)를 도시한다. 본 발명은 자기 발광 장치(2206)에 적용가능하다.
도 15d는 주요 몸체(2301), 기록 매체(DVD형)(2302), 동작 스위치(2303), 디스플레이부(a)(2304), 다른 디스플레이부(b)(2305) 등을 포함하는 기록 매체를 포함하는 영상 재생 장치(특히, DVD 재생 장치)를 도시한다. 디스플레이부(a)는 영상 정보를 디스플레이하기 위해 주로 사용되며, 디스플레이부(b)는 캐릭터 정보를 디스플레이하기 위해 주로 사용된다. 본 발명에 따른 자기 발광 장치는 이들 디스플레이부들(a, b)로서 사용될 수 있다. 기록 매체를 포함하는 영상 재생 장치는 게임기 등을 더 포함한다.
도 15e는 주요 몸체(2401), 카메라부(2402), 영상 수신부(2403), 동작 스위치(2404), 디스플레이부(2405) 등을 포함하는 휴대용(이동) 컴퓨터를 도시한다. 본 발명에 따른 자기 발광 장치는 디스플레이부(2405)로서 사용될 수 있다.
도 15f는 주요 몸체(2501), 프레임(2502), 디스플레이부(2503), 키보드(2504) 등을 포함하는 퍼스널 컴퓨터를 도시한다. 본 발명에 따른 자기 발광 장치 는 디스플레이부(2503)으로서 사용될 수 있다.
유기 EL 재료로부터 방출된 광의 더 밝은 휘도가 앞으로 이용가능하게 될 때, 본 발명에 따른 자기 발광 장치는 출력 영상 정보를 포함하는 광이 투영될 렌즈 등에 의해 커지는 전방형 또는 후방형 투영기에 적용가능하다.
상기한 전자 장치들은 인터넷, CATV(케이블 텔레비젼 시스템)와 같은 원격 통신 경로를 통해 분배되는 디스플레이 정보에 대해 사용될 수 있으며 이동 화상 정보를 디스플레이할 수 있다. 자기 발광 장치는 유기 EL 재료가 고응답 속도를 나타낼 수 있기 때문에 이동 화상을 디스플레이하는데 적합하다. 그러나, 화소들 사이의 윤곽이 불명료할 경우, 이동 화상은 대체로 명료하게 디스플레이되지 않는다. 본 발명에 따른 자기 발광 장치가 화소들 사이의 윤곽이 명료하게 할 수 있기 때문에, 전자 장치의 디스플레이 부분에 본 발명의 자기 발광 장치를 적용하는 것이 상당히 유리하다.
발광인 자기 발광 장치의 일부는 파워를 소모하며, 그러므로 그안에 발광부분이 가능한 작게 되도록 하는 방법으로 정보를 디스플레이하는 것이 바람직하다. 따라서, 자기 발광 장치가 주로 캐릭터 정보를 디스플레이하는 디스플레이 부분, 에를 들면 휴대용 정보 터미널 의 디스플레이부, 특히 휴대용 전화나 사운드 재생 장치에 적용되는 경우, 캐릭터 정보가 발광 부분에 의해 형성되는 반면 비방사 부분은 배경에 대응하게 되도록 자기 발광 장치를 구동하는 것이 바람직하다.
도 16a를 참조하면, 휴대용 전화가 도시되어 있으며, 이는 주요 몸체(2601), 오디오 출력부(2602), 오디오 입력부(2603), 디스플레이부(2604), 동작 스위치 (2605), 및 안테나(2606)를 포함한다. 본 발명에 따른 자기 발광 장치는 디스플레이부(2604)로서 사용될 수 있다. 디스플레이부(2604)는 검은색 배경에 흰색 문자를 디스플레이함으로써 휴대용 전화의 파워 소모를 감소시킬 수 있다.
도 16b는 주요 몸체(2701), 디스플레이부(2702), 및 동작 스위치(2703)를 포함하는 사운드 재생 장치로서 구체적인 용어로 카에 장착된 오디오 장치를 도시한다. 본 발명에 따른 자기 발광 장치는 디스플레이부(2702)로서 사용될 수 있다. 장착형 카오디오 장비가 본 실시예에서 도시되었지만, 본 발명은 휴대용 타입 및 세트형 타입에 적용가능하다. 디스플레이부(2704)는 휴대형의 오디오에 대해 특히 이로운 검은색 배경에 흰색 문자를 디스플레이함으로써 파워 소모를 감소시킬 수 있다.
상술한 바와 같이, 본 발명은 모든 분야에 광범위한 전자 장치에 다양하게 적용될 수 있다. 본 발명의 전자 장치는 실시예 1 내지 실시예 6의 구조와 자유롭게 결합하는 구성을 가지는 자기 발광 장치를 이용함으로써 얻어질 수 있다.
[실시예 8]
이 실시예에서, 와부 발광 양자 효율은 EL 재료를 이용하여 현저하게 개선될 수 있으며 그것에 의해 트리플렛 여기자(triplet exciton)로부터의 인광이 광을 방사하는데 사용될 수 있다. 그 결과, EL 소자의 파워 소모는 감소될 것이며, EL 소자의 수명은 길게될 수 있고 EL 소자의 무게는 가벼워질 것이다.
다음은 외부 발광 양자 효율이 트리플렛 여기에 의해 개선되는 보고서이다(T.Tsutsui, C. Adachi, S. Saito, 유기화된 분자 시스템에서의 광화학 프로세스, ed. K. Honda,(Elsevier Sci. Pub., Tokyo,1991) p.437).
상기 항목에 의해 보고된 EL 재료(coumarin pigment)의 분자 형식은 다음과 같이 나타난다.
[화학식 6]
Figure 112006021409208-pat00006
(M.A.Baldo,D.F.O'Brien,Y.You,A.Shoustikov,S.Sibley,M.E.Thompson,S.R.Forrest,Nature 395(1998)p.151)
상기 항목에 의해 보고된 EL 재료(Pt complex)의 분자식은 다음과 탁이 나타나진다.
[화학식 7]
Figure 112006021409208-pat00007
(M.A.Baldo, S.Lamansky, P.E.Burrows, M.E.Thompson, S.R.Forrest, Appl. Phys. Lett., 75(1999)p.4.)
(T.Tustsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.TSUJI, y.Fukuda, T.Wakaimoto, S.Mayaguchi, Jpn, Appl. Phys., 38(12B)(1999)L1502)
상기 항목에 의해 보고된 EL 재료(Ir complex)의 분자식은 다음과 탁이 나타나진다.
[화학식 8]
Figure 112006021409208-pat00008
상기한 바와 같이 트리플렛 여기로부터 인광이 사용될 수 있을 경우, 외부 발광 양자 효율이 윈칙적으로 단일 여기로부터 형광을 이용하는 경우보다 3배 내지 4배 더 높게 구현될 수 있다.
실시예8에 따른 구조는 실시예 1내지 7의 어느 구조와 자유롭게 결합하여 실시될 수 있다.
본 발명을 실시함으로써, EL 층과 커버층은 동일한 적용 방법을 이용하여 형성될 수 있으며, t는 EL 층, 캐소드, 장벽층, 및 커버층을 분위기에 놓지 않고 연속으로 동일한 멀티 챔버에서 효과적으로 형성하는 것이 가능하다. 그 외에도, 장벽층 및 커버층을 형성함으로써, 습기 및 산소의 EL 층으로의 침투가 방지된다. 더욱이, 장벽층과 커버층을 형성함으로써 밀봉 구조가 완성되며, 그러므로 통상적인 밀봉 구조와 비교하여, 본 발명의 밀봉 구조가 더 작고 무게가 더 가볍다.

Claims (16)

  1. 발광 장치를 제조하는 방법으로서,
    기판상에 스트라이프 형상(stripe shape)으로 배열된 복수의 제 1 전극들을 형성하는 단계;
    상기 복수의 제 1 전극들상에 발광층을 형성하는 단계;
    상기 발광층상에 스트라이프 형상으로 배열된 복수의 제 2 전극들을 형성하는 단계;
    상기 복수의 제 2 전극들상에 무기 재료를 포함하는 막을 형성하는 단계; 및
    상기 무기 재료를 포함하는 상기 막을 덮는 유기 재료를 포함하는 막을 형성하는 단계를 포함하며,
    상기 복수의 제 2 전극들은 상기 복수의 제 1 전극들에 직교하고,
    상기 발광층 및 유기 재료를 포함하는 상기 막은 잉크 제트 방법에 의해 형성되는, 발광 장치 제조 방법.
  2. 발광 장치를 제조하는 방법으로서,
    기판상에 스트라이프 형상으로 배열된 복수의 제 1 전극들을 형성하는 단계;
    상기 복수의 제 1 전극들상에 발광층을 형성하는 단계;
    상기 발광층상에 스트라이프 형상으로 배열된 복수의 제 2 전극들을 형성하는 단계;
    상기 복수의 제 2 전극들상에 무기 재료를 포함하는 막을 형성하는 단계; 및
    상기 무기 재료를 포함하는 상기 막을 덮는 유기 재료를 포함하는 막을 형성하는 단계를 포함하며,
    상기 복수의 제 2 전극들은 상기 복수의 제 1 전극들에 직교하고,
    상기 발광층 및 유기 재료를 포함하는 상기 막은 전기장 인가 방법(electric field application method)에 의해 형성되는, 발광 장치 제조 방법.
  3. 발광 장치를 제조하는 방법으로서,
    기판상에 스트라이프 형상으로 배열된 복수의 제 1 전극들을 형성하는 단계;
    상기 복수의 제 1 전극들상에 발광층을 형성하는 단계;
    상기 발광층상에 스트라이프 형상으로 배열된 복수의 제 2 전극들을 형성하는 단계;
    상기 복수의 제 2 전극들상에 무기 재료를 포함하는 막을 형성하는 단계; 및
    상기 무기 재료를 포함하는 상기 막을 덮는 유기 재료를 포함하는 막을 형성하는 단계를 포함하며,
    상기 복수의 제 2 전극들은 상기 복수의 제 1 전극들에 직교하고,
    상기 발광층 및 유기 재료를 포함하는 상기 막은 동일한 방법에 의해 형성되며,
    상기 발광층, 상기 제 2 전극, 무기 재료를 포함하는 상기 막, 유기 재료를 포함하는 상기 막은 동일한 막 침착 장치를 사용하여 연속적으로 형성되는, 발광 장치 제조 방법.
  4. 발광 장치를 제조하는 방법으로서,
    기판상에 스트라이프 형상으로 배열된 복수의 제 1 전극들을 형성하는 단계;
    상기 복수의 제 1 전극들상에 발광층을 형성하는 단계;
    상기 발광층상에 스트라이프 형상으로 배열된 복수의 제 2 전극들을 형성하는 단계;
    유기 재료를 포함하는 막이 상기 복수의 제 2 전극들상에 연장되도록 상기 복수의 제 2 전극들상에 유기 재료를 포함하는 막을 형성하는 단계; 및
    상기 유기 재료를 포함하는 상기 막을 덮는 무기 재료를 포함하는 막을 형성하는 단계를 포함하며,
    상기 복수의 제 2 전극들은 상기 복수의 제 1 전극들에 직교하고,
    상기 발광층 및 유기 재료를 포함하는 상기 막은 잉크 제트 방법에 의해 형성되는, 발광 장치 제조 방법.
  5. 발광 장치를 제조하는 방법으로서,
    기판상에 스트라이프 형상으로 배열된 복수의 제 1 전극들을 형성하는 단계;
    상기 복수의 제 1 전극들상에 발광층을 형성하는 단계;
    상기 발광층상에 스트라이프 형상으로 배열된 복수의 제 2 전극들을 형성하는 단계;
    유기 재료를 포함하는 막이 상기 복수의 제 2 전극들상에 연장되도록 상기 복수의 제 2 전극들상에 유기 재료를 포함하는 막을 형성하는 단계; 및
    상기 유기 재료를 포함하는 상기 막을 덮는 무기 재료를 포함하는 막을 형성하는 단계를 포함하며,
    상기 복수의 제 2 전극들은 상기 복수의 제 1 전극들에 직교하고,
    상기 발광층 및 유기 재료를 포함하는 상기 막은 전기장 인가 방법에 의해 형성되는, 발광 장치 제조 방법.
  6. 발광 장치를 제조하는 방법으로서,
    기판상에 스트라이프 형상으로 배열된 복수의 제 1 전극들을 형성하는 단계;
    상기 복수의 제 1 전극들상에 발광층을 형성하는 단계;
    상기 발광층상에 스트라이프 형상으로 배열된 복수의 제 2 전극들을 형성하는 단계;
    상기 복수의 제 2 전극들상에 유기 재료를 포함하는 막을 형성하는 단계; 및
    상기 유기 재료를 포함하는 상기 막을 덮는 무기 재료를 포함하는 막을 형성하는 단계를 포함하며,
    상기 복수의 제 2 전극들은 상기 복수의 제 1 전극들에 직교하고,
    상기 발광층 및 유기 재료를 포함하는 상기 막은 동일한 방법에 의해 형성되며,
    상기 발광층, 상기 제 2 전극, 무기 재료를 포함하는 상기 막, 유기 재료를 포함하는 상기 막은 동일한 막 침착 장치를 사용하여 연속적으로 형성되는, 발광 장치 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 발광층은 저분자 재료(low molecular material)를 포함하는, 발광 장치 제조 방법.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    무기 재료를 포함하는 상기 막은 CVD 방법 또는 증착 방법에 의해 형성되는, 발광 장치 제조 방법.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    무기 재료를 포함하는 상기 막은 질화 실리콘, 탄탈 산화물, 질화 알루미늄 또는 탄소 중 하나를 포함하는, 발광 장치 제조 방법.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    유기 재료를 포함하는 상기 막은 폴리아미드, 폴리이미드, 아크릴 수지, 또는 벤조사이클로부텐(benzocyclobuten)를 포함하는, 발광 장치 제조 방법.
  11. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 발광 장치는 비디오 카메라, 헤드 장착형 디스플레이, 영상 재생 장치, 포터블 컴퓨터, 개인용 컴퓨터, 휴대용 전화 및 사운드 재생 장치로 구성된 그룹으 로부터 선택된 전자 기기에 포함되는, 발광 장치 제조 방법.
  12. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 복수의 제 1 전극들은 전도성(transmissive)이고, 상기 복수의 제 2 전극들은 반사성(reflective)인, 발광 장치 제조 방법.
  13. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 복수의 제 2 전극들은 전도성이고, 상기 복수의 제 1 전극들은 반사성인, 발광 장치 제조 방법.
  14. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 복수의 제 1 전극들간에 뱅크(bank)를 형성하는 계를 더 포함하는, 발광 장치 제조 방법.
  15. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    알루미늄 합금막을 포함하는 보호 전극을 형성하는 단계를 더 포함하는, 발광 장치 제조 방법.
  16. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    유기 재료를 포함하는 상기 막은 건조제 및 산화 방지제 중 적어도 하나를 포함하는, 발광 장치 제조 방법.
KR1020060027506A 2000-03-27 2006-03-27 발광 장치 제조 방법 KR100780570B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000087355 2000-03-27
JPJP-P-2000-00087355 2000-03-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010016006A Division KR100784355B1 (ko) 2000-03-27 2001-03-27 자기 발광 장치 및 이를 제조하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20060054228A KR20060054228A (ko) 2006-05-22
KR100780570B1 true KR100780570B1 (ko) 2007-11-29

Family

ID=18603374

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010016006A KR100784355B1 (ko) 2000-03-27 2001-03-27 자기 발광 장치 및 이를 제조하기 위한 방법
KR1020060027506A KR100780570B1 (ko) 2000-03-27 2006-03-27 발광 장치 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020010016006A KR100784355B1 (ko) 2000-03-27 2001-03-27 자기 발광 장치 및 이를 제조하기 위한 방법

Country Status (5)

Country Link
US (3) US6781746B2 (ko)
EP (1) EP1139453B1 (ko)
KR (2) KR100784355B1 (ko)
CN (3) CN1905239A (ko)
TW (1) TWI226205B (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
KR100596028B1 (ko) * 2001-11-12 2006-07-03 네오뷰코오롱 주식회사 고효율 유기 전계발광 소자
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
KR20030069707A (ko) * 2002-02-22 2003-08-27 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP2003282240A (ja) * 2002-03-25 2003-10-03 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及び製造方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100462469B1 (ko) * 2002-04-17 2004-12-17 한국전자통신연구원 접착식 유기-무기 복합막을 갖춘 엔캡슐레이션 박막과이를 포함하는 유기 전기발광 소자
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US7453705B2 (en) * 2002-05-07 2008-11-18 Alien Technology Corporation Barrier, such as a hermetic barrier layer for O/PLED and other electronic devices on plastic
TWI269248B (en) 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7164155B2 (en) * 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7183582B2 (en) * 2002-05-29 2007-02-27 Seiko Epson Coporation Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus
JP3729262B2 (ja) 2002-08-29 2005-12-21 セイコーエプソン株式会社 エレクトロルミネセンス装置及び電子機器
JP4032909B2 (ja) * 2002-10-01 2008-01-16 ソニー株式会社 有機発光表示装置の製造方法
KR20040037664A (ko) * 2002-10-29 2004-05-07 주식회사 엘리아테크 유기 전계 발광 표시 패널 및 그 제조 방법
KR20040039607A (ko) * 2002-11-04 2004-05-12 주식회사 엘리아테크 유기 전계 발광 표시 소자의 봉지 방법
DE10251463A1 (de) * 2002-11-05 2004-05-19 BSH Bosch und Siemens Hausgeräte GmbH Elektrisch angetriebene Pumpe
US7710019B2 (en) 2002-12-11 2010-05-04 Samsung Electronics Co., Ltd. Organic light-emitting diode display comprising auxiliary electrodes
DE10261609B4 (de) * 2002-12-20 2007-05-03 Novaled Ag Lichtemittierende Anordnung
KR100904523B1 (ko) * 2002-12-26 2009-06-25 엘지디스플레이 주식회사 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터
JP2004281247A (ja) * 2003-03-17 2004-10-07 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及びその製造方法
JP4417027B2 (ja) * 2003-05-21 2010-02-17 株式会社半導体エネルギー研究所 発光装置
US20040238846A1 (en) * 2003-05-30 2004-12-02 Georg Wittmann Organic electronic device
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
NL1024090C2 (nl) * 2003-08-12 2005-02-15 Otb Group Bv Werkwijze voor het aanbrengen van een dunne-film-afsluitlaagsamenstel op een device met microstructuren, alsmede een device voorzien van een dergelijk dunne-film-afsluitlaagsamenstel.
US6987071B1 (en) * 2003-11-21 2006-01-17 Nanosolar, Inc. Solvent vapor infiltration of organic materials into nanostructures
US7495257B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
US7315047B2 (en) * 2004-01-26 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7274044B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US20050257738A1 (en) * 2004-05-21 2005-11-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of semiconductor device and pattern-forming method
JP4734508B2 (ja) * 2004-06-21 2011-07-27 京セラ株式会社 Ｅｌディスプレイおよびその製造方法
JP4771042B2 (ja) * 2004-07-23 2011-09-14 ゲットナー・ファンデーション・エルエルシー 圧電素子搭載装置、およびこれを用いた液滴吐出装置、画像出力装置
KR100626036B1 (ko) * 2004-11-17 2006-09-20 삼성에스디아이 주식회사 유기 발광 소자 및 상기 유기 발광 소자의 제조방법
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
KR20060104531A (ko) * 2005-03-30 2006-10-09 삼성에스디아이 주식회사 발광표시장치의 제조방법
CN101313392B (zh) * 2005-10-05 2011-03-16 陶氏康宁公司 涂布的基底及其制备方法
JP4702009B2 (ja) * 2005-11-22 2011-06-15 セイコーエプソン株式会社 発光装置および電子機器
JP4750727B2 (ja) * 2006-03-28 2011-08-17 キヤノン株式会社 有機発光装置及びその製造方法
CN101455132A (zh) * 2006-05-22 2009-06-10 皇家飞利浦电子股份有限公司 用于相互连接携带大电流的电缆与金属薄膜的互连装置和方法
JP4869157B2 (ja) * 2006-07-05 2012-02-08 キヤノン株式会社 有機発光装置の製造方法
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
EP2051311A1 (en) 2007-10-15 2009-04-22 Applied Materials, Inc. Method of providing an encapsulation layer stack, coating device and coating system
US20090098293A1 (en) * 2007-10-15 2009-04-16 Applied Materials, Inc. Method of providing an encapsulation layer stack, coating device and coating system
WO2009110042A1 (ja) * 2008-03-06 2009-09-11 シャープ株式会社 表示装置、液晶表示装置、有機ｅｌ表示装置、薄膜基板及び表示装置の製造方法
JP4547441B2 (ja) * 2008-03-31 2010-09-22 パナソニック株式会社 有機ｅｌインク組成物およびその製造方法
JP5329147B2 (ja) * 2008-08-08 2013-10-30 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
KR101799601B1 (ko) * 2008-10-16 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
EP2230703A3 (en) * 2009-03-18 2012-05-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus and manufacturing method of lighting device
KR101849786B1 (ko) * 2009-03-18 2018-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 조명 장치
US8932905B1 (en) * 2012-10-09 2015-01-13 The Boeing Company Semiconductor circuit system for a composite structure
KR101733904B1 (ko) 2012-12-27 2017-05-08 카티바, 인크. 정밀 공차 내로 유체를 증착하기 위한 인쇄 잉크 부피 제어를 위한 기법
US11673155B2 (en) 2012-12-27 2023-06-13 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
US9352561B2 (en) 2012-12-27 2016-05-31 Kateeva, Inc. Techniques for print ink droplet measurement and control to deposit fluids within precise tolerances
KR20140091346A (ko) * 2013-01-11 2014-07-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9521887B2 (en) 2013-04-10 2016-12-20 Robert Acton Spectator celebration system
US9589852B2 (en) * 2013-07-22 2017-03-07 Cree, Inc. Electrostatic phosphor coating systems and methods for light emitting structures and packaged light emitting diodes including phosphor coating
KR102680609B1 (ko) 2013-12-12 2024-07-01 카티바, 인크. 두께를 제어하기 위해 하프토닝을 이용하는 잉크-기반 층 제조
WO2016088355A1 (ja) 2014-12-05 2016-06-09 シャープ株式会社 有機ｅｌ表示装置
JP6412791B2 (ja) * 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
CN109768054B (zh) * 2019-02-25 2020-11-10 云谷（固安）科技有限公司 阵列基板及显示屏

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916053A (ja) * 1995-06-26 1997-01-17 Ricoh Co Ltd 樹脂部品
US5811326A (en) 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695717A (en) * 1984-04-24 1987-09-22 Canon Kabushiki Kaisha Semi-conductor device and electronic apparatus using the same
US4951601A (en) 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US6143433A (en) * 1994-09-14 2000-11-07 Mitsui Chemicals, Inc. Organic electroluminescent device and process for producing the same
US5693428A (en) * 1995-02-06 1997-12-02 Sanyo Electric Co., Ltd. Organic electroluminescent device
DE19603746A1 (de) 1995-10-20 1997-04-24 Bosch Gmbh Robert Elektrolumineszierendes Schichtsystem
WO1997016053A1 (de) * 1995-10-20 1997-05-01 Robert Bosch Gmbh Elektrolumineszierendes schichtsystem
US5686360A (en) 1995-11-30 1997-11-11 Motorola Passivation of organic devices
US5811177A (en) * 1995-11-30 1998-09-22 Motorola, Inc. Passivation of electroluminescent organic devices
JP3036436B2 (ja) 1996-06-19 2000-04-24 セイコーエプソン株式会社 アクティブマトリックス型有機ｅｌ表示体の製造方法
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
US6049167A (en) 1997-02-17 2000-04-11 Tdk Corporation Organic electroluminescent display device, and method and system for making the same
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP3290375B2 (ja) * 1997-05-12 2002-06-10 松下電器産業株式会社 有機電界発光素子
US6198220B1 (en) * 1997-07-11 2001-03-06 Emagin Corporation Sealing structure for organic light emitting devices
JP3911775B2 (ja) 1997-07-30 2007-05-09 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
US6843937B1 (en) 1997-07-16 2005-01-18 Seiko Epson Corporation Composition for an organic EL element and method of manufacturing the organic EL element
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3861400B2 (ja) * 1997-09-01 2006-12-20 セイコーエプソン株式会社 電界発光素子およびその製造方法
KR100249784B1 (ko) * 1997-11-20 2000-04-01 정선종 고분자복합막을이용한유기물혹은고분자전기발광소자의패키징방법
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
US6350996B1 (en) * 1998-04-24 2002-02-26 Canon Kabushiki Kaisha Light emitting diode device
JP3782245B2 (ja) 1998-10-28 2006-06-07 Ｔｄｋ株式会社 有機ｅｌ表示装置の製造装置及び製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6268695B1 (en) 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6228228B1 (en) * 1999-02-23 2001-05-08 Sarnoff Corporation Method of making a light-emitting fiber
ID30404A (id) 1999-04-28 2001-11-29 Du Pont Perangkat elektronik organik yang fleksibel dengan daya tahan terhadap penguraian oksigen dan air yang lebih baik
TW504941B (en) * 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
US6413645B1 (en) * 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
JP4021177B2 (ja) * 2000-11-28 2007-12-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法および有機エレクトロルミネッセンス装置並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811326A (en) 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
JPH0916053A (ja) * 1995-06-26 1997-01-17 Ricoh Co Ltd 樹脂部品

Also Published As

Publication number Publication date
US6781746B2 (en) 2004-08-24
KR20060054228A (ko) 2006-05-22
CN1320971A (zh) 2001-11-07
EP1139453A3 (en) 2005-10-12
US20050030612A1 (en) 2005-02-10
CN1223017C (zh) 2005-10-12
CN1905239A (zh) 2007-01-31
CN1744345A (zh) 2006-03-08
EP1139453A2 (en) 2001-10-04
CN1744345B (zh) 2011-07-06
US20030206332A1 (en) 2003-11-06
US7462384B2 (en) 2008-12-09
KR20010098431A (ko) 2001-11-08
EP1139453B1 (en) 2012-06-13
US7038836B2 (en) 2006-05-02
US20060104045A1 (en) 2006-05-18
KR100784355B1 (ko) 2007-12-13
TWI226205B (en) 2005-01-01

Similar Documents

Publication Publication Date Title
KR100780570B1 (ko) 발광 장치 제조 방법
US6696105B2 (en) Thin film forming device, thin film forming method, and self-light emitting device
US8319224B2 (en) EL display device and a method of manufacturing the same
KR100764185B1 (ko) 박막 형성 방법 및 ｅｌ 표시장치 제작방법
EP1562231B1 (en) Electro-optical device and electronic device
KR100733900B1 (ko) 발광장치
EP2296443A2 (en) Electro-optical device with an insulating layer
JP4601842B2 (ja) 薄膜形成方法
JP2001345177A (ja) 薄膜形成装置およびその薄膜形成方法、及び自発光装置
JP4618918B2 (ja) 自発光装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee