KR100779238B1

KR100779238B1 - 전기적 소자 및 이의 제조 방법

Info

Publication number: KR100779238B1
Application number: KR1020027015630A
Authority: KR
Inventors: 마지드 다다프사르
Original assignee: 펄스 엔지니어링, 인코포레이티드
Priority date: 2000-05-19
Filing date: 2001-05-10
Publication date: 2007-11-23
Also published as: EP1282904B1; US20020070835A1; DE60112077D1; KR20030007652A; JP2004503078A; US6420953B1; ATE300092T1; WO2001091142A1; EP1282904A1; CN1426590A; AU2001261493A1; IL152788A0; CN1230843C; IL152788A

Abstract

다중층 및 다중기능 인쇄회로 기판(PCB)가, 평면 기술과 다중 PCB들을 이용하여 형성된 자기 소자를 형성하는데, 각각의 PCB들(525, 530, 535)은 4층 또는 6층을 가지고 그리고 각각의 PCB는 하나의 권선을 가진다. 권선의 하나의 세트(540)는 인덕터로서 그리고 권선의 두 번째 세트((526, 527) 및 (536))는 변압기로서 구성된다. PCB 또는 PCB들 상의 하나의 권선 세트를 메인 회로 보드에 연결시키는 핀(501-507)들이 권선의 다른 세트를 포함한 PCB 또는 PCB들을 관통하지 못하도록, PCB들은 오프셋된 배열로 적층된다. 본 발명은 인덕터 및 변압기 양자 모두로서 작용하도록 구성된다.

Description

전기적 소자 및 이의 제조 방법{Electrical Device and Method of Manufactuing the Same}

본 발명은 일반적으로 소형 전기 응용 제품용 소형 인쇄 회로 기판(PCB)에 관한 것이다. 더욱 상세하기로는, 본 발명은 변압기(transformer) 및 인덕터(inductor)와 같은 정전형 전자기 소자(static eletromagnetic components)용의 다중층이며 적층가능한 소형 인쇄 회로 기판(miniature printed circuit board)에 관한 것이다.

변압기와 인덕터는 전기적 장치 및 전원 공급 유니트에 사용되는 널리 알려진 전자기 소자이다. 일반적으로, 변압기 및 인덕터와 같은 정전형 전자기 소자는 원형 단면을 가진 일반적인 와이어의 와인딩(권선)을 이용하여 만들어져 왔다. 종래의 변압기는 1차 코일과 2차 코일 사이에 절연 간극을 가지고, 2차 코일에서 생성되는 전압은 1차 코일에 인가된 전압과 그리고 1차 코일과 2차 코일 사이의 권선비(winding ratio)에 의해 결정된다. 이러한 전통적 구조를 제조하는 것은 코어 또는 보빈 구조체 주위에 와이어를 감는 공정을 수반하고, 이 공정은 종종 고비용의 수작업을 상당한 정도로 수반하고 있다. 더욱이, 고출력 제품은 커다란 코어와 권선용으로 큰 와이어 사이즈를 가지는 자기 소자를 요구하는 경우가 있다. 변압 기 및 인덕터는 전지 장치의 필수적인 소자가 됨에도 불구하고, 이들을 소형화하는 것은 오랜 기간동안 상당한 난제로 존재하고 있다.

회로 사이즈와 전력 밀도에 관한 새로운 작동 조건 및 회로 제조 비용의 감소에 대해 증대되는 요청은 종래의 정전형 자기 소자를 회로 소자로서는 흥미를 끌지 못하는 것으로 만들게 되었다. 예컨대, 새로이 설계되는 회로는 전력회로에 허용되는 감소된 공간에 순응하도록 낮은 프로파일을 요구한다. 이러한 목적을 달성하기 위해서는 낮은 프로파일과 낮은 비용의 소자 어셈블리를 달성하기 위한 자기 소자의 재설계를 필요로 한다.

플렉시블 회로 및 다중층 인쇄 회로 기판(PCB) 기술로서 제조되는 평면형 자기 소자(planar magnetic components)는 새로운 작동 조건 및 비용 조건을 제안하는 것에 대한 대안을 제안한다. 평면 기술을 사용하면, 변압기는 단일 또는 다중층 인쇄 회로 기판으로부터 형성되게 된다. 도 1A는 인쇄 회로 기판으로부터 만들어진 일반적인 평면형 변압기의 예를 도시하고 있다. 특히, 도 1A는 전기적 장치의 메인 보드(110)에 부착된 이와 같은 소자(100)의 측면도를 도시하고 있다. 상기 소자(100)는 다중 내부층(multiple internal layers)을 구비한 PCB(130)를 포함하고 있다. PCB(130)의 와이딩은 연결 핀(140 및 150)을 통하여 메인 보드에 연결되어 있다. 도 1B는 상기 소자(100)가 조립되는 방법을 도시하고 있으며, 도 2는 PCB(130)의 각각의 개별적인 층을 도식적으로 나타내고 있다.

상기 소자(100)의 기본적이 구성은 하나 또는 그 이상의 인덕터 "턴(turns)"을 형성하는 PCB(130) 각각의 층(layer) 상의 나선형 인덕터를 포함한다. 도 1B에 도시된 바와 같이, 코어(120)는 분리되 2개의 동일한 E-형상 섹션(122 및 124)을 포함한다. 각각의 E-형상 섹션(122 및 124)은 하나의 중간 다리(126)와 2개의 외측 다리(128)를 포함한다. PCB(130)의 중앙에 홀(132)이 천공된다. E-형상 섹션(122 및 124)의 중간 다리(126)는 코어(120)의 일부를 형성하도록 상기 홀(132) 내부에 지지될 수 있다. 중간 다리(126)는 원형 단면을 가지고, 각각의 외측 다리(128)는 원형 또는 사각형 단면을 가진다. 상기 E-형상 섹션(122 및 124)의 나머지 섹션은 페라이트 바아로 형성되고, 페라이트 바아는 상기 다리(126 및 128)에 결합된다. E-형상 섹션(122 및 124)은 각각의 E-형상 섹션의 상기 다리(126 및 128)가 함께 결합되도록 조립된다. 1차 권선과 2차 권선을 연결하는 1차 핀 및 2차 핀은 후술되는 바와 같이 PCB의 외측 에지 근처에 천공되는 단자 홀(134; terminal hole)을 통하여 각각 PCB를 관통하게 된다.

나선형 컨덕터의 폭은 전류 이송 요구조건에 의존한다. 즉, 전류 이송 요구조건이 크다면 컨덕터의 폭도 커지게 된다. 통상적으로, 인덕터용으로 사전에 결정된 면적이 할당되고 그리고 하나 또는 그 이상의 턴(turns)이 공지의 인쇄 회로 기판 기술에 따라서 각각의 층 상에 프린트된다. (미국특허 제 5,521,573호 참조) 각각의; 층이 이와 같이 프린트된 이후에, 각각의 층들은 글래스 에폭시(glass epoxy)에 의해 다중층 PCB로 함께 결합된다. 관통홀 "비어(vias)" 또는 막혀있는 블라인드 "비어(vias)"가 다른 층들의 턴(turns)을 상호 연결하는데 이용된다.

관통홀 비어는 2개의 나선형 컨덕터의 단부를 교차하는 위치에서 층들을 관통하여 홀을 천공하고, 그리고는 수용성 접착제로써 홀의 내부 표면을 "씨뿌림(seeding)"함으로써 형성된다. 다음으로, 상기 컨덕터를 상호 연결하기 위해 접착제 상에 구리가 비전자적으로(electrolessly) 플레이팅된다. 다음으로, 부가의 구리가 상기 비전자적 구리 플레이트 상에 바람직한 두께로 전기적으로 도금되다. 마지막으로, 상기 홀은 구리 플레이트를 보호하기 위하여 땜납(solder)으로 충진된다. 모든 턴들을 직렬로 연결하기 위하여 인접한 층들 상의 각 쌍의 나선형 컨덕터에 대해 분리된 비어(separate via)가 요구된다. 이와 같은 각각의 관통홀 비어는 다른 컨덕터를 교차하지 않도록 배치된다.

층들이 함께 결합되기 이전에 선택된 층 내에 홀을 천공하는 것은 "블라인드" 비어를 형성하게 된다. 그러면, 상기 층들은 연속적으로 함께 결합되고, 그리고 드러나 있는 동안에, 상기 홀의 내부 표면은 니켈로 살포되고, 구리로 비전자적으로 플레이팅되고, 그런 다음 땜납으로 충진된다. 결과적으로 형성되는 비어는 전기적으로 연결되기로 모색된 상기 2개의 층들 사이를 연장하게 된다. 그리하여, 상기 홀은 다른 층들을 지나가지 않으며, 그리고 상기 비어를 클리어하기 위하여 이들 다른 층들 상에 어떠한 영역도 필요치 않게 된다. 그러나, 블라인드 비어의 제조 공정은 관통공 제조 공정에 비하여 매우 많은 비용을 요구한다. 다시 도 1A를 참조하여 보면, 그리하여 1차 권선(도시되지 않음)을 연결하는 1차 핀 및 2차 권선(도시되지 않음)을 연결하는 2차 핀이 다중층 PCB(130)를 관통하도록 배치된다.

도 2는 PCB내에서 종래의 평면 기술을 사용하여 프린트된 코일을 제조하는 공정을 도시하고 있다. 도 2의 PCB의 층들에서, 5개의 층(200, 220, 240, 260, 및 280)들로부터의 다수개의 코일 트레이스(multiple coil traces)를 연결함으로써 1차 권선 및 2차 권선이 형성된다. 상기 1차 권선은, 예를 들어서, 도면부호 (200)의 층(200)상의 코일 트레이스(204)에 연결되는 외측 단자(202)를 가질 수 있다. 코일 트레이스(204)의 내측 단자는 비어를 통과하는 내부의 주변부 단자(208)에 의해 도면부호 (240)의 층(240)상의 연결 트레이스(242)의 내측 단자에 연결될 수 있다. 코일 트레이스(204)의 외측 단자는 비어를 통과하는 1차 단자(210)에 의해 도면부호 (280)의 층(280)상의 코일 트레이스(284)의 외측 단자(282)로 연결될 수 있다. 코일 트레이스(284)의 내부 단자는 비어를 통과하는 주변부 단자(286)에 의해 도면부호 (240)의 층(240)상의 연결 트레이스(244)의 내부 단자로 연결된다. 연결 트레이스(244)는 외측 단자(246)에 연결되고, 그럼으로써 상기 층(200 및 280)들 상의 코일 트레이스(204 및 284)들로부터 외측 단자(202 및 246)들 사이에서 각각 1차 권선을 형성한다.

2차 권선은 도면부호 (220)의 층(220) 상의 코일 트레이스(224)와 도면부호 (260)의 층(260) 상의 코일 트레이스(264)를 유사한 방법으로 연결함으로써 형성될 수 있다. 코일 트레이스(264)의 외측 단자(262)는 1차 단자(266)에 의해 비어를 통하여 코일 트레이스(224)의 대응하는 외측 단자(222)로 연결될 수 있다. 코일 트레이스(224)의 내부 단자는 비어를 통하여 주변부 단자(226)에 의해 코일 트레이스(284)의 내부 단자로 연결된다. 각각의 코일 트레이스(224 및 264)의 내부 단자가 연결되고 그리고 각각의 코일 트레이스(224 및 264)의 외측 단자가 연결되기 때문에, 상기 코일 트레이스(224)와 상기 코일 트레이스(264)는 병렬로 연결된다.

도 3은 전형적인 12층 레이 아웃을 도시하고 있으며, 여기에서 각각의 층들은 이격되어 도시되어 있다. 이들 층들은 1차 권선 및 2차 권선을 구비한 PCB를 형성하기 위하여 도 2를 참조하여 이미 설명된 바와 유사한 방법으로 연결될 수 있다. 이러한 일반적인 레이 아웃에서는, 12층 PCB가 도 2를 참조하여 설명된 바와 유사하게 1차 권선 및 2차 권선 양자 모두의 트레이스를 포함한다. 그러나, 결과적으로, 1차 권선과 2차 권선은 물리적으로 근접하여 배치되거나 또는 실제로 다른 하나와 접촉하여 전기적으로 플래쉬오버(flashover)할 위험을 낳게된다.

도 4는 PCB로부터 1차 권선 및 2차 권선이 변압기로서 배치되는 방법을 도식적으로 도시하고 있다. 도 2를 다시 참조하면, PCB의 층들 상에서 트레이스된 권선은 외측 단자(202, 282)를 구비한 1차 권선과 그리고 외측 단자(226, 262)를 구비한 2차 권선을 형성할 수 있다. 도 4에 도시된 바와 같이, 1차 권선(420)은 상기 단자(202, 282)에서 핀(430, 440)에 의해 메인 보드(110)에 연결될 수 있다. 2차 권선(460)은 상기 단자(226, 262)에서 핀(470, 480)에 의해 메인 보드(110)에 연결될 수 있다. 상기 1차 권선(420)은 2차 권선(460)과의 사이에 배치되고 라인(490)으로 표시된 코어(120)의 유전 물질을 구비한 채 2차 권선(460)과 마주하도록 구성된다.

자기 소자의 종래의 구성에 있어서의 상당한 진보에도 불구하고, 이들 장치는 여전히 최신의 회로 설계의 성능 및 비용 목표를 충족시키지 못하고 있다. 특히, 이들 종래의 평면형 배치는 설계, 비용 및 작동면에서 상당한 단점을 가지고 있다.

상술한 바와 같이, 오늘날의 응용 제품들은 그들의 설계를 위한 공간적 제약에 대한 요구를 계속적으로 증대시키고 있다. 결론적으로, 전기적 소자의 크기를 보다 감소시키기 위한 노력이 끊임없이 경주되어야 한다. 예컨대, 지난 수년 동안에 전원 공급부는 그 크기가 상당히 감소되어 왔다. 그 결과, 평면형 자기 소자를 위해 허용되는 공간은 극단적으로 제한되게 되었다. 따라서, 종래의 평면형 기술에 따른 최근의 12층 장치는 회로 설계를 소형화하는데 상당한 장애를 제공하고 있다.

보다 저 비용이고 보다 신뢰성 있는 제품에 대한 계속적으로 증가하는 수요는 현재의 그리고 진행중인 크기 제한과 밀접하게 관련되어 있다. 종래의 12층 평면형 소자는 또한 매우 비싼 것이 입증되었다. 종래의 평면형 자기 소자는 요구되는 파라미터(예컨대, 턴 비율(turn ratio))에 의존하는 각각의 설계에 맞추어 주문 생산되어야 한다. 만일 파라미터가 변경되면, 새로운 평면형 소자가 주문 생산되어야 한다. 따라서 종래의 평면 기술을 이용한 자기 소자의 생산은 각각의 그리고 매번의 파라미터 변경에 대한 각각의 새로운 PCB 구성 형성과 관련하여 상당한 비용을 요구한다.

더욱이, 현재의 평면 기술은 하이 포텐셜(HIPOT) 제품과 관련하여 심각한 작동상의 문제를 야기한다. 종래의 보드내의 핀들은 다양한 위치에서 PCB 층을 관통하고 그리고 일반적으로 대부분의 층들 또는 모든 층들의 두께를 통과하여 전파한다; 그러나, 단지 일부 핀들만이 일부 층에 전기적으로 결합된다. 종래의 평면형 소자 내의 핀들은 다양한 위치에서 보드를 완전히 관통하면서도 오직 일부 핀들만 이 일부 층에 전기적으로 결합되는 방식이기 때문에, 전기적인 플래쉬오버로 인한 고장의 위험이 존재한다. 마지막으로, 이와 같이 많은 보드가 함께 적층되기 위해서는 상당한 압력이 요구되며, 따라서 일반적으로 제조 시에 층상에 높은 전단력을 발생시킬 수 있다. 각각의 층들의 그 상부 층 및 하부 층에 대한 상대적인 횡방향 이동은 소자의 작동에 있어서 심각한 결함을 유발할 수 있고, 특히 1차 권선과 2차 권선 사이에 요구되는 최소의 간격이 침해를 받을 수 있다.

따라서, 현재의 전자 기술의 작동면과 크기면의 요구 조건을 충족시키면서도 현재의 평면 기술의 고 비용과 플래쉬오버의 문제를 피할 수 있는 정전형 전자기 소자(static electro-magnetic components)에 대한 요청이 있다. 더욱이, 특정 제품의 요구에 맞도록 사용자가 소자의 파라미터를 변경하는 것을 허용하는 구성가능성 및 고객지향성을 제공하는 부가적인 장점을 제공할 수 있는 전지 장치에 대한 요청도 있다.

{발명의 요약}

이하 설명되는 본 발명의 실시예들은, 다중층의 적층가능한 PCBs를 이용한 집적된 자기 소자를 제공하고, 그리고 인덕터의 저장 능력을 고주파, 고밀도, 직류 대 직류(DC-DC) SMPS 컨버터용의 단일 구조의 변압기의 스텝 업(step up), 스텝 다운(step down), 또는 격리(isolation)의 장점에 결합시킨다. 본 발명의 신규한 배열은 이것의 주문 제조 가능한 구성과 함께 종래 기술과 관련한 문제점과 단점을 극복할 수 있다.

본 발명의 일 실시예는 다수개의 코어 부재 및 코어 부재 사이로 다중층 구 성으로 적층된 다수개의 인쇄 회로 기판을 포함한다. 1차 쇄 회로 기판은 변압기의 1차 권선을 형성하도록 구성되고, 인쇄 회로 기판의 두번째 세트는 변압기의 2차 권선을 형성하도록 구성된다. 도전성 플레이트(conductive plate)는 출력 인덕터 턴으로서 구성된다. 연결 핀은 다수개의 인쇄 회로 기판을 메인 보드에 전기적으로 연결시키도록 구성된다. 각각의 커넥터 핀은 오직 1차 권선을 포함하는 인쇄 회로 기판 또는 2차 권선을 포함하는 인쇄 회로 기판 만을 관통한다.

다른 실시예는 3개의 페라이트 코어 부분(three ferrite core portion)을 포함한다. 하나의 코어 부분은 변압기 내에서 이용되고, 하나의 코어 부분은 인덕터 내에서 이용되며, 변압기와 인덕터가 나머지 중간 코어 부분을 공유한다. 변압기와 인덕터의 권선들은 변압기에 의해 생성되는 플럭스와 인덕터에 의해 생성되는 플럭스가 서로로부터 차감되어서, 변압기와 인덕터에 의해 공유되는 코어 부분의 크기를 최소화시키도록 연결된다.

또 다른 실시예는 다수개의 인쇄 회로 기판의 각각의 기판 상에 적어도 하나의 코일을 프린팅하는 단계와, 1차 권선과 2차 권선을 형성하기 위하여 인쇄 회로 기판 상의 코일을 포함하도록 다수개의 인쇄 회로 기판상의 전기적 연결을 구성하는 단계를 포함하는 전기적 장치의 제조 방법을 포함한다. 도전성 플레이트는 출력 인덕터로서 구성된다. 인쇄 회로 기판과 도전성 플레이트는 적층된 배열로 구성되고, 도전성 플레이트, 인쇄 회로 기판 상의 1차 권선 및 인쇄 회로 기판 상의 2차 권선은 커넥터 핀으로써 메인 회로 보드에 연결되는데, 1차 권선을 연결하는 커넥터 핀은 오직 1차 권선을 포함하는 인쇄 회로 기판 만을 관통하고 그리고 2차 권선을 연결하는 커넥터 핀은 오직 2차 권선을 포함하는 인쇄 회로 기판 만을 관통하는 방식으로 연결된다.

도 1A는 종래의 평면 기술을 채용한 자기 소자의 측단면도이고,

도 1B는 도 1A의 자기 소자의 분해 사시도이고,

도 2는 자기 소자 내에 사용된 PCB 층의 분해 사시도이고,

도 3은 도 1A의 자기 소자의 다중층의 평면도이고,

도 4는 도 1A의 자기 소자의 등가 회로 다이아그램이고,

도 5는 집적된 자기 소자의 일 실시예를 나타내는 후면 사시도이고,

도 6은 도 5의 집적된 자기 소자의 전면 사시도이고,

도 7은 상부 코어 부분과 구리 플레이트가 제거된, 도 5의 집적된 자기 소자의 분해 사시도이고,

도 8은 1차 권선을 포함하는 제 1 PCB와 2차 권선을 포함하는 제 2 PCB를 나타내는 분해 사시도이고,

도 9는 2개의 제 2 PCB들 사이에 배치되는 도 8의 제 1 PCB를 나타내는 사시도이고,

도 10은 하부 코어 부분과 PCB들이 제거된, 도 5의 집적된 자기 소자의 분해 사시도이고,

도 11은 도 5의 집적된 자기 소자의 등가 회로 다이아그램이고,

도 12는 도 5의 라인 12-12를 따라 취해진 집적된 자기 소자 코어 섹션을 나 타내는 횡단면도이며,

도 13은 도 5의 집적된 자기 소자를 생성하는 방법을 나타내는 흐름도이다.

도 5 및 도 6은 집적된 자기 소자(500; integrated magnetic component)의 일 실시예를 보여주는 사시도이다.

집적된 자기 소자(500)는 다중층의 적층가능한 PCB들(multi-layer stackable PCBs)을 이용하고, 그리고 고주파, 고밀도, 직류 대 직류(DC-DC) SMPS 컨버터용의 단일 구조의 변압기의 스텝 업(step up), 스텝 다운(step down), 또는 격리(isolation)의 장점에 인덕터의 저장 능력을 결합시킨다. 집적된 자기 소자(500)는 상부 코어 부분(510; upper core portion)과, 중앙 코어 부분(515; center core portion) 및 하부 코어 부분(520; lower core portion)을 포함한다. 구리 플레이트(540; copper plate)가 상부 코어 부분(510)과 중앙 코어 부분(515) 사이에 배치된다.

도 5에 도시된 후면 사시도를 참조하면, 1차 PCB(525)는 하부 코어 부분(520)과 중앙 코어 부분(515) 사이에 배치된다. 도 6에 도시된 전면 사시도를 참조하면, 2개의 2차 PCB들(530 및 535)도 또한 하부 코어 부분(520)과 중앙 코어 부분(515) 사이에 배치된다. 상기 PCB들(525, 530, 515)은 다중층 PCB들이나, 그러나 단일층 PCB들이 사용될 수도 있다. 도 5 및 도 6에 도시된 바와 같이, 1차 PCB(525)는 상기 2차 PCB들(530 및 535) 사이에 샌드위치된다.

7개의 연결 핀(501, 502, 503, 504, 505, 506 및 507)은 후술되는 바와 같이 적층된 PCB들(525, 530, 535) 및 구리 플레이트(540)를 관통한다. 이와 달리, 이 보다 많거나 또는 작은 수의 핀이 요구에 따라 사용될 수 있다. 상기 핀(501, 502, 503, 504, 505, 506 및 507)들은 각 PCB(525, 530, 535) 및 구리 플레이트(540) 내에 매입된(embedded) 권선(windings; 도시되지 않음)의 여러 가지 외측 단자들을 메인 회로 보드(590)로 연결시키는 작용을 한다.

도 7은 집적된 자기 소자(500)의 일 실시예의 분해 사시도이며, 분명한 도시를 위하여 상부 코어 부분(510; 도시되지 않음)과 구리 포일(540; 도시되지 않음)을 제거한 채 도시되어 있다. 1차 PCB(525) 및 2차 PCB들(530, 535)은 하부 코어 부분(520) 상에 놓여진다. 상기 PCB들(525, 530, 535)은 중앙 코어 부분(515)의 원통형 부재(도시되지 않음)와 하부 코어 부분(520)의 원통형 부재(도시되지 않음)를 수용하기 위하여 중공형 중심부를 가진다. 그러므로, 상기 PCB들(525, 530, 535)이 상기 하부 코어 부분(520) 상에 놓여질 때, 하부 코어 부분(520)의 원통형 부재가 상기 PCB들(525, 530, 535)의 중공형 중심부에 맞추어진다. 이와 유사하게, 상부 코어 부분(515)이 상기 하부 코어 부분(520) 상에 놓여질 때, 상부 코어 부분(515)의 원통형 부재가 상기 PCB들(525, 530, 535)의 중공형 중심부를 통과하게 된다. 상기 코어 부분(515 및 520)과 상기 PCB들(525, 530, 535)의 중공형 중심부를 통과하는 원통형 부재는 페라이트 물질로부터 제조된다.

중앙 코어 부분(515)에는 플랫한 상부 표면(712)이 제공된다. 플랫한 상부 표면(712)의 반대편 표면에는 중앙 코어 부분(515)의 반대편 단부 상에 2개의 지지 부재(714)가 제공된다. 지지 부재(714)는 상기 중앙 코어 부재(515)의 폭 만큼 진 행된다. 중앙 코어 부분(515)의 원통형 부재(도시되지 않음)는 상기 플랫한 상부 표면(712)의 반대편 표면 상에 중심이 맞추어진다. 이러한 구성은 이미 설명한 바 있으며 도 1B에 도시된 바와 같은 종래의 평면 기술에 사용된 "E-형상"의 코어와 유사하다.

하부 코어 부분(520)은 중앙 코어 부분(515)의 미러(mirror) 이미지를 실질적으로 형성하도록 구성된다. 그러면 중앙 코어 부분(515)은 하부 코어 부분(520)의 지지 부재(714)의 표면(742) 상에 배치되는 접착체에 의해 하부 코어 부분(520)에 고정될 수 있다. 이와 달리, 하부 코어 부분은 패스너(fastner) 또는 스냅(snap) 연결을 이용하여 결합될 수 있다. 상기 코어 부분(515 및 520)들의 지지 부재(714)들이 표면(742)에서 함께 짝을 이룰 때, 중앙 코어 부분(515) 및 하부 코어 부분(520)의 원통형 부재들(도시되지 않음)이 상기 PCB들(525, 530, 535)의 중공형 중심부를 관통하여 서로 접촉하게 배치된다.

도 8을 참조하면, 1차 PCB(525) 및 2차 PCB들(530, 535) 각각은 플랫 보드로서 형성되는 것이 일반적이다. 각각의 PCB들(525, 530, 535)은 중공형 중앙부(810)와 원형 상으로 대체로 매칭되는 원형 부분(815)을 가진다. 전술한 바와 같이, 상기 PCB들(525, 530, 535)의 중공형 중앙부(810)의 직경은 대체로 동일하며, 또한 중앙 코어 부분(515)의 원통형 부재의 직경을 수용할 수 있다. 각각의 PCB들(525, 530, 535)은 부착 영역(820)을 가지는데, 이는 3개의 측면으로 대체로 사각형을 이루면서 리딩 에지(825)는 원형의 외측 에지의 접선에 평행하다. 부착 영역(820)은 상기 PCB들(525, 530, 535)의 원형 부분(815)의 고리와 대체로 동일한 폭을 가진다. 바람직하기로 각각의 PCB들(525, 530, 535)의 부착 영역(820)은 연결 핀을 수용하기 위한 다수개의 구멍(830)을 포함한다. 더욱이, 각각의 부착 영역(820)은 도전성 표면을 제공하고, 이를 통하여 상기 PCB들(525, 530, 535)을 연결하는 핀이 권선 트레이스를 연결하기 위하여 부착할 수 있다.

도 9는 코어 부분(510, 515, 520)과 구리 플레이트(540) 없이 자기 소자(500)를 도시하고 있다. 자기 소자(500)는 3개의 다중층 PCB들(525, 530, 535)을 이용하고, 이들은 상술한 바와 같이 서로 샌드위치되어 있다.

도면부호 (501, 502, 503 및 504)의 전기적 도전성 핀은 1차 PCB(525)를 관통하고; 전기적 도전성 핀(505, 506 및 507)은 2차 PCB들(530, 535)을 관통한다. 1차 PCB(525)의 부착 영역(820)이 2차 PCB들(530, 535)의 부착 영역(820)과 마주하도록 배치된다. 1차 PCB(525)는 1차 PCB(525)의 부착 영역(820)이 2차 PCB(525)와 직접 마주하도록 배치된다. 이러한 구성의 결과로, 상기 핀(501, 502, 503 및 504)들은 1차 PCB(525) 만을 관통하게 되고 1차 PCB(525) 상의 권선과의 전기적 연결을 이루게 되며, 그리고 상기 핀(505, 506 및 507)들은 2차 PCB들(530, 535) 만을 관통하게 되고 2차 PCB들(530, 535) 상의 권선과의 전기적 연결을 이루게 된다. 그러므로, 상기 1차 권선과 상기 2차 권선 사이에는 어떠한 물리적 또는 전기적 연결이 존재하지 않게 된다. 그 결과, 전기적 플래쉬오버로 인한 고장의 위험이 최소화될 수 있다.

각각의 PCB는 단일 또는 예컨대 4개, 6개, 또는 임의 다른 필요한 수의 층과 같이 다중층을 포함할 수 있다. 각각의 층은 사전 결정된 수의 턴(turns)을 구비 한 개별적인 권선(1차 또는 2차)을 포함한다. 이들 권선은 도 2를 참조하여 설명된 종래 기술을 이용하여 형성된다. 그 결과, 상이한 턴 비율(turns ratio)을 가진 새로운 설계는 특정 PCB를 이와 다른 턴 비율(turns ratio)을 가진 다른 PCB로 간단하게 교체함으로써 짧은 시간 안에 구성될 수 있다. PCB들의 감소된 층의 수로써 사용자-구성(user-configuration)을 가능토록 하는 이러한 유연성은 소자의 총 비용을 감소시키는데 도움을 준다.

종래의 평면 기술이 단일의 12층 PCB 내에 1차 권선과 2차 권선을 포함하고 있었던 점을 회상하여 보자. 더욱이, 이들 권선의 구성(예를 들어서, 병렬이던 직렬이던지)은 트레이스에 대하여 사용된 특별한 연결에 의해 사전에 결정되었다. 결론적으로, 종래의 자기 소자의 턴 비율 또는 다른 파라미터를 변경하기 위해서는, 새로운 PCB가 설계되고 제조될 필요가 있었다.

도 10은 집적된 자기 소자(500)의 일 실시예의 분해 사시도로서, 분명한 도시를 위하여 하부 코어 부분(520; 도시되지 않음)과 PCB들(525,530, 535; 도시되지 않음)는 제거되어 있다. 중앙 코어 부분(515)을 면하고 있는 상부 코어 부분(510)은 중앙 코어 부분(515)의 미러(mirror) 이미지를 실질적으로 형성하도록 구성되고, 그리고 중앙 코어 부분(515)이 하부 코어 부분(510) 상에 전술한 바와 같이 놓여지는 방법과 동일한 방법으로 중앙 코어 부분(515) 상에 놓여진다. 상부 코어 부분(510) 역시 플랫한 외측 표면(1012)을 가지고, 2개의 지지 부재(1014)가 상부 코어 부분(510)의 반대편 단부 상에 오도록 구성되고, 그리하여 상부 코어 부분(510)이 중앙 코어 부분(515)에 인접한 위치로 수용될 때 간극(1016)을 형성하는 리세스(recess)를 형성하게 된다. 상부 코어 부분(510) 역시 상기 간극(1016)에 중심이 맞추어진 원통형 부재(도시되지 않음)을 가진다. 상부 코어 부분(510)의 원통형 부재는 상기 2개의 지지 부재(1014) 만큼 길이가 길지는 않다. 지지 부재(1014)가 중앙 코어 부분(515)의 플랫한 상부 표면(712)에 인접하도록 상부 코어 부분(510)이 배치되기 때문에, 상부 코어 부분(510)의 원통형 부재는 중앙 코어 부분(515)의 플랫한 상부 표면(712)과 접촉하지 않게 된다.

도 10은 2개의 대체로 비슷한 구리 플레이트(540A, 540B)가 상부 코어 부분(510) 상에 배치되는 일 실시예를 도시하고 있다. 이와 달리, 하나 또는 그 이상의 구리 플레이트(540)가 사용될 수 있다. 구리 플레이트(540A, 540B)는 구리 플레이트(540A, 540B)의 중공형 중심부(1010)가 상부 코어 부분(510)의 실린더형 부재를 수용할 수 있도록 상부 코어 부분(510) 상에 놓여진다. 구리 플레이트(540A, 540B)는 그들 몸체의 상당 부분에 걸쳐서 대체로 원형이고, 각각의 구리 플레이트 상에 제 1 탭(1020A, 1020B) 및 제 2 탭(1022A, 1022B)을 형성하도록 원형 부분으로부터 외측으로 각진 대향하는 단부를 이격시키는 간극을 구비한다. 구리 플레이트(540A)의 상기 연결 탭(1020A)은 핀(505)에 연결된다. 구리 플레이트(540B)의 상기 연결 탭(1022B)은 핀(507)에 연결된다. 상기 연결 탭(1022A 및 1020B)은 핀(1024)에 의해 연결된다. 이러한 방법으로 2개의 구리 플레이트(540A, 540B)를 연결하는 것은 구리 플레이트에 각각의 턴은 분리된 층을 포함하는 다중 턴(multiple turns)을 가지는 효과를 제공한다. 이는 회로에서의 보다 낮은 DC 저항과, 전력 손실의 최소화와, 그리고 소자의 전체적 효율 증가가 가능하도록 한다.

집적된 자기 소자(500)의 등가 회로 다이아그람이 도 11에 도시되어 있다. 이 실시예에서, 1차 PCB(525; 도시되지 않음)는 1차 권선(526)과 보조 권선(527)을 포함한다. 보조 권선(527)은 전원 공급부(도시되지 않음) 내의 메인 콘트롤러용 바이어스 전압을 공급한다. 핀(501 및 502)는 상기 1차 권선(526)을 메인 회로 보드(590; 도시되지 않음)에 연결한다. 핀(503 및 504)는 상기 보조 권선(527)을 메인 회로 보드(590; 도시되지 않음)에 연결한다.

상기 2차 PCB들(530, 545; 도시되지 않음)은 2차 권선(536)을 포함한다. 핀(506 및 507)는 상기 2차 권선(536)을 메인 회로 보드(590; 도시되지 않음)에 연결한다. 핀(505 및 507)는 출력 인덕터로서의 구리 플레이트(540)를 메인 회로 보드(590; 도시되지 않음)에 연결한다. 상기 핀(507)은 2차 PCB들(530,535)의 2차 권선과 구리 플레이트(540) 양자 모두에 의해 공유되고, 이로써 핀의 총 수를 하나 줄일 수 있다.

도식적으로 도시된 바와 같이, 상기 핀(501, 502)은 (도 11에 도시된 바와 같이 6 턴을 구비한) 1차 권선(526)에 연결된다. 상기 핀(503, 504)은 (도 11에 도시된 바와 같이 2 턴을 구비한) 보조 권선(527)에 연결된다. 상기 PCB들(525, 530, 535)의 구멍(810)을 통하여 놓여진 상기 코어 부분(510, 515; 도시되지 않음)의 원통형 부재의 유전 효과는 라인(550)으로 표시되어 있다. 상기 핀(506, 507)은 (도 11에 도시된 바와 같이 1 턴을 구비한) 2차 권선(536)에 연결된다. 상기 핀(507)은, 핀(505)와 함께, (도 11에 도시된 바와 같이 2 턴을 구비한) 출력 인덕 터로서의 구리 플레이트(540)을 연결하는데에도 또한 이용된다.

DC-DC 스위치 모드 전원 공급부(SMPS; 도시되지 않음)로부터 1차 권선(526)으로 공급되는 직류 전류(DC) 입력 전압은 주파수 또는 듀티 사이클에 따라 "절단(chopped)될" 수 있다. 더욱이, "절단된" 입력 전압은 변압기의 턴 비율에 따라 단계적으로 증가(stepped up) 또는 단계적으로 감소(stepped down)될 수 있다. 변압기는 1차 권선(526)과 2차 권선(536) 사이의 필요한 격리를 달성할 수 있으며, 그리고 2차 권선(536)을 통하여 상기 핀(506, 507)로 교류(AC) 출력 전압을 제공할 수 있다. 출력 인덕터로서 작용하는 구리 플레이트(540)은 AC 2차 전압을 스무딩하는 작용을 할 수 있다. 부가적으로, 구리 플레이트(540)에 의해 형성되는 출력 인덕터는 "온" 타임 동안에 에너지를 저장할 수 있고, "오프" 타임 동안에 부하로 요구되는 에너지를 넘겨줄 수 있다. 전원 공급부에 위치되는 메인 스위치(도시되지 않음)는 "온" 및 "오프" 타임을 제어할 수 있다.

도 5, 도 6, 도 7, 도 10 및 도 11에 도시된 소자는 하나의 집적된 자기 평면 소자 내에서 인덕터와 변압기 양자 모두로서 작동할 수 있다. 집적된 자기 소자(500)는 변압기에 의해 유도되는 플럭스 라인이 인덕터에 의해 유도되는 플럭스 라인에 의해 차감되도록 1차 권선(526)과 2차 권선(536)의 위상을 맞춤으로써 콤팩트한 크기로 이러한 집적된 기능성을 달성한다.

도 12는 집적된 자기 소자(500)의 단면도로서, 변압기에 의해 생성된 플럭스 라인(라인 1240)이 인덕터에 의해 생성된 플럭스 라인(라인 1250)을 어떻게 차감하는지를 나타내고 있다. 도 10을 참조하면, 중앙 코어 부분(515)은 상부 코어 부분(510)과 하부 코어 부분(520) 사이에 샌드위치될 수 있다. 이러한 구성의 결과로써, 변압기 플럭스 라인(1240)과 인덕터 플럭스 라인(1250)은 서로 반대 방향으로 중앙 코어 부분(515)을 가로지르게 된다. 간극의 자기 저항(reluctance)는 변압기와 인덕터가 독립적으로 작용하도록 하고 그리고 플럭스 차감은 중앙 코어 부분(515)에 소요되는 면적을 감소시켜서, 전체 부품의 높이를 줄일 수 있도록 한다.

도 13은 집적된 자기 소자(500)의 제조 방법(1300)을 도시한다. 도 13에 도시된 바와 같이, 상기 방법(1300)은 통상적으로 일련의 프로세스 단계를 포함하고, 그들 단계중 몇몇 단계는 다른 단계들과 병렬적으로 수행된다.

상기 방법(1300)은 시작 단계(1301)로부터 단계(1302)로 진행하고, 단계(1302)에서는 통상의 방법에 따라 다중 내부 층을 구비한 인쇄 회로 기판(525, 530, 535)들이 프린팅된다. 단계(1303)에서는, 인쇄 회로 기판(525, 530, 535) 내에 커넥션 구멍(830)이 천공된다. 단계(1304)에서는, 1차 권선(526)을 포함한 인쇄 회로 기판(525)용의 커넥션 구멍(830)이 하부 코어 부분(520)의 하나의 면 상에 놓여지고 2차 권선(536)을 포함한 인쇄 회로 기판(530, 535)용의 커넥션 구멍(830)이 하부 코어 부분(520)의 다른 면 상에 놓여지도록, 인쇄 회로 기판(525, 530, 535)들이 하부 코어 부분(520) 상에 놓여진다. 단계(1305)에서는, 중앙 코어 부분(515)이 하부 코어 부분(520)에 부착된다.

다음으로 단계(1306)에서는, 변압기의 1차 권선(526)이 인쇄 회로 기판의 제 1 세트(525) 상에 생성되고 그리고 변압기의 2차 권선(536)이 인쇄 회로 기판의 제 2 세트(530, 535) 상에 생성되도록, 컨넥터 핀(501, 502, 503, 504, 505, 506, 507)이 커넥터 구멍(830) 내로 삽입된다. 다음의 단계(1307)에서, 상술한 바와 같이 변압기의 1차 권선 및 2차 권선이 출력 인덕터의 구리 플레이트(540)에 결선함에 의해 생성되는 플러스와 반대가 되도록 중앙 코어 부분(515) 내에 플럭스를 생성할 수 있도록 커넥터 핀(505, 507)을 선택하여 구리 플레이트(540)가 연결된다. 다음의 단계(1308)에서, 구리 플레이트(540)가 중앙 코어 부분과 상부 코어 부분 사이에 위치하도록, 상부 코어 부분(510)이 중앙 코어 부분(515)에 부착된다. 다음으로 종료 단계(1309)로 진행하고, 여기에서 프로세스가 종료된다.

앞선 방법(100)이 특정한 단계들의 일련의 과정으로 기술되었지만, 이들 단계의 순서는 변경이 가능하고, 또는 이와 달리 필요에 따라 단계의 부가 또는 제거도 가능하다. 매우 다양한 변형 실시예가 가능하고 이들 역시 본 발명의 범주에 속하는 것으로 간주되어야 할 것이다.

전술한 바와 같이, 종래의 평면 기술은 단일의 12층 PCB 내에 1차 권선과 2차 권선을 모두 포함하였다. 더욱이, 종래의 권선 구성(예컨대, 병렬이던지 아니면 직렬이던지)은 트레이스에 대해 사용된 특정한 연결에 의해 미리 결정되었다. 결론적으로, 종래의 자기 소자는 턴 비율 또는 다른 파라미터를 변경하고자 하는 경우에 새로운 PCB가 설계되고 제조되어야만 하였다. 전술한 실시예들의 적층가능하고 그리고 사용자-구성이 가능한 래이 아웃은 몇가지 현저한 장점을 제공함으로써 본 산업 분야의 장기적인 난제를 해결한다. 예를 들어, 상술한 바와 같이, 이러한 배열은 소자의 턴 비율을 변경하고 이로써 새로운 소자의 재설계 및 재-조립 에 따른 고비용을 피하도록 사용자가 소자를 구성하는 것을 허용한다. 더욱이, 이격된 배치 구성은 현재의 평면 기술에서 공통적인 플래쉬오버의 기회를 효율적으로 제거할 수 있다. 부가적으로, 이러한 배열은 12층 보드 보다도 용이하고 비용이 저렴하게 만들 수 있는 3층, 4층, 또는 6층 보드의 조합을 전술한 바와 같이 사용함으로써 종래의 12층 보드를 교체한다. 이러한 배열은 도 3의 표준화되고, 통상적인 설계를 이용하여 달성되고, 그 결과로 설계 레이 아웃 공정을 다시 시작하지 않고서도 다른 여러가지의 구성이 만들어질 수 있다.

상술한 설명은 다양한 실시예에 적용되는 본 발명의 신규한 특징에 초점을 맞추어서 도시되고 설명되었지만, 본 발명의 요지를 벗어나지 않으면서도 본 발명에 따른 장치와 방법에 대한 누락, 교체, 변경의 다양한 유형의 변형 실시들이 본 기술 분야의 당업자에 의해 용이하게 만들어질 수 있을 것이다.

Claims

다수개의 코어 부재;

다중층 구성으로 적층가능하도록 구성되는 다수개의 인쇄 회로 기판;

상기 다수개의 코어 부재 중의 제 1 코어 부재와 제 2 코어 부재 사이에 배치되는 변압기의 1차 권선을 포함하는 상기 인쇄 회로 기판 중 적어도 하나의 1차 인쇄 회로 기판;

상기 다수개의 코어 부재 중의 제 1 코어 부재와 제 2 코어 부재 사이에 배치되는 변압기의 2차 권선을 포함하는 상기 인쇄 회로 기판 중 적어도 하나의 2차 인쇄 회로 기판;

상기 다수개의 코어 피스 중의 제 2 코어 부재와 제 3 코어 부재 사이에 배치되는 적어도 하나의 도전성 플레이트; 및

상기 1차 권선과 상기 2차 권선 그리고 상기 도전성 플레이트를 메인 회로 보드에 전기적으로 연결시키도록 구성되는 다수개의 커넥터 핀을 포함하며, 상기 다수개의 커넥터 핀 각각은 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 1차 인쇄 회로 기판 또는 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 2차 인쇄 회로 기판 만을 관통하는 전기적 소자.
제 1항에 있어서, 상기 코어 부재는 페라이트 재료로 제조되는 전기적 소자.
제 1항에 있어서, 상기 도전성 플레이트가 구리 플레이트인 전기적 소자.
제 1항에 있어서, 상기 도전성 플레이트와 상기 제 2 및 제 3 코어 부재가 출력 인덕터로서 구성되는 전기적 소자.
제 1항에 있어서, 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 1차 인쇄 회로 기판이 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 2차 인쇄 회로 기판으로부터의 2개의 인쇄 회로 기판 사이에 샌드위치되는 전기적 소자.
제 5항에 있어서, 상기 1차 권선을 포함하는 하나의 인쇄 회로 기판이 있고, 그리고 상기 2차 권선을 포함하는 2개의 인쇄 회로 기판이 있는 전기적 소자.
제 1항에 있어서, 상기 다수개의 인쇄 회로 기판 각각이 다증층 보드인 전기적 소자.
제 7항에 있어서, 상기 다수개의 인쇄 회로 기판 각각은 4개에서 6개까지의 층을 포함하는 전기적 소자.
제 1항에 있어서, 상기 다수개의 인쇄 회로 기판 중의 상기 1차 권선을 포함하는 상기 적어도 하나의 1차 인쇄 회로 기판 및 상기 다수개의 인쇄 회로 기판 중의 상기 2차 권선을 포함하는 상기 적어도 하나의 2차 인쇄 회로 기판은 상호 전기적으로 이격되어 있는 전기적 소자.
전기적 장치의 제조 방법으로서,

다수개의 인쇄 회로 기판의 각각의 인쇄 회로 기판 상에 적어도 하나의 코일을 프린팅하는 단계;

상기 다수개의 인쇄 회로 기판의 적어도 하나의 1차 인쇄 회로 기판을 상기 적어도 하나의 코일이 변압기의 1차 권선을 포함하도록 결선하는 단계;

상기 다수개의 인쇄 회로 기판의 적어도 하나의 2차 인쇄 회로 기판을 상기 적어도 하나의 코일이 변압기의 2차 권선을 포함하도록 결선하는 단계;

다중층 배열로 상기 다수개의 인쇄 회로 기판을 적층하는 단계;

출력 인덕터로서 구성되는 도전성 플레이트를 결선하는 단계; 및

연결 핀을 통하여 상기 다수개의 인쇄 회로 기판과 상기 도전성 플레이트를 메인 회로 보드에 연결하는 단계를 포함하고,

상기 다수개의 커넥터 핀의 각각의 핀은 상기 1차 권선을 포함하는 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 1차 인쇄 회로 기판 또는 상기 2차 권선을 포함하는 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 2차 인쇄 회로 기판 만을 관통하는 전기적 장치의 제조 방법.
제 10항에 있어서, 상기 연결 핀을 통하여 상기 다수개의 인쇄 회로 기판을 연결하는 상기 단계는 상기 연결 핀을 통하여 상기 도전성 플레이트를 연결함에 의해 생성되는 플럭스와 대향하는 플럭스를 생성하는 전기적 장치의 제조 방법.
제 10항에 있어서, 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 1차 인쇄 회로 기판은 상기 다수개의 인쇄 회로 기판 중의 상기 적어도 하나의 2차 인쇄 회로 기판과 물리적 또는 전기적으로 접촉하지 않도록 적층되는 전기적 장치의 제조 방법.
제 10항에 있어서, 상기 다수개의 인쇄 회로 기판 중의 하나의 인쇄 회로 기판이 상기 변압기의 1차 권선을 포함하고, 상기 다수개의 인쇄 회로 기판 중의 2개의 인쇄 회로 기판이 상기 변압기의 2차 권선을 포함하는 전기적 장치의 제조 방법.
제 13항에 있어서, 메인 스위치를 전원 공급부에 연결하는 단계를 더 포함하고, 상기 메인 스위치는 상기 전기적 장치의 전력을 제어하는 전기적 장치의 제조 방법.
제 14항에 있어서, 상기 출력 인덕터는, 상기 메인 스위치가 스위치 "온"의 위치에 있을 때 에너지를 저장하도록 구성되고 그리고 상기 메인 스위치가 스위치 "오프"의 위치에 있을 때 저장된 에너지를 부하로 제공하도록 구성되는 전기적 장치의 제조 방법.
제 10항에 있어서, 상기 도전성 플레이트가 구리 플레이트인 전기적 장치의 제조 방법.
제 10항에 있어서, 상기 다수개의 인쇄 회로 기판 각각은 다증층 보드를 포함하는 전기적 장치의 제조 방법.
제 17항에 있어서, 상기 다수개의 인쇄 회로 기판 각각은 4개에서 6개까지의 층을 포함하는 전기적 장치의 제조 방법.
제 10항에 있어서, 스위치 모드 전력 공급부를 통하여 상기 전기적 장치에 전력을 공급하는 단계를 더 포함하는 전기적 장치의 제조 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제