KR100770623B1 - 장해 검출 장치 및 장해 검출 방법 - Google Patents

장해 검출 장치 및 장해 검출 방법 Download PDF

Info

Publication number
KR100770623B1
KR100770623B1 KR1020050068792A KR20050068792A KR100770623B1 KR 100770623 B1 KR100770623 B1 KR 100770623B1 KR 1020050068792 A KR1020050068792 A KR 1020050068792A KR 20050068792 A KR20050068792 A KR 20050068792A KR 100770623 B1 KR100770623 B1 KR 100770623B1
Authority
KR
South Korea
Prior art keywords
module
test
failure
fault
access
Prior art date
Application number
KR1020050068792A
Other languages
English (en)
Other versions
KR20060103802A (ko
Inventor
고지 야마구치
히로아키 사토
미키오 이토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060103802A publication Critical patent/KR20060103802A/ko
Application granted granted Critical
Publication of KR100770623B1 publication Critical patent/KR100770623B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 장해 발생 모듈을 특정하는 것이다.
장해 정보 등록부가 장해 검출 모듈로부터 통지된 장해 정보를 수신하고, 시험 실행 지시부가 이러한 장해 정보에 기초하여 장해 발생 시에 액세스하고 있던 모듈에 대한 액세스 시험의 실행을 각 모듈에 지시하고, 시험 결과 수신부가 액세스 시험의 시험 결과를 수신했다면, 장해 개소 특정부가 이 액세스 시험의 시험 결과에 기초하여 장해 개소를 특정하도록 구성한다. 또한, 서버 요구 제어부가 액세스 시험의 개시로부터 종료까지 서버 장치로부터의 디스크 입출력 지시의 실행을 일시적으로 정지하도록 구성한다.

Description

장해 검출 장치 및 장해 검출 방법{METHOD AND APPARATUS FOR IDENTIFYING FAILURE MODULE}
도 1은 장해 검출 방법의 개념을 도시하는 도면.
도 2는 각 모듈의 접속예를 도시하는 도면.
도 3은 장해 검출 장치의 구성을 도시하는 기능 블록도.
도 4는 시험 내용의 일례를 도시하는 도면.
도 5는 데이터 패턴의 일례를 도시하는 도면.
도 6은 장해 개소 특정예 1을 도시하는 도면.
도 7은 장해 개소 특정예 2를 도시하는 도면.
도 8은 장해 개소 특정예 3을 도시하는 도면.
도 9는 장해 개소 특정예 4를 도시하는 도면.
도 10은 장해 검출 처리의 처리 순서를 도시하는 흐름도.
도 11은 종래의 장해 검출 방법의 개념을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 장해 검출 장치
2 : 통신 I/F부
10 : 제어부
11 : 서버 요구 제어부
12 : 장해 정보 등록부
13 : 시험 실행 지시부
14 : 시험 결과 수신부
15 : 장해 개소 특정부
20 : 기억부
21 : 장해 정보
22 : 시험용 기억부
50a, 50b, 50c, 50d : CM(컨트롤러 모듈)
60a, 60b, 60c, 60d : RT(라우터)
70 : CA(채널 어댑터)
80 : DA(디바이스 어댑터)
본 발명은 복수의 모듈로 구성되는 디스크 컨트롤러에 발생한 장해를 검출하는 장해 검출 장치 및 장해 검출 방법에 관한 것으로, 특히 장해가 발생한 모듈을 특정할 수 있는 장해 검출 장치 및 장해 검출 방법에 관한 것이다.
종래, 다수의 자기 디스크 장치(이하, 단순히 디스크 장치라 함)를 접속함으로써 기억 용량의 증대나 입출력 성능의 향상을 도모한 스토리지 시스템(예컨대, 스토리지 장치)가 알려져 있다. 이러한 스토리지 장치는 개개의 디스크 장치에 장해가 발생한 경우에는 장해가 발생한 디스크 장치만을 교환함으로써 스토리지 장치로서의 운용을 계속한다.
이러한 디스크 장치의 용장화 기능을 구비한 스토리지 장치는, 디스크 장치의 고장이 발생한 경우라도 운용을 계속하는 것이 가능하다. 그러나, 스토리지 장치를 정지시키지 않고 운용하기 위해서는, 디스크 장치뿐만 아니라 스토리지 장치 전체를 제어하는 컨트롤러나 각종 구성 장치 등의 모듈도 용장화해야 한다.
이 때문에, 스토리지 장치를 구성하는 각 모듈을 용장화한 스토리지 장치가 출현하게 되었다. 이 스토리지 장치는 구성 모듈이 고장난 경우에도 고장난 모듈만을 교환함으로써 스토리지 장치의 운용을 계속할 수 있다.
한편, 일본 특허 공개 공보 평11-306644호에는, 고장난 디스크 장치를 잘라내어 잘라낸 디스크 장치의 고장 진단을 행하는 기술이 개시되어 있다. 또한, 일본 특허 공개 공보 소60-10328호에는, 장해가 발생한 경우에 디스크 장치의 접속처가 되는 채널 장치의 고장인지 디스크 장치 자체의 고장인지를 판정하는 기술이 개시되어 있다.
그러나, 상기한 종래의 스토리지 장치에서는 장해 검출 기구를 구비한 모듈로 장해를 검출할 수 있지만, 장해 검출 기구를 구비하지 않은 모듈이 데이터의 경로 상에 존재하기 때문에, 장해가 발생한 모듈을 특정할 수 없다는 문제가 있었다. 이 때문에, 장해 발생 시에는 보수원이 수작업에 의해 각 모듈이 출력된 장해 로그 등을 참조하여 장해 모듈을 특정하지 않으면 안되고, 신속하게 장해에 대응할 수 없었다.
또한, 일본 특허 공개 공보 평11-306644호 및 일본 특허 공개 공보 소60-10328호는, 장해 검출 기구로 장해가 발생한 장치를 검출하는 기술로서, 이들 기술을 이용한다 해도 상기한 문제점을 해결할 수는 없다.
이들로부터, 장해가 발생한 모듈을 특정할 수 있는 스토리지 장치를 얼마나 실현하는지가 큰 과제가 되고 있다. 또한, 이 과제는 스토리지 장치에 설치되고 스토리지 장치 내부의 장해 개소를 검출하는 장해 검출 장치를 구성하는 경우에 대해서도 동일하게 생기는 과제이다.
본 발명은 전술한 종래 기술에 의한 문제점을 해소하기 위해서 이루어진 것으로, 장해가 발생한 모듈을 특정할 수 있는 장해 검출 장치 및 장해 검출 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하여 목적을 달성하기 위해서, 청구항 1에 따른 발명은 복수의 모듈로 구성되는 디스크 컨트롤러에 발생한 장해를 검출하는 장해 검출 장치로서, 상기 모듈이 장해를 검출한 경우에 소정의 메모리에 대하여 시험 데이터를 기록 및 판독하는 액세스 시험의 실행을 상기 복수의 모듈에 지시하는 시험 지시 수단과,
상기 시험 지시 수단의 지시에 의해서 각 모듈에서 실행된 각 액세스 시험의 결과, 장해를 검출한 모듈을 나타내는 정보 및 각 모듈간의 접속 관계에 기초하여 장해가 발생한 모듈을 특정하는 특정 수단을 포함하는 것을 특징으로 한다.
또한, 청구항 2에 따른 발명은 상기 모듈이 장해를 검출한 경우에 상위 장치로부터 접수한 디스크 액세스 요구의 실행을 소정 기간 정지하는 정지 수단을 더 포함하는 것을 특징으로 한다.
또한, 청구항 3에 따른 발명은 상기 시험 지시 수단은, 상기 액세스 시험의 실행을 지시하고 나서 소정 기간 경과할 때까지는 새로운 장해가 검출된 경우에도 상기 액세스 시험의 실행을 지시하지 않는 것을 특징으로 한다.
또한, 청구항 4에 따른 발명은 상기 시험 지시 수단은, 상기 시험 데이터의 기록 및 판독을 소정 간격으로 소정 횟수 반복하는 액세스 시험을 실행하도록 지시하는 것을 특징으로 한다.
또한, 청구항 5에 따른 발명은, 복수의 모듈로 구성되는 디스크 컨트롤러에서 발생한 장해를 검출하는 장해 검출 방법으로서, 상기 모듈이 장해를 검출한 경우에 소정의 메모리에 대하여 시험 데이터를 기록 및 판독하는 액세스 시험의 실행을 상기 복수의 모듈에 지시하는 시험 지시 공정과,
상기 시험 지시 공정의 지시에 의해서 각 모듈에서 실행된 각 액세스 시험의 결과, 장해를 검출한 모듈을 나타내는 정보 및 각 모듈간의 접속 관계에 기초하여 장해가 발생한 모듈을 특정하는 특정 공정을 포함한 것을 특징으로 한다.
이하에 첨부 도면을 참조하여 본 발명에 따른 장해 검출 장치 및 장해 검출 방법의 적합한 실시예를 상세하게 설명한다. 또한, 이하에서는 스토리지 장치를 전체적으로 제어하는 컨트롤러 내부에 본 발명에 따른 장해 검출 장치를 설치한 경우 에 대해서 설명한다. 또한, 본 발명은 본 실시예에 의해 한정되는 것은 아니다.
우선, 본 발명의 특징 부분인 장해 검출 방법에 대해서 도 1을 이용하여 설명한다. 도 1은 본 발명에 따른 장해 검출 방법의 개념을 도시하는 도면이다.
본 발명에 따른 장해 검출 방법에서는, 장해 검출 대상이 되는 장치를 구성하는 모듈이 장해를 검출하면(도 1의 (1) 참조), 장해를 검출한 모듈은 장해 검출 장치를 구비한 모듈에 장해 발생 정보를 보고한다(도 1의 (2) 참조). 그리고, 이 보고를 받은 모듈이 모든 모듈에 대하여 「액세스 시험」을 할 것을 지시하고(도 1의 (3) 참조), 이 액세스 시험의 결과와 최초에 장해를 검출한 모듈의 정보에 기초하여 장해 개소를 특정한다(도 1의 (4) 참조).
이와 같이, 본 발명에 따른 장해 검출 방법은 장해가 발생한 개소를 특정하는 구조를 설치한 점에 특징이 있다. 종래의 장해 검출 방법에서는 장해가 발생한 취지를 검출할 수는 있었지만, 장해 발생 개소를 특정할 수 없기 때문에 스토리지 장치의 보수 요원이 장해 로그 등을 참조하면서 시행 착오로 장해 개소(장해 모듈)를 특정하고 특정한 장해 모듈을 교환하는 작업을 해야만 했었다.
여기서, 종래의 장해 검출 방법의 개념에 대하여 도 11을 이용하여 설명한다. 도 11은 종래의 장해 검출 방법의 개념을 도시한 도면이다. 또한, 도 11에서는 디스크 어레이 장치에서의 장해 검출 방법에 대해서 설명하고 있다. 도 11에 도시하는 바와 같이, 서버 장치는 이 디스크 어레이 장치에 대하여 기록 처리(도 11의「라이트」) 및 판독 처리(도 11의「리드」)를 한다. 이 때, 디스크에 대한 기록 데이터나, 디스크로부터의 판독 데이터가 처리 과정에서 파괴되는 것을 방지하기 위한 「데이터 보증」을 행하는 것이 일반적이다.
우선, 도 11에 도시한 디스크 어레이 장치를 구성하는 각 모듈에 대해서 설명한다. 도 11의「CA」는 채널 어댑터(Channel Adapter)이며, 서버 장치와의 접속을 제어하는 모듈이다. 마찬가지로「DA」는 디바이스 어댑터(Device Adapter)이며, 디스크 장치와의 접속을 제어하는 모듈이다. 또한, 「CM」은 컨트롤러 모듈(Controller Module)이며, 디스크 어레이 장치 전체의 동작을 제어하는 모듈이다. 또한, 이 CM에는 디스크 캐쉬로서 이용되는 메모리가 내장되는 것이 일반적이다. 그리고, 「RT」는 라우터(RouTer)이며 상기한 CA, DA 및 CM을 서로 접속하는 모듈이다.
그리고, 이들 모듈은 각각이 용장화되어 있고, 장해가 발생한 경우에는 해당 모듈을 교환함으로써 디스크 어레이 장치를 연속 운용할 수 있다.
그런데, 상기한 「데이터 보증」을 행하기 위해서 상기한 각 모듈에서는 모듈을 통과하는 데이터에 대해서 데이터 체크를 하는 것이 일반적이다. 예를 들면, CA(채널 어댑터)나, DA(디바이스 어댑터)에서는 CRC(Cyclic Redundancy Check) 체크를 한다. 이 CRC 체크는 데이터 보증의 대상 데이터에 16비트∼32비트의 CRC 코드를 부가하고, 이 CRC 코드를 이용하여 체크 대상 데이터의 비트 에러를 검출하는 것이다. 이러한 CRC 체크에 의하면 복수의 비트가 변화된 경우에도 데이터 이상을 검출할 수 있기 때문에, 디스크 컨트롤러 등에서의 데이터 체크에 이용되는 경우가 많다.
또한, 도 11에 도시하는 바와 같이, CM(컨트롤러 모듈)이나 RT(라우터)에서는, 패리티 체크를 행하는 것이 일반적이다. 이 패리티 체크는 1비트의 비트 에러 를 검출하는 것으로서, 복수의 비트 에러가 발생한 경우에는 데이터 이상을 검출할 수 없다. 이렇게 디스크 어레이 장치를 구성하는 모듈 중에는 패리티 체크만 하는 모듈이나, 데이터 체크 자체를 하지 않는(할 수 없는) 모듈이 존재한다.
이 때문에, 상기한 CRC 체크를 하는 모듈(CA 및 DA)에서 데이터 에러를 검출한 경우에는, 데이터의 경로 상의 모듈(CM 및 RT)이 고장났을 가능성이 있음에도 불구하고 이들 모듈 중에서 어떤 모듈이 고장났는지를 특정할 수 없다는 문제가 있었다.
즉, 종래의 장해 검출 방법으로는 장해가 발생하는 모듈을 특정할 수 없기 때문에, 교환해야 할 모듈을 판별할 수 없고, 복구 작업을 효율적으로 할 수 없다는 문제가 있었다. 특히, 최근의 정보 처리 시스템의 발전에 수반하여 무정지 운전의 필요성이 높아지고 있고, 이 필요성에 따르기 위해서는 보다 신속하게 장해 모듈을 특정하여 장해 모듈을 교환함으로써 시스템 정지의 위험성을 회피해야 한다.
따라서, 도 1에 도시한 본 발명에 따른 장해 검출 방법으로는, 전술한 바와 같이 CRC 체크를 하는 모듈(CA 또는 DA)이 장해를 검출하면(도 1의 (1) 참조), 장해 검출 장치를 구비한 모듈(도 1의 CM 참조)에 장해 발생 정보를 보고한다 (도 1의 (2) 참조). 그리고, 이 보고를 받은 모듈(CM)이 액세스 시험 기능을 구비한 모든 모듈(도 1의 CA 및 DA)에 대하여 액세스 시험을 실행할 것을 지시하고(도 1의 (3) 참조), 이 액세스 시험의 결과에 기초하여 장해 개소를 특정한다(도 1의 (4) 참조).
이렇게 본 발명에 따른 장해 검출 방법은 상기한 CRC 체크 기능이 없는 모듈 (CM 또는 RT)이 고장난 경우에도, 장해 개소(장해 모듈)을 특정할 수 있기 때문에, 이 장해 모듈을 교환함으로써 장해 시의 보수 작업을 신속하고 또한 효율적으로 할 수 있다.
다음에, 도 1 및 도 11에 도시한 각 모듈의 접속예에 관해서 도 2를 이용하여 설명한다. 도 2는 각 모듈의 접속예를 도시하는 도면이다. 도 2에 도시하는 바와 같이, 상기 CM, RT, CA 및 DA는 복수개씩 설치되어 있고, 각 모듈을 상호 접속함으로써 특정한 모듈에 장해가 발생한 경우에도 장해 모듈을 교환함으로써 운용을 계속할 수 있도록 구성되어 있다.
예를 들면, RT(60a)에는 CA(70) 및 DA(80)가 각각 복수개 접속되어 있다. 또한, CM(50a)은 4개의 RT(60a∼60d)에 접속되어 있고, CM(50a)에 장해가 발생한 경우에는 다른 CM(50b∼50d)으로 그 기능을 대체할 수 있다.
또한, 도 2에 도시하는 CM(50a∼50d) 중 하나는 마스터 CM으로서 기능하는 모듈이며, 후술하는 액세스 시험의 시험 결과를 이 마스터 CM에 설치된 장해 검출 장치가 집계함으로써 장해 의심 모듈을 특정하게 된다.
다음에, 본 실시예에 따른 장해 검출 장치의 구성에 대하여 도 3을 이용하여 설명한다. 도 3은 장해 검출 장치의 구성을 도시하는 기능 블록도이다. 또한, 이하에서는 도 3에 도시하는 장해 검출 장치(1)를 상기한 CM(컨트롤러 모듈)에 설치한 경우에 대해서 설명한다.
도 3에 도시하는 바와 같이, 장해 검출 장치(1)는 통신 I/F부(2)와, 제어부(10)와, 기억부(20)를 구비하고 있다. 또한, 제어부(10)는 서버 요구 제어부(11) 와, 장해 정보 등록부(12)와, 시험 실행 지시부(13)와, 시험 결과 수신부(14)와, 장해 개소 특정부(15)를 더 구비하고, 기억부(20)는 장해 정보(21)와, 시험용 기억부(22)를 더 구비한다.
통신 I/F부(2)는 전술한 각 모듈과 데이터를 송수신하기 위한 통신 디바이스이다. 이 통신 I/F부(2)는 장해 검출 장치(1)의 외부로부터 수신한 데이터를 제어부(10)에 전달하도록 처리함과 동시에, 제어부(10)로부터 수신한 데이터를 장해 검출 장치(1)의 외부에 송신하는 처리를 한다.
제어부(10)는 장해를 검출한 모듈(이하, 「장해 검출 모듈」이라 함)로부터 장해 정보를 수신하면, 복수의 모듈에 대하여 시험용 기억부(22)에 대한 액세스 시험을 실행하도록 지시하고, 이 액세스 시험의 결과에 기초하여 장해 개소(장해 모듈)를 특정하도록 처리하는 처리부이다.
장해 정보 등록부(12)는 통신 I/F부(2)를 통해 장해 검출 모듈로부터의 장해 정보를 수신하고, 기억부(20)에 장해 정보(21)로서 저장함과 동시에, 서버 요구 제어부(11) 및 시험 실행 지시부(13)에 대하여 장해 정보를 수신한 취지를 통지하도록 처리하는 처리부이다.
또한, 이 장해 정보 등록부(12)는 일단 장해 정보를 수신한 경우에는, 소정의 시간이 경과할 때까지는 새로운 장해 정보를 접수하지 않는다. 이렇게 함으로써, 동일한 장해 이유에 기초하는 액세스 시험이 중복 실행되는 것을 방지하여 액세스 시험의 실행에 수반하는 처리의 혼동을 효과적으로 방지할 수 있다.
서버 요구 제어부(11)는 서버 장치로부터의 디스크 입출력 지시의 실행을 일 시적으로 정지하는 처리 및 디스크 입출력 지시의 실행을 재개하는 처리를 행하는 처리부이다. 구체적으로는, 이러한 입출력 지시의 실행을 소정 기간 정지하거나, 액세스 시험의 개시로부터 종료까지 이러한 입출력 지시의 실행을 정지한다. 이렇게, 서버 요구 제어부(11)는 서버 장치로부터의 디스크 입출력 지시의 실행을 일시적으로 중지함으로써, 액세스 시험의 영향이 통상의 데이터 액세스 처리에 미치는 것을 효과적으로 방지할 수 있다.
시험 실행 지시부(13)는 장해 정보 등록부(12)로부터의 통지에 의해, 기억부(20)의 장해 정보(21)에 기초하여 복수의 모듈에 대하여, 시험용 기억부(22)로의「액세스 시험」을 실행하도록 지시하는 처리부이다. 구체적으로는, 장해 발생 시에 액세스하고 있던 CM(컨트롤러 모듈)의 정보를 장해 정보(21)로부터 취득하고, 이 CM을 시험 대상으로 한 액세스 시험을 행하도록 복수의 모듈에 지시한다. 또한, 각 모듈에 대하여 액세스 시험의 실행을 지시할 때에는 시험 대상이 되는 CM(컨트롤러 모듈)의 식별 번호와 함께, 액세스 시험의 실행처가 되는 시험용 기억부(22) 내의 어드레스를 통지한다.
여기서, 이「액세스 시험」의 내용에 대하여 도 4 및 도 5를 이용하여 설명한다. 도 4는 시험 내용의 일례를 도시하는 도면이며, 도 5는 데이터 패턴의 일례를 도시하는 도면이다. 이러한 시험 실행 지시부(13)는 도 4에 도시한 액세스 시험의 실행을 복수의 모듈에 대하여 지시한다. 이 지시에 기초하여, 각 모듈은 시험용 기억부(22)의 소정 영역에 대하여, 512바이트(이하, 「512B」와 같이 기재함)의 데이터에 8바이트의 블록 ID(이하, 「BID」라 함)를 부가한 520B의 데이터를 연속하 여 8회 기록하는 처리를 하고(도 4의「1」참조), 기록 처리가 성공하였는지 여부를 확인하는 처리를 한다(도 4의「2」참조).
계속해서, 기록한 테스트 데이터의 판독 처리를 하고(도 4의「3」참조), 판독 처리가 성공했는지 여부를 확인하는 처리를 한다(도 4의「4」참조). 그리고, 기록한 데이터와 판독한 데이터의 선두(4B)를 비교하는 처리를 한다(도 4의「5」참조).
이러한 5개의 처리를 한 세트로 하고, 예컨대 최초의 세트에서는 데이터 패턴 A, 다음 세트에서는 데이터 패턴 B와 같이 2개의 데이터 패턴을 교대로 이용하면서, 이들 세트를 0.5초간 반복한다. 이렇게, 시험용 기억부(22)에 대한 기록 및 판독 처리를 소정 기간에 걸쳐 반복함으로써 부하 상태를 생성할 수 있다. 따라서, 고부하 상태에서만 발생하는 장해를 효과적으로 검출할 수 있다.
도 5에는 도 4에서 도시한 데이터 패턴 A 및 데이터 패턴 B의 데이터예를 도시하고 있다. 도 5에 도시한 바와 같이, 데이터 패턴 A는 8개의 데이터열을 갖고 있고, 이들 8개의 데이터열은 도 4에 도시한 각 기록 처리 및 판독 처리에 각각 이용된다.
예컨대, 도 4의「1」에서 이용되는 「520B 데이터의 8회 연속 기록」에서는, 도 5의「1」∼「8」의 데이터가 이용되게 된다. 또한, 도 5에 도시한 BID(블록 ID)는 8B인 것으로 한다. 또한, 도 5에 도시한 데이터 패턴(B)은 데이터 패턴(A)의 XOR(배타적 논리합)을 취한 것이다.
이와 같이, 다른 데이터 패턴을 교대로 이용함으로써 특정한 데이터를 기록 이나 판독함으로써 발생하는 장해를 재현할 수 있기 때문에, 장해 검출의 정밀도를 향상시킬 수 있다. 또한, 도 5에서는 액세스 시험의 데이터로서, 각 데이터열의 데이터의 내용이 각각 상이한 것을 사용한 경우에 대해서 설명했지만, 동일한 데이터를 복수 회(예를 들면, 8회) 연속하여 기록 또는 판독할 수도 있다.
또한, 도 4 및 도 5에 도시한 테스트 데이터는 일례를 나타낸 것으로서, 이들 테스트 데이터와 상이한 데이터 길이의 데이터를 이용할 수도 있고, 또한 다른 반복 패턴을 이용할 수도 있다.
도 3의 설명으로 되돌아가서, 시험 결과 수신부(14)에 관해서 설명한다. 이 시험 결과 수신부(14)는 각 모듈에서 실행된 액세스 시험의 결과를 수신하고, 이들의 결과를 집계한 것을 장해 개소 특정부(15)에 전달하도록 처리하는 처리부이다. 예를 들면, 이러한 액세스 시험의 결과에는, CRC 에러 검출, BID 에러 검출, Compare(도 4의「5」등을 참조) 에러 검출 등의, 검출한 에러의 종별을 도시하는 정보가 포함된다.
장해 개소 특정부(15)는 시험 결과 수신부(14)로부터 통지된 정보에 기초하여, 장해 개소(장해가 발생한 모듈)를 특정하도록 처리하는 처리부이다. 여기서, 이 장해 개소 특정부(15)가 장해 개소를 특정하는 순서에 대해서 도 6∼도 9를 이용하여 설명한다. 도 6∼도 9는 각각, 장해 개소 특정의 예 1∼4를 도시하는 도면이다.
우선, 장해 개소 특정예 1에 관하여 설명한다. 도 6에는, RT(라우터)에 복수의 어댑터(CA 또는 DA)가 접속되어 있고, 이 접속 관계에 있어서 액세스 시험의 결 과, 1개의 어댑터가 장해를 검출한 경우에 대해서 도시하고 있다.
이 경우, 장해 개소 특정부(15)는, 도 6에 도시하는 CA(채널 어댑터)가 장해를 검출하기 때문에 이 CA를 제1 장해 의심 개소와, CM 및 RT를 제2, 제3 장해 의심 개소로 특정한다. 한편, 제1 장해 의심 개소의 모듈은 축퇴하여 활성 보수의 대상이 되게 한다. 또한, 제2, 제3 장해 의심 개소의 모듈에 대해서도, 제1 장해 의심 개소의 모듈을 교환 후에 장해가 해결되지 않는 경우에는, 활성 보수의 대상이 된다.
다음에, 장해 개소 특정예 2에 대하여 설명한다. 도 7에는 RT(라우터)에 1개의 어댑터(도 7에서는 CA)만이 접속되어 있고, 이 접속 관계에 있어서 액세스 시험 결과, 이 CA가 장해를 검출한 경우에 대해서 도시하고 있다. 이 경우, 장해 개소 특정부(14)는 RT 및 CA를 제1 장해 의심 개소로, CM을 제3 장해 의심 개소로 특정한다.
다음에, 장해 개소 특정예 3에 관하여 설명한다. 도 8에는, RT(라우터)에 복수의 어댑터(CA 또는 DA)가 접속되어 있고, 이 접속 관계에 있어서 액세스 시험의 결과, 복수의 어댑터가 장해를 검출한 경우에 대해서 도시하고 있다. 이 경우, 장해 개소 특정부(15)는 RT에 접속된 복수의 어댑터가 장해를 검출하기 때문에, 이 RT를 제1 장해 의심 개소로 특정한다. 또한, CM을 제2 장해 의심 개소로, 장해를 검출한 어댑터(도 7의 CA 및 DA)를 제3 장해 의심 개소로 각각 특정한다.
다음에, 장해 개소 특정예 4에 대하여 설명한다. 도 9에는 복수의 어댑터에서 장해가 검출되고, 이러한 장해를 검출한 어댑터가 동일한 CM 하의 상이한 RT에 각각 접속되어 있는 경우에 대해서 도시하고 있다. 이 경우, 장해 개소 특정부(15)는 이 CM을 제1 장해 의심 개소로 특정하고, 장해를 검출한 어댑터가 접속되어 있는 RT 및 장해를 검출한 어댑터를 제2, 제3 장해 의심 개소로 특정한다.
이와 같이, 장해 개소 특정부(15)는 액세스 시험의 결과를 시험 결과 수신부(14)로부터 수신하고, 이 시험 결과에 기초하여 장해 개소(장해 모듈)를 특정하기 때문에, 이 장해 모듈을 교환함으로써 장해 시의 보수 작업을 신속하고 또한 효율적으로 할 수 있다.
도 3의 설명에 되돌아가 기억부(20)에 대해서 설명한다. 기억부(20)는 RAM(Random Access Memory) 등의 메모리로 구성된 기억부로서, 장해 정보(21) 및 시험용 기억부(22)를 더 포함한다.
장해 정보(21)는 장해를 검출한 모듈로부터 통지된 정보이다. 이 장해 정보(21)는 장해 발생 시에 장해 정보 등록부(12)에 의해서 기억부(20)에 등록된다. 이 장해 정보(21)는 장해 검출 모듈이 장해를 검출했을 때에 액세스하고 있던 CM(컨트롤러 모듈)을 나타내는 정보를 포함한 정보이다. 그리고, 시험 실행 지시부(13)는 이 장해 정보(21)에 나타난 CM에 대한 액세스 시험을 각 어댑터 모듈(CA 및 DA)에 대하여 지시하게 된다.
시험용 기억부(22)는 액세스 시험에 있어서 각 모듈이 시험 데이터를 기록 처리 및 판독 처리하는 영역이 되는 기억부이다. 구체적으로는, 이 시험용 기억부(22)에는, 어댑터 모듈(CA 또는 DA)마다의 액세스 영역이 확보되어 있고, 각 어댑터 모듈은 그 모듈에 대하여 할당된 액세스 영역에 대하여 액세스 시험을 실행한 다. 예를 들면, 도 4에 도시한 바와 같이, 520B의 데이터를 연속하여 8회 기록하는 시험을 하는 경우에는, 적어도 4160B의 액세스 영역이 각 어댑터 모듈용으로 각각 준비된다.
다음에, 본 실시예에 따른 장해 검출 장치(1)에서의 장해 검출 처리의 처리 순서에 대하여 도 10을 이용하여 설명한다. 도 10은 장해 검출 처리의 처리 순서를 도시하는 흐름도이다. 도 10에 도시하는 바와 같이 장해 정보 등록부(12)는 통신 I/F부(2)를 통하여 장해 검출 모듈로부터 장해 정보를 수신한다(단계 S101). 그리고, 이 장해 정보 등록부(12)는 서버 I/0의 서스펜드(일시 정지)를 서버 요구 제어부(11)에 지시한다(단계 S102). 이후, 단계 S105까지, 예를 들면 약 1초간 서스펜드 상태가 계속된다.
그리고, 시험 실행 지시부(13)는 장해 정보(21)에 기초하여 장해 검출 모듈이 장해를 검출했을 때에 액세스하고 있던 CM(컨트롤러 모듈)에 대한 액세스 시험의 실행을 복수의 모듈(CA 및 DA)에 지시한다(단계 S103). 그리고, 각 모듈이 액세스 시험을 완료하면, 시험 결과 수신부(14)는 각 모듈로부터 액세스 시험의 결과를 수신하고(단계 S104), 이 액세스 시험의 완료를 가지고 서버 요구 제어부(11)에 서버 I/O의 리쥼(재개)을 지시한다(단계 S105).
계속해서, 장해 개소 특정부(15)는 액세스 시험의 시험 결과를 시험 결과 수신부(14)로부터 수신하고, 도 6∼도 9에 도시한 순서에 의해 장해 개소(장해 모듈)를 특정한다(단계 S106). 그리고, 장해 모듈을 특정했다면, 장해 모듈을 축퇴함으로써 활성 보수 대상이 되게 하여(단계 S107) 처리를 종료한다.
전술하는 바와 같이, 본 실시예에서는 장해 정보 등록부가 장해 검출 모듈로부터 통지된 장해 정보를 수신하고, 시험 실행 지시부가 이러한 장해 정보에 기초하여 장해 발생 시에 액세스하고 있던 모듈에 대한 액세스 시험의 실행을 각 모듈에 지시하며, 시험 결과 수신부가 액세스 시험의 시험 결과를 수신했다면, 장해 개소 특정부가 이 액세스 시험의 시험 결과에 기초하여 장해 개소를 특정하도록 구성하였다. 또한, 서버 요구 제어부가 액세스 시험의 개시로부터 종료까지 서버 장치부터의 디스크 입출력 지시의 실행을 일시적으로 정지하도록 구성하였다. 따라서, 장해 검출 기능을 구비하지 않은 모듈에 장해가 발생한 경우에도 장해가 발생한 모듈을 특정할 수 있다. 또한, 액세스 시험의 영향이 통상의 디스크 액세스 처리에 미치는 것을 효과적으로 방지할 수 있다.
한편, 전술한 실시예에 있어서는, 장해 검출 장치를 CM(컨트롤러 모듈) 내에 설치한 경우에 대하여 설명했지만, 이것에 한하지 않고 다른 모듈에 설치하거나, 이들의 모듈의 외부에 설치할 수도 있다.
또한, 상기한 실시예에서는 본 발명을 실현하는 장해 검출 장치를 기능면에서 설명했지만, 장해 검출 장치의 각 기능은 스토리지 장치를 구성하는 각 모듈 등 에 설치된 내장 컴퓨터로 프로그램을 실행시킴에 의해 실현될 수도 있다.
즉, 본 실시예에서 설명한 각종의 처리 순서는, 미리 준비된 프로그램을 상기 컴퓨터 상에서 실행함으로써 실현될 수 있다. 그리고, 이들 프로그램은 인터넷 등의 네트워크를 통해 배포될 수 있다. 또한, 이들의 프로그램은 하드디스크, 플렉시블 디스크(FD), CD-ROM, DVD 등의 컴퓨터로 판독 가능한 기록 매체에 기록되고, 컴퓨터에 의해서 기록 매체로부터 판독되어 실행될 수 있다.
(부기 1) 복수의 모듈로 구성되는 디스크 컨트롤러에 발생한 장해를 검출하는 장해 검출 장치로서,
상기 모듈이 장해를 검출한 경우에 소정의 메모리에 대하여 시험 데이터를 기록 및 판독하는 액세스 시험의 실행을 상기 복수의 모듈에 지시하는 시험 지시 수단과,
상기 시험 지시 수단의 지시에 의해서 각 모듈에서 실행된 각 액세스 시험의 결과에 기초하여 장해가 발생한 모듈을 특정하는 특정 수단을 포함하는 것을 특징으로 하는 장해 검출 장치.
(부기 2) 상기 모듈이 장해를 검출한 경우에, 상위 장치로부터 접수한 디스크 액세스 요구의 실행을 소정 기간 정지하는 정지 수단을 더 포함하는 것을 특징으로 하는 부기 1에 기재된 장해 검출 장치.
(부기 3) 상기 시험 지시 수단은,
상기 액세스 시험의 실행을 지시하고 나서 소정 기간 경과할 때까지는 새로운 장해가 검출된 경우에도 상기 액세스 시험의 실행을 지시하지 않는 것을 특징으로 하는 부기 1 또는 2에 기재된 장해 검출 장치.
(부기 4) 상기 시험 지시 수단은,
상기 시험 데이터의 기록 및 판독을 소정 간격으로 소정 횟수 반복하는 액세스 시험을 실행하도록 지시하는 것을 특징으로 하는 부기 1, 2 또는 3에 기재된 장해 검출 장치.
(부기 5) 상기 시험 지시 수단은,
소정의 데이터 패턴을 이용한 기록 및 판독과, 상기 데이터 패턴과는 상이한 데이터 패턴을 이용한 기록 및 판독을 교대로 행하는 액세스 시험을 실행하도록 지시하는 것을 특징으로 하는 부기 1 내지 4 중 어느 하나에 기재된 장해 검출 장치.
(부기 6) 복수의 모듈로 구성되는 디스크 컨트롤러에 발생한 장해를 검출하는 장해 검출 방법으로서,
상기 모듈이 장해를 검출한 경우에, 소정의 메모리에 대하여 시험 데이터를 기록 및 판독하는 액세스 시험의 실행을 상기 복수의 모듈에 지시하는 시험 지시 공정과,
상기 시험 지시 공정의 지시에 의해서 각 모듈에서 실행된 각 액세스 시험의 결과에 기초하여 장해가 발생한 모듈을 특정하는 특정 공정을 포함하는 것을 특징으로 하는 장해 검출 방법.
(부기 7) 상기 모듈이 장해를 검출한 경우에, 상위 장치로부터 접수한 디시크 액세스 요구의 실행을 소정 기간 정지하는 정지 공정을 더 포함하는 것을 특징으로 하는 부기 6에 기재된 장해 검출 방법.
(부기 8) 상기 시험 지시 공정은,
상기 액세스 시험의 실행을 지시하고 나서 소정 기간 경과할 때까지는 새로운 장해가 검출된 경우에도 상기 액세스 시험의 실행을 지시하지 않는 것을 특징으로 하는 부기 6 또는 7에 기재된 장해 검출 방법.
(부기 9) 상기 시험 지시 공정은,
상기 시험 데이터의 기록 및 판독을 소정 간격으로 소정 횟수 반복하는 액세스 시험을 실행하도록 지시하는 것을 특징으로 하는 부기 6, 7 또는 8에 기재된 장해 검출 방법.
(부기 10) 상기 시험 지시 공정은,
소정의 데이터 패턴을 이용한 기록 및 판독과, 상기 데이터 패턴과는 상이한 데이터 패턴을 이용한 기록 및 판독을 교대로 행하는 액세스 시험을 실행하도록 지시하는 것을 특징으로 하는 부기 6 내지 9 중 어느 하나에 기재된 장해 검출 방법.
이상과 같이, 본 발명에 따른 장해 검출 장치 및 장해 검출 방법은 스토리지 장치를 구성하는 모듈 중에서 장해가 발생한 모듈을 특정하고자 하는 경우에 유용하고, 특히 각 모듈을 용장화한 스토리지 장치에서의 장해 발생 모듈의 특정에 적합하다.
청구항 1 또는 5의 발명에 따르면, 모듈이 장해를 검출한 경우에, 소정의 메모리에 대하여 시험 데이터를 기록 및 판독하는 액세스 시험의 실행을 복수의 모듈에 지시하고, 각 모듈에서 실행된 각 액세스 시험의 결과, 장해를 검출한 모듈을 나타내는 정보 및 각 모듈간의 접속 관계에 기초하여 장해가 발생한 모듈을 특정하도록 구성하기 때문에, 장해를 검출하지 않은 모듈 또는 장해를 검출하는 기구를 구비하지 않은 모듈도 장해 개소의 후보가 된 뒤에 장해가 발생한 모듈을 특정할 수 있다고 하는 효과를 나타낸다.
또한, 청구항 2의 발명에 따르면, 모듈이 장해를 검출한 경우에, 상위 장치로부터 접수한 디스크 액세스 요구의 실행을 소정 기간 정지하도록 구성했기 때문 에, 액세스 시험의 영향이 통상의 데이터 액세스 처리에 미치는 것을 효과적으로 방지할 수 있다는 효과를 나타낸다.
또한, 청구항 3의 발명에 따르면, 액세스 시험의 실행을 지시하고 나서 소정 기간 경과할 때까지는, 새로운 장해가 검출된 경우에도 액세스 시험의 실행을 지시하지 않도록 구성했기 때문에, 동일한 장해 이유에 기초하는 액세스 시험이 중복되어 실행되는 것을 방지함으로써, 액세스 시험의 실행에 수반하는 처리의 혼동을 효과적으로 방지할 수 있다는 효과를 나타낸다.
또한, 청구항 4의 발명에 따르면, 시험 데이터의 기록 및 판독을 소정 간격으로 소정 횟수 반복하는 액세스 시험을 실행하도록 지시하도록 구성했기 때문에, 소정의 부하가 걸린 상태에서만 검출하는 것이 가능한 장해를 재현함으로써 장해 검출의 신뢰성을 향상시킬 수 있다는 효과를 나타낸다.

Claims (5)

  1. 복수의 모듈로 구성되는 디스크 컨트롤러에 발생한 장해를 검출하는 장해 검출 장치로서,
    상기 모듈이 장해를 검출한 경우에 소정의 메모리에 대하여 시험 데이터를 기록 및 판독하는 액세스 시험의 실행을 상기 복수의 모듈에 지시하는 시험 지시 수단과,
    상기 시험 지시 수단의 지시에 의해서 각 모듈에서 실행된 각 액세스 시험의 결과, 트리 구조로 표시되는 각 모듈간의 접속 관계에서 두 개의 모듈에서 장해를 검출한 경우에는 장해를 검출한 모듈에 공통하는 상위 모듈을 장해 발생이 가장 의심되는 모듈로 특정하고, 하나의 모듈에서만 장해를 검출한 경우에는 그 모듈, 또는 그 모듈의 상위 모듈로서 장해를 검출한 모듈 이외에 하위 모듈을 갖지 않는 상위 모듈을 장해 발생이 가장 의심되는 모듈로 특정하는 특정 수단을 포함하는 것을 특징으로 하는 장해 검출 장치.
  2. 제1항에 있어서, 상기 모듈이 장해를 검출한 경우에 상위 장치로부터 접수한 디스크 액세스 요구의 실행을 소정 기간 정지하는 정지 수단을 더 포함하는 것을 특징으로 하는 장해 검출 장치.
  3. 제1항 또는 제2항에 있어서, 상기 시험 지시 수단은,
    상기 액세스 시험의 실행을 지시하고 나서 소정 기간 경과할 때까지는 새로운 장해가 검출된 경우에도 상기 액세스 시험의 실행을 지시하지 않는 것을 특징으로 하는 장해 검출 장치.
  4. 제1항 또는 제2항에 있어서, 상기 시험 지시 수단은,
    상기 시험 데이터의 기록 및 판독을 소정 간격으로 소정 횟수 반복하는 액세스 시험을 실행하도록 지시하는 것을 특징으로 하는 장해 검출 장치.
  5. 복수의 모듈로 구성되는 디스크 컨트롤러에 발생한 장해를 검출하는 장해 검출 방법으로서,
    상기 모듈이 장해를 검출한 경우에 소정의 메모리에 대하여 시험 데이터를 기록 및 판독하는 액세스 시험의 실행을 상기 복수의 모듈에 지시하는 시험 지시 공정과,
    상기 시험 지시 공정의 지시에 의해서 각 모듈에서 실행된 각 액세스 시험의 결과, 트리 구조로 표시되는 각 모듈간의 접속 관계에서 두 개의 모듈에서 장해를 검출한 경우에는 장해를 검출한 모듈에 공통하는 상위 모듈을 장해 발생이 가장 의심되는 모듈로 특정하고, 하나의 모듈에서만 장해를 검출한 경우에는 그 모듈, 또는 그 모듈의 상위 모듈로서 장해를 검출한 모듈 이외에 하위 모듈을 갖지 않는 상위 모듈을 장해 발생이 가장 의심되는 모듈로 특정하는 특정 공정을 포함하는 것을 특징으로 하는 장해 검출 방법.
KR1020050068792A 2005-03-28 2005-07-28 장해 검출 장치 및 장해 검출 방법 KR100770623B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005092380A JP4387968B2 (ja) 2005-03-28 2005-03-28 障害検出装置および障害検出方法
JPJP-P-2005-00092380 2005-03-28

Publications (2)

Publication Number Publication Date
KR20060103802A KR20060103802A (ko) 2006-10-04
KR100770623B1 true KR100770623B1 (ko) 2007-10-29

Family

ID=37030519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068792A KR100770623B1 (ko) 2005-03-28 2005-07-28 장해 검출 장치 및 장해 검출 방법

Country Status (4)

Country Link
US (1) US7624301B2 (ko)
JP (1) JP4387968B2 (ko)
KR (1) KR100770623B1 (ko)
CN (1) CN1841547B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7743129B2 (en) * 2006-05-01 2010-06-22 International Business Machines Corporation Methods and arrangements to detect a failure in a communication network
US8626149B2 (en) 2007-12-18 2014-01-07 Qualcomm Incorporated Monitoring and troubleshooting a module associated with a portable communication device
US8001425B2 (en) * 2009-04-08 2011-08-16 Hewlett-Packard Development Company, L.P, Preserving state information of a storage subsystem in response to communication loss to the storage subsystem
JP5488693B2 (ja) * 2010-03-31 2014-05-14 富士通株式会社 マルチクラスタシステム
EP2381367A1 (en) * 2010-04-20 2011-10-26 Siemens Aktiengesellschaft Method and apparatus for the performing unit testing of software modules in software systems
US8185780B2 (en) * 2010-05-04 2012-05-22 International Business Machines Corporation Visually marking failed components
US8533539B2 (en) * 2010-09-17 2013-09-10 Symantec Corporation Fault handling systems and methods
JP5751156B2 (ja) * 2011-12-19 2015-07-22 富士通株式会社 ストレージシステム、制御装置およびストレージシステムの制御方法
US11232016B1 (en) * 2018-09-21 2022-01-25 Amazon Technologies, Inc. Debug for computation networks using error detection codes
CN112631842B (zh) * 2020-12-21 2023-10-27 成都海光集成电路设计有限公司 一种系统内存识别测试方法、系统及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165680A (ja) * 1991-12-13 1993-07-02 Mitsubishi Electric Corp メモリ操作トレ−ス装置
JPH06110721A (ja) * 1992-09-25 1994-04-22 Fujitsu Ltd メモリ制御装置
KR950012495B1 (ko) * 1993-11-24 1995-10-18 삼성전자주식회사 메모리 진단장치 및 방법
JPH10312406A (ja) 1997-05-13 1998-11-24 Nec Corp 集積回路の故障診断装置及びその記録媒体
KR20010014760A (ko) * 1999-07-26 2001-02-26 아끼구사 나오유끼 비휘발성 반도체 기억 장치
US20040088393A1 (en) 2002-10-31 2004-05-06 Bullen Melvin James Methods and systems for a storage system

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010328A (ja) 1983-06-30 1985-01-19 Fujitsu Ltd 入出力障害切分け処理方式
US4689475A (en) 1985-10-15 1987-08-25 Raychem Corporation Electrical devices containing conductive polymers
JPH0281224A (ja) 1988-09-19 1990-03-22 Hitachi Ltd 磁気ディスク装置のバックアップ装置
JPH034861U (ko) 1989-06-01 1991-01-18
JPH0394321A (ja) 1989-06-21 1991-04-19 Hitachi Ltd アクセス制御方法
EP0457308B1 (en) * 1990-05-18 1997-01-22 Fujitsu Limited Data processing system having an input/output path disconnecting mechanism and method for controlling the data processing system
US5640504A (en) * 1994-01-24 1997-06-17 Advanced Computer Applications, Inc. Distributed computing network
US5610929A (en) * 1994-03-11 1997-03-11 Fujitsu Limited Multibyte error correcting system
JPH088760A (ja) * 1994-06-16 1996-01-12 Toshiba Corp 誤り訂正装置
FR2724026B1 (fr) * 1994-08-29 1996-10-18 Aerospatiale Procede et dispositif pour l'identification de pannes dans un systeme complexe
EP0709779B1 (en) * 1994-10-31 2001-05-30 International Business Machines Corporation Virtual shared disks with application-transparent recovery
US5615335A (en) * 1994-11-10 1997-03-25 Emc Corporation Storage system self-test apparatus and method
US5557739A (en) * 1994-11-14 1996-09-17 Gateway 2000, Inc. Computer system with component removal and replacement control scheme
JP2817692B2 (ja) 1996-01-17 1998-10-30 日本電気株式会社 マイコン付磁気ディスク装置
US5761428A (en) * 1996-07-05 1998-06-02 Ncr Corporation Method and aparatus for providing agent capability independent from a network node
JPH10207787A (ja) 1997-01-28 1998-08-07 Nec Commun Syst Ltd 記憶装置試験システム
US6147967A (en) * 1997-05-09 2000-11-14 I/O Control Corporation Fault isolation and recovery in a distributed control network
JP3611964B2 (ja) * 1998-04-16 2005-01-19 富士通株式会社 記憶装置、記憶制御方法及び記憶媒体
JPH11306644A (ja) 1998-04-17 1999-11-05 Nec Eng Ltd ディスクアレイ装置
JP3231704B2 (ja) 1998-06-25 2001-11-26 エヌイーシーフィールディング株式会社 データ消失防止機能付きディスクアレイ装置
US6378051B1 (en) * 1999-06-14 2002-04-23 Maxtor Corporation Interrupt signal prioritized shared buffer memory access system and method
CN1145972C (zh) * 2000-03-30 2004-04-14 华为技术有限公司 随机存储器的自动检测方法及其检测电路
JP2002071758A (ja) * 2000-08-29 2002-03-12 Mitsubishi Electric Corp 半導体集積回路のテスト装置
JP2006110721A (ja) 2000-12-25 2006-04-27 Fanuc Ltd ワイヤ放電加工機の制御装置
JP2002244934A (ja) 2001-02-19 2002-08-30 Toyo Commun Equip Co Ltd メモリ監視装置および方法
JP3714184B2 (ja) * 2001-03-29 2005-11-09 富士通株式会社 記憶装置のデータ領域間複写処理方法、及び記憶システム
JP3617631B2 (ja) * 2001-07-19 2005-02-09 富士通株式会社 ストレージ制御装置及びその制御方法
JP2003308180A (ja) 2002-04-15 2003-10-31 Matsushita Electric Ind Co Ltd データ記録装置
JP2005115751A (ja) * 2003-10-09 2005-04-28 Hitachi Ltd 計算機システム及び計算機システムの障害兆候の検知方法
JP2005165680A (ja) 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 設置位置決定支援方法
JP2006065961A (ja) * 2004-08-27 2006-03-09 Oki Electric Ind Co Ltd 不揮発性メモリの試験方法
US7434119B2 (en) * 2005-03-07 2008-10-07 Arm Limited Method and apparatus for memory self testing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165680A (ja) * 1991-12-13 1993-07-02 Mitsubishi Electric Corp メモリ操作トレ−ス装置
JPH06110721A (ja) * 1992-09-25 1994-04-22 Fujitsu Ltd メモリ制御装置
KR950012495B1 (ko) * 1993-11-24 1995-10-18 삼성전자주식회사 메모리 진단장치 및 방법
JPH10312406A (ja) 1997-05-13 1998-11-24 Nec Corp 集積回路の故障診断装置及びその記録媒体
KR20010014760A (ko) * 1999-07-26 2001-02-26 아끼구사 나오유끼 비휘발성 반도체 기억 장치
US20040088393A1 (en) 2002-10-31 2004-05-06 Bullen Melvin James Methods and systems for a storage system

Also Published As

Publication number Publication date
US20060218438A1 (en) 2006-09-28
US7624301B2 (en) 2009-11-24
CN1841547B (zh) 2010-08-18
JP4387968B2 (ja) 2009-12-24
CN1841547A (zh) 2006-10-04
KR20060103802A (ko) 2006-10-04
JP2006277079A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
KR100770623B1 (ko) 장해 검출 장치 및 장해 검출 방법
US6829729B2 (en) Method and system for fault isolation methodology for I/O unrecoverable, uncorrectable error
JP3184171B2 (ja) ディスクアレイ装置、そのエラー制御方法、ならびにその制御プログラムを記録した記録媒体
US6754853B1 (en) Testing components of a computerized storage network system having a storage unit with multiple controllers
US8201019B2 (en) Data storage device in-situ self test, repair, and recovery
US7139942B2 (en) Method and apparatus for memory redundancy and recovery from uncorrectable errors
US6842867B2 (en) System and method for identifying memory modules having a failing or defective address
US7506224B2 (en) Failure recovering method and recording apparatus
JP4012420B2 (ja) 磁気ディスク装置及びディスク制御装置
JP5545771B2 (ja) 診断装置、診断方法および診断プログラム診断方法
JP2008084080A (ja) 障害情報格納システム、サービスプロセッサ、障害情報格納方法、及びプログラム
US20060117219A1 (en) Control device
JP4848533B2 (ja) ディスクアレイ装置、ディスクアレイ制御方法およびプログラム
CN111610778B (zh) 一种提高工控系统稳定性的自适应监测系统
JP4411197B2 (ja) ループ障害検出装置及び方法
JP2011008650A (ja) エラー検証方法，エラー検証システムおよびエラー検証プログラム
JP7463650B2 (ja) データ処理装置およびデータ処理方法
KR950012495B1 (ko) 메모리 진단장치 및 방법
JP2000137581A (ja) 記憶装置制御方式
JP2002215471A (ja) メモリポート、記憶装置、情報処理システム
JPH06139112A (ja) フラグコード作成方法及びフラグコード作成装置
US20090271668A1 (en) Bus Failure Management Method and System
JP2021111325A (ja) 以前に発生したエラー分析を介してエラー対応動作を選択するためのメモリシステム及びメモリシステムを含むデータ処理システム
JPH0793225A (ja) メモリチェック方式
JP2010049394A (ja) 磁気ディスクの書き込み障害の検出と回復を行うディスクアレイシステム、方法およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee