KR100761401B1 - 반도체 메모리 장치 및 그 구동 방법 - Google Patents

반도체 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100761401B1
KR100761401B1 KR1020060095188A KR20060095188A KR100761401B1 KR 100761401 B1 KR100761401 B1 KR 100761401B1 KR 1020060095188 A KR1020060095188 A KR 1020060095188A KR 20060095188 A KR20060095188 A KR 20060095188A KR 100761401 B1 KR100761401 B1 KR 100761401B1
Authority
KR
South Korea
Prior art keywords
clock
counting
enable signal
dll
signal
Prior art date
Application number
KR1020060095188A
Other languages
English (en)
Inventor
장지은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060095188A priority Critical patent/KR100761401B1/ko
Priority to US11/823,878 priority patent/US7660171B2/en
Application granted granted Critical
Publication of KR100761401B1 publication Critical patent/KR100761401B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로 특히, 액티브 파워다운 모드에서 출력 인에이블 신호 발생기 내의 카운터를 비(非)동작시켜 전류소모량을 감소시키는 반도체 메모리 장치 및 그 구동 방법에 관한 것이다. 이를 위해 본 발명은, 클럭인에이블신호에 응답하여 DLL 클럭을 카운팅하기 위한 제1 카운팅수단, 상기 클럭인에이블신호를 DLL회로의 지연모델에 대응하는 지연시간만큼 지연시키기 위한 제1 지연수단, 제1 지연수단에서 지연된 상기 클럭인에이블신호에 응답하여 외부클럭을 카운팅하기 위한 제2 카운팅수단, 상기 제1 및 제2 카운딩수단의 출력을 비교하기 위한 비교수단 및 상기 비교수단으로부터 출력되는 레이턴시 신호를 이용하여 출력인에이블 신호를 생성하기 위한 출력인에이블 신호 생성수단을 구비하는 반도체 메모리 장치를 제공한다.
DLL 클럭, 외부 클럭, DLL회로, 클럭인에이블신호

Description

반도체 메모리 장치 및 그 구동 방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR DRIVING OF THE SAME}
도 1은 종래기술에 따른 출력 인에이블 신호 발생기를 나타낸 블록도.
도 2는 도 1과 같은 출력 인에이블 신호 발생기의 세부 블록도를 나타낸 도면.
도 3a 및 도 3b는 도 1과 같은 출력 인에이블 신호 발생기의 타이밍 다이어그램.
도 4는 본 발명의 일실시예에 따른 출력 인에이블 신호 발생기를 나타낸 블록도.
도 5는 도 4와 같은 출력 인에이블 신호 발생기의 세부 블록도를 나타낸 도면.
도 6은 액티브 파워다운 모드에서의 출력 인에이블 신호 발생기(도 5)의 타이밍 다이어그램.
* 도면의 주요부분에 대한 부호의 설명 *
100 : DLL클럭 카운터부 101 : 외부클럭 카운터부
102 : 비교부 103 : 신호 생성부
104 : 지연부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 장치의 출력 인에이블 신호 발생기에 관한 것이다.
DLL회로를 사용하는 SDRAMStatic Random Access Memory)에서 출력 인에이블 신호 발생기(Out Enable signal Generator)는 리드 커맨드(Read Command)에 응답하여 해당 CL(Cas latency)에 맞게 데이터(Data)를 내보내기 위해 필요한 회로이다.
도 1은 종래기술에 따른 출력 인에이블 신호 발생기를 나타낸 블록도이다.
도 1을 참조하면, 종래기술에 따른 출력 인에이블 신호 발생기는 클럭 인에이블 신호(CKE)에 응답하여 DLL클럭(RCLKDLL)을 카운팅하기 위한 DLL클럭 카운터부(10), 외부클럭(EXTCLK)을 카운팅하기 위한 외부클럭 카운터부(11), 리드 커맨드(RD)에 응답하여 DLL클럭 카운터부(10)와 외부클럭 카운터부(11)의 출력(DLLCNT, EXTCNT)을 비교하기 위한 비교부(12) 및 비교부(12)에서 출력되는 레이턴시 신호(LATENCY)를 이용하여 출력 인에이블 신호(OUTEN)를 생성하기 위한 출력 인에이블 신호 생성부(13)를 구비한다.
그리고, 미도시된, 출력 인에이블 리셋 신호(OERESET)에 응답하여 DLL클럭 카운터부(10)와 외부클럭 카운터부(11)를 인에이블/디스에이블 시키기 위한 카운팅 제어부를 더 구비한다.
이때, 비교부(12)와 출력 인에이블 신호 생성부(13)는 DLL클럭(RCLKDLL)에 동기된다.
이들 각 구성요소를 더욱 자세하게 설명하면 하기와 같다.
도 2는 도 1과 같은 출력 인에이블 신호 발생기의 세부 블록도를 나타낸 도면이다. 설명의 편의를 위해 도 2는 도 1의 도면부호를 인용한다.
도 2를 참조하면, DLL클럭 카운터부(10)는 신호 발생부(21), 초기화부(20) 및 DLL클럭 카운팅회로(22)로 구현할 수 있다.
신호 발생부(21)는 클럭 인에이블 신호(CKE)에 대응하는 DLL클럭(RCLKDLLCKE)을 생성하기 위한 장치로써, DLL클럭(RCLKDLL)과 클럭 인에이블 신호(CKE)에 응답하여 DLL클럭(RCLKDLLCKE)을 생성한다.
이를 위해 신호 발생부(21)는 DLL클럭(RCLKDLL)을 제어신호로 클럭 인에이블 신호(CKE)를 전달하는 제1 D플립플롭(DFF1) 및 제1 D플립플롭(DFF1)의 출력신호(CKEDLL)와 DLL클럭(RCLKDLL)을 입력으로 하여 클럭 인에이블 신호(CKE)에 대응하는 DLL클럭(RCLKDLLCKE)을 출력하는 제1 앤드게이트(AND1)로 구현할 수 있다.
초기화부(20)는 DLL클럭 카운팅회로(22)를 초기화시키기 위한 장치로써, 입력되는 카스 레인턴시 CL<5:11>값을 '16-(CL-3)'으로 계산하여 DLL클럭 카운팅회로(22)를 셋팅한다. 이때, CL<5:11>값은 MRS(Mode Register Set)에서 셋팅된 값이다.
그리고, '16-(CL-3)'에서 '16'은 DLL클럭 카운팅회로(22)가 16비트(bit)이기 때문이고, '3'은 외부클럭(EXTCLK)과 DLL클럭(RCLKDLL)간의 교차마진을 확보하기 위함이다.
또한, DLL클럭 카운팅회로(22)는 초기화부(20)에 의해 셋팅되고, DLL클럭(RCLKDLLCKE)을 카운팅하기 위해 구비된 장치이다.
다음으로, 외부클럭 카운터부(11)는 신호 발생부(31) 및 외부클럭 카운팅회로(32)로 구현할 수 있다.
신호 발생부(31)는 클럭 인에이블 신호(CKE)에 대응하는 외부클럭(EXTCLKCKE)을 생성하기 위한 장치로써, 외부클럭(EXTDLL)과 클럭 인에이블 신호(CKE)에 응답하여 외부클럭(EXTCLKCKE)을 생성한다.
이를 위해 신호 발생부(31)는 외부클럭(EXTCLK)을 제어신호로 클럭 인에이블 신호(CKE)를 전달하는 제2 D플립플롭(DFF2) 및 제2 D플립플롭(DFF2)의 출력신호(CKEEXT)와 외부클럭(EXTCLK)을 입력으로 하여 클럭 인에이블 신호(CKE)에 대응하는 외부클럭(EXTCLKCKE)을 출력하는 제2 앤드게이트(AND2)로 구현할 수 있다.
그리고, 외부클럭 카운팅회로(32)는 외부클럭(EXTCLKCKE)을 카운팅하기 위한 장치이다.
다음으로, 비교부(12)는 리드 커맨드(RD)에 응답하여 외부클럭 카운팅회로(32)의 출력 신호인 외부클럭 카운터 신호(EXTCNT)를 저장하고, 이를 DLL클럭 카운팅회로(22)의 출력 신호인 DLL클럭 카운터 신호(DLLCNT)와 비교하여 같은 값을 가질때 레이턴시 신호(LATENCY)를 출력하는 장치이다.
다음으로, 출력 인에이블 신호 생성부(13)는 출력 인에이블 신호(OUTEN)를 생성하기 위해 우선, 비교부(12)의 출력 신호(LATENCY)를 지연시키기 위한 지연회로(41) 및 지연회로(41)의 출력 신호에 응답하여 출력 인에이블 신호(OUTEN)로 출력하는 신호 생성부(42)로 구현할 수 있다.
여기서, 지연회로(41)는 레이턴시 신호(LATENCY)가 출력 인에이블 신호(OUTEN)로 출력되기전, 내부 지연량에 의해 지연된 레이턴시 신호(LATENCY)의 출력 마진을 확보하기 위한 지연량을 갖는다.
다음으로, 카운팅 제어부(14)는 DLL클럭(RCLKDLL)을 제어신호로 출력 인에이블 리셋 신호(OERESET)를 전달하는 제3 D플립플롭(DFF3), 제3 D플립플롭(DFF3)의 출력 신호를 설정된 지연량(tDLL) 만큼 지연시키는 지연부(51) 및 외부클럭(EXTCLK)을 제어신호로 지연부(51)의 출력신호를 전달하는 제4 D플립플롭(DFF4)로 구현할 수 있다.
이상으로 종래 기술의 출력 인에이블 신호 발생기의 구조를 알아 보았다. 이하는 종래 기술에 따른 출력 인에이블 신호 발생기의 동작을 알아보도록 한다.
도 3a 및 도 3b는 도 1과 같은 출력 인에이블 신호 발생기의 타이밍 다이어그램이다. 설명의 편의를 위해 도 2의 도면부호를 인용한다.
우선, 도 3a를 참조하면, 반도체 메모리 장치가 정상 동작일 때의 경우로, DLL 타임(tDLL, DLL회로의 지연모델의 지연량) 만큼 지연된 출력 인에이블 리셋 신호(OERESTEXT)의 비활성화에 응답하여 외부클럭 카운팅회로(32)가 카운팅(counting)을 시작한다. 이때 DLL클럭 카운팅회로(22)는 초기화부(20)에 의해 카운팅을 하고 있는 상태이다.
이어서, 리드 커맨드(RD)가 입력되어 외부클럭 카운팅값(3)을 저장하고, DLL클럭 카운팅값(3)과 상기 외부클럭 카운팅값(3)이 동일해졌을 때 비교부(12)에서 출력신호(LATENCY)를 출력한다.
이 출력신호(LATENCY)를 이용하여 출력 인에이블 신호(OUTEN)를 생성하고 이에 응답하여 리드 데이터(D0~D7)를 출력한다.
그런데, 이와 같이 동작하는 출력 인에이블 신호 발생기는 액티브 파워다운 모드(Active Power Down Mode) - 액티브 파워다운 모드는 워드라인(word line)과 비트라인(bit line)이 인에이블된 상태에서 비트라인과 세그먼트 입/출력 라인(SIO)을 연결하는 컬럼 인에이블 트랜지스터(YI)가 구동되지 않은 상태의 동작 모드를 의미한다. - 에서 DLL클럭 카운팅회로(22)와 외부클럭 카운팅회로(32)의 동작이 필요하지 않다.
즉, DLL클럭 카운팅회로(22)와 외부클럭 카운팅회로(32)의 동작을 멈춤으로써 전류 소모를 줄이는 효과를 얻을 수 있는 것이다.
그러나, 액티브 파워다운 모드에서 종래기술에 따른 출력 인에이블 신호 발생기의 DLL클럭 카운팅회로(22)와 외부클럭 카운팅회로(32)의 동작을 종료하였을 경우, 하기와 같은 문제점을 야기한다.
도 3b는 액티브 파워다운 모드에서 출력 인에이블 신호 발생기의 DLL클럭 카운팅회로(22)와 외부클럭 카운팅회로(32)의 동작을 종료하였을 경우의 오동작을 설명하기 위한 타이밍 다이어그램이다.
도 3b를 참조하면, 액티브 파워다운 모드에 진입하게 되면 내부 클럭 인에이 블 신호(INTERNAL CKE)가 비활성화 된다.
그리고, 내부 클럭 인에이블 신호(INTERNAL CKE)의 비활성화 구간 동안, 외부클럭 카운팅회로(22)와 DLL클럭 카운팅회로(32)가 동작을 멈춘다.
즉, 내부 클럭 인에이블 신호(INTERNAL CKE)의 비활성화 구간 동안에 외부클럭(EXTCLKCKE)과 DLL클럭(RCLKDLLCKE)의 토글링(toggling)을 멈추게 하여 외부클럭 카운팅회로(22)와 DLL클럭 카운팅회로(32)의 동작을 멈추게 하는 것이다.
그런데, DLL클럭 카운터 신호(DLLCNT)가 비활성화되면 주기(frequency)에 따라 DLL클럭(RCLKDLL)의 활성화 시점이 정상 동작일 때와 차이가 발생하게 된다. 이는 DLL클럭 카운터의 인에이블 시점이 달라지는 것을 의미한다.
데이터는 내부클럭인 DLL클럭(RCLKDLL)에 동기되어 출력되기 전까지 반도체 메모리 장치 내에서 이동하지만, 최종적으로는 외부클럭(EXTCLK)에 동기되어 외부에 전달된다. 따라서, 내부클럭인 DLL클럭(RCLKDLL)은 외부클럭(EXTCLK)보다 앞선 주기를 갖고 있어야 한다.
도면에서 외부클럭(EXTCLK)과 DLL클럭(RCLKDLL)이 내부 클럭 인에이블 신호(INTERNAL CKE)가 활성화됨에 응답하여 동시에 토글링을 시작하기 때문에, 액티브 파워다운 모드의 종료후에 리드 커맨드(RD)가 입력되면 예상되는 CL보다 한 클럭(clock) 더 밀려서 데이터(DQ)가 출력된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로 서, 액티브 파워다운 모드에서 출력 인에이블 신호 발생기 내의 카운터를 비(非)동작시켜 전류소모량을 감소시키는 반도체 메모리 장치 및 그 구동 방법을 제공하는 것을 제1 목적으로 한다.
그리고, 오동작이 발생하지 않게 액티브 파워다운 모드에서 출력 인에이블 신호 발생기 내의 카운터를 비동작시키는 반도체 메모리 장치 및 그 구동 방법을 제공하는 것을 제2 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따르면, 클럭인에이블신호에 응답하여 DLL 클럭을 카운팅하기 위한 제1 카운팅수단, 상기 클럭인에이블신호를 DLL회로의 지연모델에 대응하는 지연시간만큼 지연시키기 위한 제1 지연수단, 제1 지연수단에서 지연된 상기 클럭인에이블신호에 응답하여 외부클럭을 카운팅하기 위한 제2 카운팅수단, 상기 제1 및 제2 카운딩수단의 출력을 비교하기 위한 비교수단 및 상기 비교수단으로부터 출력되는 레이턴시 신호를 이용하여 출력인에이블 신호를 생성하기 위한 출력인에이블 신호 생성수단을 구비하는 반도체 메모리 장치를 제공한다.
그리고, 클럭인에이블신호에 응답하여 DLL 클럭을 카운팅하는 단계, 상기 클럭인에이블신호를 DLL의 지연모델에 대응하는 지연시간만큼 지연시키는 단계, 지연된 상기 클럭인에이블신호에 응답하여 외부클럭을 카운팅하는 단계, 상기 DLL 클럭의 카운팅 값과 상기 외부클럭의 카운팅 값을 비교하는 단계 및 상기 비교 결과에 따라 생성된 레이턴시 신호를 이용하여 출력인에이블 신호를 생성하는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
종래의 출력 인에이블 신호 발생기의 문제점은 액티브 파워다운 모드 해제에 응답하여 외부클럭 보다 앞서서 토글링을 시작해야 하는 DLL클럭이 외부클럭과 동일한 시점에서 토글링을 시작하는 것에 있다.
본 발명은 이를 해결하기 위해, 액티브 파워다운 모드 해제 시점에 응답하여 1차적으로 DLL클럭을 토글링시킨다. 이후, 상기 액티브 파워다운 모드 해제 시점을 DLL회로의 지연모델에 대응하는 지연시간만큼 지연시킨다. 이 지연된 액티브 파워다운 모드 해제 시점에 응답하여 2차적으로 외부클럭을 토글링시킨다.
이와 같은 방법으로 액티브 파워다운 모드 해제시, 외부클럭 보다 DLL클럭의 토글링 시점이 빨라져 목표하는 카스 레이턴시에 응답하여 데이터를 출력할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 출력 인에이블 신호 발생기를 나타낸 블록도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 출력 인에이블 신호 발생기는 클럭 인에이블 신호(CKE)에 응답하여 DLL클럭(RCLKDLL)을 카운팅하기 위한 DLL클럭 카운터부(100), 외부클럭(EXTCLK)을 카운팅하기 위한 외부클럭 카운터부(101), 리드 커맨드(RD)에 응답하여 DLL클럭 카운터부(100)와 외부클럭 카운터부(101)의 출력(DLLCNT, EXTCNT)을 비교하기 위한 비교부(102), 비교부(102)에서 출력되는 레이턴시 신호(LATENCY)를 이용하여 출력 인에이블 신호(OUTEN)를 생성하기 위한 출력 인에이블 신호 생성부(103) 및 클럭 인에이블 신호(CKE)를 DLL회로의 지연모델에 대응하는 지연시간(tDD)만큼 지연시키기 위한 지연부(104)를 구비한다.
그리고, 미도시된, 출력 인에이블 리셋 신호(OERESET)에 응답하여 DLL클럭 카운터부(100)와 외부클럭 카운터부(101)를 인에이블/디스에이블 시키기 위한 카운팅 제어부를 더 구비한다.
이때, 비교부(102)와 출력 인에이블 신호 생성부(103)는 DLL클럭(RCLKDLL)에 동기된다.
이들 각 구성요소를 더욱 자세하게 설명하면 하기와 같다.
도 5는 도 4와 같은 출력 인에이블 신호 발생기의 세부 블록도를 나타낸 도면이다. 설명의 편의를 위해 도 4의 도면부호를 인용한다.
도 5를 참조하면, DLL클럭 카운터부(100)는 신호 발생부(201), 초기화부(200) 및 DLL클럭 카운팅회로(202)로 구현할 수 있다.
신호 발생부(201)는 클럭 인에이블 신호(CKE)에 대응하는 DLL클럭(RCLKDLLCKE)을 생성하기 위한 장치로써, DLL클럭(RCLKDLL)과 클럭 인에이블 신호(CKE)에 응답하여 DLL클럭(RCLKDLLCKE)을 생성한다.
이를 위해 신호 발생부(201)는 DLL클럭(RCLKDLL)을 제어신호로 클럭 인에이 블 신호(CKE)를 전달하는 제1 D플립플롭(DFF5) 및 제1 D플립플롭(DFF5)의 출력신호(CKEDLL)와 DLL클럭(RCLKDLL)을 입력으로 하여 클럭 인에이블 신호(CKE)에 대응하는 DLL클럭(RCLKDLLCKE)을 출력하는 제1 앤드게이트(AND3)로 구현할 수 있다.
초기화부(200)는 DLL클럭 카운팅회로(202)를 초기화시키기 위한 장치로써, 입력되는 카스 레인턴시 CL<5:11>값을 '16-(CL-3)'으로 계산하여 DLL클럭 카운팅회로(202)를 셋팅한다. 이때, CL<5:11>값은 MRS(Mode Register Set)에서 셋팅된 값이다.
그리고, '16-(CL-3)'에서 '16'은 DLL클럭 카운팅회로(202)가 16비트(bit)이기 때문이고, '3'은 외부클럭(EXTCLK)과 DLL클럭(RCLKDLL)간의 교차마진을 확보하기 위함이다.
또한, DLL클럭 카운팅회로(202)는 초기화부(200)에 의해 셋팅되고, DLL클럭(RCLKDLLCKE)을 카운팅하기 위해 구비된 장치이다.
다음으로, 외부클럭 카운터부(101)는 신호 발생부(301) 및 외부클럭 카운팅회로(302)로 구현할 수 있다.
신호 발생부(301)는 클럭 인에이블 신호(CKE)에 대응하는 외부클럭(EXTCLKCKE)을 생성하기 위한 장치로써, 외부클럭(EXTDLL)과 클럭 인에이블 신호(CKE)에 응답하여 외부클럭(EXTCLKCKE)을 생성한다.
이를 위해 신호 발생부(301)는 외부클럭(EXTCLK)을 제어신호로 클럭 인에이블 신호(CKE)를 전달하는 제2 D플립플롭(DFF6) 및 제2 D플립플롭(DFF6)의 출력신호(CKEEXT)와 외부클럭(EXTCLK)을 입력으로 하여 클럭 인에이블 신호(CKE)에 대응 하는 외부클럭(EXTCLKCKE)을 출력하는 제2 앤드게이트(AND4)로 구현할 수 있다.
그리고, 외부클럭 카운팅회로(302)는 외부클럭(EXTCLKCKE)을 카운팅하기 위한 장치이다.
다음으로, 비교부(102)는 리드 커맨드(RD)에 응답하여 외부클럭 카운팅회로(302)의 출력 신호인 외부클럭 카운터 신호(EXTCNT)를 저장하고, 이를 DLL클럭 카운팅회로(202)의 출력 신호인 DLL클럭 카운터 신호(DLLCNT)와 비교하여 같은 값을 가질때 레이턴시 신호(LATENCY)를 출력하는 장치이다.
다음으로, 출력 인에이블 신호 생성부(103)는 출력 인에이블 신호(OUTEN)를 생성하기 위해 우선, 비교부(102)의 출력 신호(LATENCY)를 지연시키기 위한 제2 지연회로(401) 및 제2 지연회로(401)의 출력 신호에 응답하여 출력 인에이블 신호(OUTEN)로 출력하는 신호 생성부(402)로 구현할 수 있다.
여기서, 제2 지연회로(401)는 레이턴시 신호(LATENCY)가 출력 인에이블 신호(OUTEN)로 출력되기전, 내부 지연량에 의해 지연된 레이턴시 신호(LATENCY)의 출력 마진을 확보하기 위한 지연량을 갖는다.
다음으로, 카운팅 제어부(105)는 출력인에이블 리셋 신호(OERESET)를 DLL 클럭(RCLKDLL)에 동기시켜 DLL클럭 카운터부(100)의 카운팅 동작을 제어하기 위한 제1 카운팅 제어신호로서 출력하기 위한 제1 동기부(DFF7), 제1 카운팅 제어신호를 DLL의 지연모델에 대응하는 지연시간(tDLL)만큼 지연시키기 위한 제1 지연회로(501) 및 제1 지연회로(501)의 출력신호를 외부클럭(EXTCLK)에 동기시켜 외부클럭 카운팅회로(302)의 카운팅 동작을 제어하기 위한 제2 카운팅 제어신호로서 출력 하기 위한 제2 동기부(DFF8)를 포함한다.
더욱 자세하게는 카운팅 제어부(105)는 DLL클럭(RCLKDLL)을 제어신호로 출력 인에이블 리셋 신호(OERESET)를 전달하는 제3 D플립플롭(DFF7), 제3 D플립플롭(DFF7)의 출력 신호를 설정된 지연량(tDLL) 만큼 지연시키는 제1 지연회로(501) 및 외부클럭(EXTCLK)을 제어신호로 제1 지연회로(501)의 출력신호를 전달하는 제4 D플립플롭(DFF8)로 구현할 수 있다.
다음으로, 지연부(104)는 DLL클럭 카운터부(100)의 제1 D플립플롭(DFF5)의 출력 신호(CKEDLL)를 DLL회로의 지연모델에 대응하는 지연시간만큼 지연시켜 외부클럭 카운터부(101)의 제2 D플립플롭(DFF6)에 전달하는 레플리카(replica) 지연 장치이다.
이상으로 본 발명의 일실시예에 따른 출력 인에이블 신호 발생기의 구조를 알아 보았다. 이하는 본 발명의 출력 인에이블 신호 발생기의 동작을 알아보도록 한다.
도 6은 액티브 파워다운 모드에서의 출력 인에이블 신호 발생기(도 5)의 타이밍 다이어그램이다.
도 6을 참조하면, 정상 동작 - 클럭 인에이블 신호(CKE)가 활성화 되었을 경우 - 일 경우로써, DLL 타임(tDLL, DLL회로의 지연모델의 지연량) 만큼 지연된 출력 인에이블 리셋 신호(OERESTEXT)의 비활성화에 응답하여 외부클럭 카운팅회로(302)가 카운팅(counting)을 시작한다. 이때 DLL클럭 카운팅회로(202)는 초기화부(200)에 의해 카운팅을 하고 있는 상태이다.
이어서, 리드 커맨드(RD)가 입력되어 외부클럭 카운팅값(3)을 저장하고, DLL클럭 카운팅값(3)과 상기 외부클럭 카운팅값(3)이 동일해졌을 때 비교부(102)에서 출력신호(LATENCY)를 출력한다.
이 출력신호(LATENCY)를 이용하여 출력 인에이블 신호(OUTEN)를 생성하고 이에 응답하여 리드 데이터(D0~D7)를 출력한다.
다음으로, 액티브 파워다운 모드가 진행되어 클럭 인에이블 신호(CKE)가 비활성화되었을 경우로써, 클럭 인에이블 신호(CKE)의 비활성화 구간에 응답하여 외부클럭(EXTCLKCKE)과 DLL클럭(RCLKDLLCKE)이 토글링을 멈춘다.
여기서 종래와 달라진 점은 외부클럭(EXTCLKCKE)보다 DLL클럭(RCLKDLLCKE)의 토글링 멈춤 구간이 빨리 시작하고, 빨리 끝난다는 것이다.
이는 지연부(104)에 의한 것으로, 지연부(104)의 DLL타임(tDLL) 만큼 외부클럭(EXTCLKCKE)보다 DLL클럭(RCLKDLLCKE)의 토글링 멈춤 구간이 빨리 시작하고, 빨리 끝난다.
따라서, DLL클럭 카운팅회로(202)의 카운팅 멈춤 구간도 외부클럭 카운팅회로(302)의 카운팅 멈춤 구간 보다 빨리 시작하고, 빨리 끝난다.
정리해 보면, 종래의 출력 인에이블 신호 발생기는 위와 같은 동작이 아닌 카운팅 멈춤 구간이 DLL클럭 카운팅회로(202)와 외부클럭 카운팅회로(302)가 동일하여 원하는 카스 레이턴시에 맞추어 데이터가 출력되지 못하였다.
이를 본 발명의 출력 인에이블 신호 발생기는 DLL클럭 카운팅회로(202)가 외부클럭 카운팅회로(302) 보다 카운팅 멈춤 구간이 DLL타임(tDLL) 만큼 빨리 시작하 고, 빨리 끝나기 때문에 원하는카스레이턴시에 맞추어 데이터를 출력시킬 수 있다.
그리고, DLL타임(tDLL)은 DLL회로의 지연모델에 대응하는 지연시간인 것이 바람직하다. 이를 이용하여 DLL클럭 카운팅회로(202)의 카운팅 멈춤 구간을 외부클럭 카운팅회로(302)의 카운팅 멈춤 구간보다 빠르게 하는 이유는 일반적으로 DLL클럭(RCLKDLL)이 외부클럭(EXTCLK) 보다 DLL타임(tDLL) 만큼 빠른 신호이기 때문이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 사용된 로직의 종류 및 배치는 입력신호 및 출력 신호가 모두 하이 액티브 신호인 경우를 일례로 들어 구현한 것이므로, 신호의 액티브 극성이 바뀌면 로직의 구현예 역시 변화될 수 밖에 없으며, 이러한 구현예는 경우의 수가 너무나 방대하고, 또한 그 구현예의 변화가 본 발명이 속하는 기술분아에서 통상의 지식을 가진 자에게 있어 기술적으로 쉽게 유추될 수 있는 사항이므로 각각의 경우에 대해 직접적으로 언급하지는 않기로 한다.
이상에서 살펴본 바와 같이, 본 발명은 액티브 파워다운 모드에서 출력 인에이블 신호 발생기 내의 카운터를 비(非)동작시켜 반도체 메모리 장치의 전류소모량 을 감소시키는 효과를 얻는다.
따라서, 따라서, 반도체 메모리 장치의 전력 사용량을 감소시킬 수 있고, 이는 반도체 메모리 장치의 수율을 증가시키는 효과가 된다.

Claims (8)

  1. 클럭인에이블신호에 응답하여 DLL 클럭을 카운팅하기 위한 제1 카운팅수단;
    상기 클럭인에이블신호를 DLL회로의 지연모델에 대응하는 지연시간만큼 지연시키기 위한 제1 지연수단;
    제1 지연수단에서 지연된 상기 클럭인에이블신호에 응답하여 외부클럭을 카운팅하기 위한 제2 카운팅수단;
    상기 제1 및 제2 카운딩수단의 출력을 비교하기 위한 비교수단; 및
    상기 비교수단으로부터 출력되는 레이턴시 신호를 이용하여 출력인에이블 신호를 생성하기 위한 출력인에이블 신호 생성수단
    을 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    출력인에이블 리셋 신호에 응답하여 상기 제1 및 제2 카운팅수단을 인에이블/디스에이블 시키기 위한 카운팅 제어수단을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 카운팅 제어수단은,
    상기 출력인에이블 리셋 신호를 상기 DLL 클럭에 동기시켜 상기 제1 카운팅수단의 카운팅 동작을 제어하기 위한 제1 카운팅 제어신호로서 출력하기 위한 제1 동기수단;
    상기 제1 카운팅 제어신호를 상기 DLL의 지연모델에 대응하는 지연시간만큼 지연시키기 위한 제2 지연수단; 및
    상기 제2 지연수단의 출력신호를 상기 외부클럭에 동기시켜 상기 제2 카운팅 수단의 카운팅 동작을 제어하기 위한 제2 카운팅 제어신호로서 출력하기 위한 제2 동기수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 제1 카운팅 수단은,
    상기 DLL클럭과 상기 클럭인에이블신호을 입력받아 상기 클럭인에이블신호에 대응하는 신DLL클럭을 생성하기 위한 신호 발생부;
    상기 클럭인에이블신호에 대응하는 상기 신DLL클럭을 카운팅하는 카운터; 및
    상기 카운터를 초기화시키는 초기화부
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 제2 카운팅 수단은,
    상기 외부클럭과 상기 클럭인에이블신호을 입력받아 상기 클럭인에이블신호에 대응하는 신외부클럭을 생성하기 위한 신호 발생부; 및
    상기 클럭인에이블신호에 대응하는 상기 신외부클럭을 카운팅하는 카운터
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 클럭인에이블신호에 응답하여 DLL 클럭을 카운팅하는 단계;
    상기 클럭인에이블신호를 DLL의 지연모델에 대응하는 지연시간만큼 지연시키는 단계;
    지연된 상기 클럭인에이블신호에 응답하여 외부클럭을 카운팅하는 단계;
    상기 DLL 클럭의 카운팅 값과 상기 외부클럭의 카운팅 값을 비교하는 단계; 및
    상기 비교 결과에 따라 생성된 레이턴시 신호를 이용하여 출력인에이블 신호를 생성하는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  7. 제6항에 있어서,
    상기 DLL클럭의 카운팅은 클럭인에이블신호의 활성화에 의해 카운팅하고, 비활성화에 의해 카운팅이 멈추는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  8. 제6항에 있어서,
    상기 외부클럭의 카운팅은 지연된 클럭인에이블신호의 활성화에 의해 카운팅하고, 비활성화에 의해 카운팅이 멈추는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR1020060095188A 2006-09-28 2006-09-28 반도체 메모리 장치 및 그 구동 방법 KR100761401B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060095188A KR100761401B1 (ko) 2006-09-28 2006-09-28 반도체 메모리 장치 및 그 구동 방법
US11/823,878 US7660171B2 (en) 2006-09-28 2007-06-29 Semiconductor memory device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095188A KR100761401B1 (ko) 2006-09-28 2006-09-28 반도체 메모리 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100761401B1 true KR100761401B1 (ko) 2007-09-27

Family

ID=38738617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095188A KR100761401B1 (ko) 2006-09-28 2006-09-28 반도체 메모리 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US7660171B2 (ko)
KR (1) KR100761401B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967112B1 (ko) 2008-11-10 2010-07-05 주식회사 하이닉스반도체 출력 인에이블 신호 생성회로

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933800B1 (ko) * 2008-06-30 2009-12-24 주식회사 하이닉스반도체 반도체 메모리 소자의 출력 인에이블 신호 생성회로
KR101004665B1 (ko) * 2009-06-12 2011-01-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 출력 인에이블 신호 생성 방법
KR20110040538A (ko) * 2009-10-14 2011-04-20 삼성전자주식회사 레이턴시 회로 및 이를 포함하는 반도체 장치
US8369165B2 (en) * 2011-02-17 2013-02-05 Nanya Technology Corporation Synchronous signal generating circuit
US9245605B2 (en) 2013-04-17 2016-01-26 Samsung Electronics Co., Ltd. Clock synchronization circuit and semiconductor memory device including clock synchronization circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075064A (ko) * 1998-03-17 1999-10-05 윤종용 반도체 메모리장치의 전원 노이즈를 최소화하는 지연 동기 루프용 내부전원 전압 발생회로
KR20000002777A (ko) * 1998-06-23 2000-01-15 윤종용 지연동기루프(dll)를 구비한 반도체 메모리장치
KR20010064123A (ko) * 1999-12-24 2001-07-09 박종섭 전력 소모를 감소시킨 지연고정루프
KR20060062426A (ko) * 2004-12-03 2006-06-12 주식회사 하이닉스반도체 메모리 장치의 데이타 출력 제어 방법 및 그 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446180B2 (en) * 1999-07-19 2002-09-03 Micron Technology, Inc. Memory device with synchronized output path
US7257183B2 (en) * 2001-07-10 2007-08-14 Rambus Inc. Digital clock recovery circuit
EP1417762A2 (en) * 2001-07-27 2004-05-12 International Business Machines Corporation Clock data recovering system with external early/late input
JP2004046686A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp クロック発生回路
KR100522433B1 (ko) 2003-04-29 2005-10-20 주식회사 하이닉스반도체 도메인 크로싱 회로
KR100540472B1 (ko) * 2003-10-31 2006-01-11 주식회사 하이닉스반도체 데이터 출력에 관한 동작마진이 향상된 메모리 장치
KR100540487B1 (ko) * 2003-10-31 2006-01-10 주식회사 하이닉스반도체 데이터 출력제어회로
KR100543937B1 (ko) * 2003-10-31 2006-01-23 주식회사 하이닉스반도체 데이터 출력제어회로
TWI267871B (en) * 2004-01-10 2006-12-01 Hynix Semiconductor Inc Domain crossing device
KR100532973B1 (ko) * 2004-04-30 2005-12-01 주식회사 하이닉스반도체 메모리 장치의 데이타 출력 드라이버 제어 장치
US7027336B2 (en) * 2004-05-10 2006-04-11 Hynix Semiconductor Inc. Semiconductor memory device for controlling output timing of data depending on frequency variation
US7421606B2 (en) * 2004-05-18 2008-09-02 Micron Technology, Inc. DLL phase detection using advanced phase equalization
KR100636929B1 (ko) * 2004-11-15 2006-10-19 주식회사 하이닉스반도체 메모리 장치의 데이터 출력 회로
US7688925B2 (en) * 2005-08-01 2010-03-30 Ati Technologies, Inc. Bit-deskewing IO method and system
JP4756954B2 (ja) 2005-08-29 2011-08-24 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075064A (ko) * 1998-03-17 1999-10-05 윤종용 반도체 메모리장치의 전원 노이즈를 최소화하는 지연 동기 루프용 내부전원 전압 발생회로
KR20000002777A (ko) * 1998-06-23 2000-01-15 윤종용 지연동기루프(dll)를 구비한 반도체 메모리장치
KR20010064123A (ko) * 1999-12-24 2001-07-09 박종섭 전력 소모를 감소시킨 지연고정루프
KR20060062426A (ko) * 2004-12-03 2006-06-12 주식회사 하이닉스반도체 메모리 장치의 데이타 출력 제어 방법 및 그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967112B1 (ko) 2008-11-10 2010-07-05 주식회사 하이닉스반도체 출력 인에이블 신호 생성회로

Also Published As

Publication number Publication date
US7660171B2 (en) 2010-02-09
US20080080272A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4250379B2 (ja) 半導体デバイス用レジスタ制御ディレイロックループ
US7489172B2 (en) DLL driver control circuit
US7489170B2 (en) Delay locked loop in synchronous semiconductor memory device and driving method thereof
JP2011125057A (ja) クロックジェネレータ
JP2010015666A (ja) ドメイン・クロッシング回路および方法。
KR100761401B1 (ko) 반도체 메모리 장치 및 그 구동 방법
US20160071563A1 (en) Output timing control circuit of semiconductor apparatus and method thereof
JP2007095279A (ja) 半導体メモリ装置
JP5683086B2 (ja) 遅延固定ループ回路およびこれを利用した半導体メモリ装置
US8406080B2 (en) Data output control circuit of a double data rate (DDR) synchronous semiconductor memory device responsive to a delay locked loop (DLL) clock and method thereof
US11004499B1 (en) Latency control circuit and method
KR100933257B1 (ko) 반도체 메모리 장치
US9196349B2 (en) Semiconductor device
JP2010287304A (ja) 半導体メモリ装置および出力イネーブル信号生成方法
US8044679B2 (en) On-die termination control circuit of semiconductor memory device
KR100929654B1 (ko) 레지스터 제어형 지연고정루프회로
KR100896182B1 (ko) 지연 동기 회로의 파워 다운 모드를 제어하는 장치 및 그제어 방법
KR101092995B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR20090114992A (ko) 반도체 메모리장치 및 이의 동작 방법
US8254188B2 (en) Semiconductor memory device and delay locked loop control method thereof
JP2004070800A (ja) メモリシステム及びメモリモジュール
KR100668516B1 (ko) 지연고정루프를 구비하는 반도체메모리소자
KR20060087009A (ko) 지연고정루프회로의 클럭트리 회로
KR101907071B1 (ko) 클럭 전달 회로 및 이를 포함하는 반도체 장치
KR101027688B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 12