KR100755306B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100755306B1
KR100755306B1 KR1020050121823A KR20050121823A KR100755306B1 KR 100755306 B1 KR100755306 B1 KR 100755306B1 KR 1020050121823 A KR1020050121823 A KR 1020050121823A KR 20050121823 A KR20050121823 A KR 20050121823A KR 100755306 B1 KR100755306 B1 KR 100755306B1
Authority
KR
South Korea
Prior art keywords
partition wall
bulkhead
horizontal
electrode
shape
Prior art date
Application number
KR1020050121823A
Other languages
English (en)
Other versions
KR20070062096A (ko
Inventor
안성용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050121823A priority Critical patent/KR100755306B1/ko
Priority to US11/609,303 priority patent/US7750567B2/en
Priority to JP2006334927A priority patent/JP2007165315A/ja
Priority to EP06025724A priority patent/EP1796123B1/en
Priority to CN2006101672393A priority patent/CN1983498B/zh
Publication of KR20070062096A publication Critical patent/KR20070062096A/ko
Application granted granted Critical
Publication of KR100755306B1 publication Critical patent/KR100755306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/363—Cross section of the spacers

Abstract

본 발명은 지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮추도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 가로 격벽은 0 < 상기 가로 격벽의 하폭 - 상기 가로 격벽의 상폭 < 80μm의 조건과, 1 < 상기 가로 격벽의 하폭 / 상기 가로 격벽의 상폭 < 1.4의 조건을 만족한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 종래의 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 폐쇄형 격벽의 일예를 나타내는 사시도.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 시분할 구동을 나타내는 도면.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 있어서 폐쇄형 격벽의 상/하폭과 장간격 스캔전극 및 서스테인전극을 나타내는 도면.
도 5 및 도 6은 폐쇄형 격벽의 상/하폭과 유효중첩면적의 수치를 예시하는 도면.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 지터특성을 종래 기술과 비교한 그래프.
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 방전전압을 종래 기술과 비교한 그래프.
도 9 및 도 10은 가로격벽 채널형 격벽을 나타내는 도면.
도 11은 가로격벽 차등 격벽을 나타내는 도면.
도 12 및 도 13은 오벌형 격벽을 나타내는 도면.
도 14 및 도 15는 피쉬본 구조의 격벽을 나타내는 도면.
도 16은 스트라이프 구조의 투명전극을 나타내는 도면.
도 17은 블랭크 구조의 투명전극을 나타내는 도면.
도 18은 T자형 구조의 투명전극을 나타내는 도면.
도 19는 돌출 구조의 투명전극을 나타내는 도면.
도 20은 돌출형 블랭크 구조의 투명전극을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y, 12Z : 투명전극
13Y, 13Z : 버스전극 14, 22 : 유전체층
16 : 보호막 18 : 하부기판
24 : 격벽 26 : 형광체층
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮추도록 한 플라즈마 디스플레이 패널에 관한 것이다.
최근, 대형 평판표시소자로서 주목받고 있는 플라즈마 디스플레이 패널(이 하, "PDP"라 함)는 He+Xe, He+Ne+Xe 또는 Ne+Xe 불활성 혼합가스(또는 방전가스)의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀을 나타내는 도면이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Y)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 이온에 의한 스퍼터링으로부터 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO) 이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 스트라이프(Stripe) 또는 도 2와 같은 폐쇄형 형태로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 3과 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
이러한 PDP에 있어서, 휘도와 발광효율을 향상시키기 위한 하나의 방법으로 스캔전극(Y)과 서스테인전극(Z) 사이의 간격을 길게 하는 장간격 갭(Long Gap) 방식이 있다. 그런데 이렇게 스캔전극(Y)과 서스테인전극(Z) 사이의 간격을 크게 하고 격벽(24)을 도 2와 같은 폐쇄형 형태로 제작하면 스캔전극(Y)과 어드레스전극(X) 사이에서 대향방전 형태로 발생되는 어드레스방전이 어려워지고, 그 어드레스 방전시 방전지연 즉, 지터가 증가하며 어드레스방전과 서스테인방전에 필요한 방전전압이 높아지는 문제점이 있다. 이는 도 4에서 폐쇄형 격벽의 가로 격벽(44) 및 세로 격벽(45)의 상폭(44h, 45h)과 하폭(44l, 45l) 특히, 하폭(441, 451)이 넓으면 빗금친 부분의 스캔전극(Y)과 격벽 사이의 하판 수평부의 중첩 면적이 줄어 들어 방전에 필요한 유효방전공간을 충분히 확보하기가 어렵기 때문이다.
따라서, 본 발명의 목적은 지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮추도록 한 PDP를 제공하는데 있다.
상기 목적을 달성하기 위하여, 스캔전극, 서스테인전극, 어드레스전극, 및 방전셀들을 구획하는 격벽을 가지는 PDP에 있어서, 본 발명의 격벽은 가로 격벽을 구비한다.
상기 가로 격벽은 0 < 상기 가로 격벽의 하폭 - 상기 가로 격벽의 상폭 < 80μm의 조건과, 1 < 상기 가로 격벽의 하폭 / 상기 가로 격벽의 상폭 < 1.4의 조건을 만족한다.
상기 스캔전극과 상기 서스테인전극 사이의 간격은 90μm 내지 500μm 사이로 길게 된다.
본 발명의 세로 격벽은 0 < 상기 세로 격벽의 하폭 - 상기 세로 격벽의 상폭 < 50μm의 조건과, 1 < 상기 세로 격벽의 하폭 / 상기 세로 격벽의 상폭 < 1.8의 조건을 만족한다.
상기 격벽에 의해 가려지지 않고 방전공간 내에 노출되는 상기 스캔전극과 하부기판과의 유효 중첩면적은 0.63(바람직하게는, 0.70) < 상기 유효 중첩면적의 가로길이 / 셀 가로피치(Ph) < 1, 0.24(바람직하게는, 0.26) < 상기 유효 중첩면적의 세로길이 / 셀 세로피치(Pv) < 1 의 조건, 및 상기 유효 중첩면적의 면적(Lh) / 셀 면적 >0.15(바람직하게는,0.18) 의 조건을 만족한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 20을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
먼저, 본 발명의 바람직한 실시예에 대해 설명하기에 앞서, 본 발명은 장간격 갭 구조를 갖는 PDP에 적용된다. 물론, 장간격 갭 구조를 갖지 않는 PDP에도 얼 마든지 적용될 수 있지만, 장간격 갭 구조를 갖는 PDP에 적용하는 것이 보다 바람직하다. 본 발명이 적용되는 장간격 갭 PDP는 스캔전극(Y)과 서스테인전극(Z) 사이의 갭이 90μm 이상, 바람직하게는 90μm∼500μm 이다. 여기서, 스캔전극(Y)과 서스테인전극(Z) 사이의 갭이란 스캔전극(Y) 및 서스테인전극(Z) 각각을 구성하는 투명전극(ITO) 간의 거리와 금속전극 간의 거리 중 작은 거리를 의미한다.
여기서, 스캔전극(Y)과 서스테인전극(Z) 사이의 갭이 대략 500μm를 초과하면 표시소자로서 적용될 수 없을 정도의 셀 크기가 되므로 PDP 제작 자체가 불가능하다. 또한, 방전시 스캔전극(Y)과 서스테인전극(Z) 사이의 면방전이 먼저 일어나는 것이 아니라 스캔전극들(Y) 중 어느 하나와 하판의 어드레스전극(X) 사이의 대향방전이 먼저 일어난 후에 면방전이 일어나게 되어 방전 메커니즘이 PDP를 안정적으로 구동시키는 방전 메커니즘과 역순으로 되므로 구동이 불가능하게 된다. 한편, 보다 바람직하게는 본 발명에 적용되는 장간격 갭 PDP의 스캔전극(Y)와 서스테인전극(Z) 사이의 간격은 100μm ~ 200μm이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 PDP는 상부기판 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판 상에 형성되어진 어드레스전극(X), 상부기판과 하부기판 사이에 형성되는 폐쇄형 격벽을 구비한다.
본 발명의 PDP는 한 프레임 기간 동안 초기화기간, 어드레스기간 및 서스테인기간을 각각 포함한 다수의 서브필드들로 구동된다. 물론, 본 발명의 실시예에 따른 PDP는 한 프레임을 구성하는 다수의 서브필드 중 적어도 하나의 서브필드에서 초기화 기간, 어드레스 기간 및 서스테인 기간 중 적어도 하나의 기간이 생략될 수도 있다. 예컨대, 초기화 기간의 경우 한 프레임 기간 동안 하나 내지 두 개의 서브필드에서만 존재할 수 있을 것이다. 각 서브필드에서, 초기화기간 동안 스캔전극들(Y)에는 초기화신호가 인가되어 각 방전셀들에서 초기화방전이 발생되며, 어드레스기간 동안 스캔전극들(Y)에는 방전셀들을 선택하기 위한 스캔신호가 인가되고 스캔신호에 동기되는 데이터 신호가 어드레스전극들(X)에 공급된다. 그리고 각 서브필드의 서스테인기간 동안 스캔전극들(Y)과 서스테인전극들(Z)에는 교대로 서스테인펄스가 인가되어 어드레스방전에 의해 선택된 방전셀들에서 표시방전이 발생된다. 여기서, 본 발명의 실시예에 따른 PDP의 구동은 어드레스방전에 의해 선택된 방전셀들에서 표시방전이 발생하는 선택적 쓰기(SW:Selective Writing) 구동뿐만 아니라, 어드레스 기간에 선택되지 않은 방전셀들에서 표시방전이 발생하는 선택적 소거(SE:Selective Erasing) 구동도 포함한다.
폐쇄형 격벽은 방전셀들을 구획하며, 가로 격벽(44)과 세로 격벽(45)을 포함한다. 이러한 폐쇄형 격벽은 빗금친 유효 중첩면적이 넓어지게 하고 유효 방전공간의 크기가 커지도록 가로 격벽(44)과 세로 격벽(45)의 상폭과 하폭이 설계된다. 여기서, 유효 중첩면적이란 격벽에 의해 가려지지 않고 방전공간 내에 노출되는 스캔전극(Y)과 하부기판과의 중첩 면적으로 정의된다. 더욱 자세하게는, 유효 중첩면적은 방전공간 내에 노출되는 스캔전극(Y)과 하부기판의 수평부와의 중첩 면적이다.
지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮출 수 있는 가로 격벽(44)의 상폭 및 하폭의 관계는 아래의 (1), (2)와 같다.
(1) 0 < 가로격벽 하폭(44l)- 가로격벽 상폭(44h) < 80㎛ (더욱 바람직하게는, 60㎛)
(2) 1 < 가로격벽 하폭(44l) / 가로격벽 상폭(44h) < 1.4(더욱 바람직하게는, 1.3)
지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮출 수 있는 세로 격벽(45)의 상폭 및 하폭의 관계는 아래의 (3), (4)와 같다.
(3) 0 < 세로격벽 하폭(45l)- 세로격벽 상폭(45h) < 50㎛ (더욱 바람직하게는, 30㎛)
(4) 1 < 세로 격벽 하폭(45l) / 세로 격벽 상폭(45h) < 1.8(더욱 바람직하게는, 1.5)
지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮출 수 있는 유효 중첩면적의 가로길이와 방전셀의 세로피치(Pv)의 관계는 아래의 (5)와 같다.
(5) 0.63(더욱 바람직하게는, 0.70) <유효 중첩면적의 가로길이 / 셀 가로피치(Ph) < 1
지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮출 수 있는 유효 중첩면적의 세로길이와 방전셀의 세로피치(Ph)의 관계는 아래의 (6)과 같다.
(6) 0.24(더욱 바람직하게는, 0.26) < 유효 중첩면적의 세로길이 / 셀 세로피치(Pv) < 1
지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮출 수 있는 셀 면적과 빗금친 유효 중첩면적은 아래의 (7)과 같다.
(7) 유효 중첩면적의 면적(Ls) / 셀 면적 >0.15(더욱 바람직하게는,0.18)
도 5 및 도 6은 상기 조건들을 만족하는 격벽 상하폭의 수치를 예시한 도면이다.
도 5 및 도 6을 참조하면, 본 발명에 따른 격벽 상하폭 최적화에 의해 유효 중첩면적은 42인치 XGA의 방전셀 각각에서 165μm×190μm(중첩면적(1)) 나아가, 175μm×210μm(중첩면적(2))로 확대된다. 한편, 격벽 상하폭이 최적화되지 않은 종래의 PDP는 42인치 XGA의 방전셀 내에서 유효중첩면적이 150μm×170μm 이하에 불과하다.
이러한 유효 중첩면적의 확대로 인하여, 본 발명은 도 7과 같이 지터(μs)가 대폭 낮아지며, 도 8과 같이 방전 유지전압(V)이 낮아지고 휘도가 증가한다.
한편, 본 발명에 따른 격벽은 도 2와 같은 완전 폐쇄형 격벽에 한정되는 것이 아니라, 도 9 및 도 10과 같이 가로 격벽들 사이에서 가스의 배기로가 확보되는 "가로격벽 채널형 격벽", 도 11과 같이 세로 격벽에 비하여 가로 격벽들의 높이를 낮게 하여 배기공정에서 배기로를 확보하는 "가로격벽 차등 격벽", 도 12 및 도 13과 같이 격벽이 6각형 형태인 "벌집 구조 격벽" 또는 "OVAL형 격벽", 도 14 및 도 15와 같이 배기로를 형성하기 위하여 비방전공간에서 이웃하는 격벽들 사이의 간격이 좁게 되고 방전셀에서 격벽들 사이의 간격이 넓은 "피쉬본(Fish bone) 구조의 격벽" 등에 적용 가능하다.
또한, 본 발명에 따른 장간격 스캔전극 및 서스테인전극의 투명전극은 도 16과 같은 일반적인 스트라이프(stripe) 구조, 도 17과 같이 스트라이프 구조에서 주 기적으로 투명전극이 제거되도록 패터닝된 블랭크 구조, 도 18과 같이 얇은 스트라이프 구조에서 투명전극이 "T"자 형태로 돌출되는 T자형 구조, 도 19와 같이 얇은 스트라이프 구조에서 투명전극에 돌출부가 형성된 돌출 구조, 또는 도 20과 같이 돌출 구조의 돌출부 내에 투명전극이 제거된 돌출형 블랭크 구조로 형성된다.
상술한 바와 같이, 본 발명에 따른 가스방전패널 및 PDP는 폐쇄형 격벽의 하폭 및 상폭의 비를 최적화하여 스캔전극과 어드레스전극 사이의 유효 중첩면적과 방전공간을 확대하여 지터를 줄임과 아울러 휘도를 높이고 방전전압을 낮출 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (16)

  1. 격벽에 의해 구획되고, 스캔전극, 서스테인전극 및 어드레스 전극이 형성되는 방전셀이 적어도 하나 포함되는 플라즈마 디스플레이 패널에 있어서,
    상기 격벽은 가로 격벽을 구비하고;
    상기 가로 격벽은,
    0 < 상기 가로 격벽의 하폭 - 상기 가로 격벽의 상폭 < 80μm의 조건 또는 1 < 상기 가로 격벽의 하폭 / 상기 가로 격벽의 상폭 < 1.4의 조건을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 스캔전극과 상기 서스테인전극 사이의 간격은 90μm 내지 500μm 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 격벽은 세로 격벽을 더 구비하고;
    상기 격벽은 폐쇄형 격벽, 상기 가로 격벽들 사이에서 홈이 형성된 가로격벽 채널형 격벽, 상기 세로 격벽과 상기 가로 격벽의 높이가 다른 차등형 격벽, 5각형 이상의 다각형 격벽, 방전 공간과 비방전 공간에서 격벽들 사이의 간격이 다른 피쉬본형 격벽 중 어느 하나의 격벽인 것을 특징으로 하는 플라즈마 디스플레이 패 널.
  4. 제 2 항에 있어서,
    상기 스캔전극 및 상기 서스테인전극은 스트라이프 형상, 상기 스트라이프 형상에서 하나 이상의 홈이 형성된 블랭크 형상, 상기 스트라이프 형상에서 "T"자 형태의 돌출부를 구비한 T자 형상, 상기 스트라이프 형상에서 하나 이상의 돌출부가 형성된 돌출 형상, 상기 돌출 형상에 상기 돌출부에 하나 이상의 홈이 형성된 돌출형 블랭크 형상 중 어느 하나의 형상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 스캔전극, 서스테인전극, 어드레스전극, 및 격벽을 포함하여 방전셀들을 구획하는 격벽을 가지는 플라즈마 디스플레이 패널에 있어서,
    상기 격벽은 세로 격벽을 구비하고;
    상기 세로 격벽은 0 < 상기 세로 격벽의 하폭 - 상기 세로 격벽의 상폭 < 50μm 또는 1 < 상기 세로 격벽의 하폭 / 상기 세로 격벽의 상폭 < 1.8인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 5 항에 있어서,
    상기 스캔전극과 상기 서스테인전극 사이의 간격은 90μm 내지 500μm 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 5 항에 있어서,
    상기 격벽은 가로 격벽을 더 구비하고;
    상기 가로 격벽은 0 < 상기 가로 격벽의 하폭 - 상기 가로 격벽의 상폭 < 80μm 또는 1 < 상기 가로 격벽의 하폭 / 상기 가로 격벽의 상폭 < 1.4인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 격벽은 폐쇄형 격벽, 상기 가로 격벽들 사이에서 홈이 형성된 가로격벽 채널형 격벽, 상기 세로 격벽과 상기 가로 격벽의 높이가 다른 차등형 격벽, 5각형 이상의 다각형 격벽, 방전 공간과 비방전 공간에서 격벽들 사이의 간격이 다른 피쉬본형 격벽 중 어느 하나의 격벽인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 6 항에 있어서,
    상기 스캔전극 및 상기 서스테인전극은 스트라이프 구조의 투명전극, 상기 스트라이프 구조에서 주기적으로 투명전극이 제거되도록 패터닝된 블랭크 구조의 투명전극, 상기 스트라이프 구조에서 투명전극이 "T"자 형태로 돌출되는 T자형 구조의 투명전극, 상기 스트라이프 구조에서 투명전극에 돌출부가 형성된 돌출 구조의 투명전극, 상기 돌출 구조의 돌출부 내에 투명전극이 제거된 돌출형 블랭크 구조의 투명전극 중 어느 하나를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 5 항에 있어서,
    방전공간 내에 노출되는 상기 스캔전극과 하부기판과의 유효 중첩면적은,
    0.63 < 상기 유효 중첩면적의 가로길이 / 셀 가로피치 < 1인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 10 항에 있어서,
    0.24 < 상기 유효 중첩면적의 세로길이 / 셀 세로피치 < 1인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 10 항에 있어서,
    0.15 < 상기 유효 중첩면적의 면적 / 셀 면적 < 1인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  13. 격벽에 의해 구획되고, 스캔전극, 서스테인전극 및 어드레스 전극이 형성되는 방전셀이 적어도 하나 포함되는 플라즈마 디스플레이 패널에 있어서,
    상기 격벽에 의해 가려지지 않고 방전공간 내에 노출되는 상기 스캔전극과 하부기판과의 유효 중첩면적은,
    0.63 < 상기 유효 중첩면적의 가로길이 / 셀 가로피치 < 1 또는 0.24 < 상기 유효 중첩면적의 세로길이 / 셀 세로피치 < 1 의 제 1 조건과,
    0.15 < 상기 유효 중첩면적의 면적 / 셀 면적 < 1 의 제 2 조건을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제 13 항에 있어서,
    상기 스캔전극과 상기 서스테인전극 사이의 간격은 90μm 내지 500μm 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제 13 항에 있어서,
    상기 격벽은 가로격벽과 세로격벽에 의해 폐쇄되는 폐쇄형 격벽,
    이웃하는 가로격벽 사이에 홈이 형성된 채널형 격벽,
    상기 가로격벽과 세로격벽의 높이가 다른 차등형 격벽,
    방전셀이 5각형 이상의 다각형이 되도록 방전셀을 구획하는 다각형 격벽,
    방전 공간과 비방전 공간에서 격벽 사이의 간격이 상이한 피쉬본형 격벽 중 어느 하나의 격벽인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  16. 제 14 항에 있어서,
    상기 스캔전극 및 상기 서스테인전극은 스트라이프 형상, 상기 스트라이프 형상에서 하나 이상의 홈이 형성된 블랭크 형상, 상기 스트라이프 형상에서 "T"자 형태의 돌출부를 구비한 T자 형상, 상기 스트라이프 형상에서 하나 이상의 돌출부가 형성된 돌출 형상, 상기 돌출 형상에 상기 돌출부에 하나 이상의 홈이 형성된 돌출형 블랭크 형상 중 어느 하나의 형상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020050121823A 2005-12-12 2005-12-12 플라즈마 디스플레이 패널 KR100755306B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050121823A KR100755306B1 (ko) 2005-12-12 2005-12-12 플라즈마 디스플레이 패널
US11/609,303 US7750567B2 (en) 2005-12-12 2006-12-11 Plasma display device with increased luminance and decreased jitter
JP2006334927A JP2007165315A (ja) 2005-12-12 2006-12-12 プラズマディスプレイ装置
EP06025724A EP1796123B1 (en) 2005-12-12 2006-12-12 Plasma display device
CN2006101672393A CN1983498B (zh) 2005-12-12 2006-12-12 等离子体显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121823A KR100755306B1 (ko) 2005-12-12 2005-12-12 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070062096A KR20070062096A (ko) 2007-06-15
KR100755306B1 true KR100755306B1 (ko) 2007-09-05

Family

ID=37896089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121823A KR100755306B1 (ko) 2005-12-12 2005-12-12 플라즈마 디스플레이 패널

Country Status (5)

Country Link
US (1) US7750567B2 (ko)
EP (1) EP1796123B1 (ko)
JP (1) JP2007165315A (ko)
KR (1) KR100755306B1 (ko)
CN (1) CN1983498B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879470B1 (ko) * 2007-03-19 2009-01-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
CN114783310B (zh) * 2022-04-18 2024-04-09 武汉精立电子技术有限公司 一种用于立方体三色合光棱镜与微显示屏贴合的贴合机构、方法和系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022033A (ko) * 2002-09-06 2004-03-11 엘지전자 주식회사 플라즈마 디스플레이 패널

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861803B1 (en) * 1992-01-28 2005-03-01 Fujitsu Limited Full color surface discharge type plasma display device
JPH05242811A (ja) * 1992-02-04 1993-09-21 Nec Corp プラズマディスプレイパネル
JPH0721923A (ja) * 1993-07-07 1995-01-24 Nec Corp プラズマディスプレイパネル
FR2738393B1 (fr) * 1995-09-06 2000-03-24 Kyocera Corp Substrat d'affichage a plasma et procede pour sa fabrication
JPH09330663A (ja) * 1996-06-07 1997-12-22 Nec Corp 面放電形ａｃプラズマディスプレイパネル
JPH10188825A (ja) * 1996-10-30 1998-07-21 Toray Ind Inc プラズマディスプレイパネル
JP3705914B2 (ja) * 1998-01-27 2005-10-12 三菱電機株式会社 面放電型プラズマディスプレイパネル及びその製造方法
JP3864204B2 (ja) * 1999-02-19 2006-12-27 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル
KR100322087B1 (ko) * 1999-04-30 2002-02-04 김순택 외광반사가 저감된 플라즈마 디스플레이 및 그 제조방법
JP3790075B2 (ja) * 1999-10-27 2006-06-28 パイオニア株式会社 プラズマディスプレイパネル
JP2001283724A (ja) * 2000-04-03 2001-10-12 Dainippon Printing Co Ltd ブラストマスクインキ及びそれを用いたプラズマディスプレイパネルのリブ形成方法
JP3701185B2 (ja) 2000-09-06 2005-09-28 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの製造方法
JP2002117756A (ja) * 2000-10-05 2002-04-19 Fujitsu Ltd 隔壁転写用元型の作製方法及び隔壁形成方法
CN1184662C (zh) * 2001-07-17 2005-01-12 友达光电股份有限公司 等离子体显示面板的后板及其制造方法
JP2003140605A (ja) 2001-08-24 2003-05-16 Sony Corp プラズマ表示装置及びその駆動方法
JP4073201B2 (ja) * 2001-11-09 2008-04-09 株式会社日立製作所 プラズマディスプレイパネル及びそれを備えた画像表示装置
JP3899931B2 (ja) * 2002-01-10 2007-03-28 富士ゼロックス株式会社 画像表示媒体およびその製造方法
JP2004071455A (ja) * 2002-08-08 2004-03-04 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
KR100495487B1 (ko) * 2002-12-06 2005-06-16 엘지마이크론 주식회사 플라즈마 디스플레이 패널의 후면판
JP2004226642A (ja) * 2003-01-22 2004-08-12 Fuji Xerox Co Ltd 画像表示媒体
JP2004272199A (ja) * 2003-02-18 2004-09-30 Fuji Xerox Co Ltd 画像表示媒体用リブ及びその製造方法、並びに、それを用いた画像表示媒体
KR100537615B1 (ko) * 2003-08-14 2005-12-19 삼성에스디아이 주식회사 효율이 향상된 플라즈마 디스플레이 패널
KR100536199B1 (ko) * 2003-10-01 2005-12-12 삼성에스디아이 주식회사 격벽을 개선한 플라즈마 디스플레이 패널
KR20050069763A (ko) * 2003-12-31 2005-07-05 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100560480B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2007106778A (ja) * 2004-09-03 2007-04-26 Konica Minolta Medical & Graphic Inc 蛍光体及びプラズマディスプレイパネル
JP2006147584A (ja) * 2004-11-23 2006-06-08 Lg Electronics Inc プラズマディスプレイパネル
US7453208B2 (en) * 2005-09-05 2008-11-18 Chunghwa Picture Tubes, Ltd. Barrier rib structure of plasma display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022033A (ko) * 2002-09-06 2004-03-11 엘지전자 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
US7750567B2 (en) 2010-07-06
US20070132388A1 (en) 2007-06-14
EP1796123B1 (en) 2011-08-24
EP1796123A3 (en) 2009-12-23
CN1983498B (zh) 2010-05-19
JP2007165315A (ja) 2007-06-28
CN1983498A (zh) 2007-06-20
EP1796123A2 (en) 2007-06-13
KR20070062096A (ko) 2007-06-15

Similar Documents

Publication Publication Date Title
KR100756141B1 (ko) 플라즈마 디스플레이 패널
US20090128532A1 (en) Method for driving a plasma display panel
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20050162351A1 (en) Method of driving a plasma display panel
KR100755306B1 (ko) 플라즈마 디스플레이 패널
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493918B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100555306B1 (ko) 플라즈마 디스플레이 패널
KR100493919B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100520832B1 (ko) 플라즈마 디스플레이 패널
KR100733883B1 (ko) 가스방전패널 및 플라즈마 디스플레이 패널
KR100469697B1 (ko) 플라즈마 디스플레이 패널
KR100697006B1 (ko) 플라즈마 디스플레이 패널
KR100505984B1 (ko) 플라즈마 디스플레이 패널
KR100577159B1 (ko) 플라즈마 디스플레이 패널
KR100499081B1 (ko) 플라즈마 디스플레이 패널
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100697013B1 (ko) 플라즈마 디스플레이 패널
KR100499080B1 (ko) 플라즈마 디스플레이 패널
KR100570695B1 (ko) 플라즈마 디스플레이 패널
KR100719545B1 (ko) 플라즈마 디스플레이 패널
KR100581931B1 (ko) 플라즈마 디스플레이 패널
KR100533722B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee