KR100697013B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100697013B1
KR100697013B1 KR1020040096625A KR20040096625A KR100697013B1 KR 100697013 B1 KR100697013 B1 KR 100697013B1 KR 1020040096625 A KR1020040096625 A KR 1020040096625A KR 20040096625 A KR20040096625 A KR 20040096625A KR 100697013 B1 KR100697013 B1 KR 100697013B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
discharge
electrode
upper dielectric
display panel
Prior art date
Application number
KR1020040096625A
Other languages
English (en)
Other versions
KR20060057474A (ko
Inventor
안성용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040096625A priority Critical patent/KR100697013B1/ko
Priority to JP2005337812A priority patent/JP2006147584A/ja
Priority to US11/284,003 priority patent/US20060125398A1/en
Priority to EP05257225A priority patent/EP1696458A3/en
Priority to CNA2005101286473A priority patent/CN1783406A/zh
Publication of KR20060057474A publication Critical patent/KR20060057474A/ko
Application granted granted Critical
Publication of KR100697013B1 publication Critical patent/KR100697013B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 신뢰성을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은 상부기판과, 상기 상부기판에 형성되는 스캔전극 및 서스테인전극과, 상기 스캔전극 및 서스테인전극을 덮도록 형성되는 상부 유전체층을 구비하며, 상기 상부 유전체층의 두께는 10㎛ 이하로 설정된다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
10,110 : 상부기판 12Y,12Z,112Y,112Z : 투명전극
13Y,13Z,113Y,113Z : 버스전극 14,22,114,122,200,202 : 유전체층
16,116 : 보호막 18,118 : 하부기판
24,124 : 격벽 26,126 : 형광체층
< 도면의 주요 부분에 대한 부호의 설명 >
도 1은 종래의 플라즈마 디스플레이 패널을 나타내는 사시도이다.
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면이다.
도 3은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 단면도를 나타내는 도면이다.
도 4는 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 단면도를 나타내는 도면이다.
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 신뢰성을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1은 종래의 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 리셋기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브 필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 리셋기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 리셋기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
이와 같은 종래의 PDP에서 상부 유전체층(14)의 두께는 대략 50㎛이상으로 설정된다. 상부 유전체층(14)의 두께가 50㎛이상으로 설정되면 상부 유전체층(14)에 벽전하가 충분히 형성되어 안정적으로 발광을 일으킬 수 있다. 하지만, 상부 유전체층(14)이 두껍게 형성되면 방전셀의 커패시턴스가 증가되어 높은 방전전류가 흐르게 되고, 이에 따라 스캔전극(Y)을 구동하기 위한 스캔 집적회로(Integrated Circuit) 및 어드레스전극(X)을 구동하기 위한 데이터 집적회로에서 높은 열이 발생된다. 실제로, 스캔 집적회로 및 데이터 집적회로에서 높은 열이 발생되면 스캔 집적회로 및 데이터 집적회로가 오동작을 할 염려가 있고, 이에 따라 신뢰성이 저하되는 문제점이 있다. 그리고, 방전셀이 높은 커패시턴스값을 갖게 되면 방전효율이 저하됨과 아울러 전압마진이 낮아지는 문제점이 발생된다.
따라서, 본 발명의 목적은 신뢰성을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 상부 유전체층의 두께를 8~20㎛ 로 설정한다.
상부 유전체층의 두께는 8~10㎛ 인 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널의 상부 유전체층은 스캔전극 및 서스테인전극과 중첩되는 위치에서 두껍고, 방전공간의 중심부근에서는 얇은 것을 특징으로 한다.
스캔전극 및 서스테인전극과 중첩되는 위치에서의 상기 상부 유전체층의 두께는 30㎛ 이하인 것을 특징으로 한다.
방전공간의 중심부근에서의 두께는 10㎛ 이하인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 3 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 본 발명의 제 1실시예에 의한 플라즈마 디스플래이 패널을 나타내는 단면도이다. 도 3은 방전셀의 전체적인 구조를 나타낼 수 있도록 하부기판에 대하여 상부기판을 90°회전시켜 나타내는 도면이다.
도 3을 참조하면, 본 발명의 제 1실시예에 의한 PDP의 방전셀은 상부기판(110)에 형성된 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(118)에 형성된 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각 은 투명전극 (112Y,112Z)과, 투명전극(112Y,112Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(113Y,113Z)을 포함한다.
투명전극(112Y,112Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(110) 상에 형성된다. 금속버스전극(113Y,113Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(112Y,112Z) 상에 형성되어 저항이 높은 투명전극(112Y,112Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(110)에는 상부 유전체층(114)과 보호막(116)이 적층된다. 상부 유전체층(114)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(116)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(114)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(116)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(118) 상에는 하부 유전체층(122), 격벽(124)이 형성되며, 하부 유전체층(122)과 격벽(124) 표면에는 형광체층(126)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(124)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(126)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(110,118)과 격벽(124) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
이와 같은 본 발명의 제 1 실시 예에서는 상부 유전체층(114)의 두께(h)는 10㎛ 이하, 예를 들어 8㎛로 설정된다. 상부 유전체층(114)의 두께(h)가 10㎛이하로 설정되면 방전셀에 형성되는 커패시턴스를 종래보다 감소시킬 수 있다.
실제로 42×2 기본 구조 상황에서 계산된 스캔전극(Y)과 서스테인전극(Z)간의 커패시턴스값은 Cyz = 12.20e-15 에서 상부 유전체층의 두께를 20㎛ 로 했을 경우 스캔전극(Y)과 서스테인전극(Z)간의 커패시턴스값은 Cyz = 11.45e-15 로서 약 6.15% 의 커패시턴스값이 저하되었다.
방전셀의 커패시턴스가 감소되면 방전시 흐르는 방전전류도 감소되어 스캔 집적회로 및 데이터 집적회로의 발열을 방지할 수 있고, 이에 따라 신뢰성을 확보할 수 있다. 또한, 방전셀의 커패시턴스가 감소되면 방전효율이 향상되어 충분한 전압마진을 확보할 수 있다.
하지만, 도 3과 같이 상부 유전체층(114)의 두께(h)가 10㎛이하로 설정되면 상부 유전체층(114)에 충분한 벽전하가 형성되지 못할 염려가 있다. 이와 같은 문제점을 극복하기 위한 도 4와 같은 본 발명의 제 2 실시 예에 의한 플라즈마 디스플레이 패널이 제안된다.
도 4에 있어서, 전술한 실시 예와 실질적으로 동일한 구성요소에 있어서는 동일한 도면부호를 사용한다.
도 4를 참조하면, 본 발명의 제 2 실시 예에 의한 PDP의 방전셀은 상부기판(110)에 형성된 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(118)에 형성된 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(112Y,112Z)과, 투명전극(112Y,112Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(113Y,113Z)을 포함한다.
투명전극(112Y,112Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(110) 상에 형성된다. 금속버스전극(113Y,113Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(112Y,112Z) 상에 형성되어 저항이 높은 투명전극(112Y,112Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(110)에는 상부 유전체층(200,202)과 보호막(116)이 적층된다. 상부 유전체층(200,202)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(116)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(200,202)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(116)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(118) 상에는 하부 유전체층(122), 격벽(124)이 형성되며, 하부 유전체층(122)과 격벽(124) 표면에는 형광체층(126)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(124)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(126)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(110,118)과 격벽(124) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
이와 같은 본 발명의 제 2 실시 예에서는 상부 유전체층(200,202)의 두께가 위치에 따라서 상이하게 설정된다. 즉, 스캔전극(Y) 및 서스테인전극(Z)과 중첩되 는 부분에서 상부 유전체층(200)의 두께(h2)가 그 외의 부분에서의 상부 유전체층(202)의 두께(h1)보다 두껍게 설정된다. 이와 같이 스캔전극(Y) 및 서스테인전극(Z)과 중첩되는 부분에서 상부 유전체층(200)의 두께(h2)가 두껍게 설정되면 스캔전극(Y) 및 서스테인전극(Z)에서 소정의 방전이 발생되었을 때 충분한 벽전하가 형성될 수 있다. 그리고, 스캔전극(Y) 및 서스테인전극(Z)과 중첩되지 않은 부분에서 상부 유전체층(202)의 두께가 얇게 형성되면 방전셀의 커패시턴스를 감소시킬 수 있다. 방전셀의 커패시턴스가 감소되면 방전시 흐르는 방전전류도 감소되어 스캔 집적회로데이터 집적회로의 발열을 방지할 수 있고, 이에 따라 신뢰성을 확보할 수 있다. 또한, 방전셀의 커패시턴스가 감소되면 방전효율이 향상되어 충분한 전압마진을 확보할 수 있다.
여기서, 스캔전극(Y) 및 서스테인전극(Z)과 중첩되는 부분에서 상부 유전체층(200)의 두께(h2)는 약 30㎛이하로 설정된다. 그리고, 스캔전극(Y) 및 서스테인전극(Z)과 중첩되지 않은 부분에서 상부 유전체층(202)의 두께(h1)는 약 10㎛ 이하로 설정된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 상부 유전체층의 두께를 얇게 설정하여 방전셀의 커패시턴스를 저감할 수 있다. 방전셀의 커패시턴스가 감소되면 방전셀의 방전시 흐르는 방전전류도 감소되어 스캔 집적회로데이터 집적회로의 발열을 방지할 수 있고, 이에 따라 신뢰성을 확보할 수 있 다. 또한, 방전셀의 커패시턴스가 감소되면 방전효율이 향상되어 충분한 전압마진을 확보할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (3)

  1. 삭제
  2. 상부기판 일측면에 형성된 한 쌍의 평행한 스캔전극 및 서스테인전극이 복수 배치되고 상기 스캔전극 및 상기 서스테인전극을 덮도록 상부 유전체층을 포함하며, 하부기판에 상기 스캔전극 및 서스테인전극과 교차하는 방향으로 어드레스 전극이 복수 배치되고, 상기 하부기판에 방전 공간을 분할 및 규정하는 격벽이 형성되고, 상기 격벽 사이에 형광체가 형성되고, 방전가스 중 Xe함량이 5% 이상인 3전극 면방전형 플라즈마 디스플레이 패널에 있어서,
    상기 상부 유전체층에서 상기 스캔전극 및 상기 서스테인전극과 중첩되는 영역의 두께가 상기 방전 공간의 중심 영역에서의 두께보다 크고, 상기 중심 영역에서의 상기 상부 유전체층의 두께는 5 ~ 20㎛이고, 상기 중첩되는 영역에서의 상기 상부 유전체층의 두께는 30㎛ 이하인 플라즈마 디스플레이 패널.
  3. 삭제
KR1020040096625A 2004-11-23 2004-11-23 플라즈마 디스플레이 패널 KR100697013B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040096625A KR100697013B1 (ko) 2004-11-23 2004-11-23 플라즈마 디스플레이 패널
JP2005337812A JP2006147584A (ja) 2004-11-23 2005-11-22 プラズマディスプレイパネル
US11/284,003 US20060125398A1 (en) 2004-11-23 2005-11-22 Plasma display panel
EP05257225A EP1696458A3 (en) 2004-11-23 2005-11-23 Plasma display panel
CNA2005101286473A CN1783406A (zh) 2004-11-23 2005-11-23 等离子显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040096625A KR100697013B1 (ko) 2004-11-23 2004-11-23 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20060057474A KR20060057474A (ko) 2006-05-26
KR100697013B1 true KR100697013B1 (ko) 2007-03-20

Family

ID=36773392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096625A KR100697013B1 (ko) 2004-11-23 2004-11-23 플라즈마 디스플레이 패널

Country Status (2)

Country Link
KR (1) KR100697013B1 (ko)
CN (1) CN1783406A (ko)

Also Published As

Publication number Publication date
CN1783406A (zh) 2006-06-07
KR20060057474A (ko) 2006-05-26

Similar Documents

Publication Publication Date Title
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100697013B1 (ko) 플라즈마 디스플레이 패널
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100501981B1 (ko) 플라즈마 디스플레이 패널
KR100697006B1 (ko) 플라즈마 디스플레이 패널
KR100549667B1 (ko) 플라즈마 디스플레이 패널
KR100555311B1 (ko) 플라즈마 디스플레이 패널
KR100482327B1 (ko) 플라즈마 디스플레이 패널
KR100673437B1 (ko) 플라즈마 디스플레이 패널
KR100505984B1 (ko) 플라즈마 디스플레이 패널
KR100581921B1 (ko) 플라즈마 디스플레이 패널
KR100733883B1 (ko) 가스방전패널 및 플라즈마 디스플레이 패널
KR100469697B1 (ko) 플라즈마 디스플레이 패널
KR100555306B1 (ko) 플라즈마 디스플레이 패널
KR100520832B1 (ko) 플라즈마 디스플레이 패널
KR100574368B1 (ko) 데이터 집적회로 및 이를 이용한 플라즈마 디스플레이패널의 구동장치
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100713645B1 (ko) 플라즈마 디스플레이 패널
KR100570964B1 (ko) 플라즈마 디스플레이 패널
JP3764897B2 (ja) プラズマディスプレイパネルの駆動方法
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050023564A (ko) 플라즈마 디스플레이 패널
KR20030095429A (ko) 플라즈마 디스플레이 패널
KR20060004228A (ko) 플라즈마 디스플레이 패널
KR20060007644A (ko) 플라즈마 표시장치와 그 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee