KR100482327B1

KR100482327B1 - 플라즈마 디스플레이 패널

Info

Publication number: KR100482327B1
Application number: KR10-2002-0021872A
Authority: KR
Inventors: 이병준
Original assignee: 엘지전자 주식회사
Priority date: 2002-04-22
Filing date: 2002-04-22
Publication date: 2005-04-13
Also published as: KR20030083364A

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동시 고온 상태로 인한 오방전을 최소화하기 위한 플라즈마 디스플레이 패널에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널은 스캔전극과 서스테인전극을 덮도록 상부기판 상에 형성되는 상부 유전체층과; 상기 상부 유전체층 상에 형성되는 보호막과; 상기 스캔전극 및 상기 서스테인전극과 교차되도록 어드레스전극이 형성된 하부기판과; 상기 어드레스전극을 덮도록 상기 하부기판 상에 형성되는 하부 유전체층과; 상기 하부기판 상에 수직으로 형성되어 방전셀을 분할하는 격벽과; 상기 격벽과 상기 하부 유전체층에 형성되는 형광체를 구비한다. 상기 상부 유전체층은 상기 스캔전극과 상기 서스테인전극에 각각 포함된 투명전극 상에서의 두께가 그 이외의 나머지 영역에서의 두께보다 작다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 플라즈마 디스플레이 패널의 구동시 고온 상태로 인한 오방전을 최소화하기 위한 플라즈마 디스플레이 패널에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

도 1 및 도 2를 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(28Y) 및 서스테인전극(28Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.

스캔전극(28Y)과 서스테인전극(28Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극들의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다.

스캔전극(28Y)과 서스테인전극(28Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 스캔전극(28Y) 및 서스테인전극(28Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 스캔라인을 선택하고 선택된 스캔라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다.

예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 3과 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 4는 도 3에 도시된 서브필드들에 공급되는 PDP의 구동파형을 나타내는 도면이고, 도 5a 내지 도 5c는 상온에서 PDP 구동시 벽전하 상태를 나타내는 도면이다.

도 4에 있어서, Y는 스캔전극을 나타내며, Z는 서스테인전극을 나타낸다. 그리고 X는 어드레스전극을 나타낸다.

도 4 및 도 5를 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

초기화기간에 있어서, 셋업기간에는 모든 스캔전극들(Y)에 램프-업 파형(RP)이 동시에 인가된다. 이 램프-업 파형(RP)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 램프-업 파형(RP)이 공급된 후, 램프-업 파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 램프다운 파형(-RP)이 스캔전극들(Y)에 동시에 인가된다.

램프다운 파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스기간에는 부극성 스캔펄스(SP)가 스캔극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 도 5a에서와 같이 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.

한편, 셋다운기간과 어드레스기간 동안에 서스테인전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압(Zdc)이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때마다 스캔전극(Y)과 서스테인전극(Z) 사이에 도 5b에서와 같이 면방전 형태로 서스테인방전이 일어나게 된다. 이 때 스캔전극(Y)과 서스테인전극(Z)에는 서스테인방전에 의해 도 5c에서와 같이 벽전하가 형성된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(EP)이 서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.

한편, PDP 구동시 온도가 상승하게 되면 스캔전극(Y)과 어드레스전극(X)에 벽전하가 줄어들게 된다. 온도상승은 전류의 증가를 가져오게 됨과 동시에 벽전하 입자들의 활성화를 촉진시키게 된다. 즉, 스캔전극(Y)과 서스테인전극(Z) 간에 서스테인방전으로 인해 전극 표면에 형성된 벽전하의 일부가 온도 상승으로 인하여 전극들(Y,Z) 사이로 이탈된다. 이 경우 서스테인방전으로 인해 축적된 전하가 도 6에서와 같이 자가 소거(Self Erase) 방전으로 인해 사라지게 된다. 즉, 스캔전극(Y)과 서스테인전극(Z) 사이에 불필요한 방전을 일으키게 된다.

특히 스캔전극(Y)과 서스테인전극(Z) 사이의 갭(Gap)쪽으로 갈수록 벽전하 소멸정도는 심하게 나타나며, 벽전하의 축적도가 갭 쪽에 쌓여 있을수록 방전 전압의 하강을 유발하게 된다. 이러한 벽전하 손실은 시간이 길면 길수록 손실량이 다를 수 밖에 없다. 이는 어드레스 구간에서 도 7a와 같이 T1동안 데이터 쓰기때의 벽전하량과 도 7b와 같이 TN동안 데이터 쓰기때의 벽전하량이 다를 수 있음을 의미한다. 즉, 스캐닝 시간이 길면 길수록 벽전하 손실은 증가하게 되어 마지막 어드레스 방전을 위한 데이터 전압은 상승할 수 밖에 없다. 이러한 현상은 온도가 상승할수록 더 뚜렷하게 나타난다.

이러한 문제점을 해결하기 위해 종래기술의 다른 PDP는 상부기판에 형성된 상부 유전체층(14)의 특성을 변화시켰다. 첫번째는 도 8에 도시된 바와 같이 상부 유전체층(14)의 두께(d1＞d2)를 줄임으로서 정전용량(C)을 크게 하여 고온 오방전을 막고자 하였다. 그러나, 첫번째 경우에 따른 PDP는 고온 오방전을 막는 데는 효과가 있었으나 포텐셜 장벽(Potential Barrier)이 낮아진 관계로 절연 파괴가 발생하는 단점이 있다.

두번째는 도 9에 도시된 바와 같이 상부 유전체층(14)으로 유전율이 큰(ε1<ε2) 물질을 사용함으로써 정전용량(C)을 크게 하여 고온 오방전을 막고자 하였다. 그러나, 두번째 경우에 따른 PDP도 고온 오방전을 막는 데 약간의 효과가 있긴 하지만 전체적인 특성 변화를 야기하지 못하였다.

따라서, 본 발명의 목적은 어드레스 방전으로 인하여 벽전하가 많이 쌓이는 부분에만 유전층의 두께를 낮추어 정전용량을 높임으로써 고온 구동으로 인한 오방전을 방지하도록 한 플라즈마 디스플레이 패널을 제공하는 데 있다.

본 발명의 다른 목적은 정전 용량의 변화를 전극 패드부에서 조절하도록 한 플라즈마 디스플레이 패널을 제공하는 데 있다.

본 발명의 또 다른 목적은 정전 용량의 변화를 표시 패널뿐만 아니라 패널 단자부에서 조절하도록 한 PDP를 제공하는 데 있다.

상기 목적들을 달성하기 위하여, 본 발명에 따른 PDP는 각각 투명전극과 상기 투명전극보다 작은 폭으로 상기 투명전극 상에 형성되는 금속버스전극을 포함한 스캔전극 및 서스테인전극이 나란하게 형성되는 상부기판을 가지는 PDP에 있어서, 상기 스캔전극과 상기 서스테인전극을 덮도록 상기 상부기판 상에 형성되는 상부 유전체층과; 상기 상부 유전체층 상에 형성되는 보호막과; 상기 스캔전극 및 서스테인전극과 교차되도록 어드레스전극이 형성된 하부기판과; 상기 어드레스전극을 덮도록 상기 하부기판 상에 형성되는 하부 유전체층과; 상기 하부기판 상에 수직으로 형성되어 방전셀을 분할하는 격벽과; 상기 격벽과 상기 하부 유전체층에 형성되는 형광체를 구비한다. 상기 상부 유전체층은 상기 스캔전극과 상기 서스테인전극에 각각 포함된 투명전극 상에서의 두께가 그 이외의 나머지 영역에서의 두께보다 작다. 상기 상부 유전체층은 상기 스캔전극과 상기 서스테인전극 사이의 갭에서의 두께가 투명전극 상에서의 두께보다 두껍다. 상기 상부 유전체층은 상기 스캔전극에 포함된 투명전극 상에서의 두께가 그 이외의 나머지 영역에서의 두께보다 작다. 본 발명에 따른 PDP는 각각 투명전극과 상기 투명전극보다 작은 폭으로 상기 투명전극 상에 형성되는 금속버스전극을 포함한 스캔전극 및 서스테인전극이 나란하게 형성되어 플라즈마 방전에 의해 화상을 표시하는 패널표시부와, 상기 패널표시부의 바깥쪽에 위치하고 상기 금속버스전극에 연결되도록 상부기판는 금속버스전극패드를 통하여 상기 패널표시부에 구동신호를 공급하는 패널단자부를 구비하는 PDP에 있어서, 상기 스캔전극과 상기 서스테인전극이 형성된 상부기판과; 상기 스캔전극과 상기 서스테인전극을 덮도록 상기 상부기판 상에 형성되는 상부 유전체층과; 상기 상부 유전체층 상에 형성되는 보호막과; 상기 스캔전극 및 서스테인전극과 교차되도록 어드레스전극이 형성된 하부기판과; 상기 하부기판 상에 형성되는 하부 유전체층과; 상기 하부기판 상에 수직으로 형성되는 격벽과; 상기 격벽과 상기 하부 유전체층에 형성되는 형광체와; 상기 패널단자부 내에서 상기 금속버스전극패드 상에 형성되는 유전체층과; 상기 패널단자부 내에서 상기 유전체층 상에 형성되는 금속전극을 구비한다. 상기 PDP는 상기 금속전극에 접속되어 상기 구동신호를 상기 금속전극에 공급하는 플렉서블 인쇄 회로(FPC)를 더 구비한다. 상기 PDP는 상기 패널 단자부 내에서 상기 유전체층의 측면에 측면에 형성되는 제2 금속전극을 더 구비한다. 상기 제2 금속전극은 상기 유전체층 상에 형성되는 금속전극과 연결된다.

삭제

상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하 도 10 내지 도 17을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 10은 본 발명의 제1 실시예에 따른 PDP를 나타내는 사시도이다. 도 11은 도 10에 도시된 상판의 평면도를 도시한 것이다.

도 10에 있어서, 본 발명의 제1 실시예에 따른 PDP에서의 하판은 도 1에 도시된 하판(4)과 실질적으로 동일하므로 동일한 도면 부호를 붙이고 상세한 설명은 생략한다.

도 10의 구성에서, 본 발명의 제1 실시예에 따른 PDP는 크게 상판(2)과 하판(4)으로 나뉘어진다.

도 10 및 도 11의 구성에서, 상판(2)은 상부기판(30) 상에 형성된 스캔전극(48Y) 및 서스테인전극(48Z)과, 상기 스캔전극(48Y) 및 서스테인전극(48Z)이 나란하게 형성된 상부기판(30) 상에 순차적으로 적층된 상부 유전체층(34) 및 보호막(36)을 구비한다.

스캔전극(48Y)과 서스테인전극(48Z) 각각은 투명전극(32Y,32Z)과, 투명전극(32Y,32Z)의 선폭보다 작은 선폭을 가지며 투명전극들의 일측 가장자리에 형성되는 금속버스전극(33Y,33Z)을 포함한다. 투명전극(32Y,32Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(30) 상에 형성된다. 금속버스전극(33Y,33Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(32Y,32Z) 상에 형성되어 저항이 높은 투명전극(32Y,32Z)에 의한 전압강하를 줄이는 역할을 한다.

상부 유전체층(34)은 방전셀 내에서 금속버스전극(33Y, 33Z)을 덮는 제1 상부 유전체부(52a)와, 상기 스캔전극(48Y)과 서스테인전극(48Z) 사이의 갭(Gap)을 덮도록 방전셀의 중앙부에서 상기 제1 상부 유전체부(52a)보다 두께가 낮게 형성된 제2 상부 유전체부(52b)를 구비한다. 이러한 상부 유전체층(34)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 제2 상부 유전체부(52b)는 패턴 마스크를 이용한 부분적인 에칭이하 레이저 가공에 의해 제1 상부 유전체부(52a) 보다 두께가 낮아진다.

보호막(36)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(34)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(36)으로는 통상 산화마그네슘(MgO)이 이용된다.

이러한 구성을 가지는 PDP는 대향방전에 의한 어드레스 방전에 따라 스캔전극(48Y)과 서스테인전극(48Z) 표면에 벽전하가 형성된다. 특히, 벽전하는 대향방전 이후의 면방전을 위해 스캔전극(48Y)과 서스테인전극(48Z) 사이의 갭(Gap)과 인접한 스캔전극(48Y)과 서스테인전극(48Z) 표면 상에 다량으로 형성된다. 이로 인하여 본 발명의 제1 실시예에 따른 PDP에서는 스캔전극(48Y)과 서스테인전극(48Z) 표면과 대응하는 제2 상부 유전체부(52b) 상에 도 11에서와 같이 벽전하를 다량으로 형성된다.

이로써, 본 발명의 제1 실시예에 따른 PDP는 온도 상승으로 벽전하의 활성화를 촉진시켜 축적된 전하가 자가 소거방전으로 벽전하가 소멸되더라도 제2 상부 유전체부(52b)에 의해 스캔전극(48Y)과 서스테인전극(48Z) 사이 갭 영역에 다량으로 벽전하를 형성함으로써 정상 구동할 수 있는 벽전하가 남게 할 수 있다. 이 결과 본 발명의 제1 실시예에 따른 PDP는 자가 소거방전에 의한 일부 벽전하가 소멸되더라도 어드레스기간에서 초기 스캔시(T1)와 마지막 스캔시(TN)의 벽전하량이 다른 것에 기인하여 커지는 데이터전압을 줄일 수 있게 된다.

도 12는 본 발명의 제2 실시예에 따른 PDP에서의 상판의 평면도를 도시한 것이다.

도 12를 참조하면, 본 발명의 제2 실시예에 따른 PDP는 도 11과 비교하여 스캔전극(48Y)과 서스테인전극(48Z) 사이의 갭 영역에 형성되는 상부 유전체층(34)을 도 11에서의 제1 상부 유전체부(52a)와 동일한 높이로 형성한 것이다.

즉, 상부 유전체층(34)은 금속버스전극(33Y, 33Z)에 형성됨과 아울러 스캔전극(48Y)과 서스테인전극(48Z) 사이의 갭(Gap) 영역을 덮도록 형성된 제1 상부 유전체부(54a)와, 상기 스캔전극(48Y)과 서스테인전극(48Z) 각각의 투명전극(32Y, 32Z) 을 덮으며 제1 상부 유전체부(54a) 보다 두께가 낮게 형성된 제2 상부 유전체부들(54b,54c)를 구비한다. 이러한 상부 유전체층(34)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 제2 상부 유전체부들(54b,54c)은 패턴 마스크를 이용하여 투명전극(32Y, 32Z)의 일부 위치에서 제1 상부 유전체부(54a)를 부분적으로 에칭하거나 그 위치에서 레이저로 제1 상부 유전체부(54a)를 부분적으로 제거하여 제1 상부 유전체부(54a)보다 높아가 낮게 된다. 이러한 상부 유전체층(34)을 제외한 나머지 구성 요소는 도 11에서와 동일하게 형성된다.

이러한 구성을 가지는 PDP는 대향방전에 의한 어드레스 방전에 따라 스캔전극(48Y)과 서스테인전극(48Z) 표면에 벽전하가 형성되는 데 벽전하가 많이 형성되는 부분인 제2 상부 유전체부들(54b,54c)에 다량의 벽전하를 형성하기 위함이다. 이는 스캔전극(48Y)과 서스테인전극(48Z) 사이의 갭(Gap)에서 상부 유전체층(34) 두께를 줄이는 제1 실시예의 경우 효율의 저하를 초래할 우려가 있기 때문이다. 이로써, 본 발명의 제2 실시예에 따른 PDP는 고온 구동시 벽전하 손실을 줄임으로써 오방전을 방지할 수 있게 된다.

도 13은 본 발명의 제3 실시예에 따른 PDP에서의 상판의 평면도를 도시한 것이다.

도 13를 참조하면, 본 발명의 제3 실시예에 따른 PDP는 도 12와 비교하여 서스테인전극(48) 표면 상에 형성되는 제2 상부 유전체부(54c)를 제1 상부 유전체부(54a)와 동일 높이로 형성한 것이다.

이를 상세히 하면, 상부 유전체층(34)은 스캔전극(48Y)과 서스테인전극(48Z)을 덮도록 상부기판(30) 상에 도포된 제1 상부 유전체부(56a)와, 상기 스캔전극(48Y)과 서스테인전극(48Z) 사이의 갭(Gap) 영역과 그와 인접한 서스테인전극(48Z)에 형성된 제1 상부 유전체부(56a)보다 두께가 낮도록 패턴 마스크나 레이저에 의해 가공되며 스캔전극(48Y)의 투명전극(32Y) 상에 형성되는 제2 상부 유전체부(56b)를 구비한다. 이러한 상부 유전체층(34)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 이러한 상부 유전체층(34)을 제외한 나머지 구성 요소는 도 11에서와 동일하게 형성된다.

이러한 구성을 가지는 PDP는 대향방전에 의한 어드레스 방전에 따라 스캔전극(48Y)과 서스테인전극(48Z) 표면에 벽전하가 형성된다. 이 때 스캔전극(48Y) 표면 상에 형성된 제2 상부 유전체부(56b)에는 다량의 벽전하가 형성된다. 이는 스캔전극(48Y)과 서스테인전극(48Z) 사이의 갭(Gap)에서 상부 유전체층(34) 두께를 줄이는 제1 실시예의 경우 효율의 저하를 초래할 우려를 방지함과 아울러 선택쓰기시 발생되는 벽전하 손실을 줄일 수 있게 된다. 이로써, 본 발명의 제3 실시예에 따른 PDP는 고온 구동시 벽전하 손실을 줄임으로써 오방전을 방지할 수 있게 된다.

도 14는 본 발명의 제4 실시예에 따른 PDP의 평면도를 나타내는 도면이고, 도 15는 도 14에서 선"A-A'"로 절단한 단면을 나타내는 도면이다.

도 14 및 도 15를 참조하면, 본 발명의 제4 실시예에 따른 PDP는 종래기술 및 본 발명의 제1 내지 제3 실시예에 따른 PDP의 표시영역에서 상부 유전체층(34)의 두께를 낮출 경우 절연파괴현상을 유발할 우려를 방지하기 위해 패널의 정전용량을 증가를 표시영역 이외 영역인 전극 패드부에서 변화시키는 것을 특징으로 한다.

본 발명의 제4 실시예에 따른 PDP는 패널표시부(PL)과 패널단자부(P2)로 나뉘어진다. 패널표시부(PL)는 도 1에서 설명한 바와 같이 동일한 구조로 형성된다. 이를 설명하면 패널표시부(PL)는 상판(76), 하판(74), 상판 및 하판을 봉합하여 방전셀을 구성하는 시일(Seal)재(72)로 구성된다. 상판(76)은 상부기판(60) 상에 나란하게 형성된 스캔전극 또는 서스테인전극을 구성하는 투명전극(62Y,62Z ; 62)과, 상기 투명전극 상의 가장자리에 형성된 금속버스전극(63Y,63Z ; 63)과, 금속버스전극(63)로부터 연장되어 패널단자부(P2)까지 연장되는 금속버스전극패드(64)와, 상기 투명전극(62), 금속버스전극(63) 및 금속버스전극패드(64)를 덮도록 상부기판(60) 상에 순차적으로 적층된 제1 상부 유전체층(66a) 및 보호막(70)을 구비한다.

패널단자부(P2)는 상부기판(60) 상에 패널표시부(PL)로부터 연장하여 형성된 금속버스전극패드(64)와, 상기 금속버스전극패드(64)의 소정영역을 덮도록 형성된 제2 상부 유전체층(66b)과, 상기 제2 상부 유전체층(66b)의 측면 및 상면 가장자리를 덮도록 형성됨과 아울러 외부 구동신호를 공급하는 플렉서블 인쇄회로(Flexible Printed Circuit ; FPC)에 연결되는 금속전극들(68a,68b)로 구성된다. 이 때 금속전극들(68a,68b)은 제2 상부 유전체층(66b)을 감싸도록 '┌' 또는 '┐'형을 가지도록 상부기판(60) 상에 형성된다.

또한 제1 상부 유전체층(66a)과 제2 상부 유전체층(66b)은 서로 두께 및 유전율을 달리하여 구성될 수 있다.

이러한 구성을 가지는 본 발명의 제4 실시예에 따른 PDP는 패널표시부(PL)에서의 제1 상부 유전체층(66a)에 형성된 제1 정전용량(C1)과 패널단자부(P2)에서의 제2 상부 유전체층(66b)에 형성된 제2 정전용량(C2)에 의해 전체 정전용량이 상승하게 된다. 이로써 본 발명의 제4 실시예에 따른 PDP는 상판 표면에 다량의 벽전하를 형성하게 된다. 이는 수학식 1로서 알 수 있으며, 제1 및 제2 정전용량(C1,C2)은 직렬 연결 구성을 가진다.

여기서, Ca는 제1 금속전극(68a)와 금속버스전극패드(64) 사이에 형성된 정전용량이고, Cb는 제2 금속전극(68b)와 금속버스전극패드(64) 사이에 형성된 정전용량이다.

이로써 본 발명의 제4 실시예에 따른 PDP는 패널단자부(P2)의 제2 상부 유전체층(66b) 측면 및 상면의 소정영역에 금속전극(68)을 형성하여 표시패널에 걸리는 전체 정전용량을 증가시킴으로써 고온 구동시 자가 소거방전으로 인한 벽전하 손실을 보상하게 되어 오방전을 최소화할 수 있게 된다.

도 16은 본 발명의 제5 실시예에 따른 PDP의 평면도를 나타내는 도면이고, 도 17은 도 14에서 선"B-B'"로 절단한 단면을 나타내는 도면이다.

도 16 및 도 17을 참조하면, 본 발명의 제5 실시예에 따른 PDP는 종래기술 및 본 발명의 제1 내지 제3 실시예에 따른 PDP의 표시영역에서 상부 유전체층(34)의 두께를 낮출 경우 절연파괴현상을 유발할 우려를 방지하기 위해 패널의 정전용량을 증가를 표시영역 이외 영역인 전극 패드부에서 변화시키는 것을 특징으로 한다. 특히, 본 발명의 제5 실시예에 따른 PDP는 패널단자부(P2)에 형성되는 정전용량을 제4 실시예에서의 병렬연결 타입이 아닌 직렬연결되도록 구성한 것이다.

본 발명의 제5 실시예에 따른 PDP는 패널표시부(P1)과 패널단자부(P2)로 나뉘어진다. 먼저 패널표시부(P1)는 도 1에서 설명한 바와 같이 동일한 구조로 형성된다. 이를 설명하면 패널표시부(P1)는 상판(96), 하판(94), 상판 및 하판을 봉합하여 방전셀을 구성하는 시일(Seal)재(92)로 구성된다. 상판(96)은 상부기판(80) 상에 나란하게 형성된 스캔전극 또는 서스테인전극을 구성하는 투명전극(82Y,82Z ; 82)과, 상기 투명전극 상의 가장자리에 형성된 금속버스전극(83Y,83Z ; 83)과, 금속버스전극(83)로부터 연장되어 패널단자부(P2)까지 연장되는 금속버스전극패드(84)와, 상기 투명전극(82), 금속버스전극(83) 및 금속버스전극패드(84)를 덮도록 상부기판(80) 상에 순차적으로 적층된 제1 상부 유전체층(86a) 및 보호막(90)을 구비한다.

패널단자부(P2)는 상부기판(80) 상에 패널표시부(P1)로부터 연장하여 형성된 금속버스전극패드(84)와, 상기 금속버스전극패드(84)를 덮도록 형성된 제2 상부 유전체층(86b)과, 상기 제2 상부 유전체층(86b) 상에 형성되는 금속전극(88)으로 구성된다. 또한 제1 상부 유전체층(86a)과 제2 상부 유전체층(86b)은 서로 두께 및 유전율을 달리하여 구성될 수 있다.

이러한 구성을 가지는 본 발명의 제5 실시예에 따른 PDP는 패널표시부(P1)에서의 제1 상부 유전체층(86a)에 형성된 제1 정전용량(C1)과 패널단자부(P2)에서의 제2 상부 유전체층(66b)에 형성된 제2 정전용량(C2)에 의해 전체 정전용량이 작아지게 된다. 이는 수학식 2로서 알 수 있으며, 제1 정전용량(C1)과 제2 정전용량(C2)은 병렬연결 구성을 가진다.

이로써 본 발명의 제5 실시예에 따른 PDP는 패널단자부(P2)의 제2 상부 유전체층(86b) 상에 금속전극(88)을 형성하여 표시패널에 걸리는 전체 정전용량을 감소시킴으로써 고온 구동시 자가 소거방전으로 인한 벽전하 손실을 보상하게 되어 오방전을 최소화할 수 있게 된다.

상기 본 발명의 제4 및 제5 실시예에 따른 PDP는 패널단자부(P2)에서의 제2 상부 유전층의 두께와 유전율을 변화시킴으로써 패널에 걸리는 전체 정전용량 변화를 유도할 수 있으며, 이 패널단자부(P2)에 형성되는 상부 유전체층의 상태에 따라 전체 정전용량이 조절이 가능하게 되어 고온 구동에 의한 오방전을 방지할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 벽전하가 많이 쌓이는 부분에만 상부 유전체층의 두께를 낮춤으로써 고온 구동시 발생되는 벽전하 손실에도 데이터전압 등 방전전압의 변화를 작게 함과 아울러 벽전하 손실에 의한 오방전을 최소화할 수 있다. 또한, 본 발명에 따른 플라즈마 디스플레이 패널은 정전용량의 변화를 패널 단자부에서 조절함으로써 절연파괴가 발생하지 않는 범위내에서 전체 정전용량값을 조절할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 방전셀들 단면을 나타내는 도면이다.

도 3은 종래의 플라즈마 디스플레이 패널의 한 프레임에 포함되어 있는 서브필드를 나타내는 도면이다.

도 4는 도 3에 도시되어 있는 서브필드동안 각각의 전극에 인가되는 구동파형을 나타내는 파형도이다.

도 5a 내지 도 5c는 종래기술에 따른 플라즈마 디스플레이 패널의 방전셀에서 서스테인 방전시 벽전하 상태를 나타내는 도면이다.

도 6은 종래기술에 따른 플라즈마 디스플레이 패널의 방전셀을 고온구동시 벽전하 상태를 나타내는 도면이다.

도 7a 및 도 7b는 도 3에 도시된 서브필드의 어드레스기간에서 T1 및 TN 시의 어드레스방전을 나타내는 구동파형도이다.

도 8은 종래기술에 따른 PDP에서 상부 유전체층의 두께 변화를 나타내는 도면이다.

도 9는 종래기술에 따른 PDP에서 상부 유전체층의 유전율을 변화시키는 것을 나타내는 도면이다.

도 10은 본 발명의 제1 실시예에 따른 PDP를 나타내는 사시도이다.

도 11은 도 10에 도시된 상판의 평면도를 도시한 것이다.

도 14는 본 발명의 제4 실시예에 따른 PDP의 평면도를 나타내는 도면이다.

도 15는 도 14에서 선"A-A'"로 절단한 단면을 나타내는 도면이다.

도 16은 본 발명의 제5 실시예에 따른 PDP의 평면도를 나타내는 도면이다.

도 17은 도 14에서 선"B-B'"로 절단한 단면을 나타내는 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

2,76,96 : 상판 4,74,92 : 하판

10,30,60,80 : 상부기판 12Y,12Z,32Y,32Z,62,82 : 투명전극

13Y,13Z,33Y,33Z,63,83 : 금속버스전극

14,34 : 상부 유전체층 16,36 : 보호막

18 : 어드레스전극 20X : 어드레스전극

22 : 하부 유전체층 24 : 격벽

26 : 형광체층 28Y,48Y : 스캔전극

28Z,48Z : 서스테인전극 52a,54a,56a : 제1 상부 유전체부

52b,54b,54c,56b : 제2 상부 유전체부

64,84 : 금속버스전극패드 66a,86a : 제1 상부 유전체층

66b,86b : 제2 상부 유전체층 68a,68b : 금속전극

70,90 : 보호막 72 : 시일(Seal)재

Claims

삭제
삭제
삭제
삭제
삭제
삭제
각각 투명전극과 상기 투명전극보다 작은 폭으로 상기 투명전극 상에 형성되는 금속버스전극을 포함한 스캔전극 및 서스테인전극이 나란하게 형성되어 플라즈마 방전에 의해 화상을 표시하는 패널표시부와, 상기 패널표시부의 바깥쪽에 위치하고 상기 금속버스전극에 연결되도록 상부기판는 금속버스전극패드를 통하여 상기 패널표시부에 구동신호를 공급하는 패널단자부를 구비하는 플라즈마 디스플레이 패널에 있어서,

상기 스캔전극과 상기 서스테인전극이 형성된 상부기판과;

상기 스캔전극과 상기 서스테인전극을 덮도록 상기 상부기판 상에 형성되는 상부 유전체층과;

상기 상부 유전체층 상에 형성되는 보호막과;

상기 스캔전극 및 서스테인전극과 교차되도록 어드레스전극이 형성된 하부기판과;

상기 하부기판 상에 형성되는 하부 유전체층과;

상기 하부기판 상에 수직으로 형성되는 격벽과;

상기 격벽과 상기 하부 유전체층에 형성되는 형광체와;

상기 패널단자부 내에서 상기 금속버스전극패드 상에 형성되는 유전체층과;

상기 패널단자부 내에서 상기 유전체층 상에 형성되는 금속전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제 7 항에 있어서,

상기 금속전극에 접속되어 상기 구동신호를 상기 금속전극에 공급하는 플렉서블 인쇄 회로(FPC)를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
삭제
제 7 항에 있어서,

상기 패널 단자부 내에서 상기 유전체층의 측면에 측면에 형성되는 제2 금속전극을 더 구비하며;

상기 제2 금속전극은 상기 유전체층 상에 형성되는 금속전극과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
삭제
삭제
삭제