JP2006147584A - プラズマディスプレイパネル - Google Patents

Abstract

【課題】低誘電率を有する上板または下板を採用して、電極または隔壁の幅などの因子を最適の範囲以内に調整することによって、パネルのキャパシタンスを減少させ、サステイン放電またはアドレス放電効率を向上させることのできるプラズマディスプレイパネルを提供すること。
【解決手段】本発明のプラズマディスプレイパネルは、スキャン電極及びサステイン電極が備えられた上板と、アドレス電極が備えられた下板とを含んで構成され、前記上板または下板は、１０以下の誘電率を有するように形成される。
【選択図】図５

Description

本発明は、プラズマディスプレイパネルに関し、特に、パネルのキャパシタンスを減少させることのできるプラズマディスプレイパネルに関する。

プラズマディスプレイパネルとは、隔壁が形成された背面基板とこれに対向する前面基板との間に放電セルが形成され、各放電セル内部の不活性ガスが高周波電圧により放電される時、発生する真空紫外線が蛍光体を発光させることによって、映像を具現する装置である。

図１は、一般的なプラズマディスプレイパネルの構造を示す斜視図であり、図２は、一般的なプラズマディスプレイパネルの放電セルを示す断面図である。

まず、前記放電セルは、前面基板１０に対向する背面基板１８上に放電空間を区画する複数個の隔壁２４により形成される。

前記背面基板１８上には、アドレス電極Ｘが形成され、前記前面基板１０上には、スキャン電極Ｙとサステインの電極Ｚとが対をなして形成される。前記アドレス電極Ｘは、他の電極Ｙ、Ｚと交差するが、図２に示された背面基板１８は、９０゜回転したものである。

前記アドレス電極Ｘが形成された背面基板１８上には、壁電荷蓄積のための下部誘電体層２２が形成される。

前記誘電体層２２上には隔壁２４が形成されて、隔壁の間に放電空間を形成し、放電により生成された紫外線及び可視光線が隣接した放電セルに漏れることを防止する。前記誘電体層２２と隔壁２４との表面には、蛍光体２６が塗布される。

前記放電空間には、不活性ガスが注入されるので、ガス放電の際発生した紫外線により前記蛍光体２６が励起されて、赤色、緑色または青色のうち、いずれかの可視光線を発生する。

前記前面基板１０に形成されるスキャン電極Ｙ及びサステイン電極Ｚは、透明電極１２Ｙ、１２Ｚとバス電極１３Ｙ、１３Ｚとからなり、前記アドレス電極Ｘと交差する。また、前記スキャン電極Ｙ及びサステイン電極Ｚを覆う誘電体層１４と保護膜１６とが形成される。

このような構造の放電セルはアドレス電極Ｘとスキャン電極Ｙとの間の対向放電により選択された後、スキャン電極Ｙとサステイン電極Ｚとの間の面放電により放電が維持されて、可視光を放出させる。

スキャン電極Ｙとサステイン電極Ｚとのそれぞれは、透明電極１２Ｙ、１２Ｚと、前記透明電極の幅より小さな幅を有し、透明電極の一方に形成されるバス電極１３Ｙ、１３とからなる。

図３は、一般的なプラズマディスプレイパネルの１フレームを示した図である。

図３に示されているように、プラズマディスプレイパネルは、画像の階調を具現するために、１フレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動する。各サブフィールド（ＳＦ１ないしＳＦ８）は、放電セル内壁電荷を初期化するためのリセット期間と、スキャンラインを選択し、選択された走査ラインで放電セルを選択するアドレス期間と、サステイン放電が生じる回数によって階調を具現するサステイン期間とからなる。

このように、リセット期間、アドレス期間、サステイン期間からなるサブフィールドで具現される階調が１フレームの間累積され、映像を２５６階調で表現する場合、図３のように、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）は、８個のサブフィールド（ＳＦ１ないしＳＦ８）に分けられ、各サブフィールドでは、２^ｎ（ｎ＝０，１，２，３，４，５，６，７）の階調を表現する。

このように映像を表示するプラズマディスプレイパネルをなす放電セルは、電界によるエネルギーを保存し、電圧変動によって電流が誘導される特性を持っているので、キャパシタにより等価的に表現されることができ、前記パネルキャパシタの容量によって無効電力及び放電効率に影響をおよぼす。

さらに詳細にパネルのキャパシタンスと無効電力及び放電効率の関係を述べると、サステイン期間の間、プールホワイトパターンのように、ロードが高い条件では、放電電力が無効電力より大きいが、これに対し、一般ＴＶ放送や映画のように、ロードが約２０％以下である実用条件では、放電電力より無効電力が大きいのが一般的であるが、このような実用条件では、プールホワイト条件よりさらに多くのサステインパルスを印加して、実用条件での輝度を強調する傾向にあるから、同じ消費電力で放電効率を向上させるためには、サステイン期間の間、スイッチングにともなう無効電力を減少させなければならない。

また、上／下／左／右の方向にオン／オフが繰り返られる特定の入力パターンが入力される場合、アドレス期間の間、無効電力が高くなるため、消費電力の増加、波形の歪み、誤放電、ＩＣ発熱などの問題が発生する。

特に、シングルスキャンを採用するＨＤ級以上のパネルでは、デュアルスキャンを採用する場合より、アドレス期間が２倍程度延長され、アドレス電圧のスイッチング回数が２倍増加されるので、アドレス期間の間の無効電力消費がさらに大きくなる。

このような無効電力を減少させるために、従来には、ｈｉｇｈ Ｘｅのような放電ガスを採用して放電効率を高めようとしたが、前記のような放電ガスが１０％以上含まれる場合、必然的にサステイン電圧またはアドレス電圧が同伴上昇して、無効電力が大きくなるため、実用条件での放電効率は、大きく改善されないという問題がある。

したがって、前記サステイン期間またはアドレス期間の間、無効電力を減少させ、放電効率を高めるためには、上板のキャパシタンスＣｙｚ、下板のキャパシタンスＣｘｘと上／下板パネルキャパシタンスＣｘｙを減少させ得る設計が必要となる。

本発明は、上記の従来の技術の問題点を解決するためになされてものであって、その目的は、上板のキャパシタンス、下板のキャパシタンスと上／下板パネルキャパシタンスを減少さして、サステイン期間またはアドレス期間の間、無効電力を減少させ、放電効率を高めることである。

本発明のプラズマディスプレイ装置は、スキャン電極及びサステイン電極が備えられた上板と、アドレス電極が備えられた下板とを含んで構成され、前記上板または下板は、１０以下の誘電率を有するように形成される。

この時、前記スキャン電極及びサステイン電極は、隣接する放電セルのスキャン電極及びサステイン電極と対称的に配列される。

また、前記上板は、スキャン電極及びサステイン電極上に積層される上部誘電体層をさらに含んで構成され、前記上部誘電体層は、１０以下の誘電率を有し、厚さが３５μｍ以下に形成される。

前記スキャン電極及びサステイン電極は、それぞれ透明電極及び金属バス電極からなり、各透明電極の間は、９０μｍだけ離隔されて形成され、前記透明電極の幅は、２００μｍ以下に形成される。

また、パネルキャパシタンスを減少させるためのさらに他の実施の形態は、上板とこれに対向する下板とが結合されるパネルと、前記上板及び前記下板にはそれぞれ少なくとも１つ以上の電極が形成され、前記上板の電極上に積層される上部誘電体層は、前記電極と重なる部分の厚さが重ならない部分の厚さより大きく形成されることを特徴とする。

このように、部分的に厚さが異なる上部誘電体層は、１０以下の誘電率を有するように形成され、前記電極と重なる部分の厚さは、３５μｍ以下に形成され、重ならない部分の厚さは、１０μｍ以下に形成される。

そして、本発明のパネルキャパシタンスを減少させるためのさらに他の実施の形態は、第１方向にスキャン電極及びサステイン電極が備えられる上板と、前記第１方向と交差する第２方向にアドレス電極とが備えられ、Ｒ、Ｇ、Ｂ画素放電セルを区画するために、第２方向に形成される縦隔壁及び前記第１方向にパネルラインを区画する横隔壁が備えられる下板を含んで構成され、前記横隔壁または縦隔壁は、上部幅に比べて下部幅がより広く形成される。

前記横隔壁は、上部幅に比べて下部幅が１．６倍ないし２倍広く形成され、前記縦隔壁は、上部幅に比べて下部幅が１．４倍ないし１．９倍広く形成される。

また、前記横隔壁または縦隔壁は、高さが１２０μｍ以上であって、誘電率が１０以下であるか、誘電率が低い鉛フリー隔壁から形成される。

蛍光体層は、前記アドレス電極上に積層される下部誘電体層及び隔壁上に厚さが１０μｍ以下になるように形成される。

前記上板に備えられるスキャン電極及びサステイン電極は、前記下板に備えられるアドレス電極と重なる面積が１４０００μｍ^２以下になり、上／下板電極が重なる部分は、前記隔壁と重ならないことが好ましい。また、前記スキャン電極及びサステイン電極は、幅が２００μｍ以下であり、前記下板に備えられるアドレス電極の幅は、８０μｍ以下に形成される。

本発明のさらに他の実施の形態では、スキャン電極及びサステイン電極が備えられた上板とアドレス電極が備えられた下板とが結合されてパネルを構成し、前記アドレス電極は、前記スキャン電極と重なるように第１幅を有する突出部が形成され、その以外の部分で前記第１幅より狭い第２幅で形成される。

前記アドレス電極の突出部によりスキャン電極と重なる面積は、１４０００μｍ^２以下になるように形成され、前記下板に形成された隔壁と重ならない。

前記アドレス電極の第１幅は、１００ないし１２０μｍであり、前記第２幅は、２０ないし８０μｍに形成される。

本発明によれば、上板のキャパシタンス、下板のキャパシタンスと上／下板パネルキャパシタンスを減少させ得るので、サステイン期間またはアドレス期間の間、無効電力を減少させ、放電効率を高めることができる。

以下、添付された図面を参照して本発明に係るプラズマディスプレイ装置及び放電セル構造の最も好ましい実施の形態を説明する。

但し、本発明に係るプラズマディスプレイパネルの放電セル構造の実施の形態には、様々なものがあり得るので、本発明は、本明細書に記載された実施の形態に限定されるものではない。

以下、図４ないし図１２を参照し、本発明の第１実施の形態ないし第４実施の形態について説明する。

まず、図４は、一般的なプラズマディスプレイパネルの上板及び下板に存在する静電容量を等価的に示す図であり、図５は、本発明の第１実施の形態によるプラズマディスプレイパネルの斜視図である。

図４に示されているように、本発明に係るプラズマディスプレイパネルの上板２０には、スキャン電極Ｙとサステイン電極Ｚとのに第１キャパシタンスＣｙｚが形成される。前記スキャン電極Ｙ及びサステイン電極Ｚには、駆動信号を供給するスキャンドライブＩＣ５２及びサステインドライブＩＣ５３がそれぞれ接続される。

前記パネルの下板２８は、アドレス電極Ｘ１とアドレス電極Ｘ２との間に第２キャパシタンスＣｘｘが形成され、アドレスドライブＩＣ６２は、前記アドレス電極Ｘ１、Ｘ２に必要とする駆動信号を供給する。

そして、前記上板２０に形成されたスキャン電極Ｙと前記下板２８に形成されたアドレス電極Ｘ１との間に第３キャパシタンスＣｘｙが形成される。

図５に示されているように、第１実施の形態によるプラズマディスプレイパネルは、第１ないし第３キャパシタンスＣｙｚ、Ｃｘｘ、Ｃｘｙを減少させるために、上板２０及び下板２８が１０以下の低誘電率Ｌεを有するように形成される点に特徴である。

前記上板２０には、スキャン電極Ｙ及びサステイン電極Ｚが形成され、前記下板２８には、アドレス電極Ｘが形成される。前記スキャン電極Ｙ、サステイン電極Ｚ、そしてアドレス電極Ｘの交差部には、放電空間が形成される。

この時、１つの放電セル内のスキャン電極Ｙ及びサステイン電極Ｚは、隣接する放電セルのスキャン電極Ｙ及びサステイン電極Ｚと対称的に配列されることが好ましい。このような（ＹＺ｜ＺＹ）の電極配置構造は、隣接放電セルの間に同じ電極（Ｚ｜Ｚ）が配置されるので、（ＹＺ｜ＹＺ）の電極配置構造に比べて、追加的な電界が形成されないようになって、第１キャパシタンスＣｙｚを減少させることができる。

前記上板２０と下板２８とのぞれぞれは、パネルのキャパシタンスを低くするために、その誘電率Ｌεが１０以下、好ましくは、１ないし６以下の値を有する。このような上板２０と下板２８とのぞれぞれは、公知のいかなる低誘電率ガラス組成物でも製作可能である。

前記スキャン電極Ｙ及びサステイン電極Ｚのそれぞれは、透明電極２２と金属バス電極２１とからなり、前記電極を覆う上部誘電体層２３及び保護膜２４が積層される。

この時、前記透明電極の幅は、２００μｍ以下に形成され、前記透明電極は、互いに９０μｍ以上に離隔されてロングギャップを形成することが好ましい。このように、上板２０の電極Ｙ，Ｚ間にロングギャップが形成されるほど、第１キャパシタンスＣｙｚが減少する。

また、前記下板２８上には、下部誘電体層２７が積層され、前記放電セルを区画する隔壁２５が形成される。前記下部誘電体層２７と隔壁２５との表面には、蛍光体２６が塗布される。

この時、前記上板２０に形成される上部誘電体層２３及び前記下板２８に形成される下部誘電体層２７もまた１０以下の誘電率を有するように形成され、上／下部誘電体層２３、２７の厚さが小さいほど、第１ないし第３キャパシタンスＣｙｚ，Ｃｘｘ，Ｃｘｙが減少されるので、前記上／下部誘電体層は、３５μｍ以下に形成されることが好ましい。

このように構成される第１実施の形態は、ガラス組成物の安定した物性とキャパシタンスを考慮して、好ましくは、上板２０及び下板２８の誘電率を１〜６間の低誘電率Ｌεに下げることによって、数式１から分かるように、上板及び下板全体のキャパシタンスＣを低減する。

ここで、Ｓは、キャパシタンスを形成する電極の面積を意味し、ｄは、前記電極間距離を意味し、前記εは、前記電極間の誘電率を意味する。

図４と関連し、前記上板２０の誘電率が低くなれば、数１により上板のキャパシタンスが低減され、数２により前記スキャンドライブＩＣ５２とサステインドライブＩＣ５３とに流れる電流が減少される。また、前記駆動電流が減少されることで、各ドライブＩＣ５２、５３での消費電力も減少する。

同様に、前記下板２８の誘電率が低くなれば、数１により下板のキャパシタンスが低減され、数２により前記アドレスドライブＩＣ６２に流れる電流及び消費電力が減少する。

一方、第１実施の形態のように、上板２０または下板２８の誘電率を減少させる他の方法には、前記上板または下板に含まれる導電性を有するアルカリ金属の含有量を減少させることがある。

また、一般に、ガラスが有する絶縁耐力または絶縁耐圧が大きいほど、誘電率が大きいため、上板２０または下板２８の絶縁耐力または絶縁耐圧が小さくなるように製作することが好ましい。

図６及び図７は、本発明の第２実施の形態によるプラズマディスプレイパネルの断面図であって、上板が９０℃回転されたものを示した図である。第２実施の形態によるプラズマディスプレイパネルは、第１キャパシタンスＣｙｚを減少させるために、上部誘電体層３３ａの厚さｈが１０μｍ以下に形成されたり、スキャン電極Ｙ及びサステイン電極Ｚと重なる上部誘電体層３３ｂの厚さｈ２とその以外領域の上部誘電体層の厚さｈ１とか互いに異なるように形成される点に特徴がある。

図６及び図７と関連し、放電セルの構造を概略的に述べると、上板３０には、スキャン電極Ｙ及びサステイン電極Ｚが形成され、下板３８には、アドレス電極Ｘが形成される。スキャン電極Ｙ及びサステイン電極Ｚのそれぞれは、透明電極３１と、前記透明電極３１の線間幅より小さな線間幅を有し、前記透明電極の一方に形成される金属バス電極３２を含む。

また、前記上板３０には、プラズマ放電の際発生された壁電荷が蓄積される上部誘電体層３３ａ、３３ｂ及び上部誘電体層を保護する保護膜３４ａ、３４ｂが積層される。

前記下板３８には、下部誘電体層３７、隔壁３５が形成され、前記下部誘電体層３７と隔壁３５との表面には、蛍光体層３６が塗布される。

この時、図６に示されているように、上部誘電体層３３ａの厚さｈは、１０μｍ以下に形成され、上部誘電体層の厚さが小さいほど、パネルのキャパシタンスが減少される。

しかし、上部誘電体層３３ａの厚さｈがあまり小さく形成されれば、パネルキャパシタンスは減少される効果があるが、プラズマ放電により生成された壁電荷が十分に形成されることができないという問題があるので、図７に示された実施の形態のように、複数の膜厚を有する誘電層である差等誘電体層が採用されたプラズマディスプレイパネルが提案される。

図７において、上述した実施の形態と実質的に同じ構成要素には、同じ図面符号を付し、重複する説明は省略する。

但し、本実施の形態の上部誘電体層３３ｂは、位置によって異なる厚さを有するように形成される。すなわち、スキャン電極Ｙ及びサステイン電極Ｚと重なる部分での上部誘電体層３３ｂの厚さｈ２が、その他の部分での上部誘電体層３３ｂの厚さｈ１より厚く設定される。

以下、表１を参照して上部誘電体層３３ｂの厚さにともなう誘電率を詳しく述べる。

表１に示したように、上部誘電体層３３ｂは、１０以下の誘電率を有するように、上板電極Ｙ、Ｚと重なる上部誘電体層３３ｂの厚さｈ２は、３５μｍ以下に形成され、その他の上部誘電体層３３ｂの厚さｈ１は、約３μｍ以下に設定される。

したがって、前記上部誘電体層３３ｂの厚さｈ２が厚く形成される部分では、プラズマ放電により充分な壁電荷が形成されることができ、上部誘電体層３３ｂの厚さｈ１が薄く形成された部分では、第１キャパシタンスＣｙｚが減少される。

図８ないし図１１は、第３実施の形態によるプラズマディスプレイパネルの隔壁断面図であって、第３実施の形態は、第２及び第３キャパシタンスＣｘｙ、Ｃｘｘを減少させるために、隔壁の上／下部幅が異なるように形成される点に特徴がある。

図８は、放電セルの縦隔壁３５ａの断面図であり、図９は、放電セルの横隔壁３５ｂの断面図である。前記縦隔壁３５ａは、アドレス電極Ｘと同じ方向に形成された隔壁であり、前記横隔壁３５ｂは、スキャン電極Ｙ及びサステイン電極Ｚと同じ方向に形成された隔壁である。また、上述した実施の形態と実質的に同じ構成要素は、同じ図面符号を付し、重複する説明は省略する。

図８に示されているように、縦隔壁３５ａは、Ｒ、Ｇ、Ｂそれぞれの放電セルを区画して、放電セル間の放電ガスの漏れを防止し、各々の放電空間から放出される紫外線及び可視光線が隣接セルに影響を及ぼすことを防止する。

前記縦隔壁３５ａの幅は、広いほど工程が容易であるが、隔壁の幅があまり広ければ、キャパシタンスを増加させるようになるので、本実施の形態の縦隔壁３５ａは、４０〜５５μｍの上部幅Ｕ１及び６０〜９０μｍの下部幅Ｄ１を有するので、隔壁形成工程が容易なだけでなく、パネルのキャパシタンスが減少される。

このように前記縦隔壁３５ａは、上部幅Ｕ１に比べて下部幅Ｄ１が１．４倍ないし１．９倍広く形成されることが好ましい。

図９に示されているように、前記横隔壁３５ｂは、パネルの水平方向に形成された上／下部ラインに該当する放電セルを区画する。

前記横隔壁３５ｂは、Ｒ、Ｇ、Ｂサブ放電セルを区画する縦隔壁３５ａとは異なり、パネルの横ラインに該当する放電セルを区分するものであるため、隔壁の幅がより広く形成されるので、下部幅Ｄ２が１６０〜２００μｍ、上部幅ＵU２が１００〜１４０μｍに形成される。

このように前記横隔壁３５ｂは、上部幅Ｕ２に比べて、下部幅Ｄ２が１．６倍ないし２倍広く形成されることが好ましい。

図１０は、第３実施の形態による放電セルの断面図であって、前記縦隔壁３５ａは、高さｈｈ１が１２０μｍ以上に形成され、前記横隔壁３５ｂも同じ高さｈｈ１に形成される。そして、前記縦隔壁３５ａ及び横隔壁３５ｂは、誘電率が１０以下である鉛フリー隔壁が利用されることができる。

また、下板３８は、前記アドレス電極Ｘ上に積層される下部誘電体層３７及び隔壁３５ａ、３５ｂ上に厚さｈｈ２が１０μｍ以下である蛍光体層３６が形成される。

以下、表２及び表３を参照して、隔壁の上／下部幅、隔壁の高さ、蛍光体層の厚さにともなうキャパシタンスを詳細に述べる。

表２に示されているように、隔壁の幅が狭くなるか、蛍光体層の厚さが薄いほど、隔壁の誘電率が低いほど、第２キャパシタンスＣｘｘが減少される。

表３に示されているように、隔壁の幅が狭くなるか、隔壁の高さが高くなるほど、上／下板電極間の距離が遠くなって、第３キャパシタンスＣｘｙが減少され、蛍光体層の厚さが薄いほど、隔壁の誘電率が低いほど、第３キャパシタンスＣｘｙが減少される。

特に、上／下板間に形成される第３キャパシタンスＣｘｙが減少さなるためには、図１１に示されたように、上板に形成されたスキャン電極Ｙ及び下板に形成されたアドレス電極Ｘが重なる領域が狭くなければならない。このように、各電極が重なる領域を上／下板電極の重なり部Ｊとする時、その面積は、１４０００μｍ^２以下であることが好ましい。

また、前記上／下板電極の重なり部Ｊは、上／下幅が互いに異なる隔壁３５ａ、３５ｂと重ならないように形成される。

この時、前記上板に備えられるスキャン電極Ｙ及びサステイン電極Ｚは、互いに９０μｍ以上に離隔されてロングギャップＴ３が形成され、各電極の幅Ｔ１が２００μｍ以下に形成される。この時、前記下板に備えられるアドレス電極Ｘは、幅Ｔ２が８０μｍ以下に形成される。

このように構成される第３実施の形態のように、縦隔壁３５ａ及び横隔壁３５ｂの上／下部幅を異なるように形成すれば、第２及び第３キャパシタンスＣ
ｘｘ、Ｃｘｙが減少され、前記隔壁の製造方法は、スクリーンプリント法、添加法、感光性ペースト法、ＬＴＣＣＭ法、サンドブラスト法など公知のいかなる技術でも形成可能である。

図１２は、第４実施の形態によるプラズマディスプレイパネルの平面図であって、第４実施の形態は、第２及び第３キャパシタンスＣｘｘ、Ｃｘｙを減少させるために、スキャン電極Ｙと交差されるアドレス電極Ｘの幅が他の部分の幅より広く形成される点に特徴がある。

また、上述した実施の形態と実質的に同じ構成要素は、同じ図面符号を付し、重複する説明は省略する。

第４実施の形態のアドレス電極Ｘは、スキャン電極Ｙと重なる部分Ｊ´で第１幅Ｔ４を有するように突出部が形成され、その以外の部分では、前記第１幅Ｔ４より小さな第２幅Ｔ５を有するように形成される。

この時、前記アドレス電極Ｘの突出部により前記スキャン電極Ｙと重なる面積が拡張されるので、アドレス放電が安定的に生じ、前記重複部分Ｊ´の面積が１４０００μｍ^２以下になるように、前記アドレス電極の第２幅Ｔ５が狭く形成されるので、第２及び第３キャパシタンスＣｘｘ、Ｃｘｙが減少される。

この時、前記アドレス電極Ｘの第１幅Ｔ４は、１００ないし１２０μｍ程度であり、前記第２幅Ｔ５は、２０ないし８０μｍである。

図１２に示すように、アドレス電極の突出部は、縦隔壁３５ａ、横隔壁３５ｂに重ならない。

また、第４実施の形態のスキャン電極Ｙ及びサステイン電極Ｚは、互いに９０μｍ以上に離隔されてロングギャップＴ３が形成され、各電極の幅Ｔ１が２００μｍ以下に形成される。

このように第４実施の形態において、前記スキャン電極Ｙとサステイン電極Ｚとの間は、ロングギャップによりサステイン放電効率が向上し、前記スキャン電極Ｙと重なるアドレス電極Ｘの幅が広く形成されてアドレス放電効率が向上し、前記スキャン電極Ｙと重ならないアドレス電極Ｘの幅が狭く形成されて、第２及び第３キャパシタンスＣｘｘ、Ｃｘｙが減少される。

尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。

一般的なプラズマディスプレイパネルの放電セルを示す斜視図である。 一般的なプラズマディスプレイパネルの放電セルを示す断面図である。 ２５６階調を具現するためのフレームの構成図である。 一般的なプラズマディスプレイパネルの上／下板に存在する静電容量を等価的に示す図である。 本発明の第１実施の形態によるプラズマディスプレイパネルの斜視図である。 本発明の第２実施の形態によるプラズマディスプレイパネルの断面図である。 本発明の第２実施の形態によるプラズマディスプレイパネルの断面図である。 本発明の第３実施の形態によるプラズマディスプレイパネルの縦隔壁の断面図である。 本発明の第３実施の形態によるプラズマディスプレイパネルの横隔壁の断面図である。 本発明の第３実施の形態によるプラズマディスプレイパネルの放電セル断面図である。 本発明の第３実施の形態によるプラズマディスプレイパネルの電極構造図である。 本発明の第４実施の形態によるプラズマディスプレイパネルの電極構造図である。

Claims (25)

1. スキャン電極及びサステイン電極が備えられた上板と、
   アドレス電極が備えられた下板と
   を含んで構成され、
   前記上板または下板は、１０以下の誘電率を有するように形成されることを特徴とするプラズマディスプレイパネル。
2. １つの放電セル内のスキャン電極及びサステイン電極は、隣接する放電セルのスキャン電極及びサステイン電極と対称的に配列されることを特徴とする請求項１に記載のプラズマディスプレイパネル。
3. 前記上板は、スキャン電極及びサステイン電極上に積層される上部誘電体層を含んで構成され、
   前記上部誘電体層は、１０以下の誘電率を有するように形成されることを特徴とする請求項１に記載のプラズマディスプレイパネル。
4. 前記上部誘電体層は、厚さが３５μｍ以下に形成されることを特徴とする請求項３に記載のプラズマディスプレイパネル。
5. 前記スキャン電極及びサステイン電極は、それぞれ透明電極及び金属バス電極からなり、
   各透明電極間は、９０μｍ以上に離隔して形成されることを特徴とする請求項１に記載のプラズマディスプレイパネル。
6. 前記透明電極の幅は、２００μｍ以下に形成されることを特徴とする請求項５に記載のプラズマディスプレイパネル。
7. 上板とこれに対向する下板とが結合されるパネルと、
   前記上板及び前記下板には、それぞれ少なくとも１つ以上の電極が形成され、
   前記上板の電極上に積層される上部誘電体層は、前記電極と重なる部分の厚さが重ならない部分の厚さより大きく形成されることを特徴とするプラズマディスプレイパネル。
8. 前記上部誘電体層は、１０以下の誘電率を有するように形成されることを特徴とする請求項７に記載のプラズマディスプレイパネル。
9. 前記上部誘電体層の厚さは、３５μｍ以下に形成されることを特徴とする請求項７に記載のプラズマディスプレイパネル。
10. 前記上部誘電体層の電極と重なる部分は、厚さが３５μｍ以下に形成され、重ならない部分は、厚さが１０μｍ以下に形成されることを特徴とする請求項７に記載のプラズマディスプレイパネル。
11. 第１方向にスキャン電極及びサステイン電極が備えられる上板と、
    前記第１方向と交差する第２方向にアドレス電極が備えられ、Ｒ、Ｇ、Ｂ画素放電セルを区画するために、第２方向に形成される縦隔壁及び前記第１方向にパネルラインを区画する横隔壁が備えられる下板を含んで構成され、
    前記横隔壁または縦隔壁は、上部幅に比べて下部幅がより広く形成されることを特徴とするプラズマディスプレイパネル。
12. 前記横隔壁は、上部幅に比べて下部幅が１．６倍ないし２倍広く形成されることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
13. 前記縦隔壁は、上部幅に比べて下部幅が１．４倍ないし１．９倍広く形成されることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
14. 前記横隔壁または縦隔壁は、高さが１２０μｍ以上であることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
15. 前記横隔壁または縦隔壁は、誘電率が１０以下であることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
16. 前記横隔壁または縦隔壁は、鉛フリー隔壁であることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
17. 前記下板が前記アドレス電極上に積層される下部誘電体層及び隔壁上に、厚さが１０μｍ以下である蛍光体層が形成されることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
18. 前記上板に備えられるスキャン電極及びサステイン電極と、前記下板に備えられるアドレス電極とが重なる上下板電極の重なり部は、面積が１４０００μｍ^２以下であることを特徴とする請求項１１に記載のプラズマディスプレイパネル。
19. 前記上下板電極の重なり部は、前記隔壁と重ならないことを特徴とする請求項１８に記載のプラズマディスプレイパネル。
20. 前記上板に備えられるスキャン電極及びサステイン電極の幅が２００μｍ以下に形成される時、前記下板に備えられるアドレス電極の幅が８０μｍ以下に形成されることを特徴とする請求項１８に記載のプラズマディスプレイパネル。
21. スキャン電極及びサステイン電極が備えられた上板とアドレス電極が備えられた下板とが結合されたパネルを構成し、
    前記アドレス電極は、前記スキャン電極と重なるように、第１幅を有する突出部が形成され、その以外の部分で前記第１幅より狭い第２幅で形成されることを特徴とするプラズマディスプレイパネル。
22. 前記アドレス電極の突出部は、面積が１４０００μｍ^２以下になるように形成されることを特徴とする請求項２１に記載のプラズマディスプレイパネル。
23. 前記アドレス電極の突出部は、前記下板に形成された隔壁と重ならないように形成されることを特徴とする請求項２１に記載のプラズマディスプレイパネル。
24. 前記アドレス電極の第１幅は、１００ないし１２０μｍであり、前記第２幅は、２０ないし８０μｍであることを特徴とする請求項２１に記載のプラズマディスプレイパネル。
25. 前記下板が前記アドレス電極上に積層される下部誘電体層及び隔壁上に、厚さが１０μｍ以下である蛍光体層が形成されることを特徴とする請求項２１に記載のプラズマディスプレイパネル。