JPH1167100A - Ａｃ型プラズマディスプレイパネル - Google Patents
Ａｃ型プラズマディスプレイパネルInfo
- Publication number
- JPH1167100A JPH1167100A JP9218436A JP21843697A JPH1167100A JP H1167100 A JPH1167100 A JP H1167100A JP 9218436 A JP9218436 A JP 9218436A JP 21843697 A JP21843697 A JP 21843697A JP H1167100 A JPH1167100 A JP H1167100A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transparent conductive
- electrodes
- conductive film
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
- H01J2211/323—Mutual disposition of electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】発光効率の低下を避けつつ放電開始電圧を低減
し、駆動系の負担を軽減することを目的とする。 【解決手段】行方向に延びる第１及び第２の電極Ｘ，Ｙ
と列方向に延びる第３の電極Ａとを有し、第１及び第２
の電極Ｘ，Ｙによってサステイン電極対が構成され、第
２の電極Ｙと第３の電極Ａとによってアドレス電極対が
構成される構造のＡＣ型ＰＤＰ１において、第１及び第
２の電極Ｘ，Ｙをともに帯状の透明導電膜ｘ１，ｙ１と
それよりも幅の小さい帯状の金属膜ｘ２，ｙ２との積層
体とし、少なくとも第１の電極の金属膜ｘ２を、それと
重なり合う透明導電膜ｘ１における放電ギャップＳ１か
ら遠い側の端縁との距離よりも放電ギャップに近い側の
端縁との距離が小さくなるように配置する。
し、駆動系の負担を軽減することを目的とする。 【解決手段】行方向に延びる第１及び第２の電極Ｘ，Ｙ
と列方向に延びる第３の電極Ａとを有し、第１及び第２
の電極Ｘ，Ｙによってサステイン電極対が構成され、第
２の電極Ｙと第３の電極Ａとによってアドレス電極対が
構成される構造のＡＣ型ＰＤＰ１において、第１及び第
２の電極Ｘ，Ｙをともに帯状の透明導電膜ｘ１，ｙ１と
それよりも幅の小さい帯状の金属膜ｘ２，ｙ２との積層
体とし、少なくとも第１の電極の金属膜ｘ２を、それと
重なり合う透明導電膜ｘ１における放電ギャップＳ１か
ら遠い側の端縁との距離よりも放電ギャップに近い側の
端縁との距離が小さくなるように配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示方
式のＡＣ型プラズマディスプレイパネル（PlasmaDispla
y Panel：ＰＤＰ）に関し、画面に沿った放電を生じさ
せる面放電形式のＰＤＰに適用される。
式のＡＣ型プラズマディスプレイパネル（PlasmaDispla
y Panel：ＰＤＰ）に関し、画面に沿った放電を生じさ
せる面放電形式のＰＤＰに適用される。
【０００２】ＰＤＰは、基板対を支持体とする自己発光
型の薄型表示デバイスであり、カラー画面の実用化を機
にテレビジョン映像やコンピュータのモニターなどの用
途で広く用いられるようになってきた。ハイビジョン用
の大画面フラット型デバイスとしても注目されている。
型の薄型表示デバイスであり、カラー画面の実用化を機
にテレビジョン映像やコンピュータのモニターなどの用
途で広く用いられるようになってきた。ハイビジョン用
の大画面フラット型デバイスとしても注目されている。
【０００３】マトリクス表示方式のＰＤＰにおいて、表
示素子であるセルの点灯状態の維持（サステイン）にメ
モリ効果が利用されている。ＡＣ型ＰＤＰは、電極を誘
電体で被覆することにより構造的にメモリ機能を有する
ように構成されている。ＡＣ型ＰＤＰによる表示に際し
ては、点灯（発光）すべきセルのみに壁電荷を蓄積させ
るライン順次のアドレッシングを行い、その後に全ての
セルに対して一斉に交番極性の電圧（サステイン電圧）
を印加する。サステイン電圧は放電開始電圧より低い所
定の電圧である。壁電荷の存在するセルでは、壁電圧が
サステイン電圧に重畳するので、セルに加わる実効電圧
が放電開始電圧を越えて放電が生じる。サステイン電圧
の印加周期を短くすれば、見かけの上で連続的な点灯状
態が得られる。
示素子であるセルの点灯状態の維持（サステイン）にメ
モリ効果が利用されている。ＡＣ型ＰＤＰは、電極を誘
電体で被覆することにより構造的にメモリ機能を有する
ように構成されている。ＡＣ型ＰＤＰによる表示に際し
ては、点灯（発光）すべきセルのみに壁電荷を蓄積させ
るライン順次のアドレッシングを行い、その後に全ての
セルに対して一斉に交番極性の電圧（サステイン電圧）
を印加する。サステイン電圧は放電開始電圧より低い所
定の電圧である。壁電荷の存在するセルでは、壁電圧が
サステイン電圧に重畳するので、セルに加わる実効電圧
が放電開始電圧を越えて放電が生じる。サステイン電圧
の印加周期を短くすれば、見かけの上で連続的な点灯状
態が得られる。
【０００４】
【従来の技術】カラー表示デバイスとして、面放電形式
のＡＣ型ＰＤＰが商品化されている。面放電形式は、放
電維持期間（表示期間）において交番に陽極又は陰極と
なる一対のサステイン電極を、同一基板上に平行配置す
る形式である。面放電型ＰＤＰでは、カラー表示のため
の蛍光体層を、サステイン電極対を配置した基板と対向
する他方の基板上に設けることによって、放電時のイオ
ン衝撃による蛍光体層の劣化を軽減し、長寿命化を図る
ことができる。
のＡＣ型ＰＤＰが商品化されている。面放電形式は、放
電維持期間（表示期間）において交番に陽極又は陰極と
なる一対のサステイン電極を、同一基板上に平行配置す
る形式である。面放電型ＰＤＰでは、カラー表示のため
の蛍光体層を、サステイン電極対を配置した基板と対向
する他方の基板上に設けることによって、放電時のイオ
ン衝撃による蛍光体層の劣化を軽減し、長寿命化を図る
ことができる。
【０００５】図１０は従来のＰＤＰ９０の内部構造を示
す要部断面図、図１１は従来のサステイン電極の配列方
向における発光強度分布の模式図である。ＰＤＰ９０で
は、前面側のガラス基板９１の内面に、マトリクス表示
のライン毎に一対のサステイン電極（第１及び第２の電
極）９３，９４が配列されている。これらのサステイン
電極９３，９４は誘電体層９６によって放電空間９９に
対して絶縁され、誘電体層９６の表面にはハイガンマ材
料からなる保護膜９７が設けられている。一方、背面側
のガラス基板９２の内面には、サステイン電極９３，９
４と直交するようにマトリクス表示の列毎にアドレス電
極（第３の電極）９５が配列されている。そして、アド
レス電極９５の上部を含めて、ガラス基板９２を被覆す
るように蛍光体層９８が設けられている。このように蛍
光体層９８を背面側の基板上に配置したものは“反射
型”と呼称され、逆に前面側の基板上に配置したものは
“透過型”と呼称されている。反射型は、蛍光体層９８
の発光面を直接に見ることのできるので、輝度及び視野
角の上で透過型よりも有利である。
す要部断面図、図１１は従来のサステイン電極の配列方
向における発光強度分布の模式図である。ＰＤＰ９０で
は、前面側のガラス基板９１の内面に、マトリクス表示
のライン毎に一対のサステイン電極（第１及び第２の電
極）９３，９４が配列されている。これらのサステイン
電極９３，９４は誘電体層９６によって放電空間９９に
対して絶縁され、誘電体層９６の表面にはハイガンマ材
料からなる保護膜９７が設けられている。一方、背面側
のガラス基板９２の内面には、サステイン電極９３，９
４と直交するようにマトリクス表示の列毎にアドレス電
極（第３の電極）９５が配列されている。そして、アド
レス電極９５の上部を含めて、ガラス基板９２を被覆す
るように蛍光体層９８が設けられている。このように蛍
光体層９８を背面側の基板上に配置したものは“反射
型”と呼称され、逆に前面側の基板上に配置したものは
“透過型”と呼称されている。反射型は、蛍光体層９８
の発光面を直接に見ることのできるので、輝度及び視野
角の上で透過型よりも有利である。
【０００６】サステイン電極９３は、透明導電膜９３１
にそれより幅の小さい金属膜９３２を補助導体として積
層した帯状の複合電極であり、ライン方向に延びてい
る。サステイン電極９４も、サステイン電極９３と同様
に透明導電膜９４１と金属膜９４２との積層体である。
各透明導電膜９３１，９４１の幅は、隣接するラインど
うしの間に適切な電極間距離を設け且つセル内で面放電
が広範囲に拡がるようにセルサイズに応じて選定され
る。各金属膜９３２，９４２の幅は、許容最低限以上の
導電性が得られるようにライン長に応じて選定される。
なお、隣接するラインどうしの電極間隙Ｓ２は逆スリッ
トと呼称されている。
にそれより幅の小さい金属膜９３２を補助導体として積
層した帯状の複合電極であり、ライン方向に延びてい
る。サステイン電極９４も、サステイン電極９３と同様
に透明導電膜９４１と金属膜９４２との積層体である。
各透明導電膜９３１，９４１の幅は、隣接するラインど
うしの間に適切な電極間距離を設け且つセル内で面放電
が広範囲に拡がるようにセルサイズに応じて選定され
る。各金属膜９３２，９４２の幅は、許容最低限以上の
導電性が得られるようにライン長に応じて選定される。
なお、隣接するラインどうしの電極間隙Ｓ２は逆スリッ
トと呼称されている。
【０００７】ＰＤＰ９０による表示に際しては、ライン
順次のアドレッシングが行われる。セルを点灯（発光）
させる場合には、アドレス電極９５と一方のサステイン
電極９４とを適切にバイアスしてそれら電極交点で定ま
るアドレス放電セルに対向放電（パネルの厚さ方向の放
電）を生じさせ、誘電体層９６（保護膜９７も誘電体層
９６の一部とする）の表面を適度に帯電させる。セルの
点灯／非点灯を設定するアドレッシングの後、サステイ
ン電極９４とサステイン電極９３とに対して、これらの
相対電圧の極性が交互に入れ代わるようにサステイン電
圧を印加し、その電極対により形成される表示放電セル
に周期的に面放電を生じさせる。蛍光体層９８は、主に
面放電で生じた紫外線ＵＶによって局部的に励起されて
所定色の可視光を放つ。この可視光の内、ガラス基板９
１を透過する光が表示光となる。
順次のアドレッシングが行われる。セルを点灯（発光）
させる場合には、アドレス電極９５と一方のサステイン
電極９４とを適切にバイアスしてそれら電極交点で定ま
るアドレス放電セルに対向放電（パネルの厚さ方向の放
電）を生じさせ、誘電体層９６（保護膜９７も誘電体層
９６の一部とする）の表面を適度に帯電させる。セルの
点灯／非点灯を設定するアドレッシングの後、サステイ
ン電極９４とサステイン電極９３とに対して、これらの
相対電圧の極性が交互に入れ代わるようにサステイン電
圧を印加し、その電極対により形成される表示放電セル
に周期的に面放電を生じさせる。蛍光体層９８は、主に
面放電で生じた紫外線ＵＶによって局部的に励起されて
所定色の可視光を放つ。この可視光の内、ガラス基板９
１を透過する光が表示光となる。
【０００８】図１１に示されるように、各セルにおける
発光強度は、対をなすサステイン電極９３，９４の配列
間隙である面放電ギャップ（放電スリットと呼称され
る）Ｓ１の中央で最も大きく、面放電ギャップＳ１から
列方向に遠ざかるにつれて小さくなる。従来において
は、遮光による発光強度の低下を最小限とするため、金
属膜９３２，９４２は、透明導電膜９３１，９４１にお
ける面放電ギャップＳ１から遠い側（逆スリットＳ２に
近い側）の端縁に寄せるように配置されていた。
発光強度は、対をなすサステイン電極９３，９４の配列
間隙である面放電ギャップ（放電スリットと呼称され
る）Ｓ１の中央で最も大きく、面放電ギャップＳ１から
列方向に遠ざかるにつれて小さくなる。従来において
は、遮光による発光強度の低下を最小限とするため、金
属膜９３２，９４２は、透明導電膜９３１，９４１にお
ける面放電ギャップＳ１から遠い側（逆スリットＳ２に
近い側）の端縁に寄せるように配置されていた。
【０００９】
【発明が解決しようとする課題】ところで、ＰＤＰの課
題の１つに駆動電圧の低減がある。消費電力、熱設計、
駆動系の小型軽量化などの上で、より低い電圧で駆動可
能なパネル構造が望ましい。
題の１つに駆動電圧の低減がある。消費電力、熱設計、
駆動系の小型軽量化などの上で、より低い電圧で駆動可
能なパネル構造が望ましい。
【００１０】しかし、一方で画面の高精細化が進められ
ており、セルサイズが縮小される傾向にある。セルサイ
ズが小さくなると、荷電粒子の移動が抑制されることか
ら、放電開始電圧が上昇する。
ており、セルサイズが縮小される傾向にある。セルサイ
ズが小さくなると、荷電粒子の移動が抑制されることか
ら、放電開始電圧が上昇する。
【００１１】従来のサステイン電極構造では、金属膜９
３２，９４２による遮光は最小限となるものの、セルサ
イズの縮小にともなって発光効率（輝度／消費電力）が
低下してしまうという問題があった。
３２，９４２による遮光は最小限となるものの、セルサ
イズの縮小にともなって発光効率（輝度／消費電力）が
低下してしまうという問題があった。
【００１２】本発明は、発光効率の低下を避けつつ放電
開始電圧を低減し、駆動系の負担を軽減することを目的
としている。他の目的は、長期にわたる動作の安定を実
現することにある。
開始電圧を低減し、駆動系の負担を軽減することを目的
としている。他の目的は、長期にわたる動作の安定を実
現することにある。
【００１３】
【課題を解決するための手段】上述の目的を達成するた
め、透明導電膜とともに面放電のための電極を構成する
金属膜を、従来よりも面放電ギャップに近づける。金属
膜が面放電ギャップに近いほど、面放電の開始電圧が低
くなる。反面、セルの中のより発光強度の大きい部分が
遮光範囲となるので、表示の輝度が低下する。したがっ
て、金属膜を面放電ギャップに近づけて十分な電圧低下
の効果が得られる範囲内で最も面放電ギャップから遠い
位置に配置する。種々のセルサイズについての実験によ
り、十分な電圧低下の効果が得られる配置位置は、金属
膜の幅方向の中央が透明導電膜における幅方向の中央よ
りも面放電ギャップに近くなる位置であることが確かめ
られた。この位置に配置した場合、金属膜と透明導電膜
との間で、面放電ギャップから遠い側の端縁どうしの距
離よりも、放電ギャップに近い側の端縁どうしの距離が
小さくなる。
め、透明導電膜とともに面放電のための電極を構成する
金属膜を、従来よりも面放電ギャップに近づける。金属
膜が面放電ギャップに近いほど、面放電の開始電圧が低
くなる。反面、セルの中のより発光強度の大きい部分が
遮光範囲となるので、表示の輝度が低下する。したがっ
て、金属膜を面放電ギャップに近づけて十分な電圧低下
の効果が得られる範囲内で最も面放電ギャップから遠い
位置に配置する。種々のセルサイズについての実験によ
り、十分な電圧低下の効果が得られる配置位置は、金属
膜の幅方向の中央が透明導電膜における幅方向の中央よ
りも面放電ギャップに近くなる位置であることが確かめ
られた。この位置に配置した場合、金属膜と透明導電膜
との間で、面放電ギャップから遠い側の端縁どうしの距
離よりも、放電ギャップに近い側の端縁どうしの距離が
小さくなる。
【００１４】面放電に係わる一対の電極のどちらの金属
膜を面放電ギャップに近づけても放電開始電圧が低くな
る。両方の電極の金属膜をそれぞれ面放電ギャップに近
づけても放電開始電圧が低くなる。ただし、アドレッシ
ングに用いる電極の金属膜を面放電ギャップに近づけて
配置すると、誘電体層の保護膜の経年変化が生じたとき
にアドレッシングが不安定になり易い。長期にわたるア
ドレッシングの安定化の上では、アドレッシングに用い
ない電極のみについて金属膜を面放電ギャップに近づけ
て配置するのが望ましい。
膜を面放電ギャップに近づけても放電開始電圧が低くな
る。両方の電極の金属膜をそれぞれ面放電ギャップに近
づけても放電開始電圧が低くなる。ただし、アドレッシ
ングに用いる電極の金属膜を面放電ギャップに近づけて
配置すると、誘電体層の保護膜の経年変化が生じたとき
にアドレッシングが不安定になり易い。長期にわたるア
ドレッシングの安定化の上では、アドレッシングに用い
ない電極のみについて金属膜を面放電ギャップに近づけ
て配置するのが望ましい。
【００１５】請求項１の発明のＰＤＰは、マトリクス表
示の各単位発光領域において、行方向に延び且つ放電ギ
ャップを隔てて列方向に並ぶ第１及び第２の電極と、列
方向に延びる第３の電極とが交差し、前記第１及び第２
の電極によって表示放電セルが構成され、前記第２の電
極と前記第３の電極とによってアドレス放電セルが構成
される構造のＡＣ型ＰＤＰであって、前記第１及び第２
の電極が、ともに帯状の透明導電膜と当該透明導電膜よ
りも幅の小さい帯状の金属膜との積層体であり、少なく
とも前記第１の電極の金属膜が、それと重なり合う前記
透明導電膜における放電ギャップから遠い側の端縁との
距離よりも前記放電ギャップに近い側の端縁との距離が
小さくなるように配置されたものである。
示の各単位発光領域において、行方向に延び且つ放電ギ
ャップを隔てて列方向に並ぶ第１及び第２の電極と、列
方向に延びる第３の電極とが交差し、前記第１及び第２
の電極によって表示放電セルが構成され、前記第２の電
極と前記第３の電極とによってアドレス放電セルが構成
される構造のＡＣ型ＰＤＰであって、前記第１及び第２
の電極が、ともに帯状の透明導電膜と当該透明導電膜よ
りも幅の小さい帯状の金属膜との積層体であり、少なく
とも前記第１の電極の金属膜が、それと重なり合う前記
透明導電膜における放電ギャップから遠い側の端縁との
距離よりも前記放電ギャップに近い側の端縁との距離が
小さくなるように配置されたものである。
【００１６】請求項２の発明のＰＤＰは、前記第２の電
極の金属膜が、それと重なり合う前記透明導電膜におけ
る放電ギャップから遠い側の端縁との距離が前記放電ギ
ャップに近い側の端縁との距離以下になるように配置さ
れたものである。
極の金属膜が、それと重なり合う前記透明導電膜におけ
る放電ギャップから遠い側の端縁との距離が前記放電ギ
ャップに近い側の端縁との距離以下になるように配置さ
れたものである。
【００１７】請求項３の発明のＰＤＰにおいては、前記
第１の電極の透明導電膜の幅と前記第２の電極の透明導
電膜の幅とが等しい。請求項４の発明のＰＤＰは、前面
基板と背面基板との間に放電空間を形成し、前面基板上
に互いに隣接して対をなす複数の表示電極を誘電体層で
覆って配設し、背面基板上にそれら表示電極対と交差す
る方向の複数のデータ電極を配設し、表示電極対により
表示放電セルを形成し、表示電極対の一方とデータ電極
との交点にアドレス放電セルを形成してなる３電極ＡＣ
型ＰＤＰであって、前記対をなす表示電極がともに帯状
の透明導電膜とそれよりも幅の小さい帯状の金属膜との
積層体からなり、当該アドレス放電セル形成用の一方の
表示電極における金属膜がその幅方向の中心が透明導電
膜の幅方向の中心より放電ギャップに近くなるように配
置されているものである。
第１の電極の透明導電膜の幅と前記第２の電極の透明導
電膜の幅とが等しい。請求項４の発明のＰＤＰは、前面
基板と背面基板との間に放電空間を形成し、前面基板上
に互いに隣接して対をなす複数の表示電極を誘電体層で
覆って配設し、背面基板上にそれら表示電極対と交差す
る方向の複数のデータ電極を配設し、表示電極対により
表示放電セルを形成し、表示電極対の一方とデータ電極
との交点にアドレス放電セルを形成してなる３電極ＡＣ
型ＰＤＰであって、前記対をなす表示電極がともに帯状
の透明導電膜とそれよりも幅の小さい帯状の金属膜との
積層体からなり、当該アドレス放電セル形成用の一方の
表示電極における金属膜がその幅方向の中心が透明導電
膜の幅方向の中心より放電ギャップに近くなるように配
置されているものである。
【００１８】請求項５の発明のＰＤＰにおいては、前記
第２の電極の透明導電膜の幅が前記第１の電極の透明導
電膜の幅よりも小さい。
第２の電極の透明導電膜の幅が前記第１の電極の透明導
電膜の幅よりも小さい。
【００１９】
【発明の実施の形態】図１は本発明のＰＤＰ１の内部構
造を示す斜視図である。図２はＰＤＰ１の電極マトリク
スの概略図であり、放電空間３０からみた電極配列を模
式的に示している。
造を示す斜視図である。図２はＰＤＰ１の電極マトリク
スの概略図であり、放電空間３０からみた電極配列を模
式的に示している。
【００２０】図１のＰＤＰ１は、フルカラー表示の可能
な面放電形式のＡＣ型ＰＤＰであり、蛍光体の配置形態
による分類の上で反射型と呼称されている。ＰＤＰ１で
は、前面側のガラス基板１１の内面に、サステイン電極
Ｘ，Ｙが配列されている。これらのサステイン電極Ｘ，
Ｙを放電空間３０に対して被覆するように、低融点ガラ
スからなる厚さ３０μｍ程度の誘電体層１７が表示領域
の全域に設けられている。誘電体層１７の表面には保護
膜１８として厚さ数千オングストロームの酸化マグネシ
ウム膜が形成されている。誘電体層１７及び保護膜１８
はともに透光性を有している。一方、背面側のガラス基
板２１の内面には、サステイン電極Ｘ，Ｙと直交するよ
うにアドレス電極（第３の電極）Ａが配列されている。
アドレス電極Ａは下地層２２の上に設けられ、厚さ１０
μｍ程度の誘電体層２４によって被覆されている。誘電
体層２４の上には、高さ１５０μｍの平面視直線帯状の
隔壁２９が、各アドレス電極Ａの間に１つずつ設けられ
ている。これらの隔壁２９によって放電空間３０がライ
ン方向にサブピクセル（単位発光領域）毎に区画され、
且つ放電空間３０の間隙寸法が規定されている。隔壁は
放電光の反射性を高める目的で白色顔料を混合した白色
ガラスによって形成するのが望ましく、またその頂部を
黒色ガラスで被ってコントラストを高めるのが望まし
い。そして、アドレス電極Ａの上部を含めて、誘電体層
２４の表面及び隔壁２９の側面を被覆するように、カラ
ー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２
８Ｇ，２８Ｂ（以下、特に色を区別する必要がないとき
は蛍光体層２８と記述する）が設けられている。放電空
間３０には、主成分のネオンにキセノンを混合した放電
ガスが封入されている。封入圧力は５００Ｔｏｒｒであ
る。
な面放電形式のＡＣ型ＰＤＰであり、蛍光体の配置形態
による分類の上で反射型と呼称されている。ＰＤＰ１で
は、前面側のガラス基板１１の内面に、サステイン電極
Ｘ，Ｙが配列されている。これらのサステイン電極Ｘ，
Ｙを放電空間３０に対して被覆するように、低融点ガラ
スからなる厚さ３０μｍ程度の誘電体層１７が表示領域
の全域に設けられている。誘電体層１７の表面には保護
膜１８として厚さ数千オングストロームの酸化マグネシ
ウム膜が形成されている。誘電体層１７及び保護膜１８
はともに透光性を有している。一方、背面側のガラス基
板２１の内面には、サステイン電極Ｘ，Ｙと直交するよ
うにアドレス電極（第３の電極）Ａが配列されている。
アドレス電極Ａは下地層２２の上に設けられ、厚さ１０
μｍ程度の誘電体層２４によって被覆されている。誘電
体層２４の上には、高さ１５０μｍの平面視直線帯状の
隔壁２９が、各アドレス電極Ａの間に１つずつ設けられ
ている。これらの隔壁２９によって放電空間３０がライ
ン方向にサブピクセル（単位発光領域）毎に区画され、
且つ放電空間３０の間隙寸法が規定されている。隔壁は
放電光の反射性を高める目的で白色顔料を混合した白色
ガラスによって形成するのが望ましく、またその頂部を
黒色ガラスで被ってコントラストを高めるのが望まし
い。そして、アドレス電極Ａの上部を含めて、誘電体層
２４の表面及び隔壁２９の側面を被覆するように、カラ
ー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２
８Ｇ，２８Ｂ（以下、特に色を区別する必要がないとき
は蛍光体層２８と記述する）が設けられている。放電空
間３０には、主成分のネオンにキセノンを混合した放電
ガスが封入されている。封入圧力は５００Ｔｏｒｒであ
る。
【００２１】ＰＤＰ１において、表示の１画素（ピクセ
ル）は、各ラインＬ内の隣接する３つのサブピクセル
（単位発光領域）で構成される。各列内の各ラインの発
光色は同一である。なお、ＰＤＰ１では、マトリクス表
示の列方向（サステイン電極Ｘ，Ｙの配列方向）に放電
空間３０を区画する隔壁は存在しない。そのため、隣接
するラインＬどうしの電極間隙（逆スリット）は、面放
電ギャップ（例えば８０〜１４０μｍ）より大きい値
（例えば４００〜５００μｍ）に選定されている。この
逆スリットは暗色の遮蔽膜を配置して非点灯時の蛍光体
材料の白色が見えないようにするのが望ましい。
ル）は、各ラインＬ内の隣接する３つのサブピクセル
（単位発光領域）で構成される。各列内の各ラインの発
光色は同一である。なお、ＰＤＰ１では、マトリクス表
示の列方向（サステイン電極Ｘ，Ｙの配列方向）に放電
空間３０を区画する隔壁は存在しない。そのため、隣接
するラインＬどうしの電極間隙（逆スリット）は、面放
電ギャップ（例えば８０〜１４０μｍ）より大きい値
（例えば４００〜５００μｍ）に選定されている。この
逆スリットは暗色の遮蔽膜を配置して非点灯時の蛍光体
材料の白色が見えないようにするのが望ましい。
【００２２】マトリクス表示の個々のラインＬには一対
のサステイン電極Ｘ，Ｙが対応し、１列には１本のアド
レス電極Ａが対応する。そして、３列が１ピクセルに対
応する。図２において斜線が付された枠状の領域ａ３１
は、ガラス基板１１，２１の接合領域である。全てのサ
ステイン電極Ｘはガラス基板１１における水平方向の一
方の端縁部まで導出され、全てのサステイン電極Ｙは他
方の端縁部まで導出されている。サステイン電極Ｘは、
駆動回路の簡単化のために共通端子Ｘｔと一体化され、
電気的に共通化されている。サステイン電極Ｙは、ライ
ン順次のアドレッシングを可能とするために、１ライン
ずつ独立した個別電極とされ、個々に個別端子Ｙｔと一
体化されている。また、アドレス電極Ａは、ガラス基板
２１における垂直方向の端縁部の個別端子Ａｔと一体化
されている。接合領域ａ３１の内側において、サステイ
ン電極群とアドレス電極群とが交差する領域が画面領域
ａ１（スクリーン）である。画面領域ａ１と接合領域ａ
３１との間の非表示領域ａ２には放電ガスを封入するた
めの貫通孔２１０が設けられている。
のサステイン電極Ｘ，Ｙが対応し、１列には１本のアド
レス電極Ａが対応する。そして、３列が１ピクセルに対
応する。図２において斜線が付された枠状の領域ａ３１
は、ガラス基板１１，２１の接合領域である。全てのサ
ステイン電極Ｘはガラス基板１１における水平方向の一
方の端縁部まで導出され、全てのサステイン電極Ｙは他
方の端縁部まで導出されている。サステイン電極Ｘは、
駆動回路の簡単化のために共通端子Ｘｔと一体化され、
電気的に共通化されている。サステイン電極Ｙは、ライ
ン順次のアドレッシングを可能とするために、１ライン
ずつ独立した個別電極とされ、個々に個別端子Ｙｔと一
体化されている。また、アドレス電極Ａは、ガラス基板
２１における垂直方向の端縁部の個別端子Ａｔと一体化
されている。接合領域ａ３１の内側において、サステイ
ン電極群とアドレス電極群とが交差する領域が画面領域
ａ１（スクリーン）である。画面領域ａ１と接合領域ａ
３１との間の非表示領域ａ２には放電ガスを封入するた
めの貫通孔２１０が設けられている。
【００２３】図３はＰＤＰ１の要部断面図、図４はサス
テイン電極対の構成を示す図、図５は金属膜ｘ２の配置
位置と放電開始電圧との関係を示すグラフ、図６は金属
膜ｘ２の配置位置と輝度との関係を示すグラフである。
テイン電極対の構成を示す図、図５は金属膜ｘ２の配置
位置と放電開始電圧との関係を示すグラフ、図６は金属
膜ｘ２の配置位置と輝度との関係を示すグラフである。
【００２４】サステイン電極Ｘは、帯状にパターニング
された透明導電膜ｘ１と、それより幅の小さい帯状にパ
ターニングされた金属膜（バス電極）ｘ２とからなる積
層構造の複合電極である。同様にサステイン電極Ｙも、
帯状の透明導電膜ｙ１とそれより幅の小さい帯状の金属
膜ｙ２とが一体化した積層体である。透明導電膜ｘ１，
ｙ１の材質はＩＴＯである。金属膜ｘ２，ｙ２は、とも
にクロム／銅／クロムの３層構造の非透光性薄膜であ
り、サステイン電極Ｘ，Ｙのライン抵抗を低減するため
の補助導体として、透明導電膜ｘ１，ｙ１の上に配置さ
れている。表１に画面サイズが４２インチ（ライン長は
約９６０ｍｍ）の場合におけるサステイン電極Ｘ，Ｙの
各部の実用寸法範囲を示す。
された透明導電膜ｘ１と、それより幅の小さい帯状にパ
ターニングされた金属膜（バス電極）ｘ２とからなる積
層構造の複合電極である。同様にサステイン電極Ｙも、
帯状の透明導電膜ｙ１とそれより幅の小さい帯状の金属
膜ｙ２とが一体化した積層体である。透明導電膜ｘ１，
ｙ１の材質はＩＴＯである。金属膜ｘ２，ｙ２は、とも
にクロム／銅／クロムの３層構造の非透光性薄膜であ
り、サステイン電極Ｘ，Ｙのライン抵抗を低減するため
の補助導体として、透明導電膜ｘ１，ｙ１の上に配置さ
れている。表１に画面サイズが４２インチ（ライン長は
約９６０ｍｍ）の場合におけるサステイン電極Ｘ，Ｙの
各部の実用寸法範囲を示す。
【００２５】
【表１】
【００２６】ここで、構造上の重要な特徴は、一対のサ
ステイン電極Ｘ，Ｙのうち、アドレス電極Ａとの間のア
ドレス放電に係わる一方のサステイン電極Ｙの金属膜ｙ
２が従来と同様に面放電ギャップＳ１から遠ざけて配置
されているのに対し、他方のサステイン電極Ｘの金属膜
ｘ２は、その幅方向の中心Ｃ２が透明導電膜ｘ１の幅方
向の中心Ｃ１より面放電ギャップＳ１に近くなるように
配置されている点である。すなわち、透明導電膜ｘ１の
面放電ギャップＳ１に近い側の端縁と金属膜ｘ２との距
離ｄ２は、透明導電膜ｘ１の面放電ギャップＳ１から遠
い側の端縁と金属膜ｘ２との距離ｄ１より小さい（ｄ２
＜ｄ１）。
ステイン電極Ｘ，Ｙのうち、アドレス電極Ａとの間のア
ドレス放電に係わる一方のサステイン電極Ｙの金属膜ｙ
２が従来と同様に面放電ギャップＳ１から遠ざけて配置
されているのに対し、他方のサステイン電極Ｘの金属膜
ｘ２は、その幅方向の中心Ｃ２が透明導電膜ｘ１の幅方
向の中心Ｃ１より面放電ギャップＳ１に近くなるように
配置されている点である。すなわち、透明導電膜ｘ１の
面放電ギャップＳ１に近い側の端縁と金属膜ｘ２との距
離ｄ２は、透明導電膜ｘ１の面放電ギャップＳ１から遠
い側の端縁と金属膜ｘ２との距離ｄ１より小さい（ｄ２
＜ｄ１）。
【００２７】このように金属膜ｘ２を配置する理由は次
のとおりである。図５に示されるように、透明導電膜ｘ
１に対する金属膜ｘ２の位置を表す距離ｄ２と距離ｄ１
との差Δｄ（＝ｄ２−ｄ１）が小さくなるにつれて放電
開始電圧Ｖｆが下がる。しかし、図６に示されるように
金属膜ｘ２を発光中心側に寄るので輝度が低下する。し
たがって、少なくとも輝度の低下に見合う程度の低電圧
化の効果が得られるように金属膜ｘ２を配置する必要が
ある。上述の条件を満たすサステイン電極構造を採用す
ることにより、発光効率を高めることが可能となる。
のとおりである。図５に示されるように、透明導電膜ｘ
１に対する金属膜ｘ２の位置を表す距離ｄ２と距離ｄ１
との差Δｄ（＝ｄ２−ｄ１）が小さくなるにつれて放電
開始電圧Ｖｆが下がる。しかし、図６に示されるように
金属膜ｘ２を発光中心側に寄るので輝度が低下する。し
たがって、少なくとも輝度の低下に見合う程度の低電圧
化の効果が得られるように金属膜ｘ２を配置する必要が
ある。上述の条件を満たすサステイン電極構造を採用す
ることにより、発光効率を高めることが可能となる。
【００２８】また、サステイン電極Ｙの金属膜ｙ２を面
放電ギャップＳ１に近づけないことにより、経年変化と
しての放電スパッタリングによる保護膜１８の膜厚減少
がアドレッシングに大きく影響せず、長期にわたる動作
の安定を実現することができる。すなわち、アドレッシ
ング時の対向放電は背面側に突出した金属膜ｙ２とアド
レス電極Ａとの間で起こるので、金属膜ｙ２を覆う部分
の保護膜１８の状態が放電の成否を左右する。保護膜１
８の膜厚減少は特に面放電ギャップＳ１の近傍で顕著で
あるので、金属膜ｙ２を面放電ギャップＳ１に近づけて
配置すると、累積使用時間が長くなるにつれてアドレッ
シング時の放電ミスが起こり易くなる。面放電は比較的
に広範囲に拡がるので、局部的な保護膜１８の劣化の影
響を受けにくい。
放電ギャップＳ１に近づけないことにより、経年変化と
しての放電スパッタリングによる保護膜１８の膜厚減少
がアドレッシングに大きく影響せず、長期にわたる動作
の安定を実現することができる。すなわち、アドレッシ
ング時の対向放電は背面側に突出した金属膜ｙ２とアド
レス電極Ａとの間で起こるので、金属膜ｙ２を覆う部分
の保護膜１８の状態が放電の成否を左右する。保護膜１
８の膜厚減少は特に面放電ギャップＳ１の近傍で顕著で
あるので、金属膜ｙ２を面放電ギャップＳ１に近づけて
配置すると、累積使用時間が長くなるにつれてアドレッ
シング時の放電ミスが起こり易くなる。面放電は比較的
に広範囲に拡がるので、局部的な保護膜１８の劣化の影
響を受けにくい。
【００２９】本実施形態においては、各セルの列方向の
中央が発光中心となり、ラインＬが等間隔に並ぶよう
に、透明導電膜ｘ１の幅Ｗｘ１と透明導電膜ｙ１の幅Ｗ
ｙ１とが同一の値に選定されている。金属膜ｘ２の幅Ｗ
ｘ２及び金属膜ｙ２の幅Ｗｙ２も同一であるが、これら
を個別に選定してもよい。
中央が発光中心となり、ラインＬが等間隔に並ぶよう
に、透明導電膜ｘ１の幅Ｗｘ１と透明導電膜ｙ１の幅Ｗ
ｙ１とが同一の値に選定されている。金属膜ｘ２の幅Ｗ
ｘ２及び金属膜ｙ２の幅Ｗｙ２も同一であるが、これら
を個別に選定してもよい。
【００３０】以上の構成のＰＤＰ１は、図示しない駆動
ユニットと組み合わせた状態で、壁掛け式テレビジョン
受像機などの表示デバイスとして使用される。その際、
ＰＤＰ１は、フレキシブル配線板などを介して駆動ユニ
ットと電気的に接続される。
ユニットと組み合わせた状態で、壁掛け式テレビジョン
受像機などの表示デバイスとして使用される。その際、
ＰＤＰ１は、フレキシブル配線板などを介して駆動ユニ
ットと電気的に接続される。
【００３１】図７は駆動シーケンスを示す電圧波形図で
ある。ＰＤＰ１による表示においては、表示放電セルの
発光の２値制御によって階調再現を行うために、外部か
らの入力画像である時系列の各フレームＦを、例えば６
個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓ
ｆ５，ｓｆ６に分割する。各サブフレームｓｆ１〜ｓｆ
６における輝度の相対比率が１：２：４：８：１６：３
２となるように重み付けをして、各サブフレームｓｆ１
〜ｓｆ６のサステインの発光回数を設定する。サブフレ
ーム単位の発光の有無の組合せでＲＧＢの各色毎にレベ
ル「０」〜「６３」の６４段階の輝度設定を行うことが
できるので、表示可能な色の数は６４3 となる。なお、
サブフレームｓｆ１〜ｓｆ６を輝度の重みの順に表示す
る必要はない。例えば重みの大きいサブフレームｓｆ６
を表示期間の中間に配置するといった最適化を行うこと
ができる。
ある。ＰＤＰ１による表示においては、表示放電セルの
発光の２値制御によって階調再現を行うために、外部か
らの入力画像である時系列の各フレームＦを、例えば６
個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓ
ｆ５，ｓｆ６に分割する。各サブフレームｓｆ１〜ｓｆ
６における輝度の相対比率が１：２：４：８：１６：３
２となるように重み付けをして、各サブフレームｓｆ１
〜ｓｆ６のサステインの発光回数を設定する。サブフレ
ーム単位の発光の有無の組合せでＲＧＢの各色毎にレベ
ル「０」〜「６３」の６４段階の輝度設定を行うことが
できるので、表示可能な色の数は６４3 となる。なお、
サブフレームｓｆ１〜ｓｆ６を輝度の重みの順に表示す
る必要はない。例えば重みの大きいサブフレームｓｆ６
を表示期間の中間に配置するといった最適化を行うこと
ができる。
【００３２】各サブフレームｓｆ１〜ｓｆ６に対して、
リセット期間ＴＲ、アドレス期間ＴＡ、及びサステイン
期間ＴＳを割り当てる。リセット期間ＴＲ及びアドレス
期間ＴＡの長さは輝度の重みに係わらず一定であるが、
サステイン期間ＴＳの長さは輝度の重みが大きいほど長
い。つまり、各サブフレームｓｆ１〜ｓｆ６の表示期間
の長さは互いに異なる。
リセット期間ＴＲ、アドレス期間ＴＡ、及びサステイン
期間ＴＳを割り当てる。リセット期間ＴＲ及びアドレス
期間ＴＡの長さは輝度の重みに係わらず一定であるが、
サステイン期間ＴＳの長さは輝度の重みが大きいほど長
い。つまり、各サブフレームｓｆ１〜ｓｆ６の表示期間
の長さは互いに異なる。
【００３３】リセット期間ＴＲは、それ以前の点灯状態
の影響を防ぐため、画面全体の壁電荷の消去（初期化）
を行う期間である。全てのライン（ライン数はｎ）のサ
ステイン電極Ｘに波高値が面放電開始電圧を越える正極
性のリセットパルスＰｗを印加し、同時に背面側の帯電
とイオン衝撃を防ぐために全てのアドレス電極Ａに正極
性のパルスを印加する。リセットパルスＰｗの立上がり
に呼応して全てのラインで強い面放電が生じ、セル内に
多量の壁電荷が生じる。壁電圧と印加電圧との相殺によ
って実効電圧が下がる。リセットパルスＰｗが立下がる
と、壁電圧がそのまま実効電圧となって自己放電が生
じ、全ての表示放電セル及びアドレス放電セルにおいて
ほとんどの壁電荷が消失し、画面全体が一様な非帯電状
態となる。
の影響を防ぐため、画面全体の壁電荷の消去（初期化）
を行う期間である。全てのライン（ライン数はｎ）のサ
ステイン電極Ｘに波高値が面放電開始電圧を越える正極
性のリセットパルスＰｗを印加し、同時に背面側の帯電
とイオン衝撃を防ぐために全てのアドレス電極Ａに正極
性のパルスを印加する。リセットパルスＰｗの立上がり
に呼応して全てのラインで強い面放電が生じ、セル内に
多量の壁電荷が生じる。壁電圧と印加電圧との相殺によ
って実効電圧が下がる。リセットパルスＰｗが立下がる
と、壁電圧がそのまま実効電圧となって自己放電が生
じ、全ての表示放電セル及びアドレス放電セルにおいて
ほとんどの壁電荷が消失し、画面全体が一様な非帯電状
態となる。
【００３４】アドレス期間ＴＡは、アドレッシング（点
灯／非点灯の設定）を行う期間である。サステイン電極
Ｘを接地電位に対して正電位にバイアスし、全てのサス
テイン電極Ｙを負電位にバイアスする。この状態で、先
頭のラインから１ラインずつ順に各ラインを選択し、該
当するサステイン電極Ｙに負極性のスキャンパルスＰｙ
を印加する。ラインの選択と同時に、点灯すべき表示放
電セルに対応したアドレス電極Ａに対して正極性のアド
レスパルスＰａを印加する。選択されたラインにおける
アドレスパルスＰａの印加されたアドレス放電セルで
は、サステイン電極Ｙとアドレス電極Ａとの間で対向放
電が起こり、それが近くの表示放電セルに壁電荷を形成
し当該表示放電セルの面放電に移行する。これら一連の
放電がアドレス放電である。サステイン電極Ｘがアドレ
スパルスＰａと同極性の電位にバイアスされているの
で、そのバイアスでアドレスパルスＰａが打ち消され、
サステイン電極Ｘとアドレス電極Ａとの間では放電は起
きない。
灯／非点灯の設定）を行う期間である。サステイン電極
Ｘを接地電位に対して正電位にバイアスし、全てのサス
テイン電極Ｙを負電位にバイアスする。この状態で、先
頭のラインから１ラインずつ順に各ラインを選択し、該
当するサステイン電極Ｙに負極性のスキャンパルスＰｙ
を印加する。ラインの選択と同時に、点灯すべき表示放
電セルに対応したアドレス電極Ａに対して正極性のアド
レスパルスＰａを印加する。選択されたラインにおける
アドレスパルスＰａの印加されたアドレス放電セルで
は、サステイン電極Ｙとアドレス電極Ａとの間で対向放
電が起こり、それが近くの表示放電セルに壁電荷を形成
し当該表示放電セルの面放電に移行する。これら一連の
放電がアドレス放電である。サステイン電極Ｘがアドレ
スパルスＰａと同極性の電位にバイアスされているの
で、そのバイアスでアドレスパルスＰａが打ち消され、
サステイン電極Ｘとアドレス電極Ａとの間では放電は起
きない。
【００３５】サステイン期間ＴＳは、階調レベルに応じ
た輝度を確保するために、設定された点灯状態を維持す
る期間である。不要の放電を防止するため、全てのアド
レス電極Ａを正極性の電位にバイアスし、最初に全ての
サステイン電極Ｙに正極性のサステインパルスＰｓを印
加する。その後、サステイン電極Ｘとサステイン電極Ｙ
とに対して交互にサステインパルスＰｓを印加する。サ
ステインパルスＰｓの印加毎に、アドレス期間ＴＡにお
いて壁電荷の蓄積した表示放電セルで面放電が生じる。
サステインパルスＰｓの印加周期は一定であり、輝度の
重みに応じて設定された個数のサステインパルスＰｓが
印加される。
た輝度を確保するために、設定された点灯状態を維持す
る期間である。不要の放電を防止するため、全てのアド
レス電極Ａを正極性の電位にバイアスし、最初に全ての
サステイン電極Ｙに正極性のサステインパルスＰｓを印
加する。その後、サステイン電極Ｘとサステイン電極Ｙ
とに対して交互にサステインパルスＰｓを印加する。サ
ステインパルスＰｓの印加毎に、アドレス期間ＴＡにお
いて壁電荷の蓄積した表示放電セルで面放電が生じる。
サステインパルスＰｓの印加周期は一定であり、輝度の
重みに応じて設定された個数のサステインパルスＰｓが
印加される。
【００３６】図８はダイナミック駆動の動作マージンを
示す図である。図中の実線は、サステイン電極Ｘの金属
膜を内側に寄せた本発明の電極構造における特性を示し
ている。黒丸（●）は下限スキャン電圧Ｖｙmin とサス
テイン電圧Ｖｓとの関係を、白丸（○）は上限スキャン
電圧Ｖｙmax とサステイン電圧Ｖｓとの関係を示してい
る。また、図中の破線は各サステイン電極Ｘ，Ｙの金属
膜を外側に寄せた従来の電極構造における特性を示して
いる。図８の測定には高精細表示用の２５インチサイズ
のＰＤＰを用いた。その電極の寸法条件は表２のとおり
である。
示す図である。図中の実線は、サステイン電極Ｘの金属
膜を内側に寄せた本発明の電極構造における特性を示し
ている。黒丸（●）は下限スキャン電圧Ｖｙmin とサス
テイン電圧Ｖｓとの関係を、白丸（○）は上限スキャン
電圧Ｖｙmax とサステイン電圧Ｖｓとの関係を示してい
る。また、図中の破線は各サステイン電極Ｘ，Ｙの金属
膜を外側に寄せた従来の電極構造における特性を示して
いる。図８の測定には高精細表示用の２５インチサイズ
のＰＤＰを用いた。その電極の寸法条件は表２のとおり
である。
【００３７】
【表２】
【００３８】図から明らかなように、本発明の電極構造
によれば従来構造と比べてより低いサステイン電圧Ｖｓ
で安定した駆動を行うことができる。図９はサステイン
電極対の構成の他の例を示す図である。
によれば従来構造と比べてより低いサステイン電圧Ｖｓ
で安定した駆動を行うことができる。図９はサステイン
電極対の構成の他の例を示す図である。
【００３９】図９においては、透明導電膜ｙ１の幅Ｗｙ
１が透明導電膜ｘ１の幅Ｗｘ１（例えば９５μｍ）と比
べて小さい値（例えば８０μｍ）に選定されている。金
属膜ｘ２の幅Ｗｘ２及び金属膜ｙ２の幅Ｗｙ２は同一で
あるが、これらを個別に選定してもよい。幅Ｗｘ１を小
さくすることによって、金属膜ｙ２が面放電ギャップＳ
１に近づくことになる。このため、アドレッシングの動
作マージンが広くなる。
１が透明導電膜ｘ１の幅Ｗｘ１（例えば９５μｍ）と比
べて小さい値（例えば８０μｍ）に選定されている。金
属膜ｘ２の幅Ｗｘ２及び金属膜ｙ２の幅Ｗｙ２は同一で
あるが、これらを個別に選定してもよい。幅Ｗｘ１を小
さくすることによって、金属膜ｙ２が面放電ギャップＳ
１に近づくことになる。このため、アドレッシングの動
作マージンが広くなる。
【００４０】以上の説明で例示したＰＤＰは、サステイ
ン電極対の片方の金属膜ｘ２を面放電ギャップＳ１に近
づけた構造のものであるが、両方の金属膜ｘ２，ｙ２を
面放電ギャップＳ１に近づけてもよい。
ン電極対の片方の金属膜ｘ２を面放電ギャップＳ１に近
づけた構造のものであるが、両方の金属膜ｘ２，ｙ２を
面放電ギャップＳ１に近づけてもよい。
【００４１】
【発明の効果】請求項１乃至請求項５の発明によれば、
発光効率の低下を避けつつ放電開始電圧を低減し、駆動
系の負担を軽減することができる。
発光効率の低下を避けつつ放電開始電圧を低減し、駆動
系の負担を軽減することができる。
【００４２】請求項２の発明によれば、長期にわたる動
作の安定を実現することができる。
作の安定を実現することができる。
【図１】本発明のＰＤＰの内部構造を示す斜視図であ
る。
る。
【図２】ＰＤＰの電極マトリクスの概略図である。
【図３】ＰＤＰの要部断面図である。
【図４】サステイン電極対の構成を示す図である。
【図５】金属膜の配置位置と放電開始電圧との関係を示
すグラフである。
すグラフである。
【図６】金属膜の配置位置と輝度との関係を示すグラフ
である。
である。
【図７】駆動シーケンスを示す電圧波形図である。
【図８】ダイナミック駆動の動作マージンを示す図であ
る。
る。
【図９】サステイン電極対の構成の他の例を示す図であ
る。
る。
【図１０】従来のＰＤＰの内部構造を示す要部断面図で
ある。
ある。
【図１１】従来のサステイン電極の配列方向における発
光強度分布の模式図である。
光強度分布の模式図である。
１ ＰＤＰ（ＡＣ型プラズマディスプレイパネル） ３０ 放電空間 Ａ アドレス電極（第３の電極） Ｓ１ 面放電スリットギャップ（放電ギャップ） Ｗｘ１，Ｗｙ１ 透明導電膜の幅 Ｗｘ２，Ｗｙ２ 金属膜の幅 Ｘ サステイン電極（第１の電極） ｘ１ 透明導電膜 ｘ２ 金属膜 Ｙ サステイン電極（第２の電極） ｙ１ 透明導電膜 ｙ２ 金属膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒木 正軌 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内 (72)発明者 中原 裕之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (5)
- 【請求項１】マトリクス表示の各単位発光領域におい
て、行方向に延び且つ放電ギャップを隔てて列方向に並
ぶ第１及び第２の電極と、列方向に延びる第３の電極と
が交差し、前記第１及び第２の電極によって表示放電セ
ルが構成され、前記第２の電極と前記第３の電極とによ
ってアドレス放電セルが構成される構造のＡＣ型プラズ
マディスプレイパネルであって、 前記第１及び第２の電極は、ともに帯状の透明導電膜と
当該透明導電膜よりも幅の小さい帯状の金属膜との積層
体であり、 少なくとも前記第１の電極の金属膜は、それと重なり合
う前記透明導電膜における放電ギャップから遠い側の端
縁との距離よりも前記放電ギャップに近い側の端縁との
距離が小さくなるように配置されていることを特徴とす
るＡＣ型プラズマディスプレイパネル。 - 【請求項２】前記第２の電極の金属膜は、それと重なり
合う前記透明導電膜における放電ギャップから遠い側の
端縁との距離が前記放電ギャップに近い側の端縁との距
離以下になるように配置されている請求項１記載のＡＣ
型プラズマディスプレイパネル。 - 【請求項３】前記第１の電極の透明導電膜の幅と前記第
２の電極の透明導電膜の幅とが等しい請求項１又は請求
項２記載のＡＣ型プラズマディスプレイパネル。 - 【請求項４】前面基板と背面基板との間に放電空間を形
成し、前面基板上に互いに隣接して対をなす複数の表示
電極を誘電体層で覆って配設し、背面基板上にそれら表
示電極対と交差する方向の複数のデータ電極を配設し、
表示電極対により表示放電セルを形成し、表示電極対の
一方とデータ電極との交点にアドレス放電セルを形成し
てなる３電極ＡＣ型プラズマディスプレイパネルにおい
て、 前記対をなす表示電極はともに帯状の透明導電膜とそれ
よりも幅の小さい帯状の金属膜との積層体からなり、当
該アドレス放電セル形成用の一方の表示電極における金
属膜はその幅方向の中心が透明導電膜の幅方向の中心よ
り放電ギャップに近くなるように配置されていることを
特徴とする３電極ＡＣ型プラズマディスプレイパネル。 - 【請求項５】前記第２の電極の透明導電膜の幅が前記第
１の電極の透明導電膜の幅よりも小さい請求項１又は請
求項２記載のＡＣ型プラズマディスプレイパネル。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21843697A JP3687715B2 (ja) | 1997-08-13 | 1997-08-13 | Ａｃ型プラズマディスプレイパネル |
| US09/046,569 US6211614B1 (en) | 1997-08-13 | 1998-03-24 | Electrode structure of an AC type plasma display panel |
| KR10-1998-0018364A KR100352862B1 (ko) | 1997-08-13 | 1998-05-21 | Ac형플라즈마표시패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21843697A JP3687715B2 (ja) | 1997-08-13 | 1997-08-13 | Ａｃ型プラズマディスプレイパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167100A true JPH1167100A (ja) | 1999-03-09 |
| JP3687715B2 JP3687715B2 (ja) | 2005-08-24 |
Family
ID=16719892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21843697A Expired - Fee Related JP3687715B2 (ja) | 1997-08-13 | 1997-08-13 | Ａｃ型プラズマディスプレイパネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6211614B1 (ja) |
| JP (1) | JP3687715B2 (ja) |
| KR (1) | KR100352862B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580227B2 (en) | 2001-04-03 | 2003-06-17 | Nec Corporation | Plasma display panel, manufacturing method thereof, and plasma display |
| US7012581B2 (en) | 2002-08-02 | 2006-03-14 | Pioneer Corporation | Plasma display panel |
| KR100577162B1 (ko) * | 1999-08-11 | 2006-05-09 | 엘지전자 주식회사 | 플라즈마 표시소자 및 그 구동 방법 |
| KR100640164B1 (ko) * | 1999-11-26 | 2006-10-31 | 오리온피디피주식회사 | 플라즈마 디스플레이 패널의 전극 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3156677B2 (ja) * | 1998-09-14 | 2001-04-16 | 日本電気株式会社 | プラズマディスプレイパネル |
| US6424095B1 (en) * | 1998-12-11 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | AC plasma display panel |
| JP2000285814A (ja) * | 1999-03-31 | 2000-10-13 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイパネル |
| US6680573B1 (en) * | 1999-07-26 | 2004-01-20 | Lg Electronics Inc. | Plasma display panel with improved illuminance |
| US7133005B2 (en) * | 2000-07-05 | 2006-11-07 | Lg Electronics Inc. | Plasma display panel and method and apparatus for driving the same |
| CN1300820C (zh) * | 2001-09-27 | 2007-02-14 | 友达光电股份有限公司 | 等离子体显示面板结构 |
| US6861792B2 (en) * | 2002-03-29 | 2005-03-01 | Sony Corporation | Color separator for emissive display |
| US6947198B2 (en) * | 2002-03-29 | 2005-09-20 | Sony Corporation | Emissive image display apparatus |
| US6777861B2 (en) * | 2002-03-29 | 2004-08-17 | Sony Corporation | Color selector for emissive image display apparatus |
| US20030184531A1 (en) * | 2002-03-29 | 2003-10-02 | Sony Corporation | GLV engine for image display |
| US6788354B2 (en) | 2002-04-01 | 2004-09-07 | Sony Corporation | Method for making color separator for emissive display |
| JP4151756B2 (ja) * | 2002-05-30 | 2008-09-17 | 株式会社日立プラズマパテントライセンシング | プラズマ表示装置 |
| US20050093445A1 (en) * | 2003-11-05 | 2005-05-05 | Lg Electronics Inc. | Plasma display panel |
| KR100542204B1 (ko) * | 2004-06-30 | 2006-01-10 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| EP1758143A3 (en) * | 2005-08-23 | 2009-08-26 | Advanced PDP Development Center Corporation | Plasma display panel |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778223B2 (ja) * | 1995-05-26 | 2006-05-24 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネル |
| JP3163563B2 (ja) * | 1995-08-25 | 2001-05-08 | 富士通株式会社 | 面放電型プラズマ・ディスプレイ・パネル及びその製造方法 |
| US5909083A (en) * | 1996-02-16 | 1999-06-01 | Dai Nippon Printing Co., Ltd. | Process for producing plasma display panel |
| JP3688055B2 (ja) * | 1996-04-03 | 2005-08-24 | 富士通株式会社 | 面放電型ｐｄｐ |
| JP3209925B2 (ja) * | 1996-07-11 | 2001-09-17 | 富士通株式会社 | プラズマディスプレイパネル及びその隔壁形成方法 |
| JPH1049072A (ja) * | 1996-08-06 | 1998-02-20 | Hitachi Ltd | ガス放電型表示装置とその製造方法 |
-
1997
- 1997-08-13 JP JP21843697A patent/JP3687715B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-24 US US09/046,569 patent/US6211614B1/en not_active Expired - Fee Related
- 1998-05-21 KR KR10-1998-0018364A patent/KR100352862B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577162B1 (ko) * | 1999-08-11 | 2006-05-09 | 엘지전자 주식회사 | 플라즈마 표시소자 및 그 구동 방법 |
| KR100640164B1 (ko) * | 1999-11-26 | 2006-10-31 | 오리온피디피주식회사 | 플라즈마 디스플레이 패널의 전극 |
| US6580227B2 (en) | 2001-04-03 | 2003-06-17 | Nec Corporation | Plasma display panel, manufacturing method thereof, and plasma display |
| US7012581B2 (en) | 2002-08-02 | 2006-03-14 | Pioneer Corporation | Plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3687715B2 (ja) | 2005-08-24 |
| KR100352862B1 (ko) | 2003-02-17 |
| US6211614B1 (en) | 2001-04-03 |
| KR19990023139A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3121247B2 (ja) | Ａｃ型プラズマディスプレイパネルおよび駆動方法 | |
| JP3429438B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP3687715B2 (ja) | Ａｃ型プラズマディスプレイパネル | |
| JP2000251739A (ja) | 面放電型プラズマディスプレイパネル | |
| JP2000331615A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP3725071B2 (ja) | プラズマディスプレーパネル | |
| JP3626342B2 (ja) | 面放電型プラズマディスプレイパネル | |
| US6255779B1 (en) | Color plasma display panel with bus electrode partially contacting a transparent electrode | |
| JP3591971B2 (ja) | Ａｃ型ｐｄｐ及びその駆動方法 | |
| JP4675517B2 (ja) | プラズマディスプレイ装置 | |
| JPH11272232A (ja) | プラズマディスプレイパネル及びそれを利用した装置 | |
| WO2000046832A1 (fr) | Ecran a plasma | |
| JP2003331740A (ja) | プラズマディスプレイ装置 | |
| JP3554255B2 (ja) | プラズマディスプレイパネル | |
| JP3005020B2 (ja) | プラズマディスプレイパネル | |
| JP3644789B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP3423742B2 (ja) | 面放電型プラズマディスプレイパネル | |
| KR20030027436A (ko) | 플라즈마 디스플레이 패널 | |
| JP4951479B2 (ja) | プラズマディスプレイパネル | |
| US20060097649A1 (en) | Plasma display apparatus | |
| JP2001068030A (ja) | ３電極型ａｃプラズマディスプレイパネル | |
| JP3625620B2 (ja) | プラズマディスプレイパネル | |
| JP3764897B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR20030026777A (ko) | 플라즈마 디스플레이 패널 | |
| KR100351465B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |