KR20030026777A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20030026777A
KR20030026777A KR1020010060721A KR20010060721A KR20030026777A KR 20030026777 A KR20030026777 A KR 20030026777A KR 1020010060721 A KR1020010060721 A KR 1020010060721A KR 20010060721 A KR20010060721 A KR 20010060721A KR 20030026777 A KR20030026777 A KR 20030026777A
Authority
KR
South Korea
Prior art keywords
electrodes
dielectric layer
electrode
address
display panel
Prior art date
Application number
KR1020010060721A
Other languages
English (en)
Other versions
KR100538323B1 (ko
Inventor
안영준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0060721A priority Critical patent/KR100538323B1/ko
Priority to US10/255,637 priority patent/US6734627B2/en
Publication of KR20030026777A publication Critical patent/KR20030026777A/ko
Application granted granted Critical
Publication of KR100538323B1 publication Critical patent/KR100538323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 발광효율을 향상시킴과 아울러 구동전압을 낮출 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 상부기판에 형성되어 어드레스 기간에 주사펄스를 공급받는 다수의 제 1전극과, 제 1전극과 좁은 간격으로 형성되어 서스테인 기간에 제 1서스테인 펄스를 공급받는 다수의 제 2전극과, 제 2전극과 이격되게 형성되어 서스테인 기간에 제 2서스테인 펄스를 공급받는 다수의 제 3전극과, 제 1 내지 제 3전극과 교차되는 방향으로 하부기판에 형성되는 다수의 어드레스전극과, 어드레스전극과 나란한 방향으로 형성됨과 아울러 어드레스전극들의 사이에 형성되는 다수의 격벽과, 상부기판에 제 1전극과 중첩되도록 형성되는 제 1유전층과, 상부기판에 제 2 및 제 3전극과 중첩되도록 형성되는 제 2유전층을 구비한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 발광효율을 향상시킴과 아울러 구동전압을 낮출 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1 및 도 2는 종래의 3 전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도 및 단면도이다. 도 2는 방전셀의 전체적인 구조를 나타낼 수 있도록 하부기판에 대하여 상부기판을 90。회전시켜 나타내는 도면이다.
도 1 및 도 2를 참조하면, 종래의 3 전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스 전극(20X)을 구비한다. 이러한 방전셀(1)은 패널에 매트릭스 형태로 배치된다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 이와 같은 상부 유전체층(14)은 대략 30㎛ 내지 45㎛의 두께로 설정된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다. 서로 인접된 방전셀(1)에 각각 형성되는 제 1전극(12Y) 및 제 2전극(12Z)의 사이에는 도시되지 않은 블랙 매트릭스가 형성된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다.
아울러, 8개의 서브필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.
여기서, 리셋기간에는 제 1전극(12Y)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 제 1전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인 기간에는 제 1전극(12Y) 및 제 2전극(12Z)에 교번적으로 공급되는 교류신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.
이와 같은 종래의 PDP는 상부 유전체층(14)의 두께에 따라서 PDP의 발광효율이 상이해진다. 예를 들어, 상부 유전체층(14)의 두께가 소정이상으로 형성되면PDP에 공급되는 방전전류가 효과적으로 휘도증대에 기여하게 된다. 하지만, 상부 유전체층(14)의 두께가 소정이상으로 형성되면 어드레스 기간에 제 1전극(12Y)과 어드레스전극(20X)간의 어드레스방전을 일으키기 위하여 높은 전압이 인가되어야 한다. 한편, 상부 유전체층(14)의 두께가 소정이하로 형성되면 PDP에 방전전류가 효과적으로 휘도증대에 기여하지 못한다. 하지만, 상부 유전체층(14)의 두께가 소정이하로 형성되면 어드레스 기간에 제 1전극(12Y)과 어드레스전극(20X)간의 어드레스방전을 일으키기 위하여 낮은 전압이 인가될 수 있다.
즉, 종래의 PDP에서 어드레스방전 전압을 낮추기 위해서는 상부 유전체층(14)의 두께를 소정이하로 형성해야 한다. 하지만, 상부 유전체층(14)의 두께가 소정이하로 형성되면 PDP의 발광효율이 저하된다. 또한, 종래의 PDP에서 발광효율을 향상시키기 위해서는 상부 유전체층(14)의 두께를 소정이상으로 형성해야 한다. 하지만, 상부 유전체층(14)의 두께가 소정이상으로 형성되면 어드레스 방전을 위하여 높은 구동전압이 공급되어야 한다.
따라서, 발광효율을 향상시킴과 아울러 구동전압을 저하시킬 수 있는 플라즈마 디스플레이 패널이 요구되고 있다.
따라서, 본 발명의 목적은 발광효율을 향상시킴과 아울러 구동전압을 낮출 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도.
도 3은 본 발명의 실시예에 의한 4전극 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 4는 도 3에 도시된 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도.
도 5 및 도 6은 도 3에 도시된 유전층들의 형성모습을 나타내는 도면.
도 7은 본 발명의 다른 실시예에 의한 제 1 및 제 2유전층의 경계부를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1,50 : 방전셀10,32 : 상부기판
12Y,40T : 제 1전극12Z,40Y : 제 2전극
14,22,34,35 : 유전체층16,36 : 보호막
18,38 : 하부기판20X,48X : 어드레스전극
24,44 : 격벽26,46 : 형광체층
40Z : 제 3전극
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 상부기판에 형성되어 어드레스 기간에 주사펄스를 공급받는 다수의 제 1전극과, 제 1전극과 좁은 간격으로 형성되어 서스테인 기간에 제 1서스테인 펄스를 공급받는 다수의 제 2전극과, 제 2전극과 이격되게 형성되어 서스테인 기간에 제 2서스테인 펄스를 공급받는 다수의 제 3전극과, 제 1 내지 제 3전극과 교차되는 방향으로 하부기판에 형성되는 다수의 어드레스전극과, 어드레스전극과 나란한 방향으로 형성됨과 아울러 어드레스전극들의 사이에 형성되는 다수의 격벽과, 상부기판에 제 1전극과 중첩되도록 형성되는 제 1유전층과, 상부기판에 제 2 및 제 3전극과 중첩되도록 형성되는 제 2유전층을 구비한다.
상기 제 2유전층은 제 1유전층보다 두껍게 형성된다.
제 1유전층의 두께는 45㎛이하로 설정된다.
상기 제 1유전층의 두게는 1㎛ 내지 25㎛로 형성된다.
상기 제 2유전층의 두께는 50㎛ 이상으로 설정된다.
상기 제 2유전층의 두께는 50㎛ 내지 60㎛로 설정된다.
상기 제 1 및 제 2유전층은 상기 제 1내지 제 3전극과 나란하게 스트라이프 형태로 형성된다.
상기 제 1 및 제 2유전층은 상기 격벽들의 사이에만 형성된다.
상기 제 1 내지 제 3전극과 상기 어드레스전극의 교차부에 방전셀이 위치되면, 상기 제 1 및 제 2유전층은 상기 방전셀들에만 형성된다.
상기 제 1 및 제 2유전층의 경계부는 제 1유전층으로부터 제 2유전층으로 소정의 기울기를 가지고 서서히 증가된다.
상기 제 1 및 제 2유전층의 경계부는 기울기없이 소정의 단차를 가지고 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3 및 도 4는 본 발명의 실시예에 의한 4전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 도면이다. 도 4는 방전셀의 전체적인 구조를 나타낼 수 있도록 하부기판에 대하여 상부기판을 90。회전시켜 나타내는 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 4전극 교류 면방전형 PDP의 방전셀(50)은 상부기판(32) 상에 형성되어진 제 1전극(40T), 제 2전극(40Y) 및 제 3전극(40Z)과, 하부기판(38) 상에 형성되어진 어드레스전극(48X)을 구비한다. 이러한 방전셀(50)은 PDP의 패널에 매트릭스 형태로 배치된다.
상부기판(32)에 형성된 제 1전극(40T) 및 제 2전극(40Y)은 좁은간격으로 형성되고, 제 3전극(40Z)은 제 2전극(40Y)으로부터 넓은 간격으로 형성된다. 이러한 상부기판(32)에는 제 1전극(40T)과 중첩되도록 제 1유전층(34)이 형성됨과 아울러 제 2 및 제 3전극(40Y,40Z)과 중첩되도록 제 2유전층(35)이 형성된다. 제 1 및 제 2유전체층(34,35) 상에는 보호막(36)이 적층된다. 제 1 및 제 2유전층(34,35)에는플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(36)은 플라즈마 방전시 발생된 스퍼터링에 의한 제 1 및 제 2유전층(34,35)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(36)으로는 통상 산화마그네슘(MgO)이 이용된다.
이와 같이 상부기판(32)상에 형성된 제 1 및 제 2유전층(34,35)은 두께가 상이하게 형성된다. 즉, 제 2유전층(35)의 두께가 제 1유전층(34)의 두께보다 두껍게 형성된다. 제 1유전층(34)의 두께는 45㎛ 이하, 바람직하게는 1㎛ 내지 25㎛이하로 형성된다. 또한, 제 2유전층(35)의 두께는 50㎛이상, 바람직하게는 50㎛ 내지 60㎛로 설정된다. 또한, 제 1 및 제 2유전층(34,35)의 경계부(Db)는 소정의 기울기를 가지고 제 1유전층(34)으로부터 제 2유전층(35)으로 서서히 높아지게 된다.
어드레스전극(48X)이 형성된 하부기판(38) 상에는 하부 유전체층(42) 및 격벽(44)이 형성되며, 하부 유전체층(42)과 격벽(44)의 표면에는 형광체층(46)이 도포된다. 어드레스전극(48X)은 제 1 내지 제 3전극(40T,40Y,40Z)과 교차되는 방향으로 형성된다. 격벽(44)은 어드레스전극(48X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접된 방전셀에 누설되는 것을 방지한다.
형광체층(46)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(32)/하부기판(38)과 격벽(44) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
리셋기간에는 제 1 내지 제 3전극(40T,40Y,40Z) 중 어느 하나의 전극에 리셋펄스가 공급되어 방전셀(50) 내에서 리셋방전이 일어난다. 어드레스 기간에는 제 1전극(40T)에 주사펄스가 공급됨과 아울러 어드레스전극(48X)에 데이터펄스가 공급되어 방전셀(50) 내에서 어드레스 방전을 일으킨다. 이때, 제 1전극(40T)과 중첩되게 형성되는 제 1유전층(34)은 얇은 두께로 형성되기 때문에 제 1전극(40T)에는 낮은 전압레벨을 가지는 구동전압이 공급된다.
서스테인 기간에는 제 2전극(40Y) 및 제 3전극(40Z)에 교번적으로 서스테인펄스가 공급되어 두전극(40Y,40Z) 간에 서스테인 방전이 일어난다. 이때, 제 2전극(40Y) 및 제 3전극(40Z)과 중첩되게 형성되는 제 2유전층(35)은 두꺼운 두께로 형성되기 때문에 높은 발광효율을 가지는 서스테인 방전을 일으킬 수 있다.
즉, 본 발명에서는 주사펄스가 공급되는 제 1전극(40T)의 배면에는 얇은 두께를 가지는 제 1유전층(34)이 형성되고, 서스테인펄스가 공급되는 제 2 및 제 3전극(40Y,40Z)의 배면에는 제 1유전층(34)보다 두꺼운 두께를 가지는 제 2유전층(35)이 형성된다. 따라서, 본 발명에서는 어드레스 기간에 낮은 전압레벨을 가지는 구동전압을 공급함과 아울러 서스테인 기간에 높은 발광효율을 가지는 서스테인 방전을 일으킬 수 있다.
한편, 본 발명에서의 유전층(34,35)은 도 5와 같이 스트라이프(Stripe) 형태로 형성된다. 이와 같은 제 1 및 제 2유전층(34,35)은 제 1 내지 제 3전극(40T,40Y,40Z)과 나란하게 형성된다. 한편, 본 발명에서는 도 6과 같이 방전셀(50)에만 제 1 및 제 2유전층(34,35)이 형성될 수 있다. 즉, 격벽(44)을 경계로 하여 방전셀(50)들에만 제 1 및 제 2 유전층(34,35)이 형성된다. 또한, 본 발명에서는 도 7과 같이 제 1 및 제 2유전층(34,35)의 경계부(Db)는 기울기 없이 소정의 단차를 가지고 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 주사펄스가 인가되는 제 1전극의 배면에 형성되는 제 1유전층의 두께를 얇게 설정하여 구동펄스의 전압레벨을 낮출 수 있다. 또한, 서스테인 펄스가 인가되는 제 2 및 제 3전극의 배면에 형성되는 제 2유전층의 두께를 두껍게 설정하여 구동효율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 상부기판에 형성되어 어드레스 기간에 주사펄스를 공급받는 다수의 제 1전극과,
    상기 제 1전극과 좁은 간격으로 형성되어 서스테인 기간에 제 1서스테인 펄스를 공급받는 다수의 제 2전극과,
    상기 제 2전극과 이격되게 형성되어 서스테인 기간에 제 2서스테인 펄스를 공급받는 다수의 제 3전극과,
    상기 제 1 내지 제 3전극과 교차되는 방향으로 하부기판에 형성되는 다수의 어드레스전극과,
    상기 어드레스전극과 나란한 방향으로 형성됨과 아울러 상기 어드레스전극들의 사이에 형성되는 다수의 격벽과,
    상기 상부기판에 상기 제 1전극과 중첩되도록 형성되는 제 1유전층과,
    상기 상부기판에 상기 제 2 및 제 3전극과 중첩되도록 형성되는 제 2유전층을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제 2유전층은 상기 제 1유전층보다 두껍게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    제 1유전층의 두께는 45㎛이하로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제 1유전층의 두게는 1㎛ 내지 25㎛로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 2 항에 있어서,
    상기 제 2유전층의 두께는 50㎛ 이상으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 5 항에 있어서,
    상기 제 2유전층의 두께는 50㎛ 내지 60㎛로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2유전층은 상기 제 1내지 제 3전극과 나란하게 스트라이프 형태로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2유전층은 상기 격벽들의 사이에만 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 제 1 내지 제 3전극과 상기 어드레스전극의 교차부에 방전셀이 위치되면, 상기 제 1 및 제 2유전층은 상기 방전셀들에만 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 1 항에 있어서,
    상기 제 1 및 제 2유전층의 경계부는 제 1유전층으로부터 제 2유전층으로 소정의 기울기를 가지고 서서히 증가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 1 항에 있어서,
    상기 제 1 및 제 2유전층의 경계부는 기울기없이 소정의 단차를 가지고 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-2001-0060721A 2001-09-28 2001-09-28 플라즈마 디스플레이 패널 KR100538323B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0060721A KR100538323B1 (ko) 2001-09-28 2001-09-28 플라즈마 디스플레이 패널
US10/255,637 US6734627B2 (en) 2001-09-28 2002-09-27 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0060721A KR100538323B1 (ko) 2001-09-28 2001-09-28 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20030026777A true KR20030026777A (ko) 2003-04-03
KR100538323B1 KR100538323B1 (ko) 2005-12-22

Family

ID=19714818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0060721A KR100538323B1 (ko) 2001-09-28 2001-09-28 플라즈마 디스플레이 패널

Country Status (2)

Country Link
US (1) US6734627B2 (ko)
KR (1) KR100538323B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637142B1 (ko) * 2003-11-29 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
CN100341097C (zh) * 2004-04-21 2007-10-03 中华映管股份有限公司 交流等离子显示面板的前基板
KR100612358B1 (ko) * 2004-05-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2006202669A (ja) * 2005-01-24 2006-08-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778223B2 (ja) * 1995-05-26 2006-05-24 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル
JP3163563B2 (ja) * 1995-08-25 2001-05-08 富士通株式会社 面放電型プラズマ・ディスプレイ・パネル及びその製造方法
KR100232136B1 (ko) * 1996-08-20 1999-12-01 구자홍 칼라 플라즈마 디스플레이 패널의 격벽구조 및 격벽제조방법
JP3313298B2 (ja) * 1997-02-24 2002-08-12 富士通株式会社 プラズマディスプレイパネル及びその製造方法
EP0917662A1 (en) * 1997-06-12 1999-05-26 Koninklijke Philips Electronics N.V. Display device
US6433477B1 (en) * 1997-10-23 2002-08-13 Lg Electronics Inc. Plasma display panel with varied thickness dielectric film

Also Published As

Publication number Publication date
KR100538323B1 (ko) 2005-12-22
US6734627B2 (en) 2004-05-11
US20030062835A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
US6906689B2 (en) Plasma display panel and driving method thereof
KR100389025B1 (ko) 플라즈마 디스플레이 패널
KR100538323B1 (ko) 플라즈마 디스플레이 패널
KR100421489B1 (ko) 플라즈마 디스플레이 패널
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR100378619B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100348964B1 (ko) 플로팅 전극이 삽입된 플라즈마 디스플레이 패널
KR100404847B1 (ko) 플라즈마 디스플레이 패널
KR100400377B1 (ko) 플라즈마 디스플레이 패널
KR100392955B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100365506B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
KR100456142B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100400373B1 (ko) 플라즈마 디스플레이 패널
KR100353925B1 (ko) 플로팅 전극을 가지는 플라즈마 디스플레이 패널
KR20030041054A (ko) 플라즈마 디스플레이 패널
KR100421488B1 (ko) 플라즈마 디스플레이 패널
KR100400378B1 (ko) 플라즈마 디스플레이 패널
KR100365504B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100373532B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100364668B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421476B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR20020068548A (ko) 플라즈마 디스플레이 패널
KR20020068547A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040225

Effective date: 20050927

Free format text: TRIAL NUMBER: 2004101000767; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040225

Effective date: 20050927

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee