KR100839668B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100839668B1
KR100839668B1 KR1020070034797A KR20070034797A KR100839668B1 KR 100839668 B1 KR100839668 B1 KR 100839668B1 KR 1020070034797 A KR1020070034797 A KR 1020070034797A KR 20070034797 A KR20070034797 A KR 20070034797A KR 100839668 B1 KR100839668 B1 KR 100839668B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric layer
recess
scan electrode
upper dielectric
Prior art date
Application number
KR1020070034797A
Other languages
English (en)
Inventor
이은태
서병화
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070034797A priority Critical patent/KR100839668B1/ko
Priority to PCT/KR2008/001990 priority patent/WO2008123743A1/en
Priority to US12/595,053 priority patent/US8681076B2/en
Application granted granted Critical
Publication of KR100839668B1 publication Critical patent/KR100839668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 상부 유전체 층에 오목부와 볼록부를 형성한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 배치되는 복수의 전극과, 전면 기판의 상부에서 복수의 전극을 덮는 상부 유전체 층 및 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부(Convex Portion)와 두께가 주위보다 얇은 오목부(Concave Portion)를 포함하고, 상부 유전체 층의 오목부에서의 두께는 볼록부에서의 두께의 0.044배 이상 0.9배 이하이다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.
도 2는 스캔 전극과 서스테인 전극에 대해 보다 상세히 설명하기 위한 도면.
도 3은 상부 유전체 층에 대해 보다 상세히 설명하기 위한 도면.
도 4는 볼록부와 오목부의 기능의 일례에 대해 설명하기 위한 도면.
도 5는 상부 유전체 층의 오목부에서의 두께와 볼록부에서의 두께에 대해 보다 상세히 설명하기 위한 도면.
도 6은 오목부의 폭에 대해 보다 상세히 설명하기 위한 도면.
도 7은 스캔 전극 또는 서스테인 전극으로부터 볼록부의 표면까지의 최단 거리에 대해 설명하기 위한 도면.
도 8은 오목부의 경사면의 각도를 설명하기 위한 도면.
도 9는 스캔 전극과 서스테인 전극의 배치에 대해 설명하기 위한 도면.
도 10은 스캔 전극과 서스테인 전극의 또 다른 일례에 대해 설명하기 위한 도면.
도 11은 스캔 전극과 서스테인 전극의 제조 방법의 일례를 설명하기 위한 도면.
도 12a 내지 도 12b는 오목부의 또 다른 형상의 일례에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
101 : 전면 기판 102 : 스캔 전극
103 : 서스테인 전극 104 : 상부 유전체 층
105 : 보호 층 111 : 후면 기판
112 : 격벽 113 : 어드레스 전극
114 : 형광체 층 115 : 하부 유전체 층
112a : 제 2 격벽 112b : 제 1 격벽
본 발명은 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로, 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가 시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일면은 상부 유전체 층의 구조를 개선함으로써 구동 효율이 개선된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 배치되는 복수의 전극과, 전면 기판의 상부에서 복수의 전극을 덮는 상부 유전체 층 및 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부(Convex Portion)와 두께가 주위보다 얇은 오목부(Concave Portion)를 포함하고, 상부 유전체 층의 오목부에서의 두께는 볼록부에서의 두께의 0.04배 이상 0.9배 이하이다.
또한, 상부 유전체 층의 오목부에서의 두께는 볼록부에서의 두께의 0.15배 이상 0.7배 이하일 수 있다.
또한, 본 발명의 일실시예에 따른 다른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 배치되는 복수의 전극과, 전면 기판의 상부에서 복수의 전극을 덮는 상부 유전체 층과, 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부와 두께가 주위보다 얇은 오목부를 포함하고, 오목부의 하부 폭은 오목부의 상부 폭의 0.03배 이상 0.87배 이하이다.
또한, 오목부의 하부 폭은 오목부의 상부 폭의 0.14배 이상 0.72배 이하일 수 있다.
또한, 오목부의 상부 폭은 상부 유전체 층의 표면에서의 오목부의 폭이고, 오목부의 하부 폭은 오목부의 깊이의 3/4인 지점에서의 폭일 수 있다.
또한, 본 발명의 일실시예에 따른 또 다른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 배치되는 복수의 전극과, 전면 기판의 상부에서 복수의 전극을 덮는 상부 유전체 층과, 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부와 두께가 주위보다 얇은 오목부를 포함하고, 볼록부의 표면으로부터 전극까지의 최단 거리는 오목부의 깊이의 1.1배 이상 24배 이하이다.
또한, 볼록부의 표면으로부터 전극까지의 최단 거리는 오목부의 깊이의 1.32배 이상 5.3배 이하이다.
또한, 본 발명의 일실시예에 따른 또 다른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 배치되는 복수의 전극과, 전면 기판의 상부에서 상기 복수의 전극을 덮는 상부 유전체 층과, 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부와 두께가 주위보다 얇은 오목부를 포함하고, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도는 10도 이상 80도 이하이다.
또한, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도는 15도 이상 60도 이하이다.
또한, 전극은 스캔 전극과 서스테인 전극을 포함하고, 오목부는 스캔 전극과 서스테인 전극 사이에 배치될 수 있다.
또한, 전극은 스캔 전극과 서스테인 전극을 포함하고, 스캔 전극과 서스테인 전극은 스캔 전극, 스캔 전극, 서스테인 전극, 서스테인 전극의 순서로 배치될 수 있다.
또한, 전극은 스캔 전극과 서스테인 전극을 포함하고, 스캔 전극과 서스테인 전극 사이의 간격은 60㎛이상일 수 있다.
또한, 전극은 스캔 전극과 서스테인 전극을 포함하고, 스캔 전극과 서스테인 전극 사이의 간격은 80㎛이상일 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 배치되는 복수의 전극과, 전면 기판의 상부에서 복수의 전극을 덮는 상부 유전체 층과, 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부와 두께가 주위보다 얇은 오목부를 포함하고, 전극은 스캔 전극과 서스테인 전극을 포함하고, 오목부는 스캔 전극과 상기 서스테인 전극 사이에 배치되고, 스캔 전극과 서스테인 전극은 스캔 전극, 스캔 전극, 서스테인 전극, 서스테인 전극의 순서로 배치되고, 두 개의 스캔 전극 또는 두 개의 서스테인 전극은 하나의 볼록부와 중첩(Overlap)된다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에 대해 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전극, 예컨대 서로 나란한 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 어드레스 전극(113)이 배치되는 후면 기판(111)이 합착되어 이루어질 수 있다.
전극이 배치된 전면 기판(101)의 상부에는 전극을 덮는 상부 유전체 층(104)이 배치된다. 예를 들면, 스캔 전극(102)과 서스테인 전극(103)이 배치된 전면 기판(101)의 상부에 스캔 전극(102)과 서스테인 전극(103)을 덮는 상부 유전체 층(1040이 배치될 수 있다.
상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류를 제한하며 스캔 전극(102)과 서스테인 전극(103)간을 절연시킬 수 있다.
상부 유전체 층(104) 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
또한, 후면 기판(111)에는 전극, 예컨대 어드레스 전극(113)이 배치되고, 어드레스 전극(113)이 배치된 후면 기판(111)에는 어드레스 전극(113)을 덮으며 어드레스 전극(113)을 절연시킬 수 있는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이러한 격벽(112)에 의해 전면 기판(101)과 후 면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있고, 이에 따라 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능하다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가 능하다.
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.
또한, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능하다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능하다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능하다.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.
격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 또는 황색(Yellow : Y) 형광체 층 중 적어도 하나가 더 배치되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹 색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 115의 하부 유전체 층 및 번호 104번의 상부 유전체 층이 하나의 층(Layer)인 경우만을 도시하고 있지만, 하부 유전체 층 또는 상부 유전체 층 중 적어도 하나는 복수의 층으로 이루어지는 것도 가능한 것이다.
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 매트릭스(Black matrix, 미도시)를 더 배치할 수다. 또한, 이러한 블랙 매트릭스는 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 형성되는 것도 가능하다.
또한, 후면 기판(111)에 배치되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있다.
다음, 도 2는 스캔 전극과 서스테인 전극에 대해 보다 상세히 설명하기 위한 도면이다.
도 2를 살펴보면, 스캔 전극(102)과 서스테인 전극(103)은 각각 복수 층(Multi layer) 구조를 갖는 경우가 나타나 있다. 예를 들면, 스캔 전극(102)과 서스테인 전극(103)은 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함할 수 있다.
여기서, 버스 전극(102b, 103b)은 실질적으로 불투명한 재질, 예컨대 은(Ag), 금(Au), 알루미늄(Al) 재질을 포함하고, 투명 전극(102a, 103a)은 실질적으로 투명한 재질, 예컨대 인듐주석산화물(ITO) 재질을 포함할 수 있다.
아울러, 스캔 전극(102)과 서스테인 전극(103)이 버스 전극(102b, 103b)과 투명 전극(102a, 103a)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(200, 210)이 더 포함될 수 있다.
한편, 스캔 전극(102)과 서스테인 전극(103)에서 투명 전극(102a, 103a)이 생략되는 것도 가능하다. 즉, 스캔 전극(102)과 서스테인 전극(103)은 투명 전극(102a, 103a)이 생략된 ITO-Less 전극인 것도 가능한 것이다.
다음, 도 3은 상부 유전체 층에 대해 보다 상세히 설명하기 위한 도면이다.
도 3을 살펴보면, 상부 유전체 층(104)은 주위보다 두께가 더 두꺼운 볼록부(Convex Portion, 300)와 두께가 주위보다 얇은 오목부(Concave Portion, 310)를 포함한다.
여기서, 오목부(310)는 스캔 전극(102)과 서스테인 전극(103)의 사이에 배치되는 것이 바람직할 수 있다.
또한, 상부 유전체 층(104)의 전체 두께, 즉 볼록부(300)에서의 상부 유전체 층(104)의 두께는 t2이고, 오목부(310)에서의 상부 유전체 층(104)의 두께는 t1이다.
또한, 오목부(310)의 깊이는 d1이고, 볼록부(300)의 표면에서 스캔 전극(102) 또는 서스테인 전극(103)까지의 최단 거리는 d2이다.
또한, 오목부(310)의 하부 폭은 W1이고, 오목부(310)의 상부 폭은 W2이다. 여기서, 오목부(310)의 상부 폭은 상부 유전체 층(104)의 표면에서의 오목부(310)의 폭이고, 오목부(310)의 하부 폭은 오목부의 깊이를 d1이라 할 때, (3/4)d1인 지점에서의 폭인 것이 바람직할 수 있다.
또한, 볼록부(300)의 상부면을 기준으로 할 때, 오목부(310)는 볼록부의 상부면과 θ의 각도만큼 기울어진 것이 바람직하다.
또한, 스캔 전극(102)과 서스테인 전극(103)은 방전 셀 내에서 g의 간격을 두고 이격된 것이 바람직하다.
이러한 볼록부(300)와 오목부(310)의 기능의 일례에 대해 첨부된 도 4를 결부하여 살펴보면 다음과 같다.
도 4는 볼록부와 오목부의 기능의 일례에 대해 설명하기 위한 도면이다.
도 4를 살펴보면, (a)에는 전면 기판(400)에 스캔 전극(420)과 서스테인 전극(430)이 배치되고, 이러한 스캔 전극(420)과 서스테인 전극(430)을 덮는 상부 유전체 층(410)이 배치되고, 여기서 상부 유전체 층(410)에는 볼록부 및 오목부가 형성되지 않았고, 실질적으로 평탄(Flat)한 형태를 갖는다.
여기서, 스캔 전극(420)과 서스테인 전극(430)에 구동 신호가 공급되어 방전이 발생하는 경우에는, 스캔 전극(420)과 서스테인 전극(430)이 실질적으로 동일한 층(Layer) 상에서 서로 나란하게 배치되기 때문에 스캔 전극(420)과 서스테인 전극(430) 사이에서 발생하는 방전의 경로(Path)가 길어지게 되고, 이에 따라 방전 개시 전압(Firing Voltage)이 상대적으로 높아지고, 구동 효율이 저하될 수 있다.
한편, 스캔 전극(420)과 서스테인 전극(430) 사이의 간격(g1)이 상대적으로 넓은 경우를 가정하자. 이러한 경우에는, 방전 시 양광주(Positive Column) 영역을 활용할 수 있어서 구동 효율이 증가할 수 있으나, 스캔 전극(420)과 서스테인 전극(430) 사이에서 발생한 방전의 경로가 더욱 길어져서 방전 개시 전압이 더욱 증가하게 되고, 이에 따라 오히려 구동 효율이 저하될 수 있다.
반면에, (b)에는 본 발명의 일실시예와 같이 상부 유전체 층(104)에 볼록부(300)와 오목부(310)가 함께 배치된 경우가 나타나 있다. 또한, 오목부(310)는 스캔 전극(102)과 서스테인 전극(103)의 사이에 배치된다.
여기서, 스캔 전극(102)과 서스테인 전극(103)에 구동 신호가 공급되어 방전이 발생하는 경우에는, 스캔 전극(102)과 서스테인 전극(103)의 사이에 배치된 오목부(310)에 대부분의 벽 전하(Wall Charge)들이 쌓여서 방전의 경로가 (a)의 경우에 비해 상대적으로 짧아질 수 있다. 이에 따라, 스캔 전극(102)과 서스테인 전극(103) 사이의 방전 개시 전압이 낮아져서 구동 효율이 향상될 수 있다.
이러한 경우에, 스캔 전극(102)과 서스테인 전극(103) 사이의 간격(g)이 상대적으로 넓어지게 되면, 방전 시 양광주 영역을 충분히 활용할 수 있어서 구동 효 율을 향상시킬 수 있고, 또한 스캔 전극(102)과 서스테인 전극(103) 간의 방전 개시 전압이 과도하게 증가하는 것을 방지할 수 있다.
본 발명의 일실시예에서 스캔 전극(102)과 서스테인 전극(103) 간의 간격(g)은 특별히 제한되지는 않지만, 스캔 전극(102)과 서스테인 전극(103) 사이의 간격(g)이 충분히 넓은 경우에 스캔 전극(102)과 서스테인 전극(103) 사이의 방전 개시 전압이 과도하게 증가하는 것을 방지하면서도 방전 시 양광주 영역을 활용할 수 있어서 구동 효율을 향상시킬 수 있다는 것을 고려할 때, 스캔 전극(102)과 서스테인 전극(103) 사이의 간격은 60㎛이상, 바람직하게는 80㎛이상일 수 있다.
다음, 도 5는 상부 유전체 층의 오목부에서의 두께와 볼록부에서의 두께에 대해 보다 상세히 설명하기 위한 도면이다.
도 5에서는 볼록부에서의 상부 유전체 층의 두께, 즉 상부 유전체 층의 최대 두께(t2)를 32㎛로 고정하고, 여기서 오목부에서의 상부 유전체 층의 두께(t1)를 변경하는 방법으로 상부 유전체 층의 오목부에서의 두께와 볼록부에서의 두께의 비율을 0.03에서 0.98까지 조절하면서 스캔 전극과 서스테인 전극 사이의 방전 개시 전압, 상부 유전체 층의 제조 시 공정 난이도 및 상부 유전체 층의 구조적 안정성을 판단한다.
여기서, ◎표시는 스캔 전극과 서스테인 전극 사이의 방전 개시 전압이 충분히 낮거나, 상부 유전체 층의 제조 공정의 난이도가 용이하거나, 상부 유전체 층의 구조적 안정성이 충분하여 매우 양호함을 나타내고, ○표시는 상대적으로 양호함을 나타내고, X표시는 불량함을 나타낸다.
도 5를 살펴보면, 먼저 스캔 전극과 서스테인 전극 사이의 방전 개시 전압의 측면에서는, 상부 유전체 층의 오목부에서의 두께(t1)가 볼록부에서의 두께(t2)의 0.03배 이상 0.7배 이하인 경우에는 오목부의 깊이가 충분히 깊게 유지되고, 이에 따라 방전 시 오목부에 벽 전하들이 충분히 쌓일 수 있어서 스캔 전극과 서스테인 전극 사이의 방전 개시 전압이 충분히 낮은 전압을 가질 수 있어서 매우 양호(◎)한 것을 알 수 있다.
또한, 상부 유전체 층의 오목부에서의 두께(t1)가 볼록부에서의 두께(t2)의 0.85배 이상 0.9배 이하인 경우에는 오목부의 깊이가 적절하여 스캔 전극과 서스테인 전극 사이의 방전 개시 전압은 상대적으로 양호(○)한 것을 알 수 있다.
반면에, 상부 유전체 층의 오목부에서의 두께(t1)가 볼록부에서의 두께(t2)의 0.98배 이상인 경우에는 오목부의 깊이가 과도하게 낮아서 방전 시 오목부에 쌓이는 벽 전하의 양이 부족해질 수 있다. 따라서 스캔 전극과 서스테인 전극 사이의 방전 개시 전압은 과도하게 높아질 수 있고, 이에 따라 불량(X)한 것을 알 수 있다.
한편, 상부 유전체 층의 제조 시 공정 난이도의 측면에서는, 상부 유전체 층의 오목부에서의 두께(t1)를 볼록부에서의 두께(t2)의 0.03배로 형성하는 경우에는 상부 유전체 층의 오목부에서의 두께(t1)가 과도하게 작아서 제조 장비의 정렬(Align)이 조금만 어긋나더라도 전면 기판이 상부 유전체 층의 외부로 노출될 수 있다. 또한, 오목부의 깊이를 충분히 깊게 하여야 하기 때문에 오목부의 형성에 소요되는 시간이 증가할 수 있다. 따라서 제조 공정의 난이도는 불량(X)하다.
반면에, 상부 유전체 층의 오목부에서의 두께(t1)를 볼록부에서의 두께(t2)의 0.04배 이상 0.12배 이하로 형성하는 경우에는 상부 유전체 층의 오목부에서의 두께(t1)가 적절하여 상부 유전체 층의 제조 공정의 난이도는 상대적으로 양호(○)하다.
또한, 상부 유전체 층의 오목부에서의 두께(t1)를 볼록부에서의 두께(t2)의 0.15배 이상으로 형성하는 경우에는 오목부의 깊이가 충분히 낮아서 오목부의 제조 공정에 소요되는 시간이 상대적으로 짧다. 또한, 오목부의 깊이가 충분히 낮기 때문에 제조 장비의 정렬이 어느 정도 어긋나더라도 오목부는 충분히 안정적으로 형성될 수 있다. 이에 따라, 상부 유전체 층의 제조 공정의 난이도는 매우 양호(◎)한 것을 알 수 있다.
한편, 상부 유전체 층의 구조적 안정성의 측면에서는, 상부 유전체 층의 오목부에서의 두께(t1)를 볼록부에서의 두께(t2)의 0.03배로 형성하는 경우에는 상부 유전체 층의 오목부에서의 두께(t1)가 과도하게 작아서 볼록부와 오목부의 두께 차이가 과도할 수 있다. 따라서 볼록부가 붕괴될 가능성이 증가하고 이에 따라 상부 유전체 층의 구조적 안정성은 불량(X)하다.
반면에, 상부 유전체 층의 오목부에서의 두께(t1)를 볼록부에서의 두께(t2)의 0.04배 이상 0.06배 이하로 형성하는 경우에는 상부 유전체 층의 오목부에서의 두께(t1)가 적절하여 상부 유전체 층의 구조적 안정성은 상대적으로 양호(○)하다.
또한, 상부 유전체 층의 오목부에서의 두께(t1)를 볼록부에서의 두께(t2)의 0.092배 이상으로 형성하는 경우에는 오목부의 두께와 볼록부의 두께의 차이가 미 미하여 구조적 안정성이 매우 양호(◎)한 것을 알 수 있다.
이상의 도 5의 데이터를 고려하면, 스캔 전극과 서스테인 전극 사이의 방전 개시 전압을 낮추고, 상부 유전체 층의 공정 난이도를 용이하게 하며, 또한 상부 유전체 층의 구조적 안정성을 향상시키기 위해서 상부 유전체 층의 오목부에서의 두께(t1)는 볼록부에서의 두께(t2)의 0.04배 이상 0.9배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 0.15배 이상 0.7배 이하일 수 있다.
이상의 조건하에서, 상부 유전체 층의 오목부에서의 두께(t1)는 2㎛이상 30㎛이하일 수 있고, 또한 볼록부에서의 두께(t2)는 20㎛이상 50㎛이하일 수 있다.
다음, 도 6은 오목부의 폭에 대해 보다 상세히 설명하기 위한 도면이다.
도 6에서는 오목부에서의 상부 폭(W2)을 대략 60㎛로 고정하고, 여기서 오목부의 하부 폭(W1)을 변경하는 방법으로 상부 유전체 층의 오목부의 하부 폭과 상부 폭의 비율을 0.01에서 0.95까지 조절하면서 스캔 전극과 서스테인 전극 사이의 방전 개시 전압 및 상부 유전체 층의 구조적 안정성을 판단한다.
여기서, ◎표시는 스캔 전극과 서스테인 전극 사이의 방전 개시 전압이 충분히 낮거나, 상부 유전체 층의 구조적 안정성이 충분하여 매우 양호함을 나타내고, ○표시는 상대적으로 양호함을 나타내고, X표시는 불량함을 나타낸다.
또한, 오목부의 상부 폭(W2)은 상부 유전체 층의 표면에서의 오목부의 폭이고, 오목부의 하부 폭(W1)은 오목부의 깊이를 d1이라 할 때, (3/4)d1인 지점에서의 폭이다.
도 6을 살펴보면, 상부 유전체 층의 구조적 안정성의 측면에서는 오목부의 하부 폭(W1)이 오목부의 상부 폭(W2)의 0.01배 이상 0.72배 이하인 경우에는 오목부의 하부 폭(W1)과 상부 폭(W2)의 차이가 충분하여 오목부의 경사면이 충분히 완만해질 수 있다. 이에 따라, 상부 유전체 층의 구조적 안정성은 매우 양호(◎)하다.
또한, 오목부의 하부 폭(W1)이 오목부의 상부 폭(W2)의 0.83배 이상 0.87배 이하인 경우에는 오목부의 하부 폭(W1)과 상부 폭(W2)의 차이가 적절하여 상부 유전체 층의 구조적 안정성은 상대적으로 양호(○)하다.
반면에, 오목부의 하부 폭(W1)이 오목부의 상부 폭(W2)의 0.95배 이상인 경우에는 오목부의 하부 폭(W1)과 상부 폭(W2)의 차이가 미미하고, 이에 따라 오목부의 경사면이 과도하게 가파를 수 있다. 그러면, 볼록부가 붕괴될 가능성이 증가하게 되고, 이에 따라 상부 유전체 층의 구조적 안정성은 불량(X)하다.
한편, 스캔 전극과 서스테인 전극 사이의 방전 개시 전압의 측면에서는 오목부의 하부 폭(W1)이 상부 폭(W2)의 0.01배 이상 0.019배 이하인 경우에는 오목부의 하부 폭(W1)과 상부 폭(W2)의 차이가 과도하여 오목부의 경사면의 기울기가 과도하게 완만해질 수 있다. 그러면, 오목부에 쌓이는 벽 전하의 양이 부족해져서 방전 개시 전압이 상승할 수 있고, 이에 따라 방전 개시 전압은 불량(X)하다.
반면에, 오목부의 하부 폭(W1)이 상부 폭(W2)의 0.03배 이상 0.12배 이하인 경우에는 오목부의 하부 폭(W1)과 상부 폭(W2)의 차이가 적절하여 방전 개시 전압은 상대적으로 양호(○)하다.
또한, 오목부의 하부 폭(W1)이 상부 폭(W2)의 0.14배 이상인 경우에는 오목 부의 하부 폭(W1)과 상부 폭(W2)의 차이가 충분하고, 이에 따라 오목부의 경사면의 기울기가 충분히 확보될 수 있다. 그러면, 방전 시 오목부에 충분한 양의 벽 전하가 쌓일 수 있고, 이에 따라 방전 개시 전압은 충분히 낮아질 수 있어서 매우 양호(◎)하다.
이상의 도 6의 데이터를 고려하면, 오목부의 하부 폭(W1)은 오목부의 상부 폭(W2)의 0.03배 이상 0.87배 이하인 것이 바람직하고, 더욱 바람직하게는 0.14배 이상 0.72배 이하일 수 있다.
이상의 조건하에서, 오목부의 하부 폭(W1)은 10㎛이상 200㎛이하일 수 있고, 또한 오목부의 상부 폭(W2)은 20㎛이상 300㎛이하일 수 있다.
다음, 도 7은 스캔 전극 또는 서스테인 전극으로부터 볼록부의 표면까지의 최단 거리에 대해 설명하기 위한 도면이다.
도 7에서는 오목부의 깊이(d1)를 대략 20㎛로 고정하고, 스캔 전극 또는 서스테인 전극으로부터 볼록부의 표면까지의 최단 거리(d2)를 변경하는 방법으로 d2와 d1의 비율을 1.05에서 27까지 조절하면서 스캔 전극 또는 서스테인 전극의 절연 파괴 및 스캔 전극과 서스테인 전극 사이에서 발생하는 방전의 효율을 판단한다.
여기서, ◎표시는 방전 효율이 충분히 높거나 스캔 전극 및 서스테인 전극의 절연 파괴를 충분히 방지할 수 있어서 매우 양호함을 나타내고, ○표시는 상대적으로 양호함을 나타내고, X표시는 불량함을 나타낸다.
도 7을 살펴보면, 절연 파괴의 측면에서는 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 오목부의 깊이(d1)의 1.05배인 경우에 는 오목부의 깊이(d1)에 비해 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 과도하게 짧아서 스캔 전극 또는 서스테인 전극 상부에서 상부 유전체 층의 두께가 과도하게 얇아질 수 있다. 따라서 스캔 전극 또는 서스테인 전극의 절연 파괴가 빈번하게 발생할 수 있어서 불량(X)하다.
반면에, 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 오목부의 깊이(d1)의 1.1배 이상 1.28배 이하인 경우에는 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 적절하여 절연 파괴 특성은 양호(○)하다.
또한, 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 오목부의 깊이(d1)의 1.32배 이상인 경우에는 오목부의 깊이(d1) 대비 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 충분하다. 이에 따라, 스캔 전극 또는 서스테인 전극 상부에서 상부 유전체 층의 두께가 충분히 두꺼울 수 있고, 이로 인해 스캔 전극 또는 서스테인 전극의 절연 파괴를 충분히 방지할 수 있어서 매우 양호(◎)하다.
한편, 구동 효율의 측면에서는 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 오목부의 깊이(d1)의 1.05배 이상 5.3배 이하인 경우에는 오목부의 깊이(d1)에 비해 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 충분히 작아서, 짧은 시간 내에 스캔 전극 또는 서스테인 전극에 공급되는 구동 신호에 의해 방전 셀 내에 벽 전하들이 쌓일 수 있고, 상대적으로 작은 전압으로도 방전 셀 내에 충분한 양의 벽 전하를 쌓을 수 있 다. 이에 따라, 구동 효율은 매우 양호(◎)하다.
또한, 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 오목부의 깊이(d1)의 6.8배 이상 24배 이하인 경우에는 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 적절하여 구동 효율은 상대적으로 양호(○)하다.
반면에, 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 오목부의 깊이(d1)의 27배 이상인 경우에는 오목부의 깊이(d1)에 비해 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)가 과도하게 크다. 이에 따라, 스캔 전극 또는 서스테인 전극에 공급되는 구동 신호에 의해 방전 셀 내에 벽 전하들이 쌓이는데 소요되는 시간이 상대적으로 길어질 수 있고, 또한 구동 신호의 전압을 더욱 상승시켜야만 방전 셀 내에 벽 전하들이 쌓이도록 할 수 있다. 이에 따라, 구동 효율은 불량(X)하다.
이상의 도 7의 데이터를 고려하면, 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)는 오목부의 깊이(d1)의 1.1배 이상 24배 이하인 것이 바람직하고, 더욱 바람직하게는 1.32배 이상 5.3배 이하일 수 있다.
이상의 조건하에서, 볼록부의 표면으로부터 스캔 전극 또는 서스테인 전극까지의 최단 거리(d2)는 18㎛이상 48㎛이하일 수 있고, 또한 오목부의 깊이(d1)는 2㎛이상 30㎛이하일 수 있다.
다음, 도 8은 오목부의 경사면의 각도를 설명하기 위한 도면이다.
도 8에서는 볼록부의 상부 폭(T)을 일정하게 고정한 상태에서 오목부의 경사 면의 각도를 변경하는 방법으로 오목부의 경사면의 각도(θ)를 2도에서 90도까지 조절하면서 스캔 전극과 서스테인 전극 사이의 방전 개시 전압 및 상부 유전체 층의 구조적 안정성을 판단한다.
여기서, ◎표시는 스캔 전극과 서스테인 전극 사이의 방전 개시 전압이 충분히 낮거나, 상부 유전체 층의 구조적 안정성이 충분하여 매우 양호함을 나타내고, ○표시는 상대적으로 양호함을 나타내고, X표시는 불량함을 나타낸다.
또한, 오목부의 경사면의 각도(θ)는 볼록부의 상부면을 기준으로 하여 측정한 오목부의 경사면의 각도이다.
도 8을 살펴보면, 스캔 전극과 서스테인 전극 사이의 방전 개시 전압의 측면에서는, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도가 2도 이상 7도 이하인 경우에는 오목부의 경사면의 각도가 과도하게 완만하여 방전 시 오목부에 쌓이는 벽 전하들의 양이 부족해질 수 있고, 이에 따라 스캔 전극과 서스테인 전극의 방전 개시 전압이 상대적으로 높은 상태를 유지하여 불량(X)하다.
반면에, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도가 10도인 경우에는 오목부의 경사면의 각도가 적절하여 스캔 전극과 서스테인 전극의 방전 개시 전압 특성은 양호(○)하다.
또한, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도가 15도 이상인 경우에는 오목부의 경사면의 각도가 충분히 확보되어 방전 시 오목부에 벽 전하들이 충분히 쌓일 수 있다. 이에 따라, 스캔 전극과 서스테인 전극 사이의 방전 개시 전압 특성은 매우 양호(◎)하다.
한편, 상부 유전체 층의 구조적 안정성의 측면에서는 볼록부의 상부면을 기준으로 오목부의 경사면의 각도가 2도 이상 60도 이하인 경우에는 오목부의 경사면의 각도가 충분히 완만하여 스캔 전극과 서스테인 전극을 덮는 상부 유전체 층의 구조적 안정성이 충분히 확보될 수 있어서 매우 양호(◎)하다.
또한, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도가 70도 이상 80도 이하인 경우에는 오목부의 경사면의 각도가 적절하여 상부 유전체 층의 구조적 안정성은 양호(○)하다.
반면에, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도가 90도인 경우에는 오목부의 경사면의 각도가 과도하게 가파르고, 이에 따라 볼록부가 붕괴될 가능성이 증가할 수 있다. 따라서 상부 유전체 층의 구조적 안정성은 불량(X)하다.
이상의 도 8의 데이터를 고려하면, 볼록부의 상부면을 기준으로 오목부의 경사면의 각도는 10도 이상 80도 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 15도 이상 60도 이하일 수 있다.
다음, 도 9는 스캔 전극과 서스테인 전극의 배치에 대해 설명하기 위한 도면이다.
도 9를 살펴보면, 스캔 전극(102)과 서스테인 전극(103)은 스캔 전극(102), 스캔 전극(102), 서스테인 전극(103), 서스테인 전극(103)의 순서로 배치된다. 즉, 두 개의 스캔 전극(102)이 연속되어 배치되고, 또한 두 개의 서스테인 전극(103)이 연속되어 배치되는 것이다.
또한, 연속적으로 배치되는 두 개의 스캔 전극(102)의 투명 전극(102a)과 버 스 전극(102b)의 사이에 공통 배치되는 제 1 블랙 층(950)과, 연속적으로 배치되는 두 개의 서스테인 전극(103)의 투명 전극(103a)과 버스 전극(103b)의 사이에 공통 배치되는 제 2 블랙 층(960)이 더 포함되는 것도 가능하다.
이러한, 제 1 블랙 층(950)과 제 2 블랙 층(960)은 버스 전극(102b, 103b)에 의한 반사광의 발생을 방지하면서도, 도시하지 않은 격벽을 가릴 수 있어서 콘트라스트 특성을 향상시킬 수 있다.
또한, 스캔 전극(102), 스캔 전극(102), 서스테인 전극(103), 서스테인 전극(103)의 순서로 배치되면, 인접하는 두 개의 전극 간의 커플링(Coupling)효과를 약화시켜 노이즈(Noise) 및 전자파 장애(Electro Magnetic Interference, EMI)를 저감시킬 수 있다.
또한, 이상에서와 같이 스캔 전극(102), 스캔 전극(102), 서스테인 전극(103), 서스테인 전극(103)의 순서로 배치되는 경우에는 두 개의 스캔 전극(102) 또는 두 개의 서스테인 전극(103)은 하나의 볼록부(300)와 중첩(Overlap)될 수 있다.
이와 같이, 하나의 볼록부(300)가 두 개의 스캔 전극(102) 또는 두 개의 서스테인 전극(103)과 중첩되도록 형성하면, 각각의 스캔 전극(102) 또는 서스테인 전극(103)에 대응되도록 볼록부를 형성하는 것에 비해 볼록부(300)의 개수를 줄일 수 있어서, 제조 공정이 단순해질 수 있고, 제조 단가가 저감될 수 있다.
여기, 도 9에서는 스캔 전극(102)과 서스테인 전극(103)은 각각 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함하는 경우만을 도시하고 있지만, 스캔 전극(102)과 서스테인 전극(103)에서 투명 전극(102a, 103a)이 생략되는 것도 가능한 것이다.
다음, 도 10은 스캔 전극과 서스테인 전극의 또 다른 일례에 대해 설명하기 위한 도면이다.
도 10을 살펴보면, 스캔 전극(970a~970d)과 서스테인 전극(980)이 스캔 전극, 스캔 전극, 서스테인 전극, 스캔 전극, 스캔 전극의 순서로 배치될 수 있다. 예를 들면, 제 1 스캔 전극(970a), 제 2 스캔 전극(970b), 서스테인 전극(980), 제 3 스캔 전극(970c), 제 4 스캔 전극(970d)의 순서로 배치될 수 있다.
이러한 도 10의 경우와 앞선 도 9의 경우를 비교하면, 도 10의 경우는 도 9에서 연속되어 배치되는 두 개의 서스테인 전극이 하나로 통합된 것으로 볼 수 있다.
여기서, 격벽에 의해 구획되는 방전 셀의 일례를 점선으로서 표시하였다.
이와 같이, 연속된 두 개의 서스테인 전극이 하나로 통합되면 제조 공정이 단순화되고, 이에 따라 제조 단가가 저감될 수 있다.
다음, 도 11은 스캔 전극과 서스테인 전극의 제조 방법의 일례를 설명하기 위한 도면이다.
도 11을 살펴보면, 먼저 (a)와 같이 전면 기판(900)에 투명 전극(901a, 902a)을 형성한 이후에, 투명 전극(901a, 902a)이 형성된 전면 기판(900)의 상부에 블랙 재료 층(910)을 형성한다.
이후, (b)와 같이 블랙 재료 층(910)의 상부에 소정의 패턴이 형성된 제 1 포토 마스크(Photo Mask 1, 920)를 배치한 이후에, 제 1 포토 마스크(920)에 형성된 패턴에 따라 블랙 재료 층(910)을 노광한다.
이후, (c)와 같이 노광된 블랙 재료 층(910)의 상부에 전극 재료 층(930)을 형성한다. 여기서, 전극 재료 층(930)은 버스 전극(901b, 902b)을 형성하기 위한 층으로서, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al) 등의 전기 전도성이 우수한 재질로 이루어질 수 있다.
이후, (d)와 같이 전극 재료 층(930)의 상부에 소정의 패턴이 형성된 제 2 포토 마스크(Photo Mask 2, 940)를 배치한 이후에, 제 2 포토 마스크(940)에 형성된 패턴에 따라 전극 재료 층(930)을 노광한다.
이후, 노광된 블랙 재료 층(910)과 전극 재료 층(930)을 함께 현상한다.
그러면, (e)와 같이 앞선 도 9에서 설명한 바와 같은 구조의 스캔 전극(901)과 서스테인 전극(902)이 형성될 수 있다.
이와 같은 방법으로 스캔 전극(901)과 서스테인 전극(902)을 형성하게 되면, 한 번의 현상으로 제 1, 2 블랙 층(950, 960) 및 버스 전극(901b, 902b)을 함께 형성할 수 있어서 제조 공정에 소용되는 시간을 저감시킬 수 있고, 제조 단가도 저감시킬 수 있다.
한편, 도시하지는 않았지만, 스캔 전극(901)과 서스테인 전극(902)의 형성 이후에, 유전체 재료 층을 스캔 전극(901)과 서스테인 전극(902)이 형성된 전면 기판(900)의 상부에 형성할 수 있다.
이때, 유전체 재료 층의 점도 등을 조절하게 되면, 전면 기판(900)에 형성된 스캔 전극(901)과 서스테인 전극(902)의 형상에 따라 상부 유전체 재료 층의 상부의 일부가 오목하게 함몰되거나 볼록하게 돌출될 수 있다.
이후, 유전체 재료 층을 건조 또는 소정하게 되면, 상부 유전체 층에 오목부 및 볼록부가 형성되는 것이다.
한편, 유전체 재료 층의 형성 이후에, 소정 형상을 갖는 블레이드(Blade) 등을 이용하여 상부 유전체 재료 층의 일부가 함몰되도록 하여 상부 유전체 층에 오목부 및 볼록부를 형성하는 것도 가능하다.
또는, 상부 유전체 층의 일부를 현상액 등을 이용하여 식각하여 상부 유전체 층에 오목부 및 볼록부를 형성하는 것도 가능하다.
다음, 도 12a 내지 도 12b는 오목부의 또 다른 형상의 일례에 대해 설명하기 위한 도면이다. 여기, 도 12a 내지 도 12b에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.
먼저, 도 12a를 살펴보면 오목부(1150)는 곡률(Curvature)을 가질 수 있다. 예를 들면, 오목부(1150)는 그 단면이 타원형일 수 있다.
이와 같이, 오목부(1150)가 곡률을 갖는 경우에는, 방전 시 벽 전하들이 특정한 부분에 편중되는 것을 방지하여 방전을 안정시킬 수 있다.
다음, 도 12b를 살펴보면 오목부(1151)의 하부에는 또 다른 오목부(1152)가 더 형성되는 것이 가능하다. 이는 소정의 형상을 갖는 블레이드 등을 이용하여 성형함으로써 가능할 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 상부 유전체 층에 오목부와 볼록부가 형성됨으로써 방전 효율이 향상되는 효과가 있다.

Claims (14)

  1. 전면 기판;
    상기 전면 기판에 배치되는 복수의 전극;
    상기 전면 기판의 상부에서 상기 복수의 전극을 덮는 상부 유전체 층;
    상기 전면 기판과 대항되게 배치되는 후면 기판;
    을 포함하고,
    상기 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부와 두께가 주위보다 얇은 오목부를 포함하고,
    상기 오목부의 하부 폭은 상기 오목부의 상부 폭의 0.03배 이상 0.87배 이하인 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 오목부의 하부 폭은 상기 오목부의 상부 폭의 0.14배 이상 0.72배 이하인 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 오목부의 상부 폭은 상기 상부 유전체 층의 표면에서의 상기 오목부의 폭이고, 상기 오목부의 하부 폭은 상기 오목부의 깊이의 3/4인 지점에서의 폭인 플라즈마 디스플레이 패널.
  4. 전면 기판;
    상기 전면 기판에 배치되는 복수의 전극;
    상기 전면 기판의 상부에서 상기 복수의 전극을 덮는 상부 유전체 층;
    상기 전면 기판과 대항되게 배치되는 후면 기판;
    을 포함하고,
    상기 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부와 두께가 주위보다 얇은 오목부를 포함하고,
    상기 볼록부의 표면으로부터 상기 전극까지의 최단 거리는 상기 오목부의 깊이의 1.1배 이상 24배 이하인 플라즈마 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 볼록부의 표면으로부터 상기 전극까지의 최단 거리는 상기 오목부의 깊이의 1.32배 이상 5.3배 이하인 플라즈마 디스플레이 패널.
  6. 전면 기판;
    상기 전면 기판에 배치되는 복수의 전극;
    상기 전면 기판의 상부에서 상기 복수의 전극을 덮는 상부 유전체 층;
    상기 전면 기판과 대항되게 배치되는 후면 기판;
    을 포함하고,
    상기 상부 유전체 층은 두께가 주위보다 두꺼운 볼록부와 두께가 주위보다 얇은 오목부를 포함하고,
    상기 볼록부의 상부면을 기준으로 상기 오목부의 경사면의 각도는 10도 이상 80도 이하인 플라즈마 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 볼록부의 상부면을 기준으로 상기 오목부의 경사면의 각도는 15도 이상 60도 이하인 플라즈마 디스플레이 패널.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 전극은 스캔 전극과 서스테인 전극을 포함하고,
    상기 오목부는 상기 스캔 전극과 상기 서스테인 전극 사이에 배치되는 플라즈마 디스플레이 패널.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 전극은 스캔 전극과 서스테인 전극을 포함하고,
    상기 스캔 전극과 서스테인 전극은 스캔 전극, 스캔 전극, 서스테인 전극, 서스테인 전극의 순서로 배치되는 플라즈마 디스플레이 패널.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 상부 유전체 층의 상기 오목부에서의 두께는 상기 볼록부에서의 두께의 0.04배 이상 0.9배 이하인 플라즈마 디스플레이 패널.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 상부 유전체 층의 상기 오목부에서의 두께는 상기 볼록부에서의 두께의 0.15배 이상 0.7배 이하인 플라즈마 디스플레이 패널.
  12. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 전극은 스캔 전극과 서스테인 전극을 포함하고,
    상기 오목부는 상기 스캔 전극과 상기 서스테인 전극 사이에 배치되고,
    상기 스캔 전극과 서스테인 전극은 스캔 전극, 스캔 전극, 서스테인 전극, 서스테인 전극의 순서로 배치되고,
    두 개의 상기 스캔 전극 또는 두 개의 상기 서스테인 전극은 하나의 상기 볼록부와 중첩(Overlap)되는 플라즈마 디스플레이 패널.
  13. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 오목부는 곡률(Curvature)을 갖는 부분을 포함하는 플라즈마 디스플레이 패널.
  14. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 오목부에는 상기 전면 기판 방향으로 함몰된 함몰부가 더 형성되는 플라즈마 디스플레이 패널.
KR1020070034797A 2007-04-09 2007-04-09 플라즈마 디스플레이 패널 KR100839668B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070034797A KR100839668B1 (ko) 2007-04-09 2007-04-09 플라즈마 디스플레이 패널
PCT/KR2008/001990 WO2008123743A1 (en) 2007-04-09 2008-04-08 Plasma display panel
US12/595,053 US8681076B2 (en) 2007-04-09 2008-04-08 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034797A KR100839668B1 (ko) 2007-04-09 2007-04-09 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR100839668B1 true KR100839668B1 (ko) 2008-06-19

Family

ID=39771888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034797A KR100839668B1 (ko) 2007-04-09 2007-04-09 플라즈마 디스플레이 패널

Country Status (3)

Country Link
US (1) US8681076B2 (ko)
KR (1) KR100839668B1 (ko)
WO (1) WO2008123743A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001216904A (ja) * 2000-02-04 2001-08-10 Pioneer Electronic Corp プラズマディスプレイパネル
JP2003234069A (ja) * 2002-02-06 2003-08-22 Pioneer Electronic Corp プラズマディスプレイパネル

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608903B2 (ja) 1997-04-02 2005-01-12 パイオニア株式会社 面放電型プラズマディスプレイパネルの駆動方法
JPH11297209A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp プラズマディスプレイパネル
JP2003217454A (ja) 2002-01-28 2003-07-31 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP4675554B2 (ja) 2003-06-23 2011-04-27 パナソニック株式会社 プラズマディスプレイパネル
KR20050045513A (ko) * 2003-11-11 2005-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP4428042B2 (ja) 2003-12-15 2010-03-10 パナソニック株式会社 プラズマディスプレイパネル
JP2006147584A (ja) * 2004-11-23 2006-06-08 Lg Electronics Inc プラズマディスプレイパネル
KR100581961B1 (ko) * 2005-01-12 2006-05-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001216904A (ja) * 2000-02-04 2001-08-10 Pioneer Electronic Corp プラズマディスプレイパネル
JP2003234069A (ja) * 2002-02-06 2003-08-22 Pioneer Electronic Corp プラズマディスプレイパネル

Also Published As

Publication number Publication date
US8681076B2 (en) 2014-03-25
US20100134386A1 (en) 2010-06-03
WO2008123743A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
KR100716697B1 (ko) Ｐｄｐ용의 패널 어셈블리 및 그 제조 방법
KR20040030641A (ko) 플라즈마 디스플레이 패널과 그 제조방법
KR100366098B1 (ko) 기판 및 이 기판을 이용한 플라즈마 표시장치
KR100839668B1 (ko) 플라즈마 디스플레이 패널
US7667403B2 (en) Plasma display panel including a color filter layer
US7652427B2 (en) Plasma display panel
KR100768001B1 (ko) 플라즈마 디스플레이 패널
JP2006228639A (ja) プラズマディスプレイパネル
US7781970B2 (en) Plasma display panel
US7576495B2 (en) Plasma display panel
KR100573157B1 (ko) 플라즈마 디스플레이 패널
KR100592251B1 (ko) 플라즈마 디스플레이 패널의 상판 제조 방법
KR100705816B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR100692058B1 (ko) 플라즈마 디스플레이 패널
KR100768211B1 (ko) 플라즈마 디스플레이 패널 및 이를 구비하는 플라즈마디스플레이 장치
US7405517B2 (en) Plasma display panel
JP2000285808A (ja) 放電型表示装置の背面側基板の隔壁構造
JP2006344577A (ja) プラズマディスプレイ装置
KR100615238B1 (ko) 플라즈마 디스플레이 패널
KR100589333B1 (ko) 플라즈마 디스플레이 패널
KR100625536B1 (ko) 플라즈마 디스플레이 패널
KR20060104536A (ko) 플라즈마 디스플레이 패널용 그린 시트 및 그의 제조방법
KR20060034761A (ko) 플라즈마 디스플레이 패널과, 이의 제조 방법
KR20050040384A (ko) 플라즈마 디스플레이 패널
KR20080032574A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee