KR100751960B1 - 실리콘으로부터의 도핑된 반도체 웨이퍼 및 그 제조 방법 - Google Patents

실리콘으로부터의 도핑된 반도체 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR100751960B1
KR100751960B1 KR1020050072656A KR20050072656A KR100751960B1 KR 100751960 B1 KR100751960 B1 KR 100751960B1 KR 1020050072656 A KR1020050072656 A KR 1020050072656A KR 20050072656 A KR20050072656 A KR 20050072656A KR 100751960 B1 KR100751960 B1 KR 100751960B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
mohmcm
concentration
doped
thermal conductivity
Prior art date
Application number
KR1020050072656A
Other languages
English (en)
Other versions
KR20060050317A (ko
Inventor
루페르트 크라우트바우어
크리스토프 프라이
시몬 지첼스베르거
로타르 레만
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20060050317A publication Critical patent/KR20060050317A/ko
Application granted granted Critical
Publication of KR100751960B1 publication Critical patent/KR100751960B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 붕소, 인, 비소 또는 안티몬과 같은 전기적 활성 도펀트를 함유하고, 필요한 경우, 추가로 게르마늄으로 도핑되고, 한정된 열전도도를 가진, 도핑된 반도체 웨이퍼를 실리콘으로부터 제조하는 방법으로서, 실리콘으로부터 단결정을 제조하는 단계, 및 상기 반도체 웨이퍼를 형성하도록 추가로 처리하는 단계를 포함하고, 상기 반도체 웨이퍼는 상기 전기적 활성 도펀트의 농도의 선택 및, 필요한 경우, 게르마늄의 농도에 의해 설정되는 열전도도를 가지는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법에 관한 것이다. 본 발명은 또한 열전도도 및 비저항에 관한 특정 성질을 가진 실리콘으로부터 상기 방법에 의해 제조된 반도체 웨이퍼에 관한 것이다.
반도체 웨이퍼, 전기적 활성 도펀트, 게르마늄, 열전도도, 비저항, 실리콘 단결정

Description

실리콘으로부터의 도핑된 반도체 웨이퍼 및 그 제조 방법{PROCESS FOR PRODUCING DOPED SEMICONDUCTOR WAFERS FROM SILICON AND THE SEMICONDUCTOR WAFERS}
본 발명은 붕소, 인, 비소 또는 안티몬과 같은 전기적 활성 도펀트를 함유하며, 필요한 경우 추가로 게르마늄으로 도핑되고 한정된 열전도도를 가진, 도핑된 반도체 웨이퍼를 실리콘으로부터 제조하는 방법에 관한 것이다. 본 발명은 또한 농도 2*1020 원자/㎤의 게르마늄으로 도핑되고 전기적 활성 도펀트를 가지며, 열전도도(TC) 및 비저항(resistivity)(R)에 관해 특정한 성질을 가진, 실리콘으로부터 형성된 반도체 웨이퍼에 관한 것이다.
기본적으로, 전자 부품용 기본 재료(기판)로서 반도체 웨이퍼는 가능한 한 한정된 물리적 성질을 가지는 것이 유리하다. 이상적으로는, 기판은 웨이퍼 내 및 동일 규격의 여러 가지 웨이퍼들 사이에 모든 주된 파라미터에 있어서 가능한 한 변동이 적어야 한다. 기판의 열전도도는 그러한 성질 중, 전자 부품 제조 시 공정 관리에 대해, 그리고 완성 제품의 성질에 관해 매우 중요한 결정적 성질이다. 예 를 들면, 실리콘 웨이퍼로 형성된 반도체 웨이퍼의 열전도도는 전자 부품을 형성하는 공정중에 이들 웨이퍼의 성질 및 완성 부품용으로 사용될 수 있는 범위를 결정하는 데에 결정적 역할을 한다. 따라서, 바람직하게 한정되고 균일한 열전도도를 가진 기판이 부품의 제조용으로 바람직하다.
그러나, 실리콘으로 형성된 반도체 웨이퍼의 열전도도는 복합적이며 측정에 비용이 많이 들며, 따라서 이 파라미터는 표준 제조 공정에서는 측정되지 않는다. 열전도도는 포논 성분(phononic component) 및 전자 성분으로 이루어진다. 상기 두 성분은 실온 하에 단결정 실리콘에서 중요하다. 열전도도의 전자 성분은 기판의 전기 전도도에 실질적으로 비례하고, 포논 성분은 고체 상태의 원자 질량의 분포에 관계되어 있다. 순수 동위체 실리콘은 특히 높은 열전도도를 가지는 반면, 도핑 원소는 열전도도를 낮추는 것으로 알려져 있다.
본 발명의 목적은 소정의 열전도도를 가진 반도체 웨이퍼를 실리콘으로부터 제조할 수 있는 방법을 제공하는 것이다.
상기 본 발명의 목적은, 붕소, 인, 비소 또는 안티몬과 같은 전기적 활성 도펀트를 함유하고, 필요한 경우, 추가로 게르마늄으로 도핑되고, 한정된 열전도도를 가진, 도핑된 반도체 웨이퍼를 실리콘으로부터 제조하는 방법으로서,
실리콘으로부터 단결정을 제조하는 단계, 및 상기 반도체 웨이퍼를 형성하도록 추가로 처리하는 단계를 포함하고, 상기 반도체 웨이퍼는 상기 전기적 활성 도 펀트의 농도의 선택 및, 필요한 경우, 게르마늄의 농도에 의해 설정되는 열전도도를 가지는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법에 의해 달성된다.
본 발명자들은 붕소, 인, 비소 또는 안티몬과 같은 전기적 활성 도펀트로 도핑된 실리콘에 있어서, 열전도도는 확고히 정의된 물리적 성질로서, 하기 식에 의해 10% 미만의 정확도로 표현되는 것을 발견했다:
Figure 112005043791609-pat00001
상기 식에서, k는 22℃에서의 열전도도(k)로서 단위는 W/mK이고, c(Dop)는 전기적 활성 도펀트의 선택된 농도로서 단위는 원자/㎤이고, alpha는 전기적 활성 도펀트에 따라 다음의 값을 갖는 계수이다:
도펀트 붕소 인 비소 안티몬
alpha 9.57*10-23 6.42*10-23 2.11*10-22 1.30*10-21
열전도도를 상기 식(1)에 의해 사전 설정된 값의 범위 내에 포함되지 않는 값으로 설정하고자 할 경우에는, 게르마늄을 2*1020 원자/㎤의 농도로 추가 도핑함으로써, 구체적으로는 이제까지 얻을 수 없었던 범위까지 열전도도 값의 범위를 확장할 수 있다. 이러한 경우, 열전도도는 게르마늄 및 전기적 활성 도펀트의 농도를 선택함으로써 하기 식에 따라 설정된다:
Figure 112005043791609-pat00002
상기 식에서, k는 온도 22℃에서의 열전도도로서 단위는 W/mK이고, c(Ge) 및 c(Dop)는 각각 게르마늄 및 전기적 활성 도펀트의 선택된 농도로서, 단위는 원자/㎤이고, alpha는 전기적 활성 도펀트에 따라 다음의 값을 갖는 계수이다:
도펀트 붕소 인 비소 안티몬
alpha 9.57*10-23 6.42*10-23 2.11*10-22 1.30*10-21
본 발명은 또한, 실리콘으로부터 형성되고, 필요한 경우, 에피택셜 코팅이 적층되어 있는 반도체 웨이퍼에 있어서, 상기 반도체 웨이퍼는 농도 2*1020 원자/㎤ 이하의 게르마늄 및 붕소로 도핑되어 있고, 열전도도(TC) 및 비저항(R)에 관해 하기 조합된 성질 중 어느 하나를 가진 것을 특징으로 하는 반도체 웨이퍼에 관한 것이다:
a) TC ＜ 105 W/mK; R ＞ 5 mOhmcm
b) TC = 90 W/mK∼30 W/mK; R = 5∼3 mOhmcm
c) TC = 80 W/mK∼20 W/mK; R = 3∼2 mOhmcm
d) TC = 70 W/mK∼20 W/mK; R = 2∼1.5 mOhmcm
e) TC ＜ 50 W/mK; R ＜ 1.5 mOhmcm.
본 발명은 또한, 실리콘으로부터 형성되고, 필요한 경우, 에피택셜 코팅이 적층되어 있는 반도체 웨이퍼에 있어서, 상기 반도체 웨이퍼는 농도 2*1020 원자/㎤ 이하의 게르마늄 및 인으로 도핑되어 있고, 열전도도(TC) 및 비저항(R)에 관해 하 기 조합된 성질 중 어느 하나를 가진 것을 특징으로 하는 반도체 웨이퍼에 관한 것이다:
a) TC = 90 W/mK∼50 W/mK; R = 1.5∼1.2 mOhmcm
b) TC = 80 W/mK∼40 W/mK; R = 1.2∼0.9 mOhmcm
c) TC = 75 W/mK∼30 W/mK; R ＜ 0.9 mOhmcm.
얻어지는 그 밖의 효과를 고려한 모든 경우, 및 열전도도가 식(1)에 따라 전기적 도펀트의 특정 농도를 선택한 후 얻을 수 있는 열전도도보다 낮을 것으로 예상될 경우에, 도펀트로서 게르마늄이 이미 사용되고 있다면, 게르마늄과 전기적 활성 도펀트로 도핑하는 것이 특히 바람직하다. 도펀트로서 게르마늄이 갖는 또 다른 효과는 특히 기계적 강도의 증가 및 격자 응력의 감소이며, 그러한 예는 특허문헌 US-5,553,566, US-5,744,396, US-4,631,234, JP-2003160395 A 및 JP-2003146795 A 등에 기재되어 있다. 또한, 상기 단결정은 열전도도에 영향을 별로 미치지 않는 추가의 도펀트를, 예를 들면 질소 및/또는 탄소의 공동도핑(co-doping) 형태로 함유할 수도 있다.
전기적 활성 도펀트는 단결정 제조중에 이미 용융체에 함유되어 있을 수 있으며, 그 경우 단결정을 초크랄스키(Czochralski)법을 이용하여 인상(引上)하는 것이 바람직하다. 그러나, 추후 단계에서 단결정으로부터 분리된 반도체 웨이퍼 내에, 확산(diffusion) 또는 이온주입을 통해 전기적 활성 도펀트만을 도입하는 것도 가능하다. 상기 용융체와 함께 게르마늄을 제공하는 것이 바람직하다.
원칙적으로, 실리콘으로부터 형성되고 초크랄스키법에 의해 인상된 단결정 내 도펀트의 축방향 분포는 대응하는 도펀트의 분리 상수(segregation constant)에 의해 결정된다. 그러나, 단결정 내 도펀트의 반경 방향 및 축 방향 분포가 영향을 받을 수 있다는 것도 알려져 있다. 영향력 면에서 가장 중요한 인자로는, 인상 공정이 진행되는 동안 단결정 및 도가니(crucible)의 회전 방향 및 회전 속도뿐 아니라 압력 조건 및 실드 가스(shield gas)의 흐름이 포함된다. 이들 파라미터를 적절히 선택함으로써, 도펀트 함량의 반경 방향 및 축 방향 변동이 적은 단결정을 제조할 수 있다. 예를 들면, 압력 조건을 적절히 선택함으로써, 실리콘 용융체로부터 비소, 안티몬 또는 인의 증발을 제어하여 단결정 내 비저항의 축 방향 및 반경 방향 변동이 수%에 불과하도록 할 수 있다. 그러므로, 본 발명에 따른 방법과 결부하여, 선택된 파라미터에 따라, 열전도도의 고정적으로 한정된 축 방향 프로파일 또는 단결정의 대부분에 걸쳐 균일한 열전도도를 가진 단결정을 제조할 수 있다. 그러면, 정확하게 한정된 열전도도에 의해 처리 공정 및 제품 성질의 바람직하지 않은 변동을 감소시킬 수 있다.
전기적 활성 도펀트로서 붕소를 사용할 때, 본 발명에 따른 방법으로서, 반도체 웨이퍼의 열전도도(TC) 및 비저항(R)에 관해 하기 조합된 성질 중 어느 하나를 얻을 수 있는 방법을 이용하는 것이 특히 바람직하다:
a) TC ＜ 105 W/mK; R ＞ 5 mOhmcm
b) TC = 90 W/mK∼30 W/mK; R = 5∼3 mOhmcm
c) TC = 80 W/mK∼20 W/mK; R = 3∼2 mOhmcm
d) TC = 70 W/mK∼20 W/mK; R = 2∼1.5 mOhmcm
e) TC ＜ 50 W/mK; R ＜ 1.5 mOhmcm.
전기적 활성 도펀트로서 인을 사용할 때, 본 발명에 따른 방법으로서, 반도체 웨이퍼의 열전도도(TC) 및 비저항(R)에 관해 하기 조합된 성질 중 어느 하나를 얻을 수 있는 방법을 이용하는 것이 특히 바람직하다:
a) TC = 90 W/mK∼50 W/mK; R = 1.5∼1.2 mOhmcm
b) TC = 80 W/mK∼40 W/mK; R = 1.2∼0.9 mOhmcm
c) TC = 75 W/mK∼30 W/mK; R ＜ 0.9 mOhmcm.
실시예 : (인 도핑)
하기 그래프의 연속선은 인으로 도핑된 단결정 실리콘의 열전도도의 프로파일을, 식(1)의 적용 시 예상되는 도펀트 농도의 함수로서 나타낸다. 측정값의 점들은 본 발명에 따라 식(2)를 이용하여 제조된 단결정 실리콘의 여러 가지 시료에 대해 측정한 열전도도를 나타낸다.
Figure 112005043791609-pat00003
본 발명에 의하면 소정의 한정된 열전도도를 가진 반도체 웨이퍼를 실리콘으로부터 제조할 수 있다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 전기적 활성 도펀트를 함유하고, 2 x 1020 원자/cm3 이하의 농도의 게르마늄으로 추가로 도핑되고, 열전도도 k를 가진, 도핑된 반도체 웨이퍼를 실리콘으로부터 제조하는 방법으로서,
    실리콘으로부터 단결정을 제조하는 단계, 및
    상기 단결정으로부터 반도체 웨이퍼를 형성하는 단계를 포함하고,
    상기 열전도도 k는 게르마늄의 농도 및 상기 전기적 활성 도펀트의 농도를 선택함으로써 하기 식에 따라 설정되고:
    Figure 112006087971271-pat00005
    상기 식에서, k는 온도 22℃에서의 열전도도로서 단위는 W/mK이고, c(Ge) 및 c(Dop)는 각각 게르마늄 및 전기적 활성 도펀트의 선택된 농도로서 단위는 원자/㎤이고, alpha는 전기적 활성 도펀트에 따라 하기의 값:
    도펀트 붕소 인 비소 안티몬 alpha 9.57*10-23 6.42*10-23 2.11*10-22 1.30*10-21
    을 갖는 계수인 것을 특징으로 하는
    도핑된 반도체 웨이퍼의 제조 방법.
  4. 제3항에 있어서,
    상기 단결정은, 전기적 활성 도펀트 및 게르마늄을 함유하는 실리콘 용융체(silicon melt)로부터 초크랄스키(Czochralski)법을 이용하여 인상(引上)되고,
    상기 단결정 내에 상기 전기적 활성 도펀트의 농도 c(Dop) 및 게르마늄의 농도 c(Ge)를 측정하는 것을 특징으로 하는
    도핑된 반도체 웨이퍼의 제조 방법.
  5. 제3항에 있어서,
    상기 단결정은, 게르마늄을 함유하는 실리콘 용융체로부터 초크랄스키법을 이용하여 인상되고,
    상기 게르마늄 농도 c(Ge)를 측정하고,
    상기 단결정은 배치 웨이퍼로 가공되고,
    상기 반도체 웨이퍼는 확산(diffusion) 또는 이온주입에 의해 상기 전기적 활성 도펀트로 도핑되고,
    상기 전기적 활성 도펀트 농도 c(Dop)를 충분한 수의 웨이퍼 상에서 측정하여 웨이퍼 배치 내에 전기적 활성 도펀트의 농도를 확인하는 것을 특징으로 하는
    도핑된 반도체 웨이퍼의 제조 방법.
  6. 제3항에 있어서,
    상기 전기적 활성 도펀트로서 붕소를 사용하여 도핑이 이루어지고,
    상기 붕소의 농도는, 상기 반도체 웨이퍼의 열전도도(TC) 및 비저항(resistivity)(R)에 관해 하기 조합된 성질 중 어느 하나가 얻어지도록 선택되는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법:
    a) TC ＜ 105 W/mK; R ＞ 5 mOhmcm
    b) TC = 90 W/mK∼30 W/mK; R = 5∼3 mOhmcm
    c) TC = 80 W/mK∼20 W/mK; R = 3∼2 mOhmcm
    d) TC = 70 W/mK∼20 W/mK; R = 2∼1.5 mOhmcm
    e) TC ＜ 50 W/mK; R ＜ 1.5 mOhmcm.
  7. 삭제
  8. 제3항에 있어서,
    상기 반도체 웨이퍼는 인을 전기적 활성 도펀트로 하여 도핑되고,
    상기 인의 농도는, 열전도도(TC) 및 비저항(R)에 관해 하기 조합된 성질 중 어느 하나가 얻어지도록 선택되는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법:
    a) TC = 90 W/mK∼50 W/mK; R = 1.5∼1.2 mOhmcm
    b) TC = 80 W/mK∼40 W/mK; R = 1.2∼0.9 mOhmcm
    c) TC = 75 W/mK∼30 W/mK; R ＜ 0.9 mOhmcm.
  9. 삭제
  10. 제3항에 있어서,
    상기 반도체 웨이퍼가 전자 파워(electronic power) 반도체 부품용 기판으로 사용되는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법.
  11. 제3항에 있어서,
    상기 반도체 웨이퍼 상에 에피택셜층을 적층하는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법.
  12. 제3항에 있어서,
    상기 단결정이 추가로 하나 이상의 다른 도펀트로 도핑되는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법.
  13. 제3항에 있어서,
    상기 단결정이 추가로 질소, 탄소 또는 질소와 탄소의 조합으로 공동도핑(co-doping)되는 것을 특징으로 하는 도핑된 반도체 웨이퍼의 제조 방법.
  14. 실리콘으로부터 형성되는 반도체 웨이퍼에 있어서,
    상기 반도체 웨이퍼는 농도 2*1020 원자/㎤ 이하의 게르마늄 및 붕소로 도핑되어 있고,
    열전도도(TC) 및 비저항(R)에 관해 하기 조합된 성질 중 어느 하나를 가진 것을 특징으로 하는 반도체 웨이퍼:
    a) TC ＜ 105 W/mK; R ＞ 5 mOhmcm
    b) TC = 90 W/mK∼30 W/mK; R = 5∼3 mOhmcm
    c) TC = 80 W/mK∼20 W/mK; R = 3∼2 mOhmcm
    d) TC = 70 W/mK∼20 W/mK; R = 2∼1.5 mOhmcm
    e) TC ＜ 50 W/mK; R ＜ 1.5 mOhmcm.
  15. 실리콘으로부터 형성되는 반도체 웨이퍼에 있어서,
    상기 반도체 웨이퍼는 농도 2*1020 원자/㎤ 이하의 게르마늄 및 인으로 도핑되어 있고,
    열전도도(TC) 및 비저항(R)에 관해 하기 조합된 성질 중 어느 하나를 가진 것을 특징으로 하는 반도체 웨이퍼:
    a) TC = 90 W/mK∼50 W/mK; R = 1.5∼1.2 mOhmcm
    b) TC = 80 W/mK∼40 W/mK; R = 1.2∼0.9 mOhmcm
    c) TC = 75 W/mK∼30 W/mK; R ＜ 0.9 mOhmcm.
  16. 제14항 또는 제15항에 있어서,
    에피택셜 코팅을 추가로 포함하는 반도체 웨이퍼.
KR1020050072656A 2004-08-12 2005-08-09 실리콘으로부터의 도핑된 반도체 웨이퍼 및 그 제조 방법 KR100751960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004039197A DE102004039197B4 (de) 2004-08-12 2004-08-12 Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium
DE102004039197.1 2004-08-12

Publications (2)

Publication Number Publication Date
KR20060050317A KR20060050317A (ko) 2006-05-19
KR100751960B1 true KR100751960B1 (ko) 2007-08-24

Family

ID=35745401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072656A KR100751960B1 (ko) 2004-08-12 2005-08-09 실리콘으로부터의 도핑된 반도체 웨이퍼 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7202146B2 (ko)
JP (1) JP4361892B2 (ko)
KR (1) KR100751960B1 (ko)
CN (1) CN100481331C (ko)
DE (1) DE102004039197B4 (ko)
TW (1) TWI297550B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039197B4 (de) 2004-08-12 2010-06-17 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium
KR20120106893A (ko) 2006-01-31 2012-09-26 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 고 열 전도율을 가진 반도체 웨이퍼
JP4516096B2 (ja) * 2007-05-31 2010-08-04 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法
JP4359320B2 (ja) 2007-05-31 2009-11-04 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ドーピング装置、及びシリコン単結晶の製造方法
US9074298B2 (en) 2008-08-18 2015-07-07 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer, and silicon ingot
JP5246065B2 (ja) * 2009-06-29 2013-07-24 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハとその製造方法
JP5399212B2 (ja) * 2009-11-16 2014-01-29 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法
CN102061514B (zh) * 2010-11-03 2012-03-28 天津市环欧半导体材料技术有限公司 一种气相重掺硼区熔硅单晶的制备方法
JP5803722B2 (ja) * 2012-02-14 2015-11-04 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
CN103325666A (zh) * 2012-03-21 2013-09-25 苏州贝克微电子有限公司 半导体晶圆掺杂扩散技术
CN105121713B (zh) * 2013-04-24 2018-06-19 胜高科技股份有限公司 单晶的制造方法和硅晶片的制造方法
KR101540571B1 (ko) * 2013-12-13 2015-07-31 주식회사 엘지실트론 단결정 실리콘 잉곳 제조용 첨가물 및 이 첨가물을 이용한 단결정 실리콘 잉곳 제조 방법
CN106222742B (zh) * 2016-09-12 2019-01-29 江西赛维Ldk太阳能高科技有限公司 一种晶体硅及其制备方法
CN108075742A (zh) * 2016-11-15 2018-05-25 兆远科技股份有限公司 弹性波组件及其复合基板
JP6642410B2 (ja) * 2016-12-20 2020-02-05 株式会社Sumco シリコン単結晶の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264397A (ja) * 1995-03-23 1996-10-11 Mitsubishi Materials Corp シリコン半導体ウェーハ及びその製造方法
US5635422A (en) 1992-03-02 1997-06-03 Motorola, Inc. Diffusing dopants into a semiconductor wafer
JP2003174030A (ja) 2001-09-28 2003-06-20 Toppan Printing Co Ltd ウェハ及びその製造方法並びにウェハを用いた転写マスク
JP2003209059A (ja) 2002-01-16 2003-07-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP2004224577A (ja) 2003-01-17 2004-08-12 Shin Etsu Handotai Co Ltd Ｐドープシリコン単結晶の製造方法及びｐドープｎ型シリコン単結晶ウェーハ
DE102004039197A1 (de) 2004-08-12 2006-03-02 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium und derartige Halbleiterscheiben

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232259A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitermaterial hoher dotierung
US4631234A (en) 1985-09-13 1986-12-23 Texas Instruments Incorporated Germanium hardened silicon substrate
US5553566A (en) 1995-06-22 1996-09-10 Motorola Inc. Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates
US5676751A (en) * 1996-01-22 1997-10-14 Memc Electronic Materials, Inc. Rapid cooling of CZ silicon crystal growth system
US6002202A (en) * 1996-07-19 1999-12-14 The Regents Of The University Of California Rigid thin windows for vacuum applications
CA2307231C (en) * 1997-10-24 2006-06-20 Sumitomo Special Metals Co., Ltd. Silicon based conductive material and process for production thereof
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20030047130A1 (en) * 2001-08-29 2003-03-13 Memc Electronic Materials, Inc. Process for eliminating neck dislocations during czochralski crystal growth
JP2003146795A (ja) 2001-11-09 2003-05-21 Silicon Technology Co Ltd 高耐熱衝撃性シリコンウエハ
JP2003160395A (ja) 2001-11-21 2003-06-03 Silicon Technology Co Ltd 耐反りシリコンウエハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635422A (en) 1992-03-02 1997-06-03 Motorola, Inc. Diffusing dopants into a semiconductor wafer
JPH08264397A (ja) * 1995-03-23 1996-10-11 Mitsubishi Materials Corp シリコン半導体ウェーハ及びその製造方法
JP2003174030A (ja) 2001-09-28 2003-06-20 Toppan Printing Co Ltd ウェハ及びその製造方法並びにウェハを用いた転写マスク
JP2003209059A (ja) 2002-01-16 2003-07-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP2004224577A (ja) 2003-01-17 2004-08-12 Shin Etsu Handotai Co Ltd Ｐドープシリコン単結晶の製造方法及びｐドープｎ型シリコン単結晶ウェーハ
DE102004039197A1 (de) 2004-08-12 2006-03-02 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium und derartige Halbleiterscheiben

Also Published As

Publication number Publication date
JP2006052133A (ja) 2006-02-23
CN1913107A (zh) 2007-02-14
US20060035448A1 (en) 2006-02-16
JP4361892B2 (ja) 2009-11-11
KR20060050317A (ko) 2006-05-19
TWI297550B (en) 2008-06-01
DE102004039197B4 (de) 2010-06-17
TW200607107A (en) 2006-02-16
CN100481331C (zh) 2009-04-22
US7202146B2 (en) 2007-04-10
DE102004039197A1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100751960B1 (ko) 실리콘으로부터의 도핑된 반도체 웨이퍼 및 그 제조 방법
JP6876148B2 (ja) 安定化高ドープ・シリコン・カーバイド
EP1732114B1 (en) Method for producing silicon wafer for IGBT
KR101818805B1 (ko) SiC 성형체 및 SiC 성형체의 제조 방법
JP2008545605A (ja) 高抵抗率シリコン構造体およびその製造方法
CN110382748B (zh) 形成具有经改善的电阻率控制的单晶硅晶锭的方法
TWI468564B (zh) 矽單晶基材及其製造方法
CN101187058A (zh) 硅半导体晶片及其制造方法
KR101073517B1 (ko) 실리콘 단결정 제조방법 및 실리콘 단결정
KR20130041733A (ko) P­형 실리콘 단결정 및 그 제조 방법
CN106062926A (zh) 外延硅晶片的制备方法及外延硅晶片
KR20130114696A (ko) 실리콘 단결정 제조 방법, 실리콘 단결정, 및 웨이퍼
JP4567262B2 (ja) エピタキシャルウエハ基板用に強化されたｎ型シリコン材料及びその製造方法
US20180108538A1 (en) Silicon epitaxial wafer and method of producing same
JP2014218411A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
EP0550750A1 (en) Semiconductor wafer heat treatment method
JP2021502944A (ja) 少量のバナジウムをドーピングした半絶縁炭化ケイ素単結晶、基板、製造方法
KR20160142306A (ko) 붕소 도핑된 n-타입 실리콘 타겟
US20020071803A1 (en) Method of producing silicon carbide power
RU2308784C1 (ru) Подложка для выращивания эпитаксиальных слоев арсенида галлия
Hoshikawa et al. Relationship between gallium concentration and resistivity of gallium-doped Czochralski silicon crystals: investigation of a conversion curve
JP6260485B2 (ja) エピタキシャルシリコンウェーハの製造方法
CN105723497B (zh) 外延硅片和外延硅片的制造方法
JP2000313699A (ja) 半絶縁性ＩｎＰ単結晶の製造方法
CN105316767B (zh) 超大规模集成电路用硅片及其制造方法、应用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120813

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140807

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170803

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 13