CN1913107A - 由硅制造掺杂半导体晶片的方法以及该半导体晶片 - Google Patents

由硅制造掺杂半导体晶片的方法以及该半导体晶片 Download PDF

Info

Publication number
CN1913107A
CN1913107A CNA200510091416XA CN200510091416A CN1913107A CN 1913107 A CN1913107 A CN 1913107A CN A200510091416X A CNA200510091416X A CN A200510091416XA CN 200510091416 A CN200510091416 A CN 200510091416A CN 1913107 A CN1913107 A CN 1913107A
Authority
CN
China
Prior art keywords
concentration
thermal conductivity
silicon
germanium
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510091416XA
Other languages
English (en)
Other versions
CN100481331C (zh
Inventor
鲁珀特·克劳特鲍尔
克里斯托夫·弗赖
西蒙·齐特泽尔斯伯格
洛塔尔·莱曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1913107A publication Critical patent/CN1913107A/zh
Application granted granted Critical
Publication of CN100481331C publication Critical patent/CN100481331C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种由硅制造掺杂半导体晶片的方法,这些掺杂半导体晶片含有一种诸如硼、磷、砷或锑的电活性掺杂剂,并任选额外用锗掺杂,且具有特定的热导率,其中,由硅制成单晶,并进一步加工成半导体晶片,而所述热导率是通过选择电活性掺杂剂的浓度并任选由锗的浓度加以调节。本发明还涉及根据该方法由硅制成的半导体晶片,其具有关于热导率和电阻率的特定性能。

Description

由硅制造掺杂半导体晶片的方法以及该半导体晶片
技术领域
本发明涉及一种由硅制造掺杂半导体晶片的方法,这些半导体晶片含有电活性掺杂剂,如硼、磷、砷或锑,任选额外用锗掺杂,并具有特定的热导率。本发明还涉及由硅制成的半导体晶片,其用锗以最大为2×1020原子/立方厘米的浓度加以掺杂,且这些半导体晶片含有电活性掺杂剂并具有关于热导率(WL)和电阻率(sW)的特定性能。
背景技术
若半导体晶片作为电子元件的基材(基片)尽可能地具有特定的物理性能,则原则上是有利的。基片的所有重要参数在一个晶片内以及在相同规格的不同晶片之间应理想地仅具有小幅的波动。基片的热导率是一个重要的性能,其对电子元件的制造中加工过程的进行以及有关成品的性能具有重要意义。因此,由硅所制半导体晶片的热导率决定其在加工成电子元件时的性能,以及成品元件可能的使用范围。因此,制造元件需要具有良好地加以确定且一致的热导率的基片。
然而由硅所制半导体晶片的热导率的测量复杂且成本昂贵,因此在通常的制造实践中并不进行测量。热导率是由声子部分和电子部分共同组成。在室温下这两部分在单晶硅中均极为重要。热导率的电子部分基本上与基片的电导率成正比,而声子部分则与固体中原子质量的分布有关。众所周知,纯同位素硅的热导率特别高,而掺杂元素使热导率降低。
发明内容
本发明的目的是提供一种由硅制造具有预定热导率的半导体晶片的方法。
该目的是通过一种由硅制造掺杂半导体晶片的方法而实现的,这些掺杂半导体晶片含有一种诸如硼、磷、砷或锑的电活性掺杂剂,并任选额外用锗掺杂,且具有特定的热导率,其特征在于,由硅制成单晶,并进一步加工成半导体晶片,其中所述热导率是通过选择电活性掺杂剂的浓度并任选通过选择锗的浓度加以调节。
本申请的发明人发现,对于用诸如硼、磷、砷或锑的电活性掺杂剂掺杂的硅,热导率作为物理性质确切地加以确定,并通过下式加以说明:
          k=1/(6.8×10-3+α×c(掺杂剂))               (1)
其精度为几个百分点,其中在22℃的温度下热导率以W/mK为单位计,c(掺杂剂)为以原子/立方厘米为单位的所选定的电活性掺杂剂的浓度,而α为系数,其取决于电活性掺杂剂并具有以下值:
掺杂剂:    硼              磷              砷              锑
    α:9.57×10-23    6.42×10-23    2.11×10-22    1.30×10-21
若需要将热导率设置成不包含在由式(1)预先给定的取值范围中的值,则可通过额外用锗以最大为2×1020原子/立方厘米的浓度进行掺杂以扩展该取值范围,而且在目前尚未达到的区域内。在这些情况下,通过选择锗和电活性掺杂剂的浓度并依照下式设置热导率:
k=(1-5.6×10-21×c(Ge)+1.4×10-41×c(Ge)2)/(6.8×10-3+α×c(掺杂剂))  (2)
其中,k为22℃的温度下以W/mK为单位的热导率,c(Ge)和c(掺杂剂)为以原子/立方厘米为单位的所选定的锗和电活性掺杂剂的浓度,而α为系数,其取决于电活性掺杂剂并具有以下值:
掺杂剂 :  硼               磷             砷              锑
    α:9.57×10-23    6.42×10-23    2.11×10-22    1.30×10-21
本发明还涉及由硅制成的半导体晶片,其任选具有外延沉积涂层,并用锗以最大为2×1020原子/立方厘米的浓度以及硼加以掺杂,且这些半导体晶片具有关于热导率(WL)和电阻率(sW)的以下性能组合:
a)WL<105W/mK;sW>5mΩ·cm
b)WL=90W/mK-30W/mK;sW=5-3mΩ·cm
c)WL=80W/mK-20W/mK;sW=3-2mΩ·cm
d)WL=70W/mK-20W/mK;sW=2-1.5mΩ·cm
e)WL<50W/mK;sW<1.5mΩ·cm。
此外,本发明还涉及由硅制成的半导体晶片,其任选具有外延沉积涂层,并用锗以最大为2×1020原子/立方厘米的浓度以及磷加以掺杂,且这些半导体晶片具有关于热导率(WL)和电阻率(sW)的以下性能组合:
a)WL=90W/mK-50W/mK;sW=1.5-1.2mΩ·cm
b)WL=80W/mK-40W/mK;sW=1.2-0.9mΩ·cm
c)WL=75W/mK-30W/mK;sW<0.9mΩ·cm。
若由于其他作用而原本使用锗作为掺杂剂,且在热导率应低于根据由式(1)的电掺杂剂的特定浓度的选择而可达到的热导率的情况下,特别优选用锗和电活性掺杂剂加以掺杂。锗作为掺杂剂的其他作用,特别是增强机械强度和降低晶格应力在考虑之内,例如US-5,553,566、US-5,744,396、US-4,631,234、JS-2003160395 A和JP-2003146795 A中所述。
单晶还可额外含有对热导率仅具有相对较小影响的其他掺杂剂,例如以用氮和/或碳共掺杂的形式。
在制造单晶时熔体中可以已经含有该电活性掺杂剂,其中该单晶优选根据Czochralski法进行拉伸。但也可稍后才通过扩散或离子注入将该电活性掺杂剂引入从单晶分离的半导体晶片中。优选与熔体一起提供锗。
在根据Czochralski法拉伸的由硅制成的单晶中掺杂剂的轴向分布基本上由各掺杂剂的偏析常数确定。但此外单晶中掺杂剂的径向和轴向分布会产生影响也是已知的。单晶和坩埚的旋转方向和转速以及压力状况和保护气体在拉伸过程中的流量均属于最重要的影响因素。通过适当地选择这些参数,可制造掺杂剂含量在径向和轴向变化小的单晶。因此例如通过适当地选择压力状况,可控制砷、锑或磷从硅熔体中的蒸发,从而使单晶中电阻率在轴向和径向的变化仅为几个百分点。与根据本发明的方法相结合,根据参数的选择,可制造具有确切地限定热导率轴向分部的单晶或在单晶的大部分范围内具有均匀热导率的单晶。通过精确限定的热导率,可降低加工过程以及产品性能的非期望的改变。
根据本发明的方法特别优选用硼作为电活性掺杂剂,由该方法得出关于半导体晶片的热导率(WL)和电阻率(sW)的以下性能组合:
a)WL<105W/mK;sW>5mΩ·cm
b)WL=90W/mK-30W/mK;sW=5-3mΩ·cm
c)WL=80W/mK-20W/mK;sW=3-2mΩ·cm
d)WL=70W/mK-20W/mK;sW=2-1.5mΩ·cm
e)WL<50W/mK;sW<1.5mΩ·cm。
在此情况下,电阻率的径向变化优选为小于8%。
根据本发明的方法特别优选用磷作为电活性掺杂剂,由该方法得出关于半导体晶片的热导率(WL)和电阻率(sW)的以下性能组合:
a)WL=90W/mK-50W/mK;sW=1.5-1.2mΩ·cm
b)WL=80W/mK-40W/mK;sW=1.2-0.9mΩ·cm
c)WL=75W/mK-30W/mK;sW<0.9mΩ·cm。
在此情况下,电阻率的径向变化优选为小于10%。
附图说明
图1为用磷掺杂的单晶硅热导率分布与掺杂剂浓度的关系图。
具体实施方式
实施例
(掺杂磷)
图1中,连续的线表明应用式(1)所预期的用磷掺杂的单晶硅的热导率分布与掺杂剂浓度的函数。测量点所示为以应用式(2)根据本发明所制单晶硅的不同试样加以衡量的热导率。

Claims (15)

1、一种由硅制造掺杂半导体晶片的方法,这些掺杂半导体晶片含有一种诸如硼、磷、砷或锑的电活性掺杂剂,并任选额外用锗掺杂,且具有特定的热导率,其特征在于,由硅制成单晶,并进一步加工成半导体晶片,其中所述热导率是通过选择电活性掺杂剂的浓度并任选由锗的浓度加以调节。
2、根据权利要求1所述的由硅制造掺杂半导体晶片的方法,这些掺杂半导体晶片含有一种诸如硼、磷、砷或锑的电活性掺杂剂,并具有特定的热导率,其特征在于,由硅制成单晶,并进一步加工成半导体晶片,其中通过选择电活性掺杂剂的浓度并依照下式设置所述热导率:
           k=1/(6.8×10-3+α×c(掺杂剂))其中,k为22℃的温度下以W/mK为单位的热导率,c(掺杂剂)为以原子/立方厘米为单位的所选定的电活性掺杂剂的浓度,而α为系数,其取决于电活性掺杂剂并具有以下值:
掺杂剂:  硼               磷             砷              锑
    α:9.57×10-23   6.42×10-23   2.11×10-22    1.30×10-21
3、根据权利要求1所述的由硅制造掺杂半导体晶片的方法,这些掺杂半导体晶片含有锗和一种诸如硼、磷、砷或锑的电活性掺杂剂,并具有特定的热导率,其特征在于,由硅制成单晶,并进一步加工成半导体晶片,其中所述单晶含有浓度最大为2×1020原子/立方厘米的锗,通过选择锗和电活性掺杂剂的浓度并依照下式设置热导率:
k=(1-5.6×10-21×c(Ge)+1.4×10-41×c(Ge)2)/(6.8×10-3+α×c(掺杂剂))其中,k为22℃的温度下以W/mK为单位的热导率,c(Ge)和c(掺杂剂)为以原子/立方厘米为单位的所选定的锗和电活性掺杂剂的浓度,而α为系数,其取决于电活性掺杂剂并具有以下值:
掺杂剂:    硼             磷             砷             锑
    α:9.57×10-23   6.42×10-23   2.11×10-22   1.30×10-21
4、根据权利要求1至3之一所述的方法,其特征在于,所述单晶是根据Czochralski法由含有电活性掺杂剂和任选的锗的硅熔体进行拉伸的,并加以控制使得浓度尽可能为c(掺杂剂)的电活性掺杂剂以及任选的浓度为c(Ge)的锗加入所述单晶中。
5、根据权利要求1至3之一所述的方法,其特征在于,所述单晶是根据Czochralski法由含有锗的硅熔体进行拉伸的,并加以控制使得浓度为c(Ge)的锗加入所述单晶中,并通过扩散或离子注入将电活性掺杂剂掺入所述半导体晶片中,并加以控制使得浓度尽可能为c(掺杂剂)的电活性掺杂剂加入所述半导体晶片中。
6、根据权利要求1至5之一所述的方法,其特征在于,掺入硼作为电活性掺杂剂,并选择硼的浓度以得到关于半导体晶片的热导率(WL)和电阻率(sW)的以下性能组合:
a)WL<105W/mK;sW>5mΩ·cm
b)WL=90W/mK-30W/mK;sW=5-3mΩ·cm
c)WL=80W/mK-20W/mK;sW=3-2mΩ·cm
d)WL=70W/mK-20W/mK;sW=2-1.5mΩ·cm
e)WL<50W/mK;sW<1.5mΩ·cm。
7、根据权利要求6所述的方法,其特征在于,电阻率的径向变化小于8%。
8、根据权利要求1至5之一所述的方法,其特征在于,将磷作为电活性掺杂剂掺入半导体晶片中,并选择磷的浓度以得到关于半导体晶片的热导率(WL)和电阻率(sW)的以下性能组合:
a)WL=90W/mK-50W/mK;sW=1.5-1.2mΩ·cm
b)WL=80W/mK-40W/mK;sW=1.2-0.9mΩ·cm
c)WL=75W/mK-30W/mK;sW<0.9mΩ·cm。
9、根据权利要求8所述的方法,其特征在于,电阻率的径向变化小于10%。
10、根据权利要求1至9之一所述的方法,其特征在于,所述半导体晶片作为电子功率半导体元件的基片使用。
11、根据权利要求1至10之一所述的方法,其特征在于,在所述半导体晶片上沉积一层外延层。
12、根据权利要求1至11之一所述的方法,其特征在于,额外将至少一种其他掺杂剂掺入所述单晶中。
13、根据权利要求1至12之一所述的方法,其特征在于,额外将氮、碳或氮和碳的组合实施共掺杂而掺入所述单晶中。
14、由硅制成的半导体晶片,其任选具有外延沉积涂层,并用锗以最大为2×1020原子/立方厘米的浓度以及硼加以掺杂,且这些半导体晶片具有关于热导率(WL)和电阻率(sW)的以下性能组合:
a)WL<105W/mK;sW>5mΩ·cm
b)WL=90W/mK-30W/mK;sW=5-3mΩ·cm
c)WL=80W/mK-20W/mK;sW=3-2mΩ·cm
d)WL=70W/mK-20W/mK;sW=2-1.5mΩ·cm
e)WL<50W/mK;sW<1.5mΩ·cm。
15、由硅制成的半导体晶片,其任选具有外延沉积涂层,并用锗以最大为2×1020原子/立方厘米的浓度以及磷加以掺杂,且这些半导体晶片具有关于热导率(WL)和电阻率(sW)的以下性能组合:
a)WL=90W/mK-50W/mK;sW=1.5-1.2mΩ·cm
b)WL=80W/mK-40W/mK;sW=1.2-0.9mΩ·cm
c)WL=75W/mK-30W/mK;sW<0.9mΩ·cm。
CNB200510091416XA 2004-08-12 2005-08-10 由硅制造掺杂半导体晶片的方法以及该半导体晶片 Active CN100481331C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004039197A DE102004039197B4 (de) 2004-08-12 2004-08-12 Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium
DE102004039197.1 2004-08-12

Publications (2)

Publication Number Publication Date
CN1913107A true CN1913107A (zh) 2007-02-14
CN100481331C CN100481331C (zh) 2009-04-22

Family

ID=35745401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510091416XA Active CN100481331C (zh) 2004-08-12 2005-08-10 由硅制造掺杂半导体晶片的方法以及该半导体晶片

Country Status (6)

Country Link
US (1) US7202146B2 (zh)
JP (1) JP4361892B2 (zh)
KR (1) KR100751960B1 (zh)
CN (1) CN100481331C (zh)
DE (1) DE102004039197B4 (zh)
TW (1) TWI297550B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106222742A (zh) * 2016-09-12 2016-12-14 江西赛维Ldk太阳能高科技有限公司 一种晶体硅及其制备方法
CN108075742A (zh) * 2016-11-15 2018-05-25 兆远科技股份有限公司 弹性波组件及其复合基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039197B4 (de) 2004-08-12 2010-06-17 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium
KR20120106893A (ko) 2006-01-31 2012-09-26 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 고 열 전도율을 가진 반도체 웨이퍼
JP4516096B2 (ja) * 2007-05-31 2010-08-04 Sumco Techxiv株式会社 シリコン単結晶の製造方法
JP4359320B2 (ja) 2007-05-31 2009-11-04 Sumco Techxiv株式会社 ドーピング装置、及びシリコン単結晶の製造方法
US9074298B2 (en) 2008-08-18 2015-07-07 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer, and silicon ingot
JP5246065B2 (ja) * 2009-06-29 2013-07-24 株式会社Sumco エピタキシャルシリコンウェーハとその製造方法
JP5399212B2 (ja) * 2009-11-16 2014-01-29 Sumco Techxiv株式会社 シリコン単結晶の製造方法
CN102061514B (zh) * 2010-11-03 2012-03-28 天津市环欧半导体材料技术有限公司 一种气相重掺硼区熔硅单晶的制备方法
JP5803722B2 (ja) * 2012-02-14 2015-11-04 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
CN103325666A (zh) * 2012-03-21 2013-09-25 苏州贝克微电子有限公司 半导体晶圆掺杂扩散技术
CN105121713B (zh) * 2013-04-24 2018-06-19 胜高科技股份有限公司 单晶的制造方法和硅晶片的制造方法
KR101540571B1 (ko) * 2013-12-13 2015-07-31 주식회사 엘지실트론 단결정 실리콘 잉곳 제조용 첨가물 및 이 첨가물을 이용한 단결정 실리콘 잉곳 제조 방법
JP6642410B2 (ja) * 2016-12-20 2020-02-05 株式会社Sumco シリコン単結晶の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232259A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitermaterial hoher dotierung
US4631234A (en) 1985-09-13 1986-12-23 Texas Instruments Incorporated Germanium hardened silicon substrate
US5635422A (en) 1992-03-02 1997-06-03 Motorola, Inc. Diffusing dopants into a semiconductor wafer
JPH08264397A (ja) * 1995-03-23 1996-10-11 Mitsubishi Materials Corp シリコン半導体ウェーハ及びその製造方法
US5553566A (en) 1995-06-22 1996-09-10 Motorola Inc. Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates
US5676751A (en) * 1996-01-22 1997-10-14 Memc Electronic Materials, Inc. Rapid cooling of CZ silicon crystal growth system
US6002202A (en) * 1996-07-19 1999-12-14 The Regents Of The University Of California Rigid thin windows for vacuum applications
CA2307231C (en) * 1997-10-24 2006-06-20 Sumitomo Special Metals Co., Ltd. Silicon based conductive material and process for production thereof
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20030047130A1 (en) * 2001-08-29 2003-03-13 Memc Electronic Materials, Inc. Process for eliminating neck dislocations during czochralski crystal growth
JP2003174030A (ja) 2001-09-28 2003-06-20 Toppan Printing Co Ltd ウェハ及びその製造方法並びにウェハを用いた転写マスク
JP2003146795A (ja) 2001-11-09 2003-05-21 Silicon Technology Co Ltd 高耐熱衝撃性シリコンウエハ
JP2003160395A (ja) 2001-11-21 2003-06-03 Silicon Technology Co Ltd 耐反りシリコンウエハ
JP4165073B2 (ja) 2002-01-16 2008-10-15 株式会社Sumco エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP4207577B2 (ja) 2003-01-17 2009-01-14 信越半導体株式会社 Pドープシリコン単結晶の製造方法
DE102004039197B4 (de) 2004-08-12 2010-06-17 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106222742A (zh) * 2016-09-12 2016-12-14 江西赛维Ldk太阳能高科技有限公司 一种晶体硅及其制备方法
CN106222742B (zh) * 2016-09-12 2019-01-29 江西赛维Ldk太阳能高科技有限公司 一种晶体硅及其制备方法
CN108075742A (zh) * 2016-11-15 2018-05-25 兆远科技股份有限公司 弹性波组件及其复合基板

Also Published As

Publication number Publication date
JP2006052133A (ja) 2006-02-23
US20060035448A1 (en) 2006-02-16
JP4361892B2 (ja) 2009-11-11
KR20060050317A (ko) 2006-05-19
TWI297550B (en) 2008-06-01
DE102004039197B4 (de) 2010-06-17
TW200607107A (en) 2006-02-16
CN100481331C (zh) 2009-04-22
KR100751960B1 (ko) 2007-08-24
US7202146B2 (en) 2007-04-10
DE102004039197A1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
CN1913107A (zh) 由硅制造掺杂半导体晶片的方法以及该半导体晶片
Zangenberg et al. Ge self-diffusion in epitaxial Si 1− x Ge x layers
JP6876148B2 (ja) 安定化高ドープ・シリコン・カーバイド
US8449675B2 (en) Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer
US8316745B2 (en) Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation
CN102376749A (zh) 硅晶片及其制造方法
CN1299322C (zh) 电阻加热一热处理系统用的装置和方法
JP2005220013A (ja) 高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ
KR101073517B1 (ko) 실리콘 단결정 제조방법 및 실리콘 단결정
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
KR100720366B1 (ko) 에피텍셜 웨이퍼 기판에 사용되는 증가형 n-타입 실리콘물질 및 이의 제조방법
CN1110838C (zh) 硅基片及其制造方法
CN1191608C (zh) 硅半导体基板及其制备方法
CN1846017A (zh) 用于制备稳定的理想的氧沉淀硅片的方法
CN1194382C (zh) 硅半导体衬底及其制造方法
CN1217392C (zh) 形成具有洁净区的外延硅片的方法和装置
CN1901222A (zh) 外延涂覆半导体晶片的方法及装置、以及外延涂覆的半导体晶片
CN100472710C (zh) 半导体基材及其制作方法
WO2024116511A1 (ja) ヘテロエピタキシャル用単結晶シリコン基板、エピタキシャル基板、半導体装置、及び、ヘテロエピタキシャル用単結晶シリコン基板の製造方法
CN105723497B (zh) 外延硅片和外延硅片的制造方法
EP4006954A1 (en) Manufacturing method of a sic wafer with residual stress control
CN1819119A (zh) 硅构件及其制造方法
RU2177513C1 (ru) Способ выращивания монокристаллов кремния
KR100734615B1 (ko) N-형 반도체 잉곳 및 그 제조 방법
US20040144313A1 (en) Incorporation of an impurity into a thin film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant