KR100751745B1 - 메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판을형성하는 방법 - Google Patents
메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판을형성하는 방법 Download PDFInfo
- Publication number
- KR100751745B1 KR100751745B1 KR1020067022888A KR20067022888A KR100751745B1 KR 100751745 B1 KR100751745 B1 KR 100751745B1 KR 1020067022888 A KR1020067022888 A KR 1020067022888A KR 20067022888 A KR20067022888 A KR 20067022888A KR 100751745 B1 KR100751745 B1 KR 100751745B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- layer
- cell capacitor
- capacitor plate
- sacrificial layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 133
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000000151 deposition Methods 0.000 claims abstract description 33
- 239000007772 electrode material Substances 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 5
- 238000011282 treatment Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 3
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 95
- 229910052697 platinum Inorganic materials 0.000 description 48
- 238000005530 etching Methods 0.000 description 21
- 230000008021 deposition Effects 0.000 description 9
- 239000012212 insulator Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- -1 Platinum ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 241000282465 Canis Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 239000003440 toxic substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 메모리 셀 커패시터 판을 형성하는 개선된 방법을 개시하고 있다. 메모리 셀 커패시터 판을 형성하는 방법은 희생층을 증착하는 단계와, 희생층에 개구부를 형성하는 단계와, 희생층의 상면에, 산소에 노출된 직후 전도성을 거의 유지하는 실질적인 전도체를 포함하는 전극재료층을 증착하고 적어도 부분적으로 개구부를 채우는 단계와, 적어도 희생층 상면의 높이까지 전극재료층 부분을 제거하여 메모리 셀 커패시터 판의 상면을 형성하는 단계와, 희생층을 제거하는 단계로 구성되어 있다.
Description
본 발명은 첨부된 도면에서 예로서 도시된 것이며 이에 한정되는 것은 아니다. 다음의 도에서, 동일한 도면부호는 이해의 편의를 돕기 위해 동일 또는 유사한 소자(요소)를 나타내는 것으로 한다.
도 1은 플래티늄에칭에서 발생하는 문제를 설명하는 에칭된 플래티늄함유층을 나타낸다.
도 2는 메모리 셀 커패시터 판을 제작하는데 있어서 기본으로 사용되는 전도성 플러그를 갖는 서브스트레이트를 도시한다.
도 3은 도 2의 서브스트레이트 위에 배치된 선택적인 경계층을 도시한다.
도 4 내지 도 8은 본 발명의 제 1실시예에 의한 도 3의 구조상에 배치된 메모리 셀 커패시터 판을 형성하는 처리과정을 도시한다.
도 9 및 도 10은 도 4 내지 도 8에서 도시한 처리과정에 연속하여 본 발명의 제 2실시예에 의한 도 10의 완성된 형태에서 나타낸 바와 같은 메모리 셀 커패시터 구조의 제작을 완성하기 위한 처리과정을 도시한다.
도 11 및 도 12는 본 발명의 대체 실시예에 따라서 제작된 다른 메모리 셀 커패시터 구조를 나타낸다.
본 발명은 반도체장치에 관한 것으로서, 특히 산소에 노출된 직후 절연체를 형성하지 않는 재료로부터 메모리 셀 커패시터 판(memory cell capacitor plate)을 형성하는 개선된 방법에 관한 것이다. 그러한 특성을 갖는 재료에는 항산소재료(oxygen-resistant material), 산소에 노출된 직후 전도성산화물을 형성하는 전도체 또는 메모리 셀 커패시터장치에서 사용되는 전도성산화물 자체가 있다.
반도체 제조업자는 반도체장치의 크기를 최소화하면서도 그 반도체장치의 공정(작업률)과 성능을 끊임없이 개선하여야 한다. 메모리 셀 또는 메모리 셀 커패시터 구조와 같은 집적회로의 제조에 있어서 장치의 크기를 작게 하기 위한 노력으로서, 대부분의 반도체 제조업자는 메모리장치의 각 구성요소를 최소 크기로 줄인다. 이 목적을 달성하기 위해, 제조업자들은 구성요소에 의해 소비되는 장치영역을 줄이는데 바람직한 특징을 갖는 대체 재료에 관심을 돌리고 있다. 그러나, 전통적인 제조과정이 신재료에 적용되기 때문에 새로운 문제가 발생하게 된다. 예를 들면, 강유전체(ferroelectric material)는 높은 유전상수(비유전율), 잔여 분극, 낮은 항전압(coercive voltage) 등의 이점이 있어서, 반도체산업에서 그 재료의 사용이 점점 증가하고 있다.
DRAM에서 그 예를 찾아 볼 수 있는데, 강유전체의 높은 유전상수로 인하여 셀 부피 당 커패시턴스가 증가된다. 즉, 실리콘 산화물이나 질화물을 사용하고 있는 현재의 DRAM 셀과 비교할 때, DRAM 셀 크기를 20 팩터만큼 줄일 수 있다는 것이다. 또한, 잔여 분극에 의해 예를 들면 강유전체의 자기영역에서와 같은 상태저장이 가능하다. 이러한 강유전체의 분극특성으로 인하여 메모리상태를 유지하기 위하여 전계나 전압을 인가할 필요 없이 자성체에서처럼 무한히 정보를 저장할 수 있다. 이러한 이유로 비휘발성메모리어레이를 제조할 때 강유전체는 매우 훌륭한 재료가 된다. 더욱이, 강유전체가 보여 주는 낮은 항전압에 의해, 예를 들면 3V와 5V 사이의 기준 공급전압을 사용하여, 비휘발성메모리어레이가 다른 동작모드 사이에서 상태 전환을 할 수 있게 한다.
강유전체는 바람직한 특성을 줄 수 있는 크리스털구조를 얻기 위해서는 일반적으로 고온처리가 필요하고, 강유전체로의 상(相) 형성은 산소의 사용여부에 달려 있다. 따라서, 강유전체는 일반적으로 산소가 포함되어 있는 환경에서 증착되며, 이것은 동일한 장치에서 사용되는 강유전체와 전도체가 서로 양립할 수 없게 되는 결과를 초래하게 된다. 예로서, 커패시터구조는 강유전체로 만들어진 커패시터 축적소자와 도전금속으로 만들어진 커패시터 판으로 되어 있다. 강유전체의 증착환경에 존재하는 산소는 커패시터 판을 형성하는데 사용되는 도전금속과 결합하여 산화물을 매우 잘 형성한다. 그리고 대부분의 산화물은 절연효과가 있기 때문에, 산화물이 형성되는 경계에서 전기적 접촉을 차단하여 커패시터 특성에 상당히 나쁜 영향을 주게 된다. 강유전체막을 산소환경에서 처리하는데 있어서, 커패시터 판의 재료에는 엄격한 요건이 요구되는데, 그것은 커패시터 판은 일반적으 로 산소에 거의 반응하지 않는 재료로 만들어야 한다는 것이다. 강유전체와 함께 양립하여 사용할 수 있는 재료에는 항산소재료, 전도성산화물을 형성하는 전도체 또는 메모리 셀 커패시터장치에서 사용되는 전도성산화물 자체가 있다. 이러한 재료의 예에는 상기의 재료에 한정되는 것은 아니며 플래티늄, 루테늄, 루테늄산화물, 이리듐, 이리듐산화물 등을 들 수 있다. 그러나, 이러한 전통적이 아닌 재료들은 기존의 전통적인 플라즈마 에칭기술에 잘 적용되지 못한다.
예를 들어, 플래티늄은 에칭에 잘 반응하지 못하는 비교적 불활성재료이다. 도 1은 플래티늄 에칭시 발생하는 문제를 도해한 것으로서, 에칭된 플래티늄함유층(100)을 나타낸다. 플래티늄함유층(100)은 원하는 구조를 형성하기 위해 종종 아르곤과 같은 비활성 기체를 사용하여 스퍼터링 에칭이 된다. 스퍼터링에 의해 반응실벽(chamber wall)에 안착하지 않는 경향이 있는 플래티늄이온을 밀어내지만, 대신에 측벽(sidewall)(102)을 때려 플래티늄함유층(100)에 재증착한다. 플래티늄함유층(100)에 씌운 포토레지스트 마스크를 제거한 직후에, 보통 베일(104)이라고 하는 송곳니 모양의 구조가 형성된다. 이 구조는 또한 재증착(redeposit), 펜스(fence), 왕관(crown), 귀(ear)라고도 한다. 베일(104)의 돌출부는 플래티늄함유층(100)의 테이퍼각(taper angle)과 역관계에 있다. 즉, 측면이 수직에 가까울수록 베일의 돌출부는 더 두드러지게 된다. 그러나, 베일이 형성되지 않을 정도로 테이퍼각이 과도하면 패킹밀도가 낮아지게 되고, 이것은 비효율적이기 때문에 이러한 응용에 실시할 수 없게 된다.
플래티늄 에칭의 이러한 특수한 점 때문에 많은 문제가 있다. 플래티늄함 유층(100)의 표면 위로 튀어나온 베일(104)에 의해, 후속 층이 증착되는 면이 평평하게 형성되지 않는다. 게다가, 송곳니 모양의 베일(104)은 극히 낮은 전압으로도 매우 높은 전계를 발생시킬 수 있는 곳으로서 항복(breakdown)이 발생될 수 있는 매우 높은 전위를 갖는다. 바람직한 구조는 패킹밀도를 더 높일 수 있는 가파른 측면각도(즉, 거의 수직각도)를 갖으면서도 장치고장을 일으킬 수 있는 뾰족한 돌출부가 없는 메사구조(mesa)가 될 것이다.
따라서, 산소와 반응하지 않고 절연체를 형성하면서 에칭시에 상기의 문제가 발생하지 않는 재료로 커패시터 판을 제조할 수 있는 개선된 방법이 요구된다.
상기 및 그 외의 목적을 달성하기 위한 본 발명에 따르면, 메모리 셀 커패시터 판을 형성하는 개선된 방법과 메모리 셀 커패시터 구조가 개시되어 있다. 본 발명의 실시예에서, 메모리 셀 커패시터 판을 형성하는 방법은, 희생층(sacrificial layer)을 증착한 후 그 희생층에 개구부를 형성하는 단계와, 희생층의 상면에, 산소에 노출된 직후 전도성을 거의 유지하는 실질적인 전도체를 포함하는 전극재료층을 증착하고 적어도 부분적으로 상기 개구부를 채우는 단계와, 적어도 희생층 상면의 높이까지 전극재료층 부분을 제거하여 메모리 셀 커패시터 판의 상면을 형성한 후 희생층을 제거하는 단계로 되어 있다.
본 발명의 다른 실시예에서, 플래티늄함유 메모리 셀 커패시터 판을 형성하는 방법은, 희생층을 증착한 후 그 희생층에 개구부를 형성하는 단계와, 희생층의 상면에 플래티늄함유층을 증착하고 적어도 부분적으로 개구부를 채우는 단계와, 적어도 희생층 상면의 높이까지 플래티늄함유층의 부분을 제거하여 플래티늄함유 메모리 셀 커패시터 판의 상면을 형성한 후 희생층을 제거하는 단계로 구성되어 있다.
본 발명의 또 다른 실시예에서, 메모리 셀 커패시터 구조를 형성하는 방법이 개시되어 있다. 메모리 셀 커패시터 구조를 형성하는 방법은, 제 1희생층을 증착한 후 제 1희생층에 제 2개구부를 형성하는 단계와, 제 1희생층의 상면에, 산소에 노출된 직후 전도성을 거의 유지하는 실질적인 전도체를 포함하는 제 1전극재료층을 증착하고 적어도 부분적으로 개구부를 채운 후에 적어도 제 1희생층 상면의 높이까지 제 1전극재료층 부분을 제거하여 제 1메모리 셀 커패시터 판의 상면을 형성하는 단계와, 제 2희생층을 증착한 후 제 2희생층에 제 2개구부를 형성하는 단계와, 제 2희생층의 상면에, 제 1메모리 셀 커패시터 판과 전기적으로 접촉하는 유전체층을 증착하고 적어도 부분적으로 제 2개구부를 채우는 단계와, 적어도 제 2희생층 상면의 높이까지 유전체층의 부분을 제거하여 메모리 셀 커패시터 축적소자의 상면을 형성하는 단계와, 제 1 및 제 2희생층을 제거하는 단계와, 메모리 셀 커패시터 축적소자에 제 2메모리 셀 커패시터 판을 형성하는 단계로 구성되어 있다.
본 발명의 다른 특징과 이점은 본 발명의 원리를 예로서 도시한 첨부도면과 함께 다음의 상세한 설명에 의해 명백해질 것이다.
이하, 첨부된 도면에서 도시한 바람직한 실시예를 참조하여 본 발명을 상세하게 설명한다. 다음의 기술에서, 본 발명에 대한 완벽한 이해를 제공하기 위해 여러 구체적이고 상세한 설명을 제시한다. 그러나, 일반적 사항에 대한 상세한 설명은 그 일부나 전부가 없어도 본 발명이 실시될 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백한 것이다. 예를 들어, 본 발명이 모호해지지 않게 하기 위해 잘 알려진 처리공정은 상세히 기술되어 있지 않다.
본 발명은 산소에 노출된 직후 절연체를 형성하지 않는 전도체를 사용하여 메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판(memory cell capacitor plate)을 형성할 수 있는 개선된 방법에 관한 것이다. 이 개선된 방법에는 이러한 재료의 에칭은 포함되어 있지 않고, 실제로 이 구성성분을 형성하는데 제안된 시도에 다마신(damascene) 기법으로서 이 분야에서 일반적으로 알려진 에칭 및 마스크단계가 있다. 다마신 기법은 절연층에 복수의 개구부를 형성하고, 그 개구부에 예컨대 플래티늄을 채우고 난 뒤에, 플래티늄이 절연체의 표면까지 연마되어 원하는 금속패턴을 형성시키는 것이다.
본 발명에 의하면, 산소노출 직후에도 거의 전도성을 유지하는 전도체로 만들어진 커패시터 판은 화학적 저항물질을 에칭할 때의 곤란을 방지하기 위해 다마신 기법으로 재료를 처리함으로써 형성된다. 본 발명의 일 실시예에서, 증착에 의해 희생층이 형성된 후에 그 희생층에 개구부가 형성된다. 산소노출 직후에도 거의 전도성을 유지하는 전도체를 포함하는 전극재료층은 희생층의 상면에 증착되고 적어도 부분적으로 개구부를 채우고 있다. 그 후, 전극재료층 부분은 적어도 희생층의 상면높이까지 제거되어 메모리 셀 커패시터 판의 상면을 이루게 된다. 그리고 나서 희생층은 제거되어 거의 전도성을 갖는 메모리 셀 커패시터 판이 형성된다.
본 발명의 다른 실시예에서, 증착에 의해 희생층이 형성된 후에 그 희생층에 개구부가 형성된다. 플래티늄함유층이 희생층의 상면에 증착되고 적어도 부분적으로 개구부를 채우고 있다. 그 후, 플래티늄함유층 부분은 적어도 희생층의 상면높이까지 제거되어 플라티늄함유 메모리 셀 커패시터 판의 상면을 이루게 된다. 그리고 나서 희생층은 제거되어 플라티늄함유 메모리 셀 커패시터 판이 형성된다.
본 발명의 또 다른 실시예에서, 증착에 의해 제 1희생층이 형성된 후에 그 제 1희생층에 제 1개구부가 형성된다. 산소노출 직후에도 거의 전도성을 유지하는 전도체를 포함하는 제 1전극재료층은 제 1희생층의 상면에 증착되고 적어도 부분적으로 개구부를 채우고 있다. 그 후, 제 1전극재료층 부분은 적어도 제 1희생층의 상면높이까지 제거되어 제 1메모리 셀 커패시터 판의 상면을 이루게 된다. 그리고 나서 제 2희생층이 제 1메모리 셀 커패시터 판의 상면에 증착되고, 제 2희생층에 제 2개구부가 형성된다. 그리고, 유전층이 제 2희생층의 상면에 증착되고 이 유전층은 제 1메모리 셀 커패시터 판과의 전기적 접촉을 유지할 수 있을 정도로 적어도 부분적으로 제 2개구부를 채운다. 그 후, 유전층 부분이 적어도 제 2희생층의 상면높이까지 제거되어 메모리 셀 커패시터 축적소자의 상면을 이루게 되고, 다음에 제 1 및 제 2희생층을 제거하게 된다. 제 2메모리 셀 커패시터 판은 메모리 셀 커패시터 축적소자에 형성되어 메모리 셀 커패시터 구조를 완성하게 된다.
이에 대한 논의를 편리하게 하기 위해, 도 2는 메모리 셀 커패시터 판을 제작하는데 있어 기초로서 사용되는, 플러그(202)를 갖는 메모리 셀인 서브스트레이트(substrate)(200)를 나타내고 있다. 플러그(202)는 다결정실리콘(polysilicon), 텅스텐 또는 알루미늄 등의 전도체로 형성되어, 인접하는 메모리 셀 커패시터와 전기적으로 접속될 수 있게 한다. 플러그(202)는 산화물 또는 다른 유전체로 형성된 절연체(204)에 둘러싸여 있다. 또한, 여기 도면에서 나타낸 장치는 단지 설명할 목적으로 간단한 형태로 표현한 것임에 유의하여야 한다. 도시한 층의 위, 아래 또는 그 사이에 다른 층이 있을 수 있다. 또한, 도시한 층이 모두 반드시 필요한 것은 아니며 그 일부 또는 전부라도 다른 층으로 대체할 수도 있다. 여기서 도시하여 논의된 장치의 층은 이 분야의 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있는 것이고, 공지된 적절한 증착처리 예를 들면 스퍼터링과 같은, 화학기상증착(CVD), 플라즈마 인핸스트 화학기상증착(PECVD), 물리기상증착(PVD)을 이용하여 형성될 수 있다.
도 3은 도 2의 예시적인 서브스트레이트(200) 상에 위치하는 선택적 경계층(302)을 나타낸다. 경계층(302)은 예를 들어 티타늄질화물 또는 실리콘질화물로 형성되고, 그 위에 있는 층을 제거할 때 에칭방지층으로서 작용한다. 에칭방지층으로서, 그 목적은 에칭깊이를 일정하게 하고 아래층에 손상이 없게 하는 것이다.
경계층(302)은 확산장벽층으로서의 기능도 갖고 있다. 예를 들면 플래티늄 등의 재료는 산소와 화학적 반응을 일으키지 못하지만 산소에 스며들어 갈 수는 있다. 예를 들어, 플래티늄함유 커패시터 판을 갖는 커패시터를 가정하면 이 판 사이에 있는 강유전체 축적소자가 서브스트레이트(200) 상에 위치하게 된다. 플래티늄은 산소에 투과되기 때문에, 강유전체에서의 산소는 플래티늄함유 커패시터 판으로 확산되고 전도성 플러그(202)와 반응하여 전도성 플러그(202)와 플래티늄함유 커패시터 판 사이에 산화물 접촉면을 형성한다. 대부분 절연체인 산화물은 플러그(202)와 이에 인접한 플래티늄함유 커패시터 판 사이의 전기적 접속을 끊는다. 이 산화물의 형성에 의해 메모리 셀과 메모리 셀 커패시터 사이의 전기적 접속이 사실상 끊기게 된다. 확산장벽층으로서 작용하는 경계층(302)의 존재로 인하여 강유전체에서의 산소가 플래티늄으로 확산되는 것을 방지함으로써 절연 산화물의 형성을 막게 된다.
그러나, 그 많은 기능에도 불구하고, 경계층은 본 발명에서 필수적인 것이 아닌 선택적인 층이다. 예를 들어 사용되는 플러그재료가 에칭이 어렵고 절연산화물을 형성하는 전위가 없는 경우에는, 그러한 경계층은 불필요하다.
도 4에서, 희생층(402)이 경계층 위에 증착되어 있다. 희생층(402)은 예를 들면 산화물로 형성될 수 있다. 이 희생층의 형성단계 후에 도 5에서 도시한 바와 같이 희생층(402)의 개구부(502)가 형성된다. 개구부(502)는 희생층(502)을 패터닝하고 에칭함으로써 형성되는데, 이것은 금속을 패턴닝하고 에칭하는 것보다 깔끔하고 일손이 덜 가는 처리로 생각된다.
도 6은 플래티늄 등의 전극재료가 희생층(402)에 증착되고 적어도 부분적으로 개구부(502)를 채워서 전극재료층(602)을 형성한 후의 구성을 도시하고 있다. 전극재료층 부분(702)은 적어도 희생층(402)의 상면 높이까지 제거되어 도 7에서 도시된 바와 같이 메모리 셀 커패시터 판(702)의 상면을 이루게 된다. 플라티늄 등의 전극재료의 제거는 화학기계적 연마(CMP) 등의 평면화기법을 사용하여 실행된다. 이어서, 희생층(402)이 제거되어 도 8에 나타낸 것처럼 메모리 셀 커패시터 판(702)을 분리시킨다.
도 8은 가파른 모서리(802)를 갖는 메모리 셀 커패시터 판(702)을 나타내는데, 이것이 집중영역에 강한 전계를 발생시켜서 단락 및 장치고장이 일어나게 된다. 이 상황이 발생하지 않도록 하기 위해, 가파른 모서리를 둥그스름하게 하는 단계가 신뢰성이 높은 장치를 제조하는데 추가적으로 필요하다. 가파른 모서리를 둥글게 깎는 것은 예를 들어 스퍼터링처리나 플라즈마 에칭에 의해 할 수 있다. 이 처리들은 희생층을 제거하는 데에도 사용될 수 있으며, 이에 의해 본 발명을 실행하는데 필요한 단계의 수를 최소함으로써 본 발명을 최적화할 수 있다.
도 9에서, 강유전체층(902)이 메모리 셀 커패시터 판(702)과 희생층(402)의 제거에 의해 노출된 서브스트레이트 위에 균일하게 증착되어 있다. 강유전체는 금속 화학기상증착(Metal CVD), 금속 이온 플라즈마 에칭 등과 같은 다양한 기법에 의해 증착될 수 있다.
강유전체층은 커패시턴스를 축적하는 구성요소로서 기능하고 여러 대체 형상으로 생성될 수 있다. 이전에 나타낸 것처럼 균일증착에 의해서, 또는 메모리 셀 커패시터 판을 형성하는데 사용된 동일한 방법으로 형성될 수 있으며, 이 경우 대응하는 강유전체의 측벽은 선(904)으로 정의된다. 또한, 강유전체층은 강유전 체층의 균일증착에 의해 형성되고, 다음 메모리 셀 커패시터 판(702)의 접촉면에서 주어진 거리 내에 있지 않는 강유전체가 제거되는데, 이 경우 대응하는 강유전체의 측벽은 선(906)이 된다. 강유전체층의 지정부분의 제거는 마스킹 재료로 패터닝하고 지정부분을 에칭함으로써 할 수 있다.
더 높은 커패시턴스를 얻기 위해서, 특히 측벽이 커패시턴스의 약 50%에 기여한다고 하면 유전체층(902)이 아래의 메모리 셀 커패시터 판(702)의 측벽을 덮도록 하는 것이 더 좋다. 이것은 그러한 커패시터구조의 종횡비가 매우 크다는 사실과 측벽이 전체구조의 접촉영역의 2/3를 구성한다는 사실에 기인한다. 커패시턴스는 커패시터 판의 표면과 커패시터 축적소자 사이의 접촉을 최대화함으로써 증가될 수 있기 때문에, 메모리 셀 커패시터 판(702)의 측벽을 덮고 있는 균일증착된 강유전체층(902)은 커패시턴스를 증가시킬 수 있는 효과적인 실시예의 하나가 될 수 있다.
도 10에서는, 전극재료층(1002)이 강유전체층(902)에 균일하게 증착되어 전체의 커패시터구조를 완성한 제 2메모리 셀 커패시터 판을 형성하고 있다. 도 10에 나타낸 예시의 메모리 셀 커패시터는 본 발명에서 기술된 방법을 사용하여 하부의 메모리 셀 커패시터 판(702)을 형성함으로써 만들어지고, 다음 강유전체(902)와 전극재료층(1002)의 균일 증착이 연속된다. 또한, 제 2메모리 셀 커패시터 판도 본 발명에 의한 방법에 의해 형성될 수 있다. 도 11과 도 12는 본 발명의 대체적인 실시예에 따라서 제작된 메모리 셀 커패시터 구조의 다른 예를 나타내고 있다.
도 11은 커패시터(1100)를 나타내는데, 커패시터 축적소자뿐만 아니라 각 커패시터 판이 각각의 커패시터 판을 제작하는 본 발명의 방법을 사용하여 제작된 것이다. 본 발명의 방법에 약간의 변경이 가해질 수 있는데, 즉 희생층에 의해 감싸진 구성요소가 형성된 직후에 각 희생층의 제거가 수행되지 않고, 실제로 커패시터의 모든 구성요소가 형성될 때까지 모든 희생층의 제거가 연기된다. 이 경우에 있어서 최종적인 결과는 플래티늄층(1106) 사이에 끼여있는 강유전체층(1104)을 갖는 샌드위치구조이다. 각 플래티늄층(1106)의 뾰족한 모서리(1108) 또한 도 8에서 설명했던 바와 같이 제 1메모리 셀 커패시터 판(702)의 뾰족한 모서리를 둥글게 깎은 것처럼 할 수 있다. 커패시터(1100)는 선택적인 캐핑층(capping layer)(1110)에 의해 캡슐에 넣어진 것처럼 되어 있는데, 이 캐핑층(1110)은 다른 커패시터구조와도 함께 사용되어 커패시터(1110)가 공기, 습기 또는 주변의 다른 불순물과 상호 작용하는 것을 방지하는 보호장벽기능을 제공한다.
도 12는 본 발명의 방법에 따라 제조된 플래티늄 커패시터 판(1202)을 갖는 커패시터(1200)를 나타낸다. 강유전체층(1204)은 플래티늄함유 커패시터 판(1202)에 균일하게 증착된 다음, 플래티늄 커패시터 판(1202)의 접촉면에서 주어진 길이 내에 있지 않는 강유전체층(1204) 부분을 제거한다. 이에 의하여, 강유전체층(1204)이 플래티늄 커패시터 판(1202)의 축벽(1206)과 접촉할 수 있게 함으로써 커패시턴스 축적을 최대화할 수 있다. 이어서, 플래티늄함유층(1208)은 강유전체층(1204)이 남아 있는 부분에 균일하게 증착되어 완성된 커패시터구조를 형성한다. 선택적인 캐핑층은 플래티늄함유층(1208)에 증착되어 보호장벽을 제공 하나 설명의 단순화를 위해 도시는 되어 있지 않다.
전술한 내용에서 알 수 있는 바와 같이, 본 발명은 다마신기법에 의해 플래티늄과 같은 산화물에 노출된 후에도 전도성이 유지되는 재료로 만든 커패시터 판을 형성하는 방법을 제공한다. 예를 들어, 루테늄, 이리듐 및 그 산화물 등의 재료는 휘발상태에 있을 때 해로울 수 있는 독성물질을 만든다. 희생층의 에칭에 의해 이 재료의 패터닝을 강조하는 다마신기법을 이용함으로써, 이 물질이 휘발상태가 되는 것을 증착단계로 제한할 수 있기 때문에 이 물질이 작업자에게 노출되는 위험을 줄일 수 있게 된다. 게다가, 본 발명에 의한 방법에 의해, 수년간 개발되어 온 깨끗하고 기술적으로 진보된 처리공정인 산화물에칭을 공고히 할 수 있다. 또한, 루테늄, 이리듐 및 그 산화물 등의 재료가 직접 에칭에 의해 커패시터 판으로 형성된다면, 이 재료들의 에칭산물을 증발시키기 위해 더 높은 처리온도가 필요하게 된다. 이 높은 온도는 집적에 대한 선택을 제한하고 이전 제작된 구조에 손상을 줄 위험을 증가시킨다. 루테늄, 이리듐 및 그 산화물 등의 재료에 응용되는 본 발명의 방법은 그러한 염려가 없다.
다른 예에서, 본 발명은 다마신기법을 이용하여 플래티늄함유판이 형성되게 한다. 플래티늄함유구조를 형성하는데 있어서, 구리 등 종래 많이 사용된 재료와 비교하여 볼 때 플래티늄은 증착 및 CMP가 더 어려운 것으로 생각되기 때문에 다마신기법의 사용은 직관적으로는 맞지 않다. 사실, 작업을 매우 어렵게 하는 낮은 저항성과 비휘발성 때문에 플래티늄의 사용을 피하고 싶어한다. 그러나, 불이익한 것으로 생각되는 것들 중의 일부가 플래티늄과 같은 재료와 강유전체와 같은 유일한 유전체의 사용이 양립될 수 있게 하는 특징이다.
본 발명의 다른 이점은 전도판재료를 에칭할 필요를 어떻게 제거하느냐 대신에 거의 산화물로 형성된 희생층에 에칭처리를 어떻게 적용하느냐 하는 것이다. 산화물 재료의 에칭은 플래티늄 등의 전도체를 에칭하는 것에 비해 더 깨끗한 처리로서, 비휘발성 독성 부산물의 증착이 상당히 감소하게 되어 위험하고 빈번하며 광범위한 클리닝의 플라즈마처리가 덜 요구된다. 반응실 클리닝은 사소한 것처럼 보일 수 있으나, 클리닝처리에 소요되는 시간과 자원에 따른 비용을 결정하는데 있어서 중요한 요소이다.
전술한 본 발명은 명료한 이해를 위해 상세히 기술되었지만, 특허청구범위 내에서 변경 및 변화를 가할 수 있음은 명백하다. 예를 들면, 본 발명은 플래티늄함유층과 강유전체 축적소자를 갖는 메모리 셀 커패시터구조를 사용하여 대부분 설명되었지만, 이에 한정되는 것은 아니며 또한 DRAM에서 사용되는 메모리 셀 커패시터 구조의 사용으로 제한되는 것도 아니다. 예로서, 본 발명의 방법은 스마트카드와 같은 DRAM 이외의 장치 제작에서뿐만 아니라 본 실시예에서 설명한 재료 이외의 대체 재료를 사용할 때에도 사용될 수 있다. 따라서, 본 발명의 실시예는 예시적 도시로서 한정된 것이 아님을 이해하여야 하며, 여기서 설명한 내용으로 제한되는 것이 아니라 특허청구범위 및 그 균등한 범위 내에서 변경될 수 있는 것이다.
Claims (33)
- 삭제
- 제 1 커패시터 판을 형성하는 단계로서,희생층을 증착하는 단계,상기 희생층에 개구부를 형성하는 단계,상기 희생층의 상면에, 산소에 노출된 직후 전도성을 거의 유지하는 전도체를 포함하는 전극재료층을 증착하고 적어도 부분적으로 상기 개구부를 채우는 단계,적어도 상기 희생층 상면의 높이까지 상기 전극재료층 부분을 제거하여 상기 메모리 셀 커패시터 판의 상면을 형성하는 단계, 및상기 희생층을 제거하는 단계를 포함하는 메모리 셀 커패시터 판을 형성하는 방법을 사용하여 제 1 커패시터 판을 형성하는 단계,상기 제 1 커패시터 판 상에 축적소자를 형성하는 단계,상기 축적소자 상에 제 2 커패시터 판을 형성하는 단계를 포함하여 구성되며,상기 축적소자는 상기 메모리 셀 커패시터 판을 형성하는 방법에 의해 형성되고, 상기 메모리 셀 커패시터 판은 상기 축적소자에 의해 대체되고, 상기 전극재료층은 유전체층으로 대체되고, 상기 축적소자는 상기 제 1커패시터 판과 전기적 접촉을 유지하는 것을 특징으로 하는 메모리 셀 커패시터를 형성하는 방법.
- 삭제
- 제 2 항에 있어서,상기 축적소자는 강유전체를 포함하는 것을 특징으로 하는 메모리 셀 커패시터를 형성하는 방법.
- 제 1 커패시터 판을 형성하는 단계로서,희생층을 증착하는 단계,상기 희생층에 개구부를 형성하는 단계,상기 희생층의 상면에, 산소에 노출된 직후 전도성을 거의 유지하는 전도체를 포함하는 전극재료층을 증착하고 적어도 부분적으로 상기 개구부를 채우는 단계,적어도 상기 희생층 상면의 높이까지 상기 전극재료층 부분을 제거하여 상기 메모리 셀 커패시터 판의 상면을 형성하는 단계, 및상기 희생층을 제거하는 단계를 포함하는 메모리 셀 커패시터 판을 형성하는 방법을 사용하여 제 1 커패시터 판을 형성하는 단계,상기 제 1 커패시터 판 상에 축적소자를 형성하는 단계,상기 축적소자 상에 제 2 커패시터 판을 형성하는 단계를 포함하여 구성되며,상기 제 2커패시터 판은 상기 메모리 셀 커패시터 판을 형성하는 방법에 의해 형성되고 상기 제 2커패시터 판의 형성에서 상기 축적소자와 전기적 접촉을 유지하는 것을 특징으로 하는 메모리 셀 커패시터 판을 형성하는 방법.
- 삭제
- 제 2 항에 있어서,상기 제 2커패시터 판은 루테늄, 루테늄산화물, 이리듐과 이리듐산화물 중 어느 하나를 포함하는 것을 특징으로 하는 메모리 셀 커패시터 판을 형성하는 방법.
- 제 2 항에 있어서,상기 메모리 셀 커패시터 상에 캡슐재료층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 메모리 셀 커패시터 판을 형성하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1희생층을 증착하는 단계와,상기 제 1희생층에 제 1개구부를 형성하는 단계와,상기 제 1희생층의 상면에, 산소에 노출된 직후 전도성을 유지하는 전도체를 포함하는 제 1전극재료층을 증착하고 적어도 부분적으로 상기 제 1개구부를 채우는 단계와,적어도 상기 제 1희생층 상면의 높이까지 상기 제 1전극재료층 부분을 제거하여 제 1메모리 셀 커패시터 판의 상면을 형성하는 단계와,제 2희생층을 증착하는 단계와,상기 제 2희생층에 제 2개구부를 형성하는 단계와,상기 제 2희생층의 상면에, 상기 제 1메모리 셀 커패시터 판과 전기적으로 접촉하는 유전체층을 증착하고 적어도 부분적으로 상기 제 2개구부를 채우는 단계와,적어도 상기 제 2희생층 상면의 높이까지 상기 유전체층의 부분을 제거하여 메모리 셀 커패시터 축적소자의 상면을 형성하는 단계와,상기 제 2희생층을 제거하는 단계와,상기 제 1희생층을 제거하는 단계와,상기 메모리 셀 커패시터 축적소자에 제 2메모리 셀 커패시터 판을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,항산소인 상기 전도체는 루테늄, 루테늄산화물, 이리듐과 이리듐산화물 중 어느 하나이고, 상기 유전체층은 강유전체를 포함하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,상기 제 2메모리 셀 커패시터 판은 상기 메모리 셀 커패시터 축적소자에 제 2전극재료층을 균일하게 증착함으로써 형성되고 상기 제 2전극재료층은 항산소 전도체를 포함하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,상기 제 1 및 제 2희생층의 제거 전에 수행되는 상기 제 2메모리 셀 커패시터 판의 형성단계는,제 3희생층을 증착하는 단계와,상기 제 3희생층에 제 3개구부를 형성하는 단계와,상기 제 3희생층의 상면에, 산소에 노출된 직후 전도성을 유지하는 전도체를 포함하고 상기 메모리 셀 커패시터 축적소자와 전기적 접촉하는 제 2전극재료층을 증착하고 적어도 부분적으로 상기 제 3개구부를 채우는 단계와,적어도 상기 제 3희생층 상면의 높이까지 상기 제 2전극재료층 부분을 제거하여 제 2메모리 셀 커패시터 판의 상면을 형성하는 단계와,상기 제 3희생층을 제거하는 단계를 포함하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16항에 있어서,상기 제 1메모리 셀 커패시터 판의 상기 상면은 복수의 뾰족한 모서리를 갖 고 있고, 상기 제 1메모리 셀 커패시터 판의 상기 복수의 뾰족한 모서리를 둥글게 하는 단계를 더 포함하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 20 항에 있어서,상기 제 1메모리 셀 커패시터 판의 상기 복수의 뾰족한 모서리를 스퍼터링처리에 의해 둥글게 하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 20 항에 있어서,상기 제 1메모리 셀 커패시터 판의 상기 복수의 뾰족한 모서리를 플라즈마에칭처리에 의해 둥글게 하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 20항에 있어서,상기 제 1메모리 셀 커패시터 판의 상기 복수의 뾰족한 모서리를 둥글게 하는데 사용되는 처리는 상기 제 1희생층을 제거하는 데에도 수행되는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,상기 메모리 셀 커패시터 구조는 스마트카드(SmartCard)의 제작에 사용되는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,상기 메모리 셀 커패시터 구조는 DRAM의 제작에 사용되는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,상기 메모리 셀 커패시터 구조에 캡슐재료층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,상기 메모리 셀 커패시터 구조는 서브스트레이트 위에 배치되어 있는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 27 항에 있어서,상기 서브스트레이트 상에 경계층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 메모리 셀 커패시터 판을 형성하는 방법.
- 제 28 항에 있어서,상기 경계층은 에칭방지층으로서의 기능을 갖는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 28 항에 있어서,상기 경계층은 확산장벽층으로서의 기능을 갖는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 28 항에 있어서,상기 경계층은 티타늄질화물과 실리콘질화물의 하나를 포함하는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 16 항에 있어서,상기 전극재료층의 부분의 제거는 평면화처리에 의해 수행되는 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
- 제 32 항에 있어서,상기 평면화처리는 화학기계적 연마처리(CMP)인 것을 특징으로 하는 메모리 셀 커패시터 구조를 형성하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/281,866 US6268260B1 (en) | 1999-03-31 | 1999-03-31 | Methods of forming memory cell capacitor plates in memory cell capacitor structures |
| US09/281,866 | 1999-03-31 | ||
| PCT/US2000/008638 WO2000059011A2 (en) | 1999-03-31 | 2000-03-30 | Memory cell capacitor plate |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017012473A Division KR100751744B1 (ko) | 1999-03-31 | 2000-03-30 | 메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판을형성하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060129099A KR20060129099A (ko) | 2006-12-14 |
| KR100751745B1 true KR100751745B1 (ko) | 2007-08-27 |
Family
ID=23079096
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017012473A KR100751744B1 (ko) | 1999-03-31 | 2000-03-30 | 메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판을형성하는 방법 |
| KR1020067022888A KR100751745B1 (ko) | 1999-03-31 | 2000-03-30 | 메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판을형성하는 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017012473A KR100751744B1 (ko) | 1999-03-31 | 2000-03-30 | 메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판을형성하는 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6268260B1 (ko) |
| JP (2) | JP5150022B2 (ko) |
| KR (2) | KR100751744B1 (ko) |
| WO (1) | WO2000059011A2 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10022656B4 (de) * | 2000-04-28 | 2006-07-06 | Infineon Technologies Ag | Verfahren zum Entfernen von Strukturen |
| KR100359299B1 (en) * | 2001-03-26 | 2002-11-07 | Samsung Electronics Co Ltd | Semiconductor memory device having resist pattern and method for forming metal contact thereof |
| KR100487558B1 (ko) * | 2003-03-03 | 2005-05-03 | 삼성전자주식회사 | 반실린더형 캐패시터를 갖는 강유전체 메모리 소자 및 그제조방법 |
| KR100615092B1 (ko) * | 2004-08-16 | 2006-08-23 | 삼성전자주식회사 | 노드 도전막 패턴들에 각각 자기 정렬시킨 하부 전극들을갖는 에프. 램들 및 그 형성방법들 |
| KR101457927B1 (ko) * | 2007-06-12 | 2014-11-07 | 후지필름 가부시키가이샤 | 네가티브 톤 현상용 레지스트 조성물 및 이것을 사용한 패턴형성방법 |
| KR101435520B1 (ko) | 2008-08-11 | 2014-09-01 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
| KR101540083B1 (ko) * | 2008-10-22 | 2015-07-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5366920A (en) * | 1993-04-12 | 1994-11-22 | Nec Corporation | Method for fabricating a thin film capacitor |
| US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
| US5808854A (en) * | 1994-10-24 | 1998-09-15 | Micron Technology, Inc. | Capacitor construction with oxidation barrier blocks |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2799566B2 (ja) * | 1985-11-14 | 1998-09-17 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
| US5283201A (en) | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| DE69123422T2 (de) | 1990-04-24 | 1997-06-05 | Ramtron Int Corp | Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung |
| US5142437A (en) | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
| JPH06151749A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3267389B2 (ja) * | 1993-06-23 | 2002-03-18 | 沖電気工業株式会社 | メモリセルのキャパシタ形成方法 |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| JPH0897219A (ja) * | 1994-09-26 | 1996-04-12 | Hitachi Ltd | 導電体の形成方法 |
| US5801916A (en) | 1995-11-13 | 1998-09-01 | Micron Technology, Inc. | Pre-patterned contact fill capacitor for dielectric etch protection |
| US5789320A (en) | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
| JPH10107223A (ja) | 1996-10-02 | 1998-04-24 | Texas Instr Japan Ltd | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 |
| JP3114640B2 (ja) * | 1997-02-14 | 2000-12-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10289985A (ja) * | 1997-04-14 | 1998-10-27 | Mitsubishi Electric Corp | キャパシタを有する半導体装置の製造方法 |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
| JPH10335604A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 半導体メモリ装置及びその製造方法 |
| JPH10340871A (ja) * | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
| JP3569112B2 (ja) * | 1997-07-17 | 2004-09-22 | 株式会社東芝 | 半導体集積回路およびその製造方法 |
| JPH1187644A (ja) * | 1997-09-01 | 1999-03-30 | Sony Corp | Ｄｒａｍの製造方法 |
| JPH11214653A (ja) * | 1998-01-28 | 1999-08-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3226166B2 (ja) * | 1998-02-06 | 2001-11-05 | ソニー株式会社 | 強誘電体キャパシタおよびその製造方法並びに強誘電体メモリ |
| JP3905977B2 (ja) * | 1998-05-22 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4809961B2 (ja) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2000243931A (ja) * | 1998-12-22 | 2000-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000260957A (ja) * | 1999-03-12 | 2000-09-22 | Hitachi Ltd | 半導体装置の製造方法 |
-
1999
- 1999-03-31 US US09/281,866 patent/US6268260B1/en not_active Expired - Lifetime
-
2000
- 2000-03-30 KR KR1020017012473A patent/KR100751744B1/ko not_active IP Right Cessation
- 2000-03-30 WO PCT/US2000/008638 patent/WO2000059011A2/en active Application Filing
- 2000-03-30 JP JP2000608421A patent/JP5150022B2/ja not_active Expired - Fee Related
- 2000-03-30 KR KR1020067022888A patent/KR100751745B1/ko not_active IP Right Cessation
-
2012
- 2012-05-24 JP JP2012118381A patent/JP2012186499A/ja not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
| US5366920A (en) * | 1993-04-12 | 1994-11-22 | Nec Corporation | Method for fabricating a thin film capacitor |
| US5808854A (en) * | 1994-10-24 | 1998-09-15 | Micron Technology, Inc. | Capacitor construction with oxidation barrier blocks |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020003227A (ko) | 2002-01-10 |
| WO2000059011A3 (en) | 2001-02-22 |
| KR100751744B1 (ko) | 2007-08-24 |
| KR20060129099A (ko) | 2006-12-14 |
| JP2002540626A (ja) | 2002-11-26 |
| JP2012186499A (ja) | 2012-09-27 |
| JP5150022B2 (ja) | 2013-02-20 |
| WO2000059011A2 (en) | 2000-10-05 |
| US6268260B1 (en) | 2001-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100643426B1 (ko) | 스택 캐패시터용 테이퍼형 전극 | |
| KR100481867B1 (ko) | 강유전체 커패시터 및 그 제조 방법 | |
| US6097051A (en) | Semiconductor device and method of fabricating | |
| US6993814B2 (en) | Method of fabricating a capacitor having sidewall spacer protecting the dielectric layer | |
| US6605835B2 (en) | Ferroelectric memory and its method of fabrication | |
| JP2012186499A (ja) | メモリセルキャパシタ構造におけるメモリセルキャパシタプレートの形成方法 | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| US5631804A (en) | Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer | |
| JP3666877B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US20210351347A1 (en) | ReRAM STRUCTURE AND METHOD OF FABRICATING THE SAME | |
| CN113380947A (zh) | 一种半导体集成电路器件及其制造方法 | |
| US6420272B1 (en) | Method for removal of hard mask used to define noble metal electrode | |
| KR100489845B1 (ko) | 커패시터 구조물의 제조 방법 | |
| US7045837B2 (en) | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| CN1159758C (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| KR100213263B1 (ko) | 강유전체 커패시터 제조방법 | |
| US20230413698A1 (en) | Resistive random access memory structure and fabrication method thereof | |
| KR0176162B1 (ko) | 반도체 메모리 소자 및 그 저항층 형성방법 | |
| KR0175004B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100307539B1 (ko) | 커패시터 제조방법 | |
| KR19990017321A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR20020009696A (ko) | 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법 | |
| US20020182753A1 (en) | Method of forming a capacitor in a FeRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20120806 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130808 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140805 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150805 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160805 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170808 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |