KR100742598B1 - 세라믹 용기, 이것을 사용한 전지 및 전기 이중층 커패시터 - Google Patents

세라믹 용기, 이것을 사용한 전지 및 전기 이중층 커패시터 Download PDF

Info

Publication number
KR100742598B1
KR100742598B1 KR1020060017930A KR20060017930A KR100742598B1 KR 100742598 B1 KR100742598 B1 KR 100742598B1 KR 1020060017930 A KR1020060017930 A KR 1020060017930A KR 20060017930 A KR20060017930 A KR 20060017930A KR 100742598 B1 KR100742598 B1 KR 100742598B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic
ceramic coating
coating layer
metallization layer
Prior art date
Application number
KR1020060017930A
Other languages
English (en)
Other versions
KR20060094061A (ko
Inventor
요시히로 우시오
키요타카 요코이
마나부 미야이시
마사카즈 야스이
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20060094061A publication Critical patent/KR20060094061A/ko
Application granted granted Critical
Publication of KR100742598B1 publication Critical patent/KR100742598B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C1/00—Apparatus, or methods of use thereof, for testing or treating seed, roots, or the like, prior to sowing or planting
    • A01C1/02—Germinating apparatus; Determining germination capacity of seeds or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C1/00—Apparatus, or methods of use thereof, for testing or treating seed, roots, or the like, prior to sowing or planting
    • A01C1/04—Arranging seed on carriers, e.g. on tapes, on cords ; Carrier compositions
    • A01C1/042—Tapes, bands or cords
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C1/00—Apparatus, or methods of use thereof, for testing or treating seed, roots, or the like, prior to sowing or planting
    • A01C1/04—Arranging seed on carriers, e.g. on tapes, on cords ; Carrier compositions
    • A01C1/044—Sheets, multiple sheets or mats
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/80—Gaskets; Sealings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H01G9/10—Sealing, e.g. of lead-in wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/117—Inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/117—Inorganic material
    • H01M50/119—Metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/124—Primary casings; Jackets or wrappings characterised by the material having a layered structure
    • H01M50/126—Primary casings; Jackets or wrappings characterised by the material having a layered structure comprising three or more layers
    • H01M50/128—Primary casings; Jackets or wrappings characterised by the material having a layered structure comprising three or more layers with two or more layers of only inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/131—Primary casings; Jackets or wrappings characterised by physical properties, e.g. gas permeability, size or heat resistance
    • H01M50/133—Thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/124—Primary casings; Jackets or wrappings characterised by the material having a layered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/124—Primary casings; Jackets or wrappings characterised by the material having a layered structure
    • H01M50/1245—Primary casings; Jackets or wrappings characterised by the material having a layered structure characterised by the external coating on the casing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Soil Sciences (AREA)
  • Physiology (AREA)
  • Health & Medical Sciences (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Sealing Battery Cases Or Jackets (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

세라믹 용기는 전지 요소 또는 전기 이중층 커패시터 요소를 수용하기 위한 오목부를 갖는 세라믹 기체(基體)로서 저부와 상기 오목부에 임하는 상기 저부의 저면을 둘러싸는 측벽에 의해 형성되는 세라믹 기체, 상기 측벽의 내면을 따라 저면의 외주에 형성된 세라믹 코팅층, 상기 저면에 측벽의 직하(直下)로부터 세라믹 코팅층의 직하 부분을 경유해서 세라믹 코팅층의 내측 단부보다도 내측까지 연장된 제 1 금속화층, 제 1 금속화층의 연장부 및 세라믹 코팅층을 덮도록 오목부의 저면에 형성된 도전층을 구비하고 있다.
세라믹 용기, 세라믹 용기를 사용한 전지 및 전기 이중층 커패시터

Description

세라믹 용기, 이것을 사용한 전지 및 전기 이중층 커패시터{CERAMIC CONTAINER AND BATTERY AND ELECTRIC DOUBLE LAYER CAPACITOR USING THE SAME}
도 1A는 본 발명의 실시의 일 형태의 세라믹 용기를 도시하는 평면도이며, 도 1B는 도 1A의 단면도이다.
도 2는 도 1B의 요부 확대 단면도이다.
도 3A는 본 발명의 실시의 다른 형태의 세라믹 용기를 도시하는 평면도이며, 도 3B는 도 3A의 단면도이다.
도 4는 도 3B의 요부 확대 단면도이다.
도 5는 본 발명의 실시의 또 다른 형태의 세라믹 용기를 도시하는 요부 확대 평면도이다.
도 6A 및 도 6B는 도 4의 금속 도금층 주변을 모식적으로 도시하는 부분 확대 단면도이며, 도 6A는 세라믹 코팅층의 두께가 금속 도금층의 두께보다도 얇은 경우를 도시하고, 도 6B는 세라믹 코팅층의 두께가 금속 도금층의 두께보다도 두꺼운 경우를 도시한다.
도 7은 본 발명의 실시의 또 다른 형태의 전지 또는 전기 이중층 커패시터를 도시하는 단면도이다.
도 8은 종래의 전지 및 전기 이중층 커패시터의 예를 도시하는 단면도이다.
본 발명은 충전식 전지 또는 전기 이중층 커패시터 등에 사용되는 세라믹 용기 및 이것을 사용한 전지 또는 전기 이중층 커패시터에 관한 것으로서, 보다 상세하게는 휴대 전화 등의 소형 전자기기에 사용되는 슬림형의 전지, 반도체 메모리의 백업 전원, 소형 전자기기의 예비 전원 등에 사용되는 전지 및 전기 이중층 커패시터, 및 그것들에 사용되는 세라믹 용기에 관한 것이다.
최근, 휴대전화, 휴대형 컴퓨터, 카메라 일체형 비디오 테입 레코더 등에 대표되는 휴대 기기가 빠르게 발달됨과 아울러, 보다 한층 더 소형화, 경량화가 요청되는 경향에 있다. 그리고, 이들 휴대폰 기기의 전원으로서의 전지의 수요도 증가 일로를 걷는 동시에, 전지의 에너지 밀도를 증가시키면서 소형 경량화의 연구가 활발하게 행해지고 있다. 특히, 리튬 전지는 원자량이 작고 또한 이온화 에너지가 큰 리튬을 사용하는 전지이므로 고 에너지 밀도를 얻고 소형 경량화를 꾀하며, 또한 재충전이 가능한 전지가 실현될 수 있도록 리튬 전지에 대한 연구가 증가하고 있으며, 현재에 이르러서는 리튬 전지가 휴대 기기의 전원을 비롯한 광범위한 용도로 사용되고 있다.
또한, 전기 이중층 커패시터는 다른 2개의 상(예를 들면, 고체 전극과 전해액)이 접촉하는 계면에 있어서 매우 짧은 거리를 사이에 두고 정부(正負)의 전하가 대향해서 배열된 구조이며, 그 정극재(正極材) 및 부극재(負極材)에 사용되는 흑연 (그래파이트), 붕소화 흑연, 활성탄, 코크스 등의 탄소 재료의 표면에 형성되는 전해액 내의 이온 흡착층, 즉 정극재 및 부극재에 사용되는 그래파이트 등의 탄소 재료의 표면에 형성되는 전기 이중층의 이온의 정전적인 흡착 및 탈착 작용을 이용해서 전기 에너지를 충전하거나, 방전하거나 할 수 있는 전기소자이다. 전기 이중층 커패시터의 내부는 폴리올레핀 섬유제의 부직포나 폴리올레핀제의 미세 다공막 등으로 이루어진 세퍼레이터(separator)를 사이에 두고 배치된 탄소 재료로 이루어지는 2개의 분극성 전극과 전해액으로 구성된다. 그 전해액의 차이에 의해, 전기 이중층 커패시터는 유기 용액계와 수용액계의 2종류로 분류된다.
이와 같이 전기 이중층 커패시터는 상기 2개의 분극성 전극과 전해액의 계면에 형성되는 전기 이중층으로의 전하의 축적을 이용하는 것이므로, 내전압을 초과해서 전해액의 전기 분해가 발생하지 않는 한에 있어서는 분극성 전극의 표면적에 대응한 매우 큰 전하를 축적할 수 있다.
특히, 유기 용액계를 사용한 전기 이중층 커패시터는 황산 수용액 등의 수용액을 전해액에 사용한 수용액계 전기 이중층 커패시터에 비해 구동 전압을 2∼4배로 할 수 있어, 축전할 수 있는 전기 에너지(E)는 전압을 V, 용량을 C로 하면 E = CV2/2로 표현되는 것이므로 큰 에너지밀도를 얻을 수 있다.
그리고, 최근, 도 8에 도시한 바와 같은 정극(正極)(또는, 제 1 분극성 전극), 부극(負極)(또는, 제 2 분극성 전극) 및 세퍼레이터로 이루어지는 전지 요소 또는 전기 이중층 커패시터 요소와 전해액을 세라믹 기체에 수용한 슬림형의 이차 전지 및 전기 이중층 커패시터가 제안되어 있다.
이 종래의 이차 전지 또는 전기 이중층 커패시터는 도 8에 도시한 바와 같이 세라믹 기체(11), 덮개(15), 정극(B-1) 또는 제 1 분극성 전극(B-1), 부극(B-2) 또는 제 2 분극성 전극(B-2), 세퍼레이터(B-3), 및 전해액(B-4)을 포함한다. 세라믹 기체(11)는 측벽과 저부에 의해 형성되는 오목부를 갖는다. 세라믹 기체(11)에는 제 1 금속화층(12a)이 저부의 오목부에 임하는 저면에 형성되고, 제 2 금속화층(12b)이 오목부에 임하는 측벽의 상면에 형성된다. 또한, 세라믹 기체(11)는 알루미나질 소결 물체 등으로 이루어진다. 덮개(15)는 철(Fe)-니켈(Ni)-코발트(Co) 합금 등의 금속으로 이루어진다. 이 세라믹 기체(11)와 덮개(15)로 용기가 기본적으로 구성된다. 이차 전지 또는 전기 이중층 커패시터는 이 용기내에 전해액(B-4)이 함침된 세퍼레이터(B-3)를 정극(B-1) 또는 제 1 분극성 전극(B-1)과 부극(B-2) 또는 제 2 분극성 전극(B-2)의 사이에 끼운 상태에서 금속화층(12a)과 덮개(15)의 사이에 배치된 밀폐형 구조로 되어 있다. 금속화층(12a) 및 덮개(15)에 있어서의 충방전은 세라믹 기체(11)의 하면에 형성된 제 1 및 제 2 전극(C, D)을 통해 행해진다[예를 들면, 일본 특허공개 2004-227959호(제4 ~ 6쪽, 도1) 참조].
도 8에 도시된 세라믹 기체(11)를 사용한 전지 또는 전기 이중층 커패시터는 세라믹스가 내약품성이 우수하기 때문에 세라믹 기체(11)가 유기 용제나 산 등을 포함하는 전해액(B-4)에 손상되기 어렵고, 전해액(B-4) 내에 세라믹 기체(11)로부터 용출(溶出)된 불순물이 혼입되어 전해액(B-4)을 열화시키는 일 없이, 전지 또는 전기 이중층 커패시터의 성능을 양호하게 유지할 수 있다.
그러나, 제 1 금속화층(12a)은 고성능인 전해액(B-4)을 사용하면 제 1 금속화층(12a)의 성분이 전해액(B-4) 내로 용출되어 전해액(B-4)을 열화시키고, 전지 또는 전기 이중층 커패시터의 성능을 열화시켜버린다는, 또는 제 1 금속화층(12a)의 부식에 의해 제 1 금속화층(12a)의 전기 전도성이 손상되거나 제 1 금속화층(12a)이 단선되어버리거나 하는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 감안해서 이루어진 것으로서, 그 목적은 전해액에 의한 금속화층의 부식에 의해 세라믹 용기의 제 1 금속화층의 성분이 전해액 내로 용출되어 상기 세라믹 용기를 사용하는 전지 또는 전기 이중층 커패시터의 성능이 손상되거나, 또는 부식에 의해 제 1 금속화층의 전기 전도성이 크게 손상되거나 단선되거나 하는 불량을 발생시키는 일이 없는 세라믹 용기 및 이것을 사용한 고성능의 전지 및 전기 이중층 커패시터를 제공하는 것이다.
본 발명은 전지 요소 또는 전기 이중층 커패시터 요소를 수용하기 위한 오목부를 갖는 세라믹 기체로서 저부와 상기 오목부에 임하는 상기 저부의 저면을 둘러싸는 측벽에 의해 형성되는 세라믹 기체, 상기 측벽의 내면을 따라 저면의 외주에 형성된 세라믹 코팅층, 상기 저면에 상기 측벽의 직하로부터 상기 세라믹 코팅층의 직하 부분을 경유해서 상기 세라믹 코팅층의 내측 단부보다도 내측까지 연장된 금속화층, 상기 금속화층의 연장부 및 상기 세라믹 코팅층을 덮도록 상기 저면에 형성된 도전층을 구비하고 있는 것을 특징으로 하는 세라믹 용기이다.
본 발명에 의하면, 전지 요소 또는 전기 이중층 커패시터 요소를 수용하기 위한 오목부를 갖는 세라믹 기체로서 저부와 상기 오목부에 임하는 상기 저부의 저면을 둘러싸는 측벽에 의해 형성되는 세라믹 기체, 상기 측벽의 내면을 따라 저면의 외주에 형성된 세라믹 코팅층, 상기 저면에 측벽의 직하로부터 세라믹 코팅층의 직하 부분을 경유해서 세라믹 코팅층의 내측 단부보다도 내측까지 연장된 금속화층, 금속화층의 연장부 및 세라믹 코팅층을 덮도록 상기 저면에 형성된 도전층을 구비하고 있다. 따라서, 금속화층이 전해액에 접촉할 일이 없어 금속화층의 성분이 전해액 내로 용출되어 전해액을 열화시키거나, 금속화층이 전해액에 의해 부식됨으로써 금속화층의 전기 전도성이 손상되거나, 금속화층이 단선되어버리거나 하는 것을 방지할 수 있다.
또한, 세라믹 코팅층에 의해 세라믹 기체의 저부와 측벽의 접합부의 층간 박리(delamination)가 방지됨과 아울러, 세라믹 기체의 저부와 측벽의 사이에 있어서의 금속화층을 세라믹 코팅으로 덮음으로써 금속화층의 표면과 측벽의 하면의 접합을 확실하게 할 수 있다는 작용 효과도 얻을 수 있다.
본 발명에 있어서, 상기 세라믹 코팅층은 상기 측벽 직하의 상기 세라믹 코팅층에 더해서 상기 연장부의 상면 외주부로부터 상기 저부의 저면에 걸쳐서 상기 연장부의 전체 둘레에 형성되어 있는 것을 특징으로 한다.
본 발명에 의하면, 세라믹 코팅층은 측벽 직하의 세라믹 코팅층에 더해서 연장부의 상면 외주부로부터 상기 저부의 저면에 걸쳐서 연장부의 전체 둘레에 형성되어 있다. 따라서, 오목부에 임하는 저면에 금속화층이 형성됨으로써 금속화층의 연장부의 외주면에 생기는 단차(段差)를 세라믹 코팅층으로 메울 수 있고, 단차의 하단 부근에 있어서 도전층에 연장부의 표면으로부터 오목부에 임하는 저면에 걸쳐서 연속적인 막면(膜面)으로서 형성되지 않은 형성 불량부가 생겨버리는 것을 방지할 수 있다. 그 결과, 연장부의 외주면이 전해액에 접촉하여 금속화층의 성분이 전해액 내로 용출됨으로써 전해액을 열화시키거나, 금속화층이 전해액에 의해 부식됨으로써 금속화층의 전기 전도성이 손상되거나 하는 것을 방지할 수 있다.
또한, 본 발명에 있어서 상기 세라믹 코팅층은 알루미나질 소결체로 이루어지고, 그 두께가 3㎛이상인 것을 특징으로 한다.
또한, 본 발명에 의하면 세라믹 코팅층은 알루미나질 소결체로 이루어지고, 그 두께가 3㎛이상이다. 따라서, 금속화층이 전해액에 대해서 부식되기 어려운 세라믹 코팅층이 보호층으로서 기능하고, 금속화층의 부식과 용출을 효과적으로 방지할 수 있다.
또한, 본 발명에 있어서 상기 세라믹 코팅층은 복수층으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 의하면 세라믹 코팅층은 복수층으로 이루어지므로 전해액에 대해서 더욱 부식되기 어려운 신뢰성이 높은 보호층으로서의 세라믹 코팅층을 형성할 수 있고, 금속화층의 부식과 용출을 효과적으로 방지할 수 있다.
또한, 본 발명에 있어서 상기 도전층은 알루미늄, 아연, 또는 이들 금속을 주성분으로 하는 합금, 금, 스테인레스강, 티타늄으로부터 선택된 1종 이상의 금속으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 의하면 도전층은 알루미늄, 아연, 또는 이들 금속을 주성분으로 하는 합금, 금, 스테인레스강, 티타늄으로부터 선택된 1종 이상의 금속으로 이루어진다. 따라서, 오목부에 임하는 저면에 있어서의 금속화층은 내부식성의 도전층 및 세라믹 코팅층으로 덮여져서 전해액으로부터 보호되고, 따라서 금속화층이 부식되거나 그 성분이 전해액에 용출되거나 하는 일이 없다.
또한, 전해액에 대해서 부식되기 어려운 금속으로 도전층을 형성하고 있기 때문에 금속화층의 부식이나 용출을 방지할 수 있고, 세라믹 용기의 신뢰성이 높게 된다.
또한, 본 발명에 있어서 상기 도전층은 알루미늄층과 상기 알루미늄층 상에 적층된 티타늄층으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 있어서 상기 도전층은 티타늄층과 상기 티타늄층 상에 적층되는 알루미늄층으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 있어서 상기 도전층은 티타늄층 상에 알루미늄층 및 티타늄층을 순차적으로 적층한 층으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 의하면 도전층은 알루미늄층 상에 티타늄층, 티타늄층 상에 알루미늄층, 또는 티타늄층 상에 알루미늄층 및 티타늄층을 순차적으로 적층한 층의 어느 하나로 이루어지므로, 전해액에 대해서 부식되기 어려운 금속이 층 형상으로 형성되어 매우 부식되기 어려운 도전층이 형성된다. 즉, 알루미늄층이 전해액에 의해 부식된 경우 입자 형상으로 부식이 진행되는 것에 대해, 티타늄층이 전해액에 의해 부식된 경우 기둥 형상으로 부식이 진행되기 때문에, 만약 도전층이 부식되었 다고 해도 알루미늄층과 티타늄층에서 부식의 진행 방식이 다르기 때문에 금속화층까지 부식이 진행되기 어렵게 할 수 있다. 따라서, 금속화층의 부식이나 용출을 효과적으로 방지할 수 있고 세라믹 용기의 신뢰성을 매우 높게 할 수 있다.
본 발명은 상기 구성의 세라믹 용기와 상기 오목부 내에 수용된 정극, 부극, 이들 전극 사이에 개재되는 세퍼레이터 및 전해액, 상기 측벽의 상면에 상기 오목부를 막도록 부착된 덮개를 구비하고 있는 것을 특징으로 하는 전지이다.
본 발명에 의하면, 전지는 상기 구성의 세라믹 용기, 오목부 내에 수용된 정극, 부극, 이들 전극 사이에 개재되는 세퍼레이터 및 전해액, 측벽의 상면에 오목부를 막도록 부착된 덮개를 구비하고 있음으로써, 특성이 열화되기 어렵고 기밀 신뢰성이 높은 전지가 된다.
본 발명은 상기 구성의 세라믹 용기, 상기 오목부 내에 수용된 2개의 분극성 전극, 이들 2개의 분극성 전극 사이에 개재되는 세퍼레이터 및 전해액, 상기 측벽의 상면에 상기 오목부를 막도록 부착된 덮개를 구비하고 있는 것을 특징으로 하는 전기 이중층 커패시터이다.
본 발명에 의하면, 전기 이중층 커패시터는 세라믹 용기, 오목부 내에 수용된 2개의 분극성 전극, 이들 2개의 분극성 전극 사이에 개재되는 세퍼레이터 및 전해액, 측벽의 상면에 오목부를 막도록 부착된 덮개를 구비하고 있음으로써, 특성이 열화되기 어렵고 기밀 신뢰성이 높은 전기 이중층 커패시터가 된다.
본 발명의 목적, 특색 및 이점은 하기의 상세한 설명과 도면으로부터 보다 더 명확해질 것이다.
이하, 도면을 참고로 해서 본 발명의 적합한 실시형태를 상세하게 설명한다.
본 발명의 세라믹 용기 및 이것을 사용한 전지 또는 전기 이중층 커패시터에 대해서 이하에 상세하게 설명한다.
도 1A는 본 발명의 실시의 일 형태의 세라믹 용기를 도시하는 평면도이며, 도 1B는 도 1A의 절단면선I-I로부터 본 단면도를 도시한다. 또한, 도 2는 도 1B의 요부(좌측 하부) 확대 단면도이다. 또한, 도 3A는 본 발명의 실시의 다른 형태의 세라믹 용기를 도시하는 평면도이며, 도 3B는 도 3A의 절단면선II-II로부터 본 단면도를 도시한다. 또한, 도 4는 도 3B의 요부(좌측 하부) 확대 단면도이다.
이들 도면을 참조하여, 세라믹 용기는 세라믹 기체(1), 금속화층(2a), 세라믹 코팅층(3), 및 도전층(2c)을 포함한다. 세라믹 기체(1)는 측벽(1b)과 저부(1c)에 의해 형성되고 또한 전지 요소 또는 전기 이중층 커패시터 요소가 내부에 수용되는 오목부(1a)를 갖는다. 세라믹 기체(1)는 저부(1c)의 오목부(1a)에 임하는 저면을 둘러싸는 오목부(1a)에 임하는 측벽(1b)을 갖는다. 즉, 세라믹 기체(1)는 오목부(1a)에 임하는 저면을 포함하는 표면을 갖는 저부(1c)와, 저부(1c)의 외주 가장자리부에 입설(立設)되는 프레임 형상의 측벽(1b)을 포함한다. 즉, 측벽(1b)에 의해 둘러싸여진 저부(1c)의 표면이 오목부(1a)에 임하는 저면이다. 금속화층(이하, 제 1 금속화층으로 함)(2a)은 세라믹 기체(1)의 오목부(1a)에 임하는 저면에 형성된다. 상기 저부(1c)에는 제 1 금속화층(2a)으로부터 세라믹 기체(1)의 외측에 걸쳐서 접속 도체(이하, 제 1 접속 도체라고 함)(2a-A)가 형성된다. 금속화층(2a)은 측벽(1b)의 내벽면의 직하로부터 내측으로 연장하는 연장부(2a-B)를 갖는다. 세 라믹 코팅층(3)은 측벽(1b)의 하단으로부터 상기 저면에 걸쳐서 상기 저면의 외측 가장자리를 따르도록 형성됨과 아울러, 제 1 금속화층(2a)의 연장부(2a-B)의 상면 외주부로부터 상기 저면에 걸쳐서 연장부(2a-B)의 전체 둘레에 형성되고, 연장부(2a-B)를 둘러싸도록 형성된다.
또한, 본 실시형태에 있어서 세라믹 기체(1)의 하면에는 제 1 전극(C)이 형성된다. 제 1 전극(C)은 제 1 접속 도체(2a-A)가 제 1 금속화층(2a)으로부터 제 1 전극(C)에 걸쳐서 형성됨으로써 제 1 금속화층(2a)에 접속되어 있다. 또한, 세라믹 기체(1)의 하면에는 제 1 전극(C)과 전기적으로 독립해서 제 2 전극(D)이 형성된다. 측벽(1b)의 상면에는 오목부(1a)를 둘러싸도록 제 2 금속화층(2b)이 형성된다. 측벽(1b)에는 제 2 금속화층(2b)으로부터 제 2 전극(D)에 걸쳐서 제 2 접속 도체(2b-A)가 형성된다. 도 1A, 도 3A 및 도 5에 있어서, 제 1 금속화층(2a) 및 제 2 금속화층(2b)이 형성되어 있는 부위를 판별하기 쉽게 하기 위해 해칭을 첨가하고 있지만, 이들은 단면을 도시하는 것은 아니다.
또한, 도 7은 본 발명의 실시의 또 다른 형태의 전지(B) 또는 전기 이중층 커패시터(B)를 도시하는 단면도이다. 도 7에 있어서, B-1은 정극 또는 분극성 전극(제 1 분극성 전극), B-2는 부극 또는 분극성 전극(제 2 분극성 전극), B-3은 정극(또는, 제 1 분극성 전극)(B-1)과 부극(또는, 제 2 분극성 전극)(B-2)의 사이에 개재되는 세퍼레이터, B-4는 전해액을 도시한다. 이들 정극(제 1 분극성 전극)(B-1), 부극(제 2 분극성 전극)(B-2), 세퍼레이터(B-3) 및 전해액(B-4)으로 이루어지는 전지 요소 또는 전기 이중층 커패시터 요소는 오목부(1a) 내에 수용된다. 또한, 5는 측벽(1b)의 상면에 오목부(1a)를 덮어 막도록 부착된 덮개를 도시한다. 기타의 도 1A, 도 1B, 도 2, 도 3A, 도 3B, 도 4, 도 5, 도 6A 및 도 6B와 공통되는 부분에는 같은 부호가 붙여져 있다.
본 발명의 세라믹 용기에 있어서, 세라믹 기체(1)는 알루미나(산화알루미늄, Al2O3)질 소결체 등의 세라믹스로 이루어지는 직육면체 형상, 원기둥 형상, 다각 기둥 형상이며, 아래와 같이 해서 제작된다. 예를 들면, 세라믹 기체(1)가 Al2O3질 소결체로 이루어질 경우, Al2O3, 산화 규소(SiO2), 산화 마그네슘(MgO), 산화 칼슘(CaO) 등의 원료 분말에 적당한 유기 바인더(binder), 용제 등을 첨가 혼합해서 슬러리로 이루어진다. 이 슬러리를 닥터브레이드법이나 캘린더롤법에 의해 그린 시트로 만들어서, 소요의 크기로 절단한다. 이어서, 그 중에서 선택된 복수의 그린 시트에 있어서 직육면체 형상, 원기둥 형상, 다각 기둥 형상의 오목부(1a) 등을 형성하기 위해 적당한 타발(打拔) 가공을 실시한다.
그리고, 이들 그린 시트의 소정 위치에 텅스텐(W) 등의 금속 분말을 주성분으로 하는 금속 페이스트(paste)를 인쇄 도포해서 제 1 및 제 2 금속화층(2a, 2b), 제 1 및 제 2 접속 도체(2a-A, 2b-A), 및 제 1 및 제 2 전극(C, D)으로 이루어지는 금속 페이스트층을 형성하고, 이어서 이들 금속 페이스트층을 형성한 그린 시트를 적층하여, 약 1600℃의 온도에서 소성함으로써 세라믹 기체(1)가 제작된다.
도 1A, 도 1B, 도 2, 도 3A, 도 3B 및 도 4에 있어서는, 제 1 금속화층(2a)은 측벽(1b)의 하단에 형성되는 세라믹 코팅층(3)의 내부 단부의 내측에 형성된 연 장부(2a-B)로부터 세라믹 코팅층(3) 아래에 형성된 부분을 경유해서 측벽(1b) 아래에 형성된 부분으로 도출되도록 형성된다. 또한, 제 1 및 제 2 접속 도체(2a-A, 2b-A)는 모두 세라믹 기체(1)의 측면에 설치된 홈의 내면에 도체가 형성된, 소위 캐스터레이션(castellation) 도체인 경우를 도시한다. 즉, 제 1 금속화층(2a)이 측벽(1b) 직하의 외측까지 도출된 제 1 금속화층(2a)으로부터 외측면에서 제 1 전극(C)과 접속된 제 1 접속 도체(2a-A), 또는 제 2 금속화층(2b)과 제 2 전극(D)을 접속하는 제 2 접속 도체(2b-A)가 캐스터레이션 도체에 의해 실현되고 있는 경우를 도시하고 있다.
또한, 제 1 및 제 2 접속 도체(2a-A, 2b-A)는 캐스터레이션 도체가 아니고 단지 측면 도체라도 좋다. 그러나, 캐스터레이션 도체임으로써 캐스터레이션 형성후 흡인 인쇄법에 의해 도체층을 형성할 수 있고, 세라믹 기체(1)의 측면에 스크린인쇄해서 측면 도체를 형성하는 경우에 비해 생산성을 향상시킬 수 있다는 작용 효과가 있다.
또한, 이들 제 1 및 제 2 접속 도체(2a-A, 2b-A)는 세라믹 기체(1) 내부를 상하로 관통하는 비아홀(via-hole) 도체에 의해서도 좋고, 이 경우, 제 1 금속화층(2a)은 제 1 금속화층(2a)으로부터 세라믹 기체(1)의 저부(1c)를 상하 방향, 즉 그 두께 방향으로 관통하는 비아홀 도체(도시되지 않음)를 통해 제 1 전극(C)에 접속된다. 마찬가지로, 제 2 금속화층(2b)은 제 2 금속화층(2b)으로부터 세라믹 기체(1)의 측벽(1b)을 상하 방향, 즉 그 높이 방향으로 관통하는 비아홀 도체(도시되지 않음)를 통해 제 2 전극(D)에 접속된다.
이 비아홀 도체를 통해 접속되는 제 1 및 제 2 접속 도체(2a-A, 2b-A)로 할 경우에는, 제 1 금속화층(2a)과 제 1 전극(C) 및 제 2 금속화층(2b)과 제 2 전극(D)이 최단 거리로 접속되기 때문에 내부 저항을 작게 할 수 있고, 따라서 발열을 억제할 수도 있다.
제 1 접속 도체(2a-A)가 비아홀 도체에 의한 경우, 제 1 금속화층(2a)은 반드시 측벽(1b) 가까이에 형성될 필요는 없고, 예를 들어 제 1 금속화층(2a)은 오목부(1a)에 임하는 저면의 중앙부에 형성되고, 이 제 1 금속화층(2a)의 하면으로부터 비아홀 도체에 의한 제 1 접속 도체(2a-A)에 의해 도출되어 세라믹 기체(1)의 하면의 제 1 전극(C)에 접속되어도 좋다. 이 경우, 제 1 금속화층(2a)의 외주부를 덮는 세라믹 코팅층(3)은 측벽(1)의 하단의 세라믹 코팅층(3)과는 독립해서 제 1 금속화층(2a)의 주위를 둘러싸도록 제 1 금속화층(2a)의 상면 외주부로부터 오목부(1a)에 임하는 저면에 걸쳐서 형성된다. 그리고, 제 1 접속 도체(2a-A)는 그 상면을 제 1 금속화층(2a)에 덮여지도록 형성되게 되므로, 제 1 접속 도체(2a-A)가 전해액(B-4)에 노출될 일은 없다.
또한, 도 1A 및 도 3A에 있어서 제 1 접속 도체(2a-A)는 제 1 금속화층(2a)과 동일한 폭으로 형성되어서 세라믹 기체(1)의 하면으로 직선 형상으로 형성되어 있지만, 제 1 접속 도체(2a-A)는 제 1 금속화층(2a)보다 폭이 좁은 도체로서 형성되어도 좋다. 이것에 의해, 세라믹 기체(1)에 층간 박리를 발생시키기 어렵게 할 수 있다.
또한, 제 1 금속화층(2a) 및 제 2 금속화층(2b)은 소성 후의 두께가 5 ∼ 15 ㎛가 되도록 금속 페이스트의 인쇄 두께를 조정하면 좋다. 건조 두께로서는 7 ∼ 20㎛로 하면 좋다. 소성 후의 두께가 5㎛미만이면 그 표면에 유리질의 피막이 생기기 쉬워지기 때문에, 이어서 피착되는 도전층의 밀착성이 손상되기 쉬워지고 도전층이 박리되어버린다는 문제를 발생시켜버리는 것이다. 또한, 그 두께가 15㎛를 초과하면 세라믹 코팅층(3) 및 세라믹 기체(1)로 이루어지는 그린 시트의 소성 속도가 금속 페이스트층의 소성 속도와 통상 다르다는 것에 기인하여 세라믹 기체(1)에 휘어짐이 발생해버리는 경우가 있다.
또한, 도 1A 및 도 3A에서는 제 1 금속화층(2a) 및 제 2 금속화층(2b)이 제 1 및 제 2 접속 도체(2a-A, 2b-A)에 접속되고, 또한 세라믹 기체(1)의 하면에 연장되어 형성되는 예를 도시하고 있지만, 제 1 접속 도체(2a-A) 및 제 2 금속화층(2b)은 세라믹 기체(1)의 측면까지 연장되어 측벽(1b)의 외측면에서 멈춰 있어도 좋다. 그 때에는, 완성된 전지, 또는 전기 이중층 커패시터의 외부 전기 회로(도시하지 않음)로의 접속은 측벽(1b)의 외측면에 도출된 이들 제 1 접속 도체(2a-A) 및 제 2 금속화층(2b)에 접속함으로써 행해진다.
한편, 제 1 접속 도체(2a-A) 및 제 2 접속 도체(2b-A)가 세라믹 기체(1)의 하면에 연장되어 각각 제 1 전극(C) 및 제 2 전극(D)에 접속되도록 형성될 경우에는, 세라믹 용기를 평판상의 외부 전기 회로 기판의 상면에 적재하고, 제 1 및 제 2 전극(C, D)을 납땜 등 해서 표면 실장법에 의해 용이하게 외부 전기 회로에 접속할 수 있다는 이점이 있다.
또한, 제 1 금속화층(2a) 및 제 2 금속화층(2b)이 세라믹 기체(1)의 외측면 까지 연장되어 형성되고, 제 1 및 제 2 접속 도체(2a-A, 2b-A)를 통해 세라믹 기체(1)의 저면까지 도출되지 않을 경우에는, 외부 전기 회로 기판의 배선 도체에 돌기부를 설치하고, 이 돌기부를 제 1 접속 도체(2a-A) 및 제 2 접속 도체(2b-B)에 당접시키도록 해서 접속함으로써 용이하게 또한 확실하게 외부 전기 회로 기판에 접속하는 것이 가능해지고, 위치정렬이 용이해진다는 이점이 있다.
또한, 이와 같이 해서 제작된 세라믹 기체(1)에 형성된 이들 제 1 금속화층(2a), 제 2 금속화층(2b), 제 1 접속 도체(2a-A), 제 2 접속 도체(2b-A), 제 1 전극(C) 및 제 2 전극(D) 등의 각 도체층의 노출된 표면에는 내식성에 우수하고 또한 땜납과의 습윤성에 우수한 금속, 구체적으로는 두께 1 ∼ 12㎛의 Ni층 및 두께 0.05 ∼ 5㎛의 금(Au)층을 도금법 등에 의해 순차적으로 피착해두는 것이 좋다. 이것에 의해, 특히 세라믹 용기의 내부에 노출되는 제 1 금속화층(2a)이 충방전에 의한 전압에서 용이하게 용출되는 것을 유효하게 억제함과 아울러, 제 2 금속화층(2b)의 연장부(2a-B)에 도전층(2c)을 형성할 때에 도전층(2c)의 강고한 피착을 가능하게 할 수 있다. 또한, 연장부(2a-B)의 형성 후에 대기 등의 외부 분위기에 노출된 때에 산화 등 되는 것을 유효하게 방지할 수 있다. 또한, 외부에 노출되는 각 도체층에 있어서는 땜납과의 습윤성이 좋아지고 외부 전기 회로 기판상의 배선 도체와의 접합 강도가 보다 강고하게 되며, 녹 등의 산화 부식을 방지할 수 있다.
Ni층의 두께가 1㎛미만이면, 각 도체층의 산화 부식을 방지하거나 각 도체층으로부터 금속 성분이 용출되거나 하는 것을 유효하게 억제하는 것이 곤란해져서 전지 성능이 열화되기 쉬워진다. 또한, Ni층의 두께가 12㎛을 초과하면 도금 형성 에 엄청난 시간이 걸리게 되어 양산성이 저하되기 쉬워지게된다.
또한, Au층의 두께가 0.05㎛미만이면, 균일한 두께의 Au층을 형성하기가 곤란해지고, Au층이 매우 얇은 부위나 또는 Au층이 형성되어 있지 않은 부위가 생기기 쉽우며, 산화 부식의 방지 효과나 땜납과의 습윤성이 저하되기 쉬워진다. 또한, Au층의 두께가 5㎛를 초과하면 도금 형성에 엄청난 시간이 걸리게 되어 양산성이 저하되기 쉬워진다.
도시하지 않았지만, 바람직하게는 제 2 금속화층(2b)의 표면에 미리 납땜 재료를 용착시켜두는 것이 좋다. 이 구성에 의해, 덮개(5)를 용접 접합할 때에 이 용착된 납땜 재료가 용융되어 제 2 금속화층(2b)과 덮개(5)가 납땜됨과 아울러, 납땜 재료가 덮개(5)와 제 2 금속화층(2b)의 사이를 따라 녹아 퍼져서 제 2 금속화층(2b)의 두께 또는 측벽(1b)의 상면의 굴곡에 의해 덮개(5)와 측벽(1b)의 상면의 사이에 생기는 간극을 메우므로 전해액(B-4)이 이 간극으로 인입되기 어렵게 되고, 또한 덮개(5)와 제 2 금속화층(2b)의 접합을 보다 강고하게 할 수 있다. 이것에 의해, 덮개(5)와 세라믹 기체(1)의 접합의 신뢰성도 높일 수 있다.
더욱 바람직하게는, 납땜 재료가 Al납인 것이 좋고, 이것에 의해 납땜 재료가 오목부(1a) 내부에 봉입되는 전해액(B-4)에 대해서 부식되기 어려워진다는 효과가 있다. 그 결과, 매우 기밀 신뢰성에 우수한 전지(B) 또는 전기 이중층 커패시터(B)로 할 수 있다.
또한, 도시하지 않았지만 세라믹 기체(1)의 측벽(1b)의 상면에는 오목부(1a)를 둘러싸도록 해서 Fe-Ni-Co합금이나 Al 등으로 이루어지는 금속제의 프레임 형상 부재가 은(Ag)납, Al납 등의 납땜 재료를 통해 제 2 금속화층(2b)에 납땜되어 있어도 좋다.
이어서, 세라믹 코팅층(3)은 상기의 세라믹 기체(1)가 되는 그린 시트를 적층할 때에 측벽(1b)이 되는 그린 시트를 적층하기 전에 측벽(1b)의 내측 하단부가 되는 부분에 세라믹 페이스트를 도포해둠으로써 형성된다. 이 세라믹 코팅층(3)이 되는 세라믹 페이스트는 평균 입경이 약 1∼3㎛의 Al2O3분말에 SiO2, MgO, CaO등의 소결 조재(助材)를 적당량 첨가하고, 이것에 아크릴 수지 등으로 이루어지는 바인더, 디부틸프탈레이트 등의 가소제, 및 분산제 등의 첨가물을 톨루엔 등의 유기용제와 함께 첨가하여 볼밀(ball mill)로 혼련함으로써 점도가 수 천 푸아즈(poise)의 페이스트로서 제작된다.
측벽(1b)의 내측 하단부에 세라믹 코팅층(3)이 형성됨으로써 그린 시트에 비해 비교적 연한 세라믹 코팅층(3)으로 이루어지는 세라믹 페이스트에 의해 그린 시트 상호가 접합되고 접합부의 층간 박리가 방지됨과 아울러, 세라믹 기체(1)의 저부(1c)와 측벽(1b)의 사이에 있어서의 제 1 금속화층(2a)을 덮음으로써 제 1 금속화층(2a)의 표면과 측벽(1b)의 하면의 접합을 확실하게 할 수 있다.
또한, 세라믹 코팅층(3)은 제 1 금속화층(2a)과의 계면에 유리질 층이 형성된 세라믹 코팅층(3)인 것이 보다 바람직하다. 이 유리질 층은 SiO2, MgO, CaO 등의 소결 조재와 Al2O3이 반응해서 생성된 것이며, Al2O3이 유리 성분으로서 포함되어 있기 때문에 유리질 층이 전해액(B-4)에 대해서 부식되기 어렵게 되어 있다.
또한, 도 3A 및 도 3B에 도시한 본 발명의 실시의 다른 형태에 있어서는 상기 측벽(1b) 직하의 세라믹 페이스트를 도포하는 것에 더하여, 제 1 금속화층(2a)의 연장부(2a-B)의 상면 외주부로부터 오목부(1a)에 임하는 저면에 걸쳐서도 세라믹 코팅층(3)이 되는 세라믹 페이스트를 전체 둘레에 도포해두는 것이 바람직하다. 이 때, 세라믹 코팅층(3)에는 제 1 금속화층(2a)의 연장부(2a-B)의 중앙부에 임하는 위치에 세라믹 코팅층(3)의 비형성부인 개구(3a)가 형성되어 상기 개구(3a)를 통해 제 1 금속화층(2a)과 도전층(2c)이 전기적으로 접속된다.
이 구성에 의해, 오목부(1a)에 임하는 저면에 제 1 금속화층(2a)이 형성됨으로써 제 1 금속화층(2a)의 연장부(2a-B)의 외주면에 생기는 단차를 세라믹 코팅층(3)으로 메우도록 단차의 경사면을 완만하게 할 수 있고, 단차의 하단 부근에 있어서 도전층(2c)이 제 1 금속화층(2a)의 표면으로부터 오목부(1a)에 임하는 저면에 걸쳐서 연속적인 막면으로서 형성되지 않으며, 도전층(2c)에 형성 불량부가 생겨버릴 경우가 있는 것을 방지할 수 있다. 그 결과, 제 1 금속화층(2a)의 외주면이 전해액(B-4)에 접촉하여 제 1 금속화층(2a)의 성분이 전해액(B-4)내로 용출함으로써 전해액(B-4)을 열화시키거나, 제 1 금속화층(2a)이 전해액(B-4)에 의해 부식됨으로써 제 1 금속화층(2a)의 전기 전도성이 손상되거나 하는 것을 방지할 수 있다.
또한, 이 구성에 의하면 제 1 금속화층(2a)의 외주부를 세라믹 코팅층(3)으로 덮고 있으므로 제 1 금속화층(2a)이 세라믹 기체(1)로부터 박리되기 어렵고, 연장부(2a-B)의 중앙부에 있어서 세라믹 코팅층(3)으로 덮어지지 않은 세라믹 코팅층(3)의 비형성부(3a)에 있어서의 제 1 금속화층(2a)과 도전층(2c)의 전기적 접합에 지장이 발생하는 것을 억제할 수 있다.
또한 바람직하게는, 도 5에 도시한 바와 같이 제 1 금속화층(2a)의 연장부(2a-B)는 선단부만이 폭 넓게 형성되고 연장부(2a-B)의 선단부의 외주부와 선단부를 제외한 잔부의 전면을 덮도록 세라믹 코팅층(3)이 형성되어도 좋다. 이 구성에 의해 제 1 금속화층(2a)과 정극 또는 (제 1) 분극성 전극(B-1)이 전기적으로 접속되는 연장부(2a-B)의 선단부에 있어서, 정극 또는 (제 1) 분극성 전극(B-1)의 접속 면적을 확보하고 전기적 접속을 확실하게 함과 아울러 잔부는 폭을 좁게 해서 세라믹 코팅층(3)으로 덮음으로써 제 1 금속화층(2a)이 전해액(B-4)에 의해 손상될 가능성을 극력 저감시킬 수 있다. 또한, 연장부(2a-B)의 선단부의 평면으로 볼 때의 형상은 도 5에 도시한 바와 같은 원형 또는 사각형 등 여러가지의 형상으로 할 수 있다.
또한, 연장부(2a-B)에 Ni층 및 Au층으로 이루어지는 금속 도금층(4)이 실시될 경우, 연장부(2a-B)가 산화 등 되는 것을 유효하게 방지하기 위해서는 금속 도금층(4)의 두께는 적어도 3㎛정도 이상이 좋다. 이 경우의 세라믹 코팅층(3)의 제 1 금속화층(2a) 상에 있어서의 두께는 그 위에 실시되는 금속 도금층(4)의 두께보다도 두꺼운 것이 되도록 하지만, 이것은 세라믹 페이스트의 점도 등을 조정함으로써 실현된다.
제 1 금속화층(2a)의 외주부를 덮는 세라믹 코팅층(3)을 금속 도금층(4)보다 두꺼운 것으로 하는 이유는 비형성부(3a)에 피착되는 금속 도금층(4)은 도 6A에 도시한 바와 같이 그 측부가 횡방향으로 부풀어 오른 형상을 갖는 것이 일반적이며, 이 때 제 1 금속화층(2a)의 외주부를 덮는 세라믹 코팅층(3)의 두께가 금속 도금층(4)의 두께보다도 얇으면 금속 도금층(4)의 측부가 횡방향으로 돌출하여 금속 도금층(4)이 세라믹 코팅층(3)에 피복되도록 형성되기 때문에 그 후에 도전층(2c)을 스퍼터링법 등에 의해 형성할 때에 수직 방향으로 상방으로부터 날아오는 금속원자가 금속 도금층(4) 측부에 방해되어서 금속 도금층(4)의 하방측에 도달하지 않는 음영(陰影)이 되는 부위가 생기고, 도전층(2c)이 금속 도금층(4)의 상면으로부터 그 주위의 세라믹 코팅층(3)의 상면에 걸쳐서 연속된 막면으로서 형성되기 어려워진다. 이 때문에, 이 부위에 침투하는 전해액(B-4)이 제 1 금속화층(2a)에까지 도달되기 쉬워져서 제 1 금속화층(2a)을 부식할 우려가 있기 때문이다.
따라서, 제 1 금속화층(2a)의 외주부를 덮는 세라믹 코팅층(3)의 두께는 금속 도금층(4)의 두께보다도 두껍게 하는 것이 바람직하다. 이것에 의해, 도 6B에 도시한 바와 같이 금속 도금층(4)의 가장자리는 세라믹 코팅층(3)의 가장자리를 따르게 되고, 금속 도금층(4)과 세라믹 코팅층(3)이 접하도록 형성된다.
또한, 도 1A, 도1B 및 도 3A, 도 3B의 본 발명의 실시형태에 있어서 바람직하게는, 세라믹 코팅층(3)이 Al2O3질 소결체로 이루어지고 그 두께가 3㎛이상인 것이 좋다.
이 경우, 세라믹 코팅층(3)은 소성시의 온도에 의해, 포함되는 Al2O3입자 상호가 주로 횡방향으로 연속되도록 해서 편평한 결정을 형성하는 것이 실험적으로 확인되어 있고, 이 때 수개 내지 수십개 정도의 결정이 소성 온도에 의해 서로 융 합하는 것이지만 세라믹 코팅층(3)의 두께를 3㎛이하로 하면 층을 구성하는 평균 입경이 1∼3㎛인 편평한 결정의 중첩이 1층 형성되어, 또는 전혀 형성되지 않아, 따라서, 세라믹 코팅층(3)에 결함이 발생할 우려가 있다. 그 결과, 전해액(B-4)이 침투해서 제 1 금속화층(2a)을 손상시켜버린다는 불량을 초래해버릴 경우가 있다. 따라서, 세라믹 코팅층(3)은 Al2O3질 소결체로 이루어지고 그 두께가 3㎛이상인 것이 좋다.
또한, 세라믹 코팅층(3)의 두께는 15㎛이하로 하는 것이 좋다. 두께가 15㎛를 초과하면 세라믹 코팅층(3)의 가장자리 단부와 제 1 금속화층(2a)의 표면이 교차하는 부위에 있어서 세라믹 코팅층(3)의 측면에 수직에 가까운 단차가 형성되기 쉬워지고, 이 수직에 가까운 가까운 단차면에 형성되는 증착 또는 스퍼터링에 의한 도전층(2c)이 충분한 두께로 형성되기 어려워진다. 따라서, 이 부위에서 도전층(2c)이 도중에 끊어지거나 극단적으로 얇아지거나 하는 등의 도전층(2c)의 하자가 생길 경우가 있고, 그 결과 이 부위로부터 전해액(B-4)이 침입함으로써 제 1 금속화층(2a)이 부식된다는 불량이 발생할 경우가 있다.
또한, 세라믹 코팅층(3)이 Al2O3질 소결체로 이루어질 경우, 세라믹 코팅층(3)의 표면에 유리질 층이 형성되고, 이 유리질 층은 SiO2, MgO, CaO 등의 소결 조재와 Al2O3이 반응해서 생성된 것이며, Al원소가 유리 성분으로서 포함되어 있기 때문에 유리질 층이 전해액(B-4)에 대해서 부식되기 어렵게 된다.
또한, 도 1A, 도 1B 및 도 3A, 도 3B의 본 발명의 실시형태에 있어서 바람직 하게는, 세라믹 코팅층(3)이 복수층으로 이루어지는 것이 좋다. 이 구성에 의해, 세라믹 코팅층(3)을 구성하는 평균 입경이 1∼3㎛인 편평한 결정의 중첩이 적어도 2층 이상 형성되게 된다. 그 결과, 전해액(B-4)에 대해서 더욱 부식되기 어려운 신뢰성이 높은 보호층을 형성할 수 있고, 제 1 금속화층(2a)의 부식과 용출을 효과적으로 방지할 수 있다.
도 1A, 도 1B 및 도 3A, 도 3B에 도시된 바와 같이, 제 1 금속화층(2a)이 세라믹 기체(1)의 외측면에 걸쳐서 형성될 경우에는 세라믹 기체(1)의 저부와 측벽(1b)에 삽입되는 제 1 금속화층(2a)의 상면에도 세라믹 페이스트를 도포해두어도 좋다. 이것에 의해, 세라믹 기체(1)의 저부와 측벽(1b)의 접합부의 층간 박리가 확실하게 방지된다.
그리고, 세라믹 코팅층(3)의 비형성부(3a)에 의해 제 1 금속화층(2a)이 노출되는 연장부(2a-B) 및 그 주위의 세라믹 코팅층(3)을 덮도록 도전층(2c)이 주지의 스퍼터링법 등에 의해 오목부(1a)에 임하는 저면에 형성된다. 이 도전층(2c)과 제 1 전극(C)의 전기적 접속은 제 1 금속화층(2a) 및 제 1 접속 도체(2a-A)를 통해 접속됨으로써 행해지고, 연장부(2a-B)의 노출부의 면적은 정극(또는, 제 1 분극성 전극)(B-1)과 전기적으로 접속되는 목적을 달성할 수 있는 최소의 면적을 갖는 것이면 좋다. 이 연장부(2a-B)의 면적을 최소로 함으로써, 도전층(2c)이 핀홀(pinhole) 등의 결함을 가지고 있어도 제 1 금속화층(2a)의 연장부(2a-B)의 상부의 도전층(2c)에 핀홀이 형성되어버릴 가능성은 작아지고, 제 1 금속화층(2a)이 전해액(B-4)에 손상될 가능성을 작게 할 수 있다. 또한, 오목부(1a)에 임하는 저면의 전면을 덮도록 연장부(2a-B)가 형성되어도 좋다는 것은 말할 필요도 없다.
또한, 도 1A, 도 1B 및 도 3A, 도 3B의 본 발명의 실시형태에 있어서 바람직하게는, 도전층(2c)이 알루미늄(Al), 아연(Zn), 또는 이들 금속을 주성분으로 하는 합금, Au, 스테인레스강(SUS), 티타늄(Ti)으로부터 선택된 1종 이상의 금속으로 이루어지는 것이 좋다. 이 구성에 의해, 오목부(1a)에 임하는 저면에 있어서의 제 1 금속화층(2a)은 도전층(2c) 및 세라믹 코팅층(3)으로 덮여 전해액(B-4)으로부터 보호되고, 따라서 제 1 금속화층(2a)이 부식되거나 그 성분이 전해액(B-4)에 용출되거나 하는 일이 없다.
또한, 전해액(B-4)에 대해서 부식되기 어려운 금속으로 도전층(2c)을 형성하고 있기 때문에 제 1 금속화층(2a)의 부식이나 용출을 방지할 수 있고, 세라믹 용기의 신뢰성이 높아진다.
또한, 도전층(2c)은 다층의 금속층으로 이루어져 있어도 좋다.
또한, 제 2 금속화층(2b)의 표면에도 도전층(2c) 형성시와 동시에 도전층과 동일한 재질로 이루어지는 금속층을 형성시켜두면 제 2 금속화층(2b)도 전해액(B-4)에 부식되기 어렵게 할 수 있다.
도전층(2c)의 형성은 예를 들면, 오목부(1a)에 임하는 저면의 소정 범위가 노출되도록 오목부(1a)에 임하는 측면[측벽(1b)의 내측면]을, SUS로 이루어지는 마스킹 부재를 자력(磁力)으로 흡착시킴으로써, 마스킹하여 오목부(1a)에 임하는 도전층(2c)과 제 2 금속화층(2b)이 도통해버리지 않도록 하고, 진공 증착법이나 스퍼터링법에 의해 도전층(2c)을 0.2 ∼ 50㎛의 두께로 형성한다. 또한, 도전층(2c)이 다층의 금속층으로 이루어지고, 최상층에 Al, Zn, 또는 이들 금속을 주성분으로 하는 합금, Au, SUS, Ti 중에서 선택된 1종 이상의 금속이 피착된 것이라도 좋다.
도전층(2c)의 두께가 0.2㎛미만이면 세라믹 코팅층(3)의 가장자리를 충분한 두께로 완전히 덮을 수 없는 부위가 발생하고, 제 1 금속화층(2a)의 연장부(2a-B)의 표면으로부터 세라믹 코팅층(3)의 표면에 걸쳐서 연속된 도전층(2c)의 막면으로 완전히 덮을 수 없는 경우가 있으며, 전지 또는 전기 이중층 커패시터에 사용되는 전해액(B-4)에 의해 제 1 금속화층(2a)이 부식되어버릴 우려가 있다. 또한, 도전층(2c)의 두께가 50㎛을 초과할 경우에는 형성에 엄청난 시간이 걸려버린다는 결점이 발생한다.
Al, Zn, 또는 이들 금속을 주성분으로 하는 합금, Au, SUS는 유기 용액계의 전해액(B-4)에 용출되기 어려우므로 전지(B) 또는 전기 이중층 커패시터(B)의 도전층(2c)으로서 적합하다. 또한, 바람직하게는 Al을 주성분으로 해서 실리콘(Si)을 0.5 ∼ 10% 함유시킨 금속을 사용하면 좋다. Al을 주성분으로 하는 Al-Si합금을 사용함으로써 탄소 입자를 함유하는 플루오르 수지 등의 도전재(E)와의 접착 강도가 증대되고, 정극(B-1) 또는 분극성 전극을 도전층(2c)에 견고하게 접합할 수 있음과 아울러 전기적 접속을 양호하게 할 수 있다.
또한, 도 1A, 도 1B 및 도 3A, 도 3B의 본 발명의 실시형태에 있어서, 도전층(2c)은 Al층 상에 Ti층, Ti층 상에 Al층, 또는 Ti층 상에 Al층 및 Ti층을 순차적으로 적층한 층의 어느 하나로 이루어지는 것이 바람직하다. 즉, 도전층(2c)은 알루미늄층 및 티타늄층으로 이루어진 이하의 3개 구성의 어느 하나로 실현된다. 제 1 구성으로서, 도전층(2c)은 알루미늄층과 상기 알루미늄층 상에 적층되는 티타늄층으로 이루어진다. 제 2 구성으로서, 도전층(2c)은 티타늄층과 상기 티타늄층 상에 적층되는 알루미늄층으로 이루어진다. 제 3 구성으로서, 도전층(2c)은 제 1 티타늄층, 상기 제 1 티타늄층 상에 적층되는 알루미늄층, 및 상기 알루미늄층 상에 적층되는 제 2 티타늄층으로 이루어진다. 전해액(B-4)에 대해서 부식되기 어려운 금속이 층상으로 형성되어 도전층(2c)이 형성된다. 또한, Al층이 전해액(B-4)에 의해 부식된 경우 입자 형상으로 부식이 진행되는 것에 대해, Ti층이 전해액(B-4)에 의해 부식된 경우 기둥 형상으로 부식이 진행되기 때문에, 만약 도전층(2c)이 부식되었다고 해도 Al층과 Ti층에서 부식의 진행 방식이 다르게 되어 제 1 금속화층(2a)까지 부식이 진행되기 어려워진다. 따라서, 제 1 금속화층(2a)의 부식이나 용출을 효과적으로 방지할 수 있고, 세라믹 용기의 신뢰성을 매우 높게 할 수 있다. 특히, 다른 Ti층 상에 Al층 및 Ti층을 순차적으로 적층한 3층 구조인 것이 좋아 특히 신뢰성이 높은 것으로 할 수 있다.
그리고, 이 도전층(2c)은 정극(B-1), 부극(B-2), 세퍼레이터(B-3) 및 전해액(B-4)으로 이루어지는 전지 요소 또는, 2개의 분극성 전극(B-1, B-2), 세퍼레이터(B-3), 전해액(B-4)으로 이루어지는 전기 이중층 커패시터 요소와 접속되는 내부 전극(집전체)로서 기능한다.
이어서, 본 발명의 전지(B) 또는 전기 이중층 커패시터(B)에 대해서 이하에서 상세하게 설명한다. 도 7은 본 발명의 실시의 또 다른 형태의 전지(B) 또는 전기 이중층 커패시터(B)를 도시하는 단면도이다. 도 7은 세라믹 용기로서 도 3A 및 도 3B에 도시한 것을 사용했을 경우의 예를 도시한다. B-1은 정극[또는, 분극성 전극(제 1 분극성 전극)], B-2는 부극[또는, 분극성 전극(제 2 분극성 전극)], B-3은 세퍼레이터, B-4는 전해액, 5는 측벽(1b)의 상면에 오목부(1a)를 덮도록 부착된 덮개, B는 전지 또는 전기 이중층 커패시터이다.
본 발명의 전지(B)는 상기의 세라믹 용기의 오목부(1a)에 임하는 저면을 덮는 도전층(2c)에 전기적으로 접속된 정극(B-1), 이 정극(B-1)의 상면에 전해액(B-4)을 함침한 세퍼레이터(B-3)를 개재하여 적재한 부극(B-2), 및 전해액(B-4)으로 이루어지는 전지 요소를 수납함과 아울러, 이 부극(B-2)의 상면에 덮개(5)가 당접되고 오목부(1a)의 개구부를 막도록 해서 측벽(1b)의 상면에 납땜되어 이루어진다. 덮개(5)는 적어도 하면이 도전성을 가지고 있고 부극(B-2)에 당접되어 부극(B-2)과 전기적으로 접속됨과 아울러, 프레임 형상 부재의 상면에 또는 직접 제 2 금속화층(2b)의 상면에 납땜 재 등으로 접합됨으로써 부극(B-2)과 제 2 금속화층(2b)을 전기적으로 접속한다.
또한, 도 7에서는 정극(B-1)이 도전층(2c)을 덮도록 배치하고 부극(B-2)이 그 위에 세퍼레이터(B-3)를 개재하여 덮이도록 배치하는 예를 도시하고 있지만, 부극(B-2)이 도전층(2c)을 덮도록 배치하고 그 위에 세퍼레이터(B-3)를 개재하여 정극(B-1)을 배치해도 좋다.
또한, 본 발명의 전기 이중층 커패시터(B)는 상기의 세라믹 용기의 오목부(1a)에 임하는 저면을 덮는 도전층(2c)에 전기적으로 접속된 제 1 분극성 전극(B-1), 이 제 1 분극성 전극(B-1)의 상면에 전해액(B-4)을 함침한 세퍼레이터(B-3)를 개재하여 적재한 제 2 분극성 전극(B-2), 및 전해액(B-4)으로 이루어지는 전기 이중층 커패시터 요소를 수납함과 아울러, 이 제 2 분극성 전극(B-2)의 상면에 덮개(5)가 당접되고 오목부(1a)의 개구부를 막도록 해서 측벽(1b)의 상면에 납땜되어 이루어진다. 덮개(5)는 적어도 하면이 도전성을 가지고 있고 제 2 분극성 전극(B-2)에 당접되어 제 2 분극성 전극(B-2)과 전기적으로 접속됨과 아울러, 프레임 형상 부재의 상면에 또는 직접 제 2 금속화층(2b)의 상면에 납땜 재 등으로 접합됨으로써 제 2 분극성 전극(B-2)과 제 2 금속화층(2b)을 전기적으로 접속한다.
또한, 도 7에 도시한 전지(B) 또는 전기 이중층 커패시터(B)에 있어서 도전층(2c)과 정극(제 1 분극성 전극)(B-1), 및 부극(제 2 분극성 전극)(B-2)과 덮개(5)는 탄소 입자가 수지에 함유되어 이루어지는 탄소 페이스트 등의 도전재(E)를 통해 전기적으로 접속되어 있어도 좋다. 도전재(E)는 탄소 분말을 예를 들면, 플루오르 수지 등에 분산시킨 것으로, 탄소 분말 상호가 서로 접촉하고 있음으로써 높은 도전성을 가지는 것이다.
이 구성에 의해, 도전층(2c)과 정극(제 1 분극성 전극)(B-1), 및 부극(제 2 분극성 전극)(B-2)과 덮개(5)를 탄성적으로 접촉시킬 수 있고, 각각을 넓은 면적으로 확실하게 접촉시켜 전기적 접속의 신뢰성을 더욱 향상시킬 수 있다. 또한, 도전층(2c) 및 덮개(5)를 도전재(E)에 의해 덮음으로써 이들을 전해액(B-4)으로부터 보호하는 것도 된다.
그리고, 상기 본 발명의 세라믹 용기를 사용한 기밀 신뢰성이 높고, 양산성에 우수한 전지(B) 또는 전기 이중층 커패시터(B)를 얻을 수 있다.
전지(B)의 정극(B-1)은 LiCoO2 또는 LiMn2O4 등의 정극 활성물질 및 아세틸렌 블랙(acetylene black)이나 흑연 등의 도전 물질을 포함하는 판자 형상 또는 시트 형상인 것이며, 또한 부극(B-2)은 코크스 또는 탄소 섬유 등의 탄소 재료로 이루어지는 부극 활성물질을 포함하는 판자 형상 또는 시트 형상인 것이다.
정극(B-1) 및 부극(B-2)은 이들 정극 활성물질 또는 부극 활성물질에 상기 도전 물질을 더하여, 또한 폴리테트라플루오르에틸렌이나 폴리불화비닐리덴 등의 바인더를 첨가, 혼합해서 슬러리 형상으로 만들어, 이것을 주지의 닥터브레이드법을 이용하여 시트 형상으로 성형하고, 이어서 이 시트를 예를 들면, 원형상이나 다각 형상으로 재단해서 제작된다.
또한, 세퍼레이터(B-3)는 폴리올레핀 섬유제의 부직포 또는 폴리올레핀제의 미세 다공막 등으로 이루어지고, 전해액(B-4)이 함침됨과 아울러 정극(B-1)과 부극(B-2)의 사이에 적재됨으로써, 정극(B-1)과 부극(B-2)의 접촉을 방지함과 아울러 정극(B-1)과 부극(B-2)의 사이의 전해액(B-4)의 이동을 가능하게 한다.
전지(B)의 전해액(B-4)은 4불화 붕산 리듐 등의 리듐 염을 디메톡시에탄 또는 프로필렌 카보네이트 등의 유기용매에 용해한 것이다.
전지 또는 전기 이중층 커패시터의 제조 공정에 있어서는 이 도포된 도전재(E)를 눌러 으깨도록 해서 덮개(5)를 접합하기 때문에 높은 도전성을 유지한 상태가 되고, 또한 신뢰성이 높은 전지 또는 전기 이중층 커패시터를 구성할 수 있다.
이어서, 본 발명의 전기 이중층 커패시터(B)의 제 1 분극성 전극(B-1) 및 제 2 분극성 전극(B-2)은 예를 들면, 페놀 수지 섬유(노보로이드 섬유)를 탄화 부활 해서 얻어지는 것이며, 부활은 이 섬유를 800 ∼ 100O℃의 고온 분위기 하에서 고온 수증기 등의 부활 가스에 접촉시킴으로써 행해지며, 제 1 분극성 전극(B-1) 및 제 2 분극성 전극(B-2)은 탄화물 중의 휘발 성분, 또는 탄소 원자의 일부를 가스화하고, 주로 1 ∼ 1Onm의 미세 구조를 발달시켜 내부 표면적을 1×1O6㎡/kg 이상으로 하는 공정으로 제작된다. 본 발명의 전기 이중층 커패시터(B)는 제 1 및 제 2 전극(C, D)에 있어서의 극성은 없고, 제 1 전극(C)측을 양극, 제 2 전극(D)측을 음극으로 해서 사용할 수 있으며, 그 역의 극성으로도 사용할 수 있다.
전기 이중층 커패시터(B)의 전해액(B-4)은 예를 들면, 6불화 인산 리듐(LiPF6) 등의 리듐 염, 또는 테트라에틸암모늄 테트라플루오르보레이트[(C2H5)4NBF4] 등의 제 4 급 암모늄 염을 프로필렌 카보네이트(PC) 또는 설포란(SLF) 등의 용매 중에 용해한 것이다.
또한, 세퍼레이터(B-3)에는 예를 들면, 유리섬유나 폴리페닐렌설파이드, 폴리에틸렌테레프탈레이트, 폴리아미드 등의 내열성을 갖는 다공질의 수지 등이 사용된다.
그리고, 분극성 전극(B-1, B-2), 세퍼레이터(B-3)를 세라믹 용기 내에 수납한 후, 전해액(B-4)을 예를 들면, 시린지(syringe) 등의 주입 수단을 이용하여 오목부(1a)의 개구부로부터 세라믹 용기의 내부로 주입하고, 주입 후에 측벽(1b)의 상면에 덮개(5)를 기밀하게 용접 접합함으로써 세라믹 용기의 내부가 기밀하게 봉 지(封止)된 전기 이중층 커패시터(B)를 얻을 수 있다.
이러한 전해액(B-4)은 부식성 및 용해성이 높은 것이지만, 본 발명의 세라믹 용기를 사용함으로써 세라믹 기체(1), 세라믹 코팅층(3) 및 도전층(2c)이 전해액(B-4)의 내부식성에 우수하기 때문에 유기 용제나 산 등을 포함하는 전해액(B-4)에 손상되기 어렵고, 전해액(B-4) 내에 세라믹 용기로부터 용출된 불순물이 혼입되어 전해액(B-4)을 열화시키는 일 없이 전지(B) 또는 전기 이중층 커패시터(B)의 성능을 양호하게 유지할 수 있다.
덮개(5)는 Fe-Ni-Co합금 또는 Al합금 등의 금속으로 이루어진다. 이 덮개(5)를 측벽(1b)의 상면에 세라믹 기체(1)의 오목부(1a)를 덮도록 적재되고, 상기 설명과 같이 납땜 재료에 의해 납땜된다. 납땜하는 대신에, Ni도금막 및 Al막이 덮개(5) 하면 및 제 2 금속화층(2b)의 각 면에 미리 형성되고, 덮개(5)의 상면의 가장자리를 따라 통전된 롤러를 가볍게 가압하면서 회전 이동시켜 발생하는 줄 열(Joule heat)로 상기 덮개(5)를 접합하는 심 용접법 또는 초음파 용접법을 사용함으로써 상기 막을 서로 용융시킨다. 이것에 의해, 덮개(5)를 측벽(1b)의 상면의 제 2 금속화층(2b) 상에 접합시켜 전지(B) 또는 전기 이중층 커패시터(B)가 제작된다.
또한, 덮개(5)는 세라믹 판 등의 절연체로 이루어지는 것으로 해도 좋고, 이 경우는 적어도 하측 주면(主面)이 도전성을 가지도록 제작되며, 이것에 의해 전지(B) 또는 전기 이중층 커패시터(B)의 타방의 내부 전극(집전체)으로서 기능한다.
또한, 덮개(5)를 Al으로 이루어지는 것으로 하고 제 2 금속화층(2b) 상에 Al층이 형성된 세라믹 기체(1)와의 접합에 초음파 용접법을 채용하면, Ni 도금막이 거의 용융되지 않은 상태로 덮개(5)가 제 2 금속화층(2b) 상의 Al층에 접합되기 때문에 즉, 덮개(5) 및 세라믹 용기는 Al을 통해 접합되기 때문에 전해액(B-4)에 대해서 매우 부식되기 어려운 접합부가 얻어진다.
즉, 이 구성에 의해 제 2 금속화층(2b) 및 덮개(5)의 접합부가 내식성에 우수한 부동태 피막을 표면에 형성할 수 있고, 전해액(B-4) 또는 외부의 분위기에 의해 부식되는 것을 매우 유효하게 방지하고, 전지(B) 또는 전기 이중층 커패시터(B) 내부의 기밀 신뢰성을 대단히 우수한 것으로 할 수 있다.
덮개(5)는 Al으로 이루어지는 판재나 세라믹스의 하면에 Al층이 형성된 판재, 또는 Fe-Ni-Co합금 또는 Ni-Co 합금 등의 판재 하면에 Al층이 형성된 것이라도 좋다. 또한, 덮개(5)의 하면의 외주부에 전체 둘레에 걸쳐 볼록부(직선상으로 돌출한 부위)가 형성되는 것이 바람직하다. 이 볼록부는 덮개(5)가 Al으로 이루어지는 판재이면 덮개(5)를 프레스 기계로 타발 가공(stamp out)을 할 때에 볼록부를 동시에 형성하거나, 타발 가공 후에 소위 코이닝(coining)법에 의해 예를 들면, 높이가 0.1mm정도이고 단면이 아래로 볼록한 삼각형상으로 형성하거나 함으로써 설치된다. 또한, 코이닝법은 피가공물의 측방을 구속해서 두께의 릴리프(relief)를 한정함과 아울러 요철부를 형면(型面)에 형성한 금형과 피가공재를 포개어서 상하로부터 가압함으로써 금형의 요철 모양을 피가공재의 표면에 전사하는 방법이다.
또한, 덮개(5)가 Fe-Ni-Co 합금 등의 하면에 Al층이 형성된 판재로 이루어지는 것이라면 이들 금속의 잉곳을 압연해서 예를 들면, 두께가 0.2 ∼ 0.5mm의 판재로 할 때에 그 표면에 예를 들면, 두께가 0.1mm의 Al판을 클래드 접합하고 그 후, 볼록부를 상기 코이닝법에 의해 형성함으로써 설치할 수 있다.
그리고, 세라믹 기체(1)의 상면의 측벽(1b)의 상면에 덮개(5)의 외주부에 형성된 볼록부를 당접시켜서 덮개(5)를 적재하고, 덮개(5)의 상면으로부터 수십 kHz정도의 초음파를 가함으로써, 덮개(5)의 하면의 볼록부가 측벽(1b)의 상면의 제 2 금속화층(2b)의 요철을 따라 으깨지면서 측벽(1b)의 표면의 Al층에 접합된다. 이 때, 세라믹 기체(1)의 측벽(1b) 상면이 휘어있거나 굴곡되어있을 경우에 있어서도 볼록부의 으깨짐 정도가 다름으로써 접합된다. 그리고, 이 초음파 접합 방법에 의하면 오목부(1a)내의 기밀성을 손상시키지 않고 덮개(5)를 견고하게 접합하는 것을 가능하게 한다.
초음파 접합법은 더욱 상세하게는 예를 들면, 다음과 같이 해서 실시된다. 즉, 접합 대상물인 세라믹 기체(1)와 덮개(5)를 선단의 하부에 진동의 매체가 되는 칩을 갖는 혼(horn)(뿔 형상 고정대)과 앤빌(anvil)(금속 시트) 사이에 셋팅하고, 칩을 통해 예를 들면, 30 ∼ 50N 정도의 압력을 수직으로 가하면서 15 ∼ 30kHz의 수평 방향의 초음파 진동을 덮개(5)의 외주를 따라 연속적으로 이동시키면서 가함으로써 행하여진다. 또한, 칩 형상을 라인 형상으로 해서 수직 방향의 압력을 크게함으로써 일정 길이의 접합을 단시간에 행하는 방법이라도 좋다.
초음파 접합법에서는 초음파 진동이 인가되는 초기 단계에 있어서 접합부 표면의 산화 피막이나 오물이 접합부의 외측 방향으로 압출됨과 아울러, 덮개(5) 및 측벽(1b) 상의 Al결정립 상호가 원자간 거리로 될 때까지 접근함으로써 원자간에 상호 인력이 작용해서 견고한 접합을 얻는다. 이 때, 통상의 금속을 용융 접합하는 방법에 있어서의 금속 융점의 1/3이하의 온도가 국부적으로 발생하지만, 이 정도의 열이라면 전해액(B-4)이 거의 변질되는 일이 없고, 따라서 전지(B) 또는 전기 이중층 커패시터(B)의 수명을 길게 할 수 있다.
또한, 초음파 접합법에 의하면 Al내에 다른 금속이 거의 확산되는 일이 없고, 따라서 전해액(B-4)에 대해서 또한 내부식성이 있는 접합부를 형성할 수 있다.
또한, 본 발명은 상기 실시형태의 예에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위내이면 여러가지의 변경이 가능하다. 예를 들면, 본 발명의 세라믹 용기의 세라믹 기체(1)의 재질이 Al2O3질 소결체로서 설명했지만, 질화 알루미늄(AlN)질 소결체나 유리 세라믹스 등의 다른 세라믹스로 이루어져 있어도 좋고, AlN질 소결체로 이루어질 경우에는 작동시의 열을 효율적으로 외부로 방산시킬 수 있다.
본 발명은 그 정신 또는 주요한 특징으로부터 일탈하지 않고, 다른 여러가지의 형태로 실시될 수 있다. 따라서, 전술의 실시형태는 모든 점에서 단순한 예시에 지나지 않는다.
본 발명에 의하면, 전해액에 의한 부식에 의해 제 1 금속화층의 성분이 전해액 내로 용출되어 전지 또는 전기 이중층 커패시터의 성능이 손상되거나, 또는 부식에 의해 제 1 금속화층의 전기 전도성이 크게 손상되거나 단선되거나 하는 불량을 발생시키는 일이 없는 세라믹 용기 및 이것을 사용한 고성능의 전지 및 전기 이 중층 커패시터를 제공할 수 있다.
또한, 본 발명에 의하면 세라믹 코팅층에 의해 세라믹 기체의 저부와 측벽의 접합부의 층간 박리가 방지됨과 아울러, 세라믹 기체의 저부와 측벽의 사이에 있어서의 금속화층을 세라믹 코팅으로 덮음으로써 금속화층의 표면과 측벽의 하면의 접합을 확실하게 할 수 있다.
또한, 본 발명에 의하면 세라믹 코팅층은 측벽 직하의 세라믹 코팅층에 더해서 연장부의 상면 외주부로부터 상기 저부의 저면에 걸쳐서 연장부의 전체 둘레에 형성되어, 오목부에 임하는 저면에 금속화층이 형성됨으로써 금속화층의 연장부의 외주면에 생기는 단차를 세라믹 코팅층으로 메울 수 있고, 단차의 하단 부근에 있어서 도전층에 연장부의 표면으로부터 오목부에 임하는 저면에 걸쳐서 연속적인 막면으로서 형성되지 않은 형성 불량부가 생겨버리는 것을 방지할 수 있다. 그 결과, 연장부의 외주면이 전해액에 접촉하여 금속화층의 성분이 전해액 내로 용출됨으로써 전해액을 열화시키거나, 금속화층이 전해액에 의해 부식됨으로써 금속화층의 전기 전도성이 손상되거나 하는 것을 방지할 수 있다.
또한, 본 발명에 의하면 세라믹 코팅층은 알루미나질 소결체로 이루어지고 그 두께가 3㎛이상이므로 금속화층이 전해액에 대해서 부식되기 어려운 세라믹 코팅층이 보호층으로서 기능하고, 금속화층의 부식과 용출을 효과적으로 방지할 수 있다.
또한, 본 발명에 의하면 세라믹 코팅층은 복수층으로 이루어지므로 전해액에 대해서 더욱 부식되기 어려운 신뢰성이 높은 보호층으로서의 세라믹 코팅층을 형성 할 수 있고, 금속화층의 부식과 용출을 효과적으로 방지할 수 있다.
또한, 본 발명에 의하면 도전층은 알루미늄, 아연, 또는 이들 금속을 주성분으로 하는 합금, 금, 스테인레스강, 티타늄으로부터 선택된 1종 이상의 금속으로 이루어지므로 오목부에 임하는 저면에 있어서의 금속화층은 내부식성의 도전층 및 세라믹 코팅층으로 덮여져서 전해액으로부터 보호되고, 따라서 금속화층이 부식되거나 그 성분이 전해액에 용출되거나 하는 일이 없다. 또한, 전해액에 대해서 부식되기 어려운 금속으로 도전층을 형성하고 있기 때문에 금속화층의 부식이나 용출을 방지할 수 있고, 세라믹 용기의 신뢰성이 높게 된다.
또한, 본 발명에 의하면 도전층은 알루미늄층 상에 티타늄층, 티타늄층 상에 알루미늄층, 또는 티타늄층 상에 알루미늄층 및 티타늄층을 순차적으로 적층한 층의 어느 하나로 이루어지므로, 전해액에 대해서 부식되기 어려운 금속이 층 형상으로 형성되어 매우 부식되기 어려운 도전층이 형성된다. 따라서, 금속화층의 부식이나 용출을 효과적으로 방지할 수 있고 세라믹 용기의 신뢰성을 매우 높게 할 수 있다.
또한, 본 발명에 의하면 전지는 상기 구성의 세라믹 용기, 오목부 내에 수용된 정극, 부극, 이들 전극 사이에 개재되는 세퍼레이터 및 전해액, 측벽의 상면에 오목부를 막도록 부착된 덮개를 구비하고 있음으로써, 특성이 열화되기 어렵고 기밀 신뢰성이 높은 전지가 된다.
또한, 본 발명에 의하면 전기 이중층 커패시터는 세라믹 용기, 오목부 내에 수용된 2개의 분극성 전극, 이들 2개의 분극성 전극 사이에 개재되는 세퍼레이터 및 전해액, 측벽의 상면에 오목부를 막도록 부착된 덮개를 구비하고 있음으로써, 특성이 열화되기 어렵고 기밀 신뢰성이 높은 전기 이중층 커패시터가 된다.

Claims (10)

  1. 전지 요소 또는 전기 이중층 커패시터 요소를 수용하기 위한 오목부를 갖는 세라믹 기체로서, 저부와 상기 오목부에 임하는 상기 저부의 저면을 둘러싸는 측벽에 의해 형성되는 세라믹 기체;
    상기 측벽의 내면을 따라 저면의 외주에 형성된 세라믹 코팅층;
    상기 저면상에서 상기 측벽의 직하로부터 상기 세라믹 코팅층의 직하 부분을 경유해서 상기 세라믹 코팅층의 내측 단부보다도 내측까지 연장된 금속화층; 및
    상기 금속화층의 연장부 및 상기 세라믹 코팅층을 덮도록 상기 저면에 형성된 도전층을 구비하고 있는 것을 특징으로 하는 세라믹 용기.
  2. 제 1 항에 있어서,
    상기 세라믹 코팅층은 상기 측벽 직하의 상기 세라믹 코팅층에 더해서, 상기 연장부의 상면 외주부로부터 상기 저면까지의 상기 연장부의 전체 둘레에 걸쳐 형성되어 있는 것을 특징으로 하는 세라믹 용기.
  3. 제 1 항에 있어서,
    상기 세라믹 코팅층은 알루미나질 소결체로 이루어지고, 그 두께가 3㎛이상인 것을 특징으로 하는 세라믹 용기.
  4. 제 1 항에 있어서,
    상기 세라믹 코팅층은 복수층으로 이루어지는 것을 특징으로 하는 세라믹 용기.
  5. 제 1 항에 있어서,
    상기 도전층은 알루미늄, 아연, 또는 이들 금속을 주성분으로 하는 합금, 금, 스테인레스강, 티타늄으로부터 선택된 1종 이상의 금속으로 이루어지는 것을 특징으로 하는 세라믹 용기.
  6. 제 1 항에 있어서,
    상기 도전층은 알루미늄층과, 상기 알루미늄층 상에 적층되는 티타늄층으로 이루어지는 것을 특징으로 하는 세라믹 용기.
  7. 제 1 항에 있어서,
    상기 도전층은 티타늄층과, 상기 티타늄층 상에 적층되는 알루미늄층으로 이루어지는 것을 특징으로 하는 세라믹 용기.
  8. 제 1 항에 있어서,
    상기 도전층은 티타늄층 상에 알루미늄층 및 티타늄층을 순차적으로 적층한 층으로 이루어지는 것을 특징으로 하는 세라믹 용기.
  9. 제 1 항에 기재된 세라믹 용기;
    정극;
    부극;
    상기 정극과 부극 사이에 개재되는 세퍼레이터;
    전해액; 및
    상기 측벽의 상면에 상기 오목부를 막도록 부착된 덮개를 구비하며:
    상기 정극, 부극, 세퍼레이터 및 전해액은 상기 오목부에 수용되는 것을 특징으로 하는 전지.
  10. 제 1 항에 기재된 세라믹 용기,
    2개의 분극성 전극,
    이들 2개의 분극성 전극 사이에 개재되는 세퍼레이터,
    전해액, 및
    상기 측벽의 상면에 상기 오목부를 막도록 부착된 덮개를 구비하며:
    상기 2개의 분극성 전극, 세퍼레이터 및 전해액은 상기 오목부에 수용되는 것을 특징으로 하는 전기 이중층 커패시터.
KR1020060017930A 2005-02-23 2006-02-23 세라믹 용기, 이것을 사용한 전지 및 전기 이중층 커패시터 KR100742598B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005047786 2005-02-23
JPJP-P-2005-00047786 2005-02-23
JPJP-P-2005-00156300 2005-05-27
JP2005156300 2005-05-27
JP2005340440A JP4903421B2 (ja) 2005-02-23 2005-11-25 セラミック容器およびこれを用いた電池または電気二重層キャパシタ
JPJP-P-2005-00340440 2005-11-25

Publications (2)

Publication Number Publication Date
KR20060094061A KR20060094061A (ko) 2006-08-28
KR100742598B1 true KR100742598B1 (ko) 2007-07-25

Family

ID=36912441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017930A KR100742598B1 (ko) 2005-02-23 2006-02-23 세라믹 용기, 이것을 사용한 전지 및 전기 이중층 커패시터

Country Status (4)

Country Link
US (1) US7304832B2 (ko)
JP (1) JP4903421B2 (ko)
KR (1) KR100742598B1 (ko)
FR (1) FR2882612B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159102B1 (ko) 2008-01-16 2012-07-03 주식회사 엘지화학 리튬 금속 산화물 제조용 소성 용기 및 이의 제조방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8094434B2 (en) 2008-04-01 2012-01-10 Avx Corporation Hermetically sealed capacitor assembly
CN102149294B (zh) * 2008-09-09 2016-08-24 株式会社Ndc 手套及其附件
JP5435638B2 (ja) * 2009-01-21 2014-03-05 セイコーインスツル株式会社 電気化学セルおよび電気化学セルの製造方法
KR101060869B1 (ko) * 2009-02-23 2011-08-31 삼성전기주식회사 전기 이중층 커패시터 패키지
US8194395B2 (en) 2009-10-08 2012-06-05 Avx Corporation Hermetically sealed capacitor assembly
US8279584B2 (en) 2010-08-12 2012-10-02 Avx Corporation Solid electrolytic capacitor assembly
US8824122B2 (en) 2010-11-01 2014-09-02 Avx Corporation Solid electrolytic capacitor for use in high voltage and high temperature applications
US9767964B2 (en) 2011-04-07 2017-09-19 Avx Corporation Multi-anode solid electrolytic capacitor assembly
US8379372B2 (en) 2011-04-07 2013-02-19 Avx Corporation Housing configuration for a solid electrolytic capacitor
US8300387B1 (en) 2011-04-07 2012-10-30 Avx Corporation Hermetically sealed electrolytic capacitor with enhanced mechanical stability
US8947857B2 (en) 2011-04-07 2015-02-03 Avx Corporation Manganese oxide capacitor for use in extreme environments
JP6058909B2 (ja) * 2011-06-24 2017-01-11 セイコーインスツル株式会社 電気化学セル及びその製造方法
EP2584630B1 (en) * 2011-10-21 2016-04-13 BlackBerry Limited Method of reducing tabbing volume required for the external connections of an electrode assembly
US9142840B2 (en) 2011-10-21 2015-09-22 Blackberry Limited Method of reducing tabbing volume required for external connections
US10446828B2 (en) 2011-10-21 2019-10-15 Blackberry Limited Recessed tab for higher energy density and thinner batteries
EP2584629B1 (en) * 2011-10-21 2014-10-01 BlackBerry Limited Recessed tab for higher energy density and thinner batteries
DE102013101443A1 (de) 2012-03-01 2013-09-05 Avx Corporation Ultrahigh voltage solid electrolytic capacitor
JP2013219362A (ja) 2012-04-11 2013-10-24 Avx Corp 過酷な条件下で強化された機械的安定性を有する固体電解コンデンサ
DE102013213728A1 (de) 2012-07-19 2014-01-23 Avx Corporation Nichtionisches Tensid zur Verwendung in einem festen Elektrolyten eines Elektrolytkondensators
DE102013213723A1 (de) 2012-07-19 2014-01-23 Avx Corporation Festelektrolytkondensator mit erhöhter Feucht-zu-Trocken-Kapazität
US9548163B2 (en) 2012-07-19 2017-01-17 Avx Corporation Solid electrolytic capacitor with improved performance at high voltages
DE102013213720A1 (de) 2012-07-19 2014-01-23 Avx Corporation Temperaturstabiler Festelektrolytkondensator
JP5933397B2 (ja) 2012-08-30 2016-06-08 エイヴィーエックス コーポレイション 固体電解コンデンサの製造方法および固体電解コンデンサ
JP5202753B1 (ja) * 2012-10-16 2013-06-05 太陽誘電株式会社 電気化学キャパシタ
US11721841B2 (en) 2012-10-18 2023-08-08 Ambri Inc. Electrochemical energy storage devices
WO2015058010A1 (en) 2013-10-16 2015-04-23 Ambri Inc. Seals for high temperature reactive material devices
US11387497B2 (en) 2012-10-18 2022-07-12 Ambri Inc. Electrochemical energy storage devices
US11211641B2 (en) 2012-10-18 2021-12-28 Ambri Inc. Electrochemical energy storage devices
GB2512480B (en) 2013-03-13 2018-05-30 Avx Corp Solid electrolytic capacitor for use in extreme conditions
US9324503B2 (en) 2013-03-15 2016-04-26 Avx Corporation Solid electrolytic capacitor
US9472350B2 (en) 2013-05-13 2016-10-18 Avx Corporation Solid electrolytic capacitor containing a multi-layered adhesion coating
US9892862B2 (en) 2013-05-13 2018-02-13 Avx Corporation Solid electrolytic capacitor containing a pre-coat layer
US9824826B2 (en) 2013-05-13 2017-11-21 Avx Corporation Solid electrolytic capacitor containing conductive polymer particles
JP6308578B2 (ja) * 2013-11-27 2018-04-11 セイコーインスツル株式会社 電気化学セル
US20170179446A1 (en) * 2014-02-17 2017-06-22 Kyocera Corporation Package for electrochemical cell, and electrochemical cell
JP5677600B2 (ja) * 2014-03-03 2015-02-25 太陽誘電株式会社 電気化学デバイス
JP6811003B2 (ja) * 2014-11-19 2021-01-13 セイコーインスツル株式会社 電気化学セル及び電気化学セルの製造方法
WO2016141354A2 (en) 2015-03-05 2016-09-09 Ambri Inc. Ceramic materials and seals for high temperature reactive material devices
US9928963B2 (en) 2015-03-13 2018-03-27 Avx Corporation Thermally conductive encapsulant material for a capacitor assembly
US10297393B2 (en) 2015-03-13 2019-05-21 Avx Corporation Ultrahigh voltage capacitor assembly
US10014108B2 (en) 2015-03-13 2018-07-03 Avx Corporation Low profile multi-anode assembly
US11929466B2 (en) 2016-09-07 2024-03-12 Ambri Inc. Electrochemical energy storage devices
US10431389B2 (en) 2016-11-14 2019-10-01 Avx Corporation Solid electrolytic capacitor for high voltage environments
US10115505B2 (en) * 2017-02-23 2018-10-30 E I Du Pont De Nemours And Company Chip resistor
WO2018187777A1 (en) 2017-04-07 2018-10-11 Ambri Inc. Molten salt battery with solid metal cathode
JP7062688B2 (ja) 2017-12-28 2022-05-06 京セラ株式会社 配線基板、電子装置及び電子モジュール
US11081288B1 (en) 2018-08-10 2021-08-03 Avx Corporation Solid electrolytic capacitor having a reduced anomalous charging characteristic
US11380492B1 (en) 2018-12-11 2022-07-05 KYOCERA AVX Components Corporation Solid electrolytic capacitor
US11756742B1 (en) 2019-12-10 2023-09-12 KYOCERA AVX Components Corporation Tantalum capacitor with improved leakage current stability at high temperatures
US11763998B1 (en) 2020-06-03 2023-09-19 KYOCERA AVX Components Corporation Solid electrolytic capacitor
CN117956696A (zh) * 2024-02-29 2024-04-30 江苏富乐华功率半导体研究院有限公司 一种覆铝陶瓷薄膜电路板的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001220267A (ja) * 2000-02-09 2001-08-14 Ngk Spark Plug Co Ltd 釉薬層付きセラミック部材、釉薬層付きセラミック部材を用いた金属−セラミック接合体及びそれを用いた真空スイッチユニット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959220B2 (ja) * 2000-02-04 2007-08-15 株式会社エスアイアイ・マイクロパーツ 表面実装用非水電解電池および表面実装用電気二重層キャパシタ
JP2004227959A (ja) 2003-01-23 2004-08-12 Sii Micro Parts Ltd 非水電解質電池および電気二重層キャパシタ
US7023078B2 (en) * 2003-05-06 2006-04-04 Seiko Instruments Inc. Packages for communication devices
JP2004356462A (ja) * 2003-05-30 2004-12-16 Sanyo Electric Co Ltd チップ型電気二重層コンデンサ及びチップ型電解質電池
WO2004107373A1 (ja) * 2003-05-30 2004-12-09 Sanyo Electric Co., Ltd. 電気二重層キャパシタ及び電解質電池
JP2005276885A (ja) * 2004-03-23 2005-10-06 Sanyo Electric Co Ltd 電気二重層キャパシタ及び電解質電池、これらの製造方法
JP4550519B2 (ja) * 2004-08-10 2010-09-22 セイコーインスツル株式会社 電気化学セルおよびその製造方法
JP4993873B2 (ja) * 2005-03-23 2012-08-08 京セラ株式会社 セラミック容器およびこれを用いた電池または電気二重層キャパシタ、ならびに電気回路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001220267A (ja) * 2000-02-09 2001-08-14 Ngk Spark Plug Co Ltd 釉薬層付きセラミック部材、釉薬層付きセラミック部材を用いた金属−セラミック接合体及びそれを用いた真空スイッチユニット

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본공개특허공보2001-220267

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159102B1 (ko) 2008-01-16 2012-07-03 주식회사 엘지화학 리튬 금속 산화물 제조용 소성 용기 및 이의 제조방법

Also Published As

Publication number Publication date
FR2882612B1 (fr) 2011-11-25
JP4903421B2 (ja) 2012-03-28
US7304832B2 (en) 2007-12-04
FR2882612A1 (fr) 2006-09-01
JP2007005278A (ja) 2007-01-11
KR20060094061A (ko) 2006-08-28
US20060187614A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
KR100742598B1 (ko) 세라믹 용기, 이것을 사용한 전지 및 전기 이중층 커패시터
JP5112885B2 (ja) 蓄電体用容器ならびにそれを用いた電池および電気二重層キャパシタ
US7651813B2 (en) Container, battery and electric double layer capacitor
JP4817778B2 (ja) 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
JP2006049289A (ja) 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
JP5099964B2 (ja) 電気化学セル及びその製造方法
US7525049B2 (en) Electronic component case and battery and electric double layer capacitor
JP2010278457A (ja) 電気化学セル
JP2006012792A (ja) 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
JP4868797B2 (ja) 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
KR20160056276A (ko) 전기 화학 셀
JP2005183373A (ja) 電池用ケース、その製造方法および電池ならびに電気二重層キャパシタ用ケース、その製造方法および電気二重層キャパシタ
JP5733823B2 (ja) 電子部品、電子装置、及び電子部品の製造方法
JP4762074B2 (ja) 容器およびこれを用いた電池または電気二重層キャパシタならびに電子装置
JP4373743B2 (ja) 電池用ケースおよび電池
CN100517800C (zh) 陶瓷容器和使用其的电池以及电双层电容器
JP4993873B2 (ja) セラミック容器およびこれを用いた電池または電気二重層キャパシタ、ならびに電気回路基板
JP2006156124A (ja) セラミック容器ならびに電池または電気二重層キャパシタ
JP4606066B2 (ja) 電池用ケースおよび電池
JP2005209640A (ja) 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
JP2005158678A (ja) 電池用ケースおよび電池ならびに電池の製造方法
JP2005123154A (ja) 電池用ケースおよび電池
WO2013001873A1 (ja) 電池および電池の製造方法
JP2005071889A (ja) 電池用ケースおよび電池

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 12