KR100731344B1 - 자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로및 그 방법 - Google Patents

자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로및 그 방법 Download PDF

Info

Publication number
KR100731344B1
KR100731344B1 KR1020027005004A KR20027005004A KR100731344B1 KR 100731344 B1 KR100731344 B1 KR 100731344B1 KR 1020027005004 A KR1020027005004 A KR 1020027005004A KR 20027005004 A KR20027005004 A KR 20027005004A KR 100731344 B1 KR100731344 B1 KR 100731344B1
Authority
KR
South Korea
Prior art keywords
time varying
channel
circuit
varying signal
solid state
Prior art date
Application number
KR1020027005004A
Other languages
English (en)
Other versions
KR20020062630A (ko
Inventor
하우프트만스티븐
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20020062630A publication Critical patent/KR20020062630A/ko
Application granted granted Critical
Publication of KR100731344B1 publication Critical patent/KR100731344B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 바람직한 실시예는 시간 변동 신호 회로단과 시간 변동 신호 채널의 테스트 대상 디바이스 단 사이에 개재된 직렬-연결된 고체 상태 스위치를 갖는 시간 변동 신호 채널을 제공한다. DC 테스트 채널은 직렬-연결된 고체 상태 스위치와 테스트 대상 디바이스 단 사이에서 시간 변동 신호 채널에 연결되고, 시간 변동 신호 채널과 DC 테스트 채널의 DC 파라미터 회로 측 사이에 스위칭가능한 연결을 제공하기 위해 DC 테스트 채널을 따라 개재된 적어도 하나의 고체 상태 스위치를 갖는다. 시간 변동 신호 레벨 교정 채널은 직렬-연결된 고체 상태 스위치와 테스트 대상 디바이스 단 사이에서 시간 변동 신호 채널에 연결되고, 적어도 하나의 고체 상태 스위치는 시간 변동 신호 채널과 시간 레벨 교정 채널의 DC 파라미터 회로 측 사이에 스위칭가능한 연결을 제공하기 위해 신호 레벨 교정 채널을 따라 개재된다. 시간 변동 신호 채널은 저저항 유형 고체 상태 스위치를 가질 수 있는 한편, DC 테스트 채널, 신호 레벨 교정 채널 또는 이들 모두는 저 커패시턴스 유형 고체 상태 스위치를 가질 수 있다. 따라서, 광-결합된 MOSFETS, 핀 다이오드, 또는 기타 유형의 고체 상태 스위치가 이용될 수 있다. DC 테스트 채널, 신호 레벨 교정 채널 또는 이들 모두는 각각이 고체 상태 스위치를 갖는 포스 브랜치 및 센스 브랜치를 가질 수 있다.
고체 상태 스위치, 테스트 대상 디바이스, 시간 변동 신호 회로, 신호 레벨 교정 채널, DC 파라미터 회로

Description

자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로 및 그 방법{CIRCUIT AND METHOD FOR IMPROVED TEST AND CALIBRATION IN AUTOMATED TEST EQUIPMENT}
자동 테스트 장비 또는 ATE(automatic test equipment)가 여러 제조 단계에서 반도체 또는 기타 유형 디바이스를 테스트하기 위해 사용된다. ATE 테스터는 신호를 발생시키고, 신호를 테스트 대상 디바이스 또는 DUT(device under test)에 공급하고, DUT의 적합성을 평가하기 위해 이들 신호에 대한 응답을 모니터링한다. 이들 신호는 DC 신호, 및 AC, 펄싱된, 또는 기타 주기 신호와 같은 시간 변동 신호를 포함한다.
이들 신호에 정밀도를 제공하기 위해, 테스터는 DC 회로, 및 핀 전자 회로로 칭해지는 시간 변동 회로를 채용한다. 정밀한 DC 신호를 제공 및 측정할 수 있는 회로는 정밀한 고주파 신호를 제공 및 측정할 수 없기 때문에 별개의 신호가 사용된다. 마찬가지로, 정밀한 시간 변동 신호 회로는 정밀한 DC 신호를 제공 및 측정할 수 없다. 따라서, 테스터는 DUT를 테스트할 때 이들 두 회로 사이에 스위칭할 수 있어야만 한다.
더욱이, 정밀한 시간 변동 신호 특성을 유지하기 위해, 테스터는 자기교정을 수행할 수 있어야만 한다. 자기교정은 신호 레벨 교정 뿐만아니라 신호 타이밍 교정을 포함한다. 따라서, 테스터는 또한 교정을 위해 이 스위칭을 제공해야만 한다.
도 1은 이러한 스위칭을 수행하기 위해 종래 ATE 테스터에서 흔히 이용되는 "T" 스위칭 회로를 도시한다. 릴레이는 전형적으로 이러한 스위칭을 제공하기 위해 채용된다. 릴레이 스위치는 폐쇄된 저 저항 및 개방된 저 커패시턴스를 제공함으로써 정밀 테스팅을 용이하게 한다. 이것은 신호 레벨의 범위 및 광대역폭을 통해 신호 타이밍 및 신호 레벨의 정확한 전송 및 측정을 허용한다. 따라서, 적절한 릴레이 스위칭으로, DC 테스트/시간 변동 신호 교정 회로(20)와 DUT(30)사이에, 및 시간 변동 신호 회로(10)와 DC 테스트/시간 변동 신호 교정 회로(20)사이에 저 저항과 저 커패시턴스 전송 경로를 제공할 수 있게 한다.
그러나, 릴레이는 중요한 결점을 갖는다. 릴레이는 다른 테스터 성분과 비교할 때 MTBF(Mean Time Between Failure) 또는 고장 이전에 비교적 저 평균 시간을 갖는다. 릴레이의 저 MTBF의 한 이유는 릴레이 콘택트의 표면상에서 폴리머가 쌓여 증대되는 폴리머 구축에 의한 것이다. 이 콘택트는 인가된 전류 또는 전압에의하기 보단 드라이로 스위칭되었을 때(즉, 인가된 전류 또는 전압없이 스위칭되었을 때) 폴리머 구축에 민감하다. 그러한 폴리머 구축은 콘택트 저항을 증대시킨다. 더욱이 콘택트가 클로우즈될 때 마다 폴리머 구축에 의해 야기된 저항은 변동한다. 이것은 특히 고 대역폭 응용을 위해 설계된 릴레이에서 특히 그렇다. 이러한 응용에서, 주파수 전달 라인을 따라 저 커패시턴스를 제공하기 위해 작은 콘택트를 갖는 릴레이는 중합된 콘택트에서 저항 변동을 용이하게 하는, 감소된 스프링력을 갖는다. 주파수 대역폭이 125 Mhz 내지 500 Mhz 또는 그 이상인 디바이스를 테스트하도록 설계된 테스터에서, 일반적으로 단지 소수점 정도의 오옴 저항을 갖는 릴레이는, 수 오옴 저항을 낼 수 있다. 이것은 릴레이가 폐쇄될 때 마다, 측정 정밀도에 영향을 미치고 결과적으로 테스터의 신뢰도에 영향을 미치는 상이한 저항으로 되게하는 결과가 된다. 이와 같이, 릴레이는 테스터 다운 시간, 느린 제조 및 제조 마진 감소에 기여한다. 반도체 및 기차 전자 디바이스 시장에서 경쟁을 위해, 제조자는 더욱 신뢰성있는 테스트 장비를 필요로 한다.
고체상태 스위치는, 반면에, 일반적으로 MTBF 보다 높은 수 배 크기를 갖는다. 고체상태 스위치는 그러나 릴레이와 동일한 저 저항 및 커패시턴스를 제공할 수 없다. 도 2는 고체상태 스위치 및 릴레이의 저항 대 커패시턴스 특성의 비교를 도시한다. 반면에 고주파수 릴레이의 폐쇄된 저항과 개방된 커패시턴스의 곱은 0.07pF-Ohm정도일 수 있고. 최량의 상용으로 이용가능한 고체상태 디바이스는 단지 약 15 내지 40 pF-Ohm을 제공한다.
이와같이, 도 1의 릴레이 1, 릴레이 2 및 릴레이 3을 고체상태 스위치로 대체하는 것은 MTBF를 개선시킬 수 있다해도, 그것은 테스터의 성능을 용인할 수 없을 정도로 손상시킨다. 이것은 특히 시간 변동 신호의 대역폭이 시간 변동 전송 채널의 커패시턴스에 의해 제한된다.
본 발명의 바람직한 실시예는 시간 변동 신호 채널, DC 테스트 채널, 및 시간 변동 신호 레벨 교정 채널을 갖는 자동 테스트 장비에서 테스팅 및 교정을 하기 위한 스위칭 회로를 제공한다. 시간 변동 신호 채널은 시간 변동 신호 회로단과 시간 변동 신호 채널의 테스트 대상 디바이스 단 사이에 개재된 직렬-연결된 고체 상태 스위치를 갖는다. DC 테스트 채널은 시간 변동 신호 채널과 DC 테스트 채널의 DC 파라미터 회로 측 사이에 스위칭가능한 연결을 제공하기 위해 DC 테스트 채널을 따라 개재된 적어도 하나의 고체 상태 스위치를 갖는다.
시간 변동 신호 레벨 교정 채널은 직렬-연결된 고체 상태 스위치와 테스트 대상 디바이스 단 사이에서 시간 변동 신호 채널에 연결된다. 이 신호 레벨 교정 채널은 시간 변동 신호 채널과 시간 레벨 교정 채널의 DC 파라미터 회로 측 사이에 스위칭가능한 연결을 제공하기 위해 신호 레벨 교정 채널을 따라 개재된 적어도 하나의 고체 상태 스위치를 갖는다.
더욱 바람직한 실시예에서, DC 테스트 채널, 신호 레벨 교정 채널 또는 이들 모두는 각각이 고체상태 스위치를 갖는 포스 브랜치 및 센스 브랜치를 가질 수 있다. 몇몇 실시예에서, 시간 변동 신호 채널은 저 저항 유형 고체상태 스위치를 갖는 반면에, DC 테스트 채널, 신호 레벨 교정 채널 또는 이들 모두는 저 커패시턴스유형 고체상태 스위치를 갖는다. 더욱이, 몇몇 실시예에서, 시간 변동 신호 채널, DC 테스트 채널, 및 신호 레벨 교정 채널의 일부 또는 전부내에 광학적으로 연결된 금속 산화물 반도체 전계 효과 트랜지스터를 갖는 것이 바람직하다.
도 1은 종래기술의 테스트 및 교정 릴레이 스위칭 회로를 나타낸 도,
도 2는 릴레이 및 고체상태 스위치의 저항 및 커패시턴스 특성의 비교를 나타낸 도.
도 3은 고체상태 스위치를 채용하는 가능한 구현체를 도시한 도.
도 4는 본 발명에 따른 개량된 ATE 테스트 및 교정 회로의 바람직한 실시예를 나타낸 도.
도 5는 본 발명에 따른 개량된 교정 회로의 또다른 바람직한 실시예를 나타낸 도.
도 3은 고체상태 스위칭을 개량하기 위한 가능한 구현을 도시한다. 이 구현에서, 두 유형의 고체상태 스위치가 사용된다. 유형 A 고체상태 스위치는 폐쇄되었을 때 저 저항을 갖고 개방되었을 때 고 커패시턴스를 갖고 유형 B 고체상태 스위치는 폐쇄되었을 때 고 저항을 갖고 개방되었을 때 저 커패시턴스를 갖는다. 유형 A 고체상태 스위치인, SSSW1T 및 SSSW3T는 시간 변동 신호 채널을 형성하기 위해 시간 변동 신호 회로(10)와 DUT(30)를 연결시킨다. 유형 B 스위치인 SSSW2T 및 SSSW4T는 시간 변동 신호 채널에 DC 테스트 및 시간 변동 신호 교정 회로를 연결시킨다.
이 구현에서, 하나는 저 저항을 공급하도록 응용되고, 다른 하나는 저 커패시턴스를 제공하도록 응용된 상이한 고체상태 스위치를 사용하여, 상기 고체상태 스위칭의 일부 단점을 완화시킨다. 시간 변동 신호 테스트 동안, 시간 변동 신호 채널 전송 경로는 저 저항 유형 A 스위치(SSSW1 및 SSSW3)를 통하여 공급되고, 한편 개방 유형 B 스위치(SSSW2T)는 시간 변동 신호 채널 전송 경로를 따라 저 커패시턴스를 공급한다.
이 구현으로, DUT(30)의 DC 신호 테스트는 고 저항 유형 B 스위치(SSSW2T)를 통하여 행해진다. 이것은 DUT(30)의 DC 신호 테스트의 정밀도를 감소시킨다. 더욱이, 이것은 시간 변동 신호 회로(10)가 고 저항 유형 B 스위치(SSSW2T)를 통하여 교정 회로(20)에 연결됨에 따라 시간 변동 신호 회로(10)의 교정 동안 발생한다.
도 4는 본 발명의 바람직한 실시예를 도시한다. 본 실시예에서, 시간 변동 신호 채널(1030)은 시간 변동 신호 회로(10)를 DUT(30)에 연결시킨다. 시간 변동 신호 채널(1030)은 시간 변동 신호 회로(10)를 DUT(30)에 스위칭가능하게 연결시킬 수 있는 직렬연결된 고체상태 스위치(SSSW1)를 갖는다.
DC 테스트 채널(2530)은 DC 파라미터 회로(25)를 DUT(30)에 연결시키기 위해 시간 변동 신호 채널(1030)에 연결시킨다. DC 테스트 채널(2530)은 시간 변동 신호 채널(1030)의 DUT 단과 고체상태 스위치(SSSW1)사이에서 시간 변동 신호 채널(1030)에 연결된다. SSSW3 와 SSSW5중 적어도 하나의 고체상태 스위치는 DUT(30)에 DC 파라미터 회로(25)를 스위칭가능하게 연결을 제공하기 위해 DC 테스트 채널(2530)을 따라 개재된다. 도 4의 실시예에서, 하기에 설명되는 바와 같이, DUT(30)와 DC 파라미터 회로(25)사이에 스위칭가능한 연결을 제공하고, 두 개의 고체상태 스위치(SSSW3 와 SSSW5)를 제공하는 것이 바람직하다. 따라서, 고체상태 스위치(SSSW3 와 SSSW5)는 직렬연결된 스위치(SSSW1)와 독립적으로 및 직렬이 아니도록 DUT(30)에 DC 파라미터 회로(25)를 연결시킨다.
DC 파라미터 회로(25)를 시간 변동 신호 회로(10)에 연결시키기 위해 신호 레벨 교정 채널(1025)가 시간 변동 신호 채널(30)에 연결된다. 고체상태 스위치(SSSW2 와 SSSW4)중 적어도 하나가 시간 변동 신호 회로(10)에 DC 파라미터 회로(25)의 스위칭가능한 연결을 제공하기 위해 신호 레벨 교정 채널(1025)을 따라 개재된다. 도 4의 실시예에서, 하기에 설명되는 바와 같이, DC 파라미터 회로(25)와 시간 변동 신호 회로(10)사이에 스위칭가능한 연결을 제공하기 위해 두 개의 고체상태 스위치(SSSW2 와 SSSW4)를 제공하는 것이 바람직하다. 따라서, 고체상태 스위치(SSSW2 와 SSSW4)는 직렬연결된 스위치(SSSW1)와 독립적으로, 직렬이아니도록 DC 파라미터 회로(25)를 시간 변동 신호 회로(10)에 연결시킨다.
도 4의 구성은 DUT(30)의 시간 변동 및 DC 신호 테스트, 시간 변동 신호 레벨의 자기교정, 및 고장 진단을 위해 시간 변동 신호 채널(1030)로부터의 시간 변동 회로의 분리를 허용한다. 시간 변동 신호를 이용한 DUT 테스트는 폐쇄된 SSSW1과 개방된 SSSW2-SSSW5로, 시간 변동 신호 채널(1030)을 통해 수행된다. DUT(30)의 DC 신호 테스트는 폐쇄된 SSSW3 및 SSSW5과 개방된 SSSW1, SSSW2 및 SSSW4로, DC 테스트 채널(2530)을 통해 수행된다. 시간 변동 신호 레벨의 교정은 폐쇄된 SSSW2 및 SSSW4와 개방된 SSSW1, SSSW3 및 SSSW5로, 신호 레벨 교정 채널(1025)을 통해 수행된다.
또한 이러한 구성으로, SSSW1을 폐쇄시킴으로써, SSSW1과 DUT 사이에, 그것의 DUT측에 시간 변동 신호 채널(1030)의 고장진단을 수행하는 것이 가능하다. 예로서, 이와 같은 분리는 시간 변동 신호 채널(1030)을 DUT(30)에 접촉시키기 위해 단자의 기능에 대한 검증을 할수 있게 한다. 예로서, 단자 단락과 같은 고장은 본 실시예와 분리되어질 수 있다. 이 성능은 특히 많은 핀 갯수를 갖는 디바이스를 테스트하는 데에 사용되는 ATE에 특히 바람직하다. 예로서, 12,000 또는 그 이상의 핀 갯수를 테스트하도록 응용된 ATE에서, 시간 변동 신호 채널(1030)의 DUT측의 분리가 필연적이다.
도 4의 실시예에서, 고체상태 스위치를 사용하는 경우 개선된 채널 특성을 제공하기 위해 저 저항 유형 A 고체상태 스위치 및 저 커패시턴스 유형 B 고체상태 스위치를 이용하는 것이 바람직하다. 폐쇄된 저 저항 유형 A 고체상태 스위치는 시간 변동 신호 채널(1030)에서 직렬로 연결된다. 개방된 저 커패시턴스 유형 B 고체상태 스위치는 DC 파라미터 회로(25)와 시간 변동 신호 채널(1030)간에 스위칭가능한 연결을 제공하기 위해 신호 레벨 교정 채널(1025)와 DC 테스트 채널(2530)을 따라 개재된다.
따라서, 시간 변동 신호 테스트 동안 시간 변동 신호는 저 저항 스위치(SSSW1)을 통과한다. 더욱이, 스위치(SSSW2-SSSW5)는 시간 변동 신호 테스트 동안 개방일 경우 저 커패시턴스를 공급한다. 결과적으로, 도 4의 실시예는 고 대역폭 시간 변동 신호 채널(1030)을 제공하고, 이에따라 시간 변동 신호 채널(1030)을 통한 고주파 신호 전송을 허용한다.
몇몇 실시예에서, 시간 변동 신호 채널(1030)을 따라 신호 전송을 용이하게 하기 위해 시간 변동 신호 회로(10)에 근접하여 고체상태 스위치(SSSW1)을 위치시키는 것이 바람직하다. 그와 같이 하여, 폐쇄된 SSSW1와 시간 변동 신호(10)의 출력 임피던스의 합은 시간 변동 신호 채널(1030)의 DUT측의 특성 임피던스와 매칭되는 출력 임피던스인 것으로 나타난다. 예로서, 한 실시예에서, 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFET)의 소스와 게이트 사이에 인간된 경우 턴온하는 MOSFET 또는 약 2 내지 3 오옴을 갖는 폐쇄된 저항을 갖는 광학적으로 결합된 금속산화물 반도체가 사용된다. 이와 같은 실시예에서, SSSW1은 시간 변동 신호 테스트 회로(10)로부터 약 1-2cm 에 위치된다.
이러한 구현으로, 시간 변동 신호의 신호 레벨 교정 및 DUT(30)의 DC 신호 테스트는 고 저항 유형 B 스위치를 통해 수행된다. 하이측 단 ATE 테스터에서, 고 저항 유형 스위치를 통한 DC 테스트 및 신호 레벨 교정은 수용할 수 없을 정도로 측정치 정밀도를 감소시킨다. 이를 극복하기 위해, 도 4의 실시예에서, 이들 채널(2530 및 1025) 모두 또는 이들중 어느 하나가 포스 신호 경로 또는 브랜치 및 센스 신호 경로 또는 브랜치를 갖는 것이 바람직하다. 도 4의 실시예에서, SSSW3는 DC 테스트 채널(2530)의 포스 브랜치에 제공되는 한편, SSSW5는 DC 테스트 채널(2530)의 센스 브랜치에 제공된다. DC 테스트 채널(2530) 센스 브랜치는 시간 변동 신호 채널(1030)로의 센스 브랜치 연결에서 DC 전류 또는 전압을 제어하기 위한 피드백을 제공한다. 더욱이, 도 4의 실시예에서, SSSW2는 신호 레벨 교정 채널(1025)의 포스 브랜치에 제공되는 한편, SSSW4는 신호 레벨 교정 채널(1025)의 센스 브랜치에 제공된다. 이와같이, 신호 레벨 교정 채널(1025) 센스 브랜치는 시간 변동 신호 채널(1030)로의 센스 브랜치 연결에서 DC 전류 또는 전압을 제어하기 위한 피드백을 제공한다.
도 5를 참조하면, 본 실시예에서, DC 파라미터 회로(25)는 연산 증폭기(22 및 26)를 이용하여 신호 레벨을 발생 및 평가할 수 있다. 이 실시예에서, 포스 저압이 연산 증폭기(22)의 비반전 입력에 인가된다. 10k 오옴과 같은 고 저항이 피 드백 경로에 제공된다. 따라서, 연산 증폭기(22)는 DUT를 테스트할 때 지점 A'에서의 전압이 지점 A에서의 전압과 매치되도록 강제하거나, 시간 변동 신호 회로(10)의 신호 레벨 교정을 수행할 때 지점 A"에서의 전압이 지점 A에서의 전압과 매치되도록 강제한다. 또다른 연산 증폭기(24)는 레지스터(27)를 통하는 전류흐름을 탐지하여 디지털 회로 또는 컴퓨터(도시되지 않음)에 의한 평가를 위해 출력을 A/D 컨버터에 제공한다.
저항이 연산 증폭기(22)로의 피드백 경로중 임의의 곳에 제공될 수 있을 지라도, 본 실시예에서, 레지스터(23' 및 23")는 각각 DC 테스트 및 신호 레벨 교정 채널(2530 및 1025)의 센스 브랜치에 제공된다. 그와같이, 본 실시예에서, 센스 브랜치는 각각 피드백 저항을 갖는다. 더욱이, 몇몇 실시예에서, 그 고주파 성능을 개선시키기 위해 시간 변동 신호 채널(1030)을 따라 커패시턴스를 감소시키기 위해 센스 브랜치내의 레지스터를 시간 변동 신호 채널(1030)에 근사하게 위치시키는 것이 바람직하다.
더욱이 정밀한 DC 전압은 DUT(30)의 DC 성능의 평가를 위해 지점 A'에서 발생되고, 시간 변동 신호의 전압 레벨의 교정을 위해 지점 A"에서 발생될 수 있다. SSSW3 및 SSSW5는 DC 테스트 채널(2530)의 포스 및 센스 브랜치에 위치되기 때문에이들 스위치의 고 저항은 지점 A'에서의 DC 신호에 영향을 미치지 않는다. 마찬가지로, 시간 변동 신호 레벨 교정 채널(1025)의 포스 및 센스 브랜치에 위치된 고 저항(SSSW2 및 SSSW4)는 지점 A"에서의 신호에 영향을 미치지 않는다. 따라서, 지점(A' 및 A")에서의 전압은 DC 테스트 및 시간 변동 신호 레벨 교정 채널(1030 및 1025)에서의 스위치 저항과 무관하게 발생된다. 상기 실시예가 전압 및 측정 전류를 강제하는 것과 관련하여 설명되었을 지라도, 당업자는 대안으로 전류 및 측정 전압을 강제하는 것이 가능하다.
도 5의 실시예로, DC 파라미터 회로(25)는 시간 변동 신호 레벨을 교정하기 위해 이용된다. 본 실시예에서 시간 변동 신호 회로(10)의 타이밍 특성을 교정하기위해 별개의 타이밍 교정 회로(40)를 제공하는 것이 바람직하다. 타임 교정 회로는 릴레이 또는 고체상태 스위치와 같은 스위치(SW6)를 통해 시간 변동 신호 채널(1030)에 연결될 수 있다. 타이밍 교정 회로(40)에서의 신호 레벨의 변동은 신호 레벨 교정에서의 경우와 같이 타이밍 교정에 불가결한 것은 아니다. 따라서, 릴레이 콘택트에서의 구축은 시간 변동 신호 레벨이 신호 레벨 교정 채널(1025)을 통하여 DC 파라미터 회로(25)에 의해 개별적으로 교정되기 때문에 불가결한 것은 아니다. 몇몇 실시예에서, 타이밍 교정 회로(40)는 타이밍 교정에서의 사용을 위해 시간 변동 신호 채널(1030)의 경로 길이를 결정하기 위해 TDR 또는 시간 영역 리플렉토미터를 포함할 수 있다.
도 5에 나타낸 바와 같이, 한 실시예에서, 시간 변동 신호는 시간 변동 신호 채널(1030)을 따른 전송을 위해 패턴 및 타이밍 회로(18 및 16)에 의해 출력 버퍼(12)에 공급된다. 시간 변동 신호는 A/C 또는 펄싱된 신호등일 수 있다. 입력 버퍼(14)는 시간 변동 신호 채널(1030)로부터 신호를 수신하고 이 신호를 평가를 위해 타이밍 및 패턴 회로(16 및 18)에 공급한다.
본 발명으로, 원하는 테스트 신호 주파수 및 레벨에 적절한 임의의 유형의 고체상태 스위치가 SSSW1-SSSW5를 위해 이용될 수 있다. 더욱이 고체상태 스위치는 모두 단일 종류 스위치가 이용될 수 있거나, 상이한 종류가 상이한 위치에서 이요될 수 있다. 예를들어, 모든 광학적으로 결합된 금속 산화물 반도체 전계 효과 트랜지스터, 핀 다이오드등도 마찬가지로 이용될 수 있다. 추가의 예로서, 저 커패시턴스 유형 스위치로서 제조된 한 종류의 고체상태 스위치는 DC 테스트 및 신호 레벨 교정 채널(2530 및 1025)에 이용될 수 있고, 저 저항 유형 스위치로서 제조된 다른 종류의 고체상태 스위치는 시간 변동 신호 채널(1030)에서 사용될 수 있다. 예를들어, 광학적으로 결합된 금속 산화물 반도체 전계 효과 트랜지스터는 SSSW2-SSSW5를 위해 사용될 수 있고 핀 다이오드는 SSSW1을 위해 사용될 수 있다.
본 발명의 바람직한 실시예가 상기에 상세히 설명되었을 지라도, 이들 실시예에 대한 다양한 변경이 본 발명의 범위 및 교시로부터 벗어나지 않고 행해질 수 있다. 그러므로, 본 발명은 하기의 청구범위 및 이와 등가인 것으로서 제한된다.



Claims (34)

  1. 자동화된 테스트 장비에서 테스트 및 교정하기 위한 스위칭 회로에 있어서,
    a) 시간 변동 신호 회로 단과 테스트 대상 디바이스 단을 갖고, 시간 변동 신호 회로 단과 테스트 대상 디바이스 단을 스위칭가능하게 연결할 수 있는 직렬-연결된 고체상태 스위치를 포함하는, 시간 변동 신호를 전달하도록 응용된 시간 변동 신호 채널;
    b) 직렬-연결된 고체상태 스위치와 테스트 대상 디바이스 단 사이의 시간 변동 신호 채널에 연결되고, 시간 변동 신호 채널과 DC 테스트 채널의 DC 파라미터 회로측 사이에 스위칭가능한 연결을 제공하기 위해 DC 테스트 채널을 따라 개재된 적어도 하나의 고체상태 스위치를 포함하는, DC 신호를 전달하도록 응용된 DC 테스트 채널; 및
    c) 직렬-연결된 고체상태 스위치와 시간 변동 신호 회로 단사이의 시간 변동 신호 채널에 연결되고, 시간 변동 신호 채널과 신호 레벨 교정 채널의 DC 파라미터 회로측 사이에 스위칭가능한 연결을 제공하기 위해 신호 레벨 교정 채널을 따라 개재된 적어도 하나의 고체상태 스위치를 포함하는, 신호 레벨 교정을 전달하도록 응용된 신호 레벨 교정 채널을 포함하는 것을 특징으로 하는 스위칭 회로.
  2. 제1항에 있어서, DC 테스트 채널과 신호 레벨 교정 채널중의 적어도 하나는 포스 브랜치 및 센스 브랜치를 포함하고, 포스 브랜치 및 센스 브랜치는 각각 고체상태 스위치를 포함하는 것을 특징으로 하는 스위칭 회로.
  3. 제2항에 있어서, DC 테스트 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하고, 신호 레벨 교정 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하는 것을 특징으로 하는 스위칭 회로.
  4. 제3항에 있어서, 시간 변동 신호 채널은 실질적으로 1ohm 및 실질적으로 15pf를 갖는 저 레지스턴스 유형 고체상태 스위치를 포함하고, DC 테스트 채널 및 신호 레벨 교정 채널은 실질적으로 1pf 및 실질적으로 15 ohm를 갖는 저 커패시턴스 유형 고체상태 스위치를 포함하는 것을 특징으로 하는 스위칭 회로.
  5. 제4항에 있어서, 시간 변동 신호 채널에 스위칭가능하게 연결된 신호 타이밍 교정 채널을 더 포함하는 것을 특징으로 하는 스위칭 회로.
  6. 제4항에 있어서, 시간 변동 신호 채널, DC 테스트 채널 및 신호 레벨 교정 채널중 적어도 하나는 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 포함하는 것을 특징으로 하는 스위칭 회로.
  7. 제6항에 있어서, 모든 고체상태 스위치는 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 포함하는 것을 특징으로 하는 스위칭 회로.
  8. 제1항에 있어서, 시간 변동 신호 채널은 실질적으로 1ohm 및 실질적으로 15 pf를 갖는 저 레지스턴스 유형 고체상태 스위치를 포함하고, DC 테스트 채널과 신호 레벨 교정 채널중 적어도 하나는 실질적으로 1pf 및 실질적으로 15 ohm를 갖는 적어도 하나의 저 커패시턴스 유형 고체상태 스위치를 포함하는 것을 특징으로 하는 스위칭 회로.
  9. 제8항에 있어서, DC 테스트 채널 및 신호 레벨 교정 채널은 모두 저 커패시턴스 유형 고체상태 스위치를 포함하는 것을 특징으로 하는 스위칭 회로.
  10. 제9항에 있어서, 시간 변동 신호 채널, DC 테스트 채널 및 신호 레벨 교정 채널의 고체상태 스위치는 모두 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 포함하는 것을 특징으로 하는 스위칭 회로.
  11. 제10항에 있어서, DC 테스트 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하고, 신호 레벨 교정 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하는 것을 특징으로 하는 스위칭 회로.
  12. 제1항에 있어서, 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 포함하는 것을 특징으로 하는 스위칭 회로.
  13. 제1항에 있어서, 핀 다이오드를 포함하는 것을 특징으로 하는 스위칭 회로.
  14. 제1항에 있어서, 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 포함하는 것을 특징으로 하는 스위칭 회로.
  15. 제1항에 있어서, 시간 변동 신호 채널의 고체상태 스위치는 시간 변동 신호 채널의 시간 변동 신호 회로단에 근접하여 배치된 것을 특징으로 하는 스위칭 회로.
  16. 제1항에 있어서, 시간 변동 신호 채널에 스위칭가능하게 연결된 신호 타이밍 교정 채널을 더 포함하는 것을 특징으로 하는 스위칭 회로.
  17. 자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로에 있어서,
    a) 시간 변동 신호를 발생 및 평가하도록 응용된 시간 변동 신호 회로;
    b) DC 신호 레벨을 발생 및 평가하고 시간 변동 신호 레벨을 평가하도록 응용된 DC 파라미터 회로;
    c) 시간 변동 신호 회로에 연결되고 테스트 대상 디바이스 단을 가지며, 시간 변동 신호 회로와 테스트 대상 디바이스 단을 스위칭가능하게 연결할 수 있는 직렬-연결된 고체상태 스위치를 포함하는, 시간 변동 신호를 전달하도록 응용된 시간 변동 신호 채널;
    d) 직렬-연결된 고체상태 스위치와 테스트 대상 디바이스 단 사이에 시간 변동 신호 채널에 연결되고, DC 파라미터 회로와 시간 변동 신호 채널의 스위칭가능한 연결을 제공하기 위해 적어도 하나의 고체상태 스위치를 포함하는, DC 신호를 전달하도록 응용된 DC 테스트 채널; 및
    e) 직렬-연결된 고체상태 스위치와 시간 변동 신호 회로 사이의 시간 변동 신호 채널에 연결되고, DC 파라미터 회로와 시간 변동 신호 채널의 스위칭가능한 연결을 제공하기 위해 적어도 하나의 고체상태 스위치를 포함하며, 시간 레벨 교정을 전달하도록 응용된 시간 레벨 교정 채널을 포함하는 것을 특징으로 하는 회로.
  18. 제17항에 있어서, 시간 변동 신호 채널은 실질적으로 1ohm 및 실질적으로 15 pf를 갖는 저 레지스턴스 유형 고체상태 스위치를 포함하고, DC 신호 채널 및 신호 레벨 교정 채널은 실질적으로 1pf 및 실질적으로 15 ohm를 갖는 저 커패시턴스 유형 고체상태 스위치를 포함하는 것을 특징으로 하는 회로.
  19. 제18항에 있어서, DC 테스트 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하고, 신호 레벨 교정 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하는 것을 특징으로 하는 회로.
  20. 제19항에 있어서, 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 포함하는 것을 특징으로 하는 회로.
  21. 제19항에 있어서, 시간 변동 신호 채널에 스위칭가능하게 연결된 신호 타이밍 교정 채널을 더 포함하는 것을 특징으로 하는 회로.
  22. 제17항에 있어서, 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 포함하는 것을 특징으로 하는 회로.
  23. 제17항에 있어서, 핀 다이오드를 포함하는 것을 특징으로 하는 회로.
  24. 제17항에 있어서, DC 테스트 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하고, 신호 레벨 교정 채널은 각각이 고체상태 스위치를 포함하는 포스 브랜치 및 센스 브랜치를 포함하는 것을 특징으로 하는 회로.
  25. 제17항에 있어서, 시간 변동 신호 채널의 고체상태 스위치는 시간 변동 신호 채널의 시간 변동 신호 회로에 근접하여 배치된 것을 특징으로 하는 회로.
  26. 자동화된 테스트 장비에서 테스트 및 교정하기 위한 방법에 있어서,
    a) 직렬-연결된 고체상태 스위치를 이용하여 테스트 대상 디바이스와 시간 변동 신호 회로사이의 연결을 제어하는 단계;
    b) 직렬-연결된 고체상태 스위치와 독립적으로 DC 파라미터 회로를 테스트 대상 디바이스에 연결하는 적어도 하나의 고체상태 스위치를 이용하여 DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계; 및
    c) 직렬-연결된 고체상태 스위치와 독립적으로 DC 파라미터 회로를 시간 변동 신호 회로에 연결하는 적어도 하나의 고체상태 스위치를 이용하여 DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
  27. 제26항에 있어서, 시간 변동 신호 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계는 실질적으로 1 ohm 및 실질적으로 15 pf를 갖는 저 레지스턴스 유형 고체상태 스위치를 이용하는 단계를 포함하고, DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계는 실질적으로 1 pf 및 실질적으로 15 ohm를 갖는 저 커패시턴스 유형 고체상태 스위치를 이용하는 단계를 포함하고, DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계는 실질적으로 1 pf 및 실질적으로 15 ohm를 갖는 저 커패시턴스 유형 고체상태 스위치를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
  28. 제27항에 있어서, DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와 DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계는 포스 및 센스 신호의 연결을 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
  29. 제28항에 있어서, 시간 변동 신호 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계는 광전셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
  30. 제28항에 있어서, 시간 변동 신호 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계는 핀 다이오드를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
  31. 제26항에 있어서, 시간 변동 신호 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계는 광전 셀로부터의 전압이 금속산화물 반도체 전계효과 트랜지스터(MOSFETs)의 게이트와 소스사이에 인가되었을 때 턴 온하는 MOSFETs를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
  32. 제26항에 있어서, 시간 변동 신호 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계는 핀 다이오드를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
  33. 제26항에 있어서, DC 파라미터 회로와 테스트 대상 디바이스사이의 연결을 제어하는 단계와, DC 파라미터 회로와 시간 변동 신호 회로사이의 연결을 제어하는 단계는 포스 신호와 센스 신호의 연결을 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
  34. 제26항에 있어서, 신호 타이밍 교정 회로사이의 연결을 제어하는 단계와 직렬연결된 고체 상태 스위치와 독립적으로 신호 타이밍 교정 회로를 시간 변동 신호 회로에 연결하는 스위치를 사용하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020027005004A 1999-10-19 2000-10-18 자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로및 그 방법 KR100731344B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/420,497 1999-10-19
US09/420,497 US6331783B1 (en) 1999-10-19 1999-10-19 Circuit and method for improved test and calibration in automated test equipment

Publications (2)

Publication Number Publication Date
KR20020062630A KR20020062630A (ko) 2002-07-26
KR100731344B1 true KR100731344B1 (ko) 2007-06-21

Family

ID=23666728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027005004A KR100731344B1 (ko) 1999-10-19 2000-10-18 자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로및 그 방법

Country Status (9)

Country Link
US (1) US6331783B1 (ko)
EP (1) EP1224487B1 (ko)
JP (1) JP4689125B2 (ko)
KR (1) KR100731344B1 (ko)
AT (1) ATE314661T1 (ko)
DE (1) DE60025247T2 (ko)
MY (1) MY124977A (ko)
TW (1) TW589463B (ko)
WO (1) WO2001029571A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586924B1 (en) * 1999-08-16 2003-07-01 Advantest Corporation Method for correcting timing for IC tester and IC tester having correcting function using the correcting method
JP4291494B2 (ja) * 2000-04-04 2009-07-08 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正装置
US20040181731A1 (en) * 2000-04-12 2004-09-16 Advantest Corporation Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US20030110427A1 (en) * 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US6563298B1 (en) 2000-08-15 2003-05-13 Ltx Corporation Separating device response signals from composite signals
US7337088B2 (en) * 2001-05-23 2008-02-26 Micron Technology, Inc. Intelligent measurement modular semiconductor parametric test system
US6570397B2 (en) 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
US6661242B1 (en) * 2001-12-20 2003-12-09 Xilinx, Inc. Using a DUT pin at known voltage to determine channel path resistance in automated test equipment test channels
US7162386B2 (en) * 2002-04-25 2007-01-09 Micron Technology, Inc. Dynamically adaptable semiconductor parametric testing
US6836136B2 (en) * 2002-12-18 2004-12-28 Teradyne, Inc. Pin driver for AC and DC semiconductor device testing
US6879175B2 (en) * 2003-03-31 2005-04-12 Teradyne, Inc. Hybrid AC/DC-coupled channel for automatic test equipment
US7010451B2 (en) * 2003-04-17 2006-03-07 Micron Technology, Inc. Dynamic creation and modification of wafer test maps during wafer testing
DE10335164B4 (de) * 2003-07-30 2007-03-22 Infineon Technologies Ag Vorrichtung und Verfahren zum parallelen Testen von mehreren integrierten Schaltkreisen
US7508228B2 (en) * 2004-12-21 2009-03-24 Teradyne, Inc. Method and system for monitoring test signals for semiconductor devices
KR100618899B1 (ko) * 2005-06-08 2006-09-01 삼성전자주식회사 Ｒｆ 소자에서 ｒｆ와 ｄｃ 테스트가 가능한 장치 및 방법
TW200831923A (en) * 2007-01-19 2008-08-01 King Yuan Electronics Co Ltd Device and method for DC and system level test integration
US7489125B2 (en) 2007-04-02 2009-02-10 Teradyne, Inc. Calibrating a tester using ESD protection circuitry
KR101602084B1 (ko) * 2011-11-09 2016-03-21 주식회사 아도반테스토 테스트 대상 디바이스와 자동 테스트 장비 사이에서 교환되고 있는 신호를 추출하는 개념
KR101279737B1 (ko) * 2012-03-29 2013-06-27 주식회사 에프티랩 스위칭부재를 이용한 정전용량방식 터치스크린패널 검사장치 및 검사방법
CN102944858B (zh) * 2012-11-12 2014-12-03 无锡市计量测试中心 剩余电流动作保护器动作特性检测仪校验仪分断开关
CN104656003B (zh) * 2013-11-22 2017-07-07 英业达科技有限公司 信号电路板与测试电路板配置系统及其方法
TWI490512B (zh) * 2013-11-28 2015-07-01 英業達股份有限公司 訊號電路板與測試電路板配置系統及其方法
US12099085B2 (en) 2021-05-18 2024-09-24 Analog Devices International Unlimited Company Apparatuses and methods for testing semiconductor circuitry using microelectromechanical systems switches

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799008A (en) 1986-04-14 1989-01-17 Advantest Corporation AC level calibration apparatus
US5621329A (en) 1995-04-13 1997-04-15 Industrial Technology Research Institute Automatic self-calibration system for digital teraohmmeter
JPH09281188A (ja) * 1996-04-15 1997-10-31 Advantest Corp Ｉｃ試験装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354268A (en) * 1980-04-03 1982-10-12 Santek, Inc. Intelligent test head for automatic test system
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
JP2515914Y2 (ja) * 1988-06-15 1996-11-06 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正装置
JP2582906B2 (ja) 1989-10-21 1997-02-19 東芝マイクロエレクトロニクス株式会社 半導体装置の直流電流・電圧特性の測定方法
JPH0712940Y2 (ja) * 1989-11-06 1995-03-29 株式会社アドバンテスト Ｉｃ試験装置
US5200696A (en) * 1990-09-10 1993-04-06 Ltx Corporation Test system apparatus with Schottky diodes with programmable voltages
US5101153A (en) 1991-01-09 1992-03-31 National Semiconductor Corporation Pin electronics test circuit for IC device testing
US5402079A (en) 1992-12-18 1995-03-28 Vlsi Technology, Inc. Integrated circuit relay control system
JP3075135B2 (ja) * 1995-04-14 2000-08-07 横河電機株式会社 Ｌｓｉテスタ
US5917331A (en) 1995-10-23 1999-06-29 Megatest Corporation Integrated circuit test method and structure
JP3134745B2 (ja) 1995-10-31 2001-02-13 安藤電気株式会社 リレー制御回路
JPH09281182A (ja) 1996-04-10 1997-10-31 Advantest Corp 測定ボードおよびその測定ボードを用いたｉ／ｏ端子試験システム
JPH1082837A (ja) * 1996-09-06 1998-03-31 Advantest Corp Ｌｓｉ試験装置
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799008A (en) 1986-04-14 1989-01-17 Advantest Corporation AC level calibration apparatus
US5621329A (en) 1995-04-13 1997-04-15 Industrial Technology Research Institute Automatic self-calibration system for digital teraohmmeter
JPH09281188A (ja) * 1996-04-15 1997-10-31 Advantest Corp Ｉｃ試験装置

Also Published As

Publication number Publication date
DE60025247T2 (de) 2006-08-31
JP2003512630A (ja) 2003-04-02
DE60025247D1 (de) 2006-02-02
ATE314661T1 (de) 2006-01-15
KR20020062630A (ko) 2002-07-26
EP1224487A1 (en) 2002-07-24
JP4689125B2 (ja) 2011-05-25
US6331783B1 (en) 2001-12-18
TW589463B (en) 2004-06-01
EP1224487B1 (en) 2005-12-28
MY124977A (en) 2006-07-31
WO2001029571A1 (en) 2001-04-26

Similar Documents

Publication Publication Date Title
KR100731344B1 (ko) 자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로및 그 방법
US6051979A (en) System and method for detecting shorts, opens and connected pins on a printed circuit board using automatic test equipment
KR101207090B1 (ko) 테스트 채널의 원격 버퍼 방법 및 장치
US7068061B2 (en) Semiconductor device characteristics measurement apparatus and connection apparatus
US6870359B1 (en) Self-calibrating electrical test probe
JP3966562B2 (ja) Ｒｆ信号自動試験装置のアーキテクチャ
US7880486B2 (en) Method and apparatus for increasing operating frequency of a system for testing electronic devices
US6417682B1 (en) Semiconductor device testing apparatus and its calibration method
US7180314B1 (en) Self-calibrating electrical test probe calibratable while connected to an electrical component under test
KR20030063417A (ko) 차동성능레벨을 얻기 위해 싱글-엔디드 채널을 교정하는방법
WO2008124338A2 (en) Calibrating a tester using esd protection circuitry
US20110156730A1 (en) Chip-based prober for high frequency measurements and methods of measuring
JPH01250077A (ja) 回路ボードと試験治具間の接続性を確認する方法およびその装置
CN110426622B (zh) 一种电压电流源测试电路及测试方法
US5471145A (en) Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator
CN111208410A (zh) 一种电压电流源测试电路及测试方法
US20090091331A1 (en) Circuit board and method for automatic testing
CN211741497U (zh) 一种电压电流源测试电路
US7615990B1 (en) Loadboard enhancements for automated test equipment
JP2001059853A (ja) ネットワーク・アナライザの測定誤差補正装置及び方法
KR100241057B1 (ko) 프로브 카드 보정장치
KR20000009970U (ko) 고주파용 캘리브레이션 테스트 패키지
JPH10293153A (ja) インピーダンス整合回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 13