KR100726900B1 - 다이오드 - Google Patents

다이오드 Download PDF

Info

Publication number
KR100726900B1
KR100726900B1 KR1020060004799A KR20060004799A KR100726900B1 KR 100726900 B1 KR100726900 B1 KR 100726900B1 KR 1020060004799 A KR1020060004799 A KR 1020060004799A KR 20060004799 A KR20060004799 A KR 20060004799A KR 100726900 B1 KR100726900 B1 KR 100726900B1
Authority
KR
South Korea
Prior art keywords
region
base
conductivity type
diode
anode
Prior art date
Application number
KR1020060004799A
Other languages
English (en)
Other versions
KR20060087413A (ko
Inventor
히데키 타카하시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060087413A publication Critical patent/KR20060087413A/ko
Application granted granted Critical
Publication of KR100726900B1 publication Critical patent/KR100726900B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00—Connections between parts of the scaffold
    • E04G7/02—Connections between parts of the scaffold with separate coupling elements
    • E04G7/06—Stiff scaffolding clamps for connecting scaffold members of common shape
    • E04G7/12—Clamps or clips for crossing members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/02—Scaffolds primarily resting on the ground composed essentially of members elongated in one dimension only, e.g. poles, lattice masts, with or without end portions of special form, connected together by any means
    • E04G1/04—Scaffolds primarily resting on the ground composed essentially of members elongated in one dimension only, e.g. poles, lattice masts, with or without end portions of special form, connected together by any means the members being exclusively poles, rods, beams, or other members of similar form and simple cross-section
    • E04G1/08—Scaffolds primarily resting on the ground composed essentially of members elongated in one dimension only, e.g. poles, lattice masts, with or without end portions of special form, connected together by any means the members being exclusively poles, rods, beams, or other members of similar form and simple cross-section secured together by bolts or the like penetrating the members
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00—Connections between parts of the scaffold
    • E04G7/30—Scaffolding bars or members with non-detachably fixed coupling elements
    • E04G7/34—Scaffolding bars or members with non-detachably fixed coupling elements with coupling elements using positive engagement, e.g. hooks or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

순방향 강하 전압이 작고, 소수 캐리어의 라이프 타임 제어를 행하지 않고 리커버리 파괴를 방지한 다이오드를 제공한다. 제1 주면과 제2 주면을 구비한 제1 도전형의 반도체 기판과, 반도체 기판의 제1 주면측에 형성된 제2 도전형의 베이스 영역과, 베이스 영역의 주위에 설치되고, 베이스 영역에 포함되는 제2 도전형 불순물보다 저농도의 제2 도전형 불순물을 포함하는 제2 도전형의 가드링 영역과, 베이스 영역 위에 설치된 제1 전극과, 반도체 기판의 제2 주면 위에 설치된 제2 전극을 포함하는 다이오드가, 베이스 영역의 주위에, 베이스 영역에 접속되어, 베이스 영역보다 깊고, 일정한 깊이를 가짐과 동시에, 베이스 영역에 포함되는 제2 도전형 불순물보다 저농도의 제2 도전형 불순물을 포함하는 제2 도전형의 베이스 주변영역을 포함한다.
다이오드, 베이스 영역, 가드링 영역, 도전형 불순물

Description

다이오드 { A DIODE }
도 1은 본 발명의 실시예 1에 따른 다이오드의 단면도,
도 2는 다이오드를 온 상태에서 오프 상태로 했을 경우의, 전류의 변화(리커버리 동작)를 나타낸 도면,
도 3은 시뮬레이션에 사용한 다이오드의 단면 구조도,
도 4는 리커버리 동작시의, p웰 농도와 다이오드의 온도와의 관계,
도 5는 리커버리 동작시의, p웰 농도와 다이오드의 내압과의 관계,
도 6은 본 발명의 실시예 1에 따른 다이오드의 제조공정의 단면도,
도 7은 본 발명의 실시예 2에 따른 다이오드의 단면도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 반도체 기판 2 : n-반도체층
3 : 애노드 영역 4 : 애노드 주변영역
5 : 가드링 영역 6 : 산화막
7 : 캐소드 전극 8 가드링 전극
9 : 애노드 전극 10 : 레지스트 마스크
17 : 캐소드 전극 100, 200 : 다이오드
본 발명은, 다이오드에 관한 것으로서, 특히, 낮은 순방향 강하 전압(Vf)을 가지고, 역 회복시의 리커버리 파괴를 방지한 다이오드에 관한 것이다.
최근, 고출력용의 IGBT와 다이오드를 병렬로 배치한 컨버터 브리지가, 컨버터 회로로서 사용된다. 이러한 다이오드에서는, 순방향 전압을 작게 하기 위해, 애노드의 p반도체층과 캐소드의 n+반도체층에 끼워진 n-반도체층의 라이프 타임이 길게 설정된다. 이와 같이, n-반도체층의 라이프 타임이 길면, 다이오드를 온 상태에서 오프 상태로 했을 때(역 회복시)의 리커버리 전류가 커지고, 이 결과, 리커버리 동작시에 다이오드가 파괴된다(리커버리 파괴)라는 문제가 있었다. 이 리커버리 파괴는 소수 캐리어가 집중되기 쉬운 다이오드의 주변부에서 발생한다는 특징을 가지고 있었다.
이러한 문제를 해결하기 위해서, 소수 캐리어가 집중되기 쉬운 다이오드의 주변부에, 국소적으로 전자선을 조사하여 캐리어의 라이프 타임을 제어하여, 다이오드의 파괴를 방지하는 방법(예를 들면 특허문헌 1참조)이나, 애노드 전극의 단부를, 애노드의 p반도체층의 단부로부터 소수 캐리어의 확산 길이만큼 안쪽에 형성함으로써, 애노드의 p반도체층의 단부에 있어서의 소수 캐리어의 집중을 방지하고, 다이오드의 파괴를 방지하는 방법(예를 들면 특허문헌 2참조)이 제안되어 있다.
[특허문헌 1] 일본국 공개특허공보 특개평7-184085호 공보
[특허문헌 2] 특허 제3444082호 공보
그러나, 다이오드의 주변부에 국소적으로 전자선을 조사하는 것은 곤란함과 동시에, 제조공정이 복잡해진다는 문제가 있었다. 또한 애노드 전극의 단부를 애노드의 p반도체층의 단부로부터 떨어진 곳에 형성했을 경우, 전극 면적이 작아지고, 순방향 강하 전압(Vf)이 증대한다는 문제가 있었다.
그래서, 본 발명은, 순방향 강하 전압(Vf)이 작고, 소수 캐리어의 라이프 타임 제어없이 리커버리 파괴를 방지한 다이오드의 제공을 목적으로 한다.
본 발명은, 제1 주면과 제2 주면을 구비한 제1 도전형의 반도체 기판과, 반도체 기판의 제1 주면측에 형성된 제2 도전형의 베이스 영역과, 베이스 영역의 주위에 설치되고, 베이스 영역에 포함되는 제2 도전형 불순물보다 저농도의 제2 도전형 불순물을 포함하는 제2 도전형의 가드링 영역과, 베이스 영역 위에 설치된 제1 전극과, 반도체 기판의 제2 주면 위에 설치된 제2 전극을 포함하는 다이오드로서, 베이스 영역의 주위에, 베이스 영역에 접속되어, 베이스 영역보다 깊고 일정한 깊이를 가짐과 동시에, 베이스 영역에 포함되는 제2 도전형 불순물보다 저농도의 제2 도전형 불순물을 포함하는 제2 도전형의 베이스 주변영역을 포함하는 것을 특징으로 하는 다이오드이다.
실시예 1
도 1은, 전체가 100으로 나타내는, 본 실시예 1에 따른 다이오드의 단면도이다. 다이오드(100)는, 예를 들면 실리콘으로 이루어지는 n형의 반도체 기판(1)을 포함한다. 반도체 기판(1) 위에는, n형의 n-반도체층(2)이 설치된다. n-반도체층(2)의 표면측에는, p형의 애노드 영역(베이스 영역)(3)이 설치된다.
애노드 영역(3)의 주변부에는, 애노드 영역과 연속한 p형의 애노드 주변영역(베이스 주변영역)(4)이 설치된다. 애노드 주변영역(4) 안의 p형 불순물의 농도는, 애노드 영역(3) 안의 p형 불순물 농도보다 작다. 또한 애노드 주변영역(4)의 깊이는, 애노드 영역(3)보다 깊다.
또, 다이오드(100)에서는, 애노드 주변영역(4)의 깊이는 대략 일정하고, 바닥면은 대략 평탄하다.
또한 애노드 영역(3)을 둘러싸도록, p형의 가드링 영역(5)이 설치된다. 도 1에서는 5중의 가드링 영역(5)이 설치된다. 가드링 영역(5) 안의 p형 불순물의 농도는, 애노드 영역(3) 안의 p형 불순물 농도보다 작고, 가드링 영역(5)과 대략 동일하다. 또한 애노드 주변영역(4)의 깊이는, 애노드 영역(3)보다 깊고, 가드링 영역(5)과 대략 동일하게 되어 있다.
n-반도체층(2)의 표면에는, 예를 들면 산화 실리콘으로 이루어지는 절연막(6)이 설치된다.
애노드 영역(3) 위에는, 예를 들면 알루미늄으로 이루어지는 애노드 전극(제1 전극)(7)이 형성되고, 가드링 영역(5) 위에는, 예를 들면 알루미늄으로 이루어지는 가드링 전극(8)이 형성되어 있다.
한편, 반도체 기판(1)의 이면에는, 예를 들면 알루미늄으로 이루어지는 캐소드 전극(제2 전극)(9)이 형성되어 있다.
도 1에는, 다이오드(100)의 일부분의 단면을 나타냈지만, 실제로는, 애노드 영역(3)의 주위를 둘러싸도록 애노드 주변영역(4)이 설치되고, 또한 그 외부를 고리모양의 가드링 영역(5)이 둘러싸는 구조로 되어 있다.
본 실시예 1에 따른 다이오드(100)에서는, 애노드 전극(7)과 캐소드 전극(9)과의 사이에 소정의 임계값을 넘는 순바이어스(애노드 전압VAK)를 인가하면, 애노드 영역(3)으로부터 n-반도체층(2)에 홀이 주입되어 전류가 흐른다. 다이오드(100)에서는, 라이프 타임 제어는 행해지지 않아, 홀은 충분히 이동할 수 있고, 순방향 강하 전압(Vf)은 낮게 유지할 수 있다.
한편, 역바이어스(캐소드 전압VKA)을 인가하면, 애노드 영역(3)과 함께, 애노드 주변영역(4)이나 가드링 영역(5)으로부터도 공핍층이 넓어지는 것으로 일정한 내압이 유지된다.
도 2는, 다이오드(100)를 온 상태에서 오프 상태로 했을 경우의, 전류의 변화(리커버리 동작)를 나타낸 도면이다. 도 2에 나타나 있는 바와 같이 순방향 전류(온 상태)가 흐르고 있는 상태로부터, 역방향 전압을 인가하면(오프 상태), 잠시 동안 역방향으로 전류가 흐른다. 이러한 역방향 전류의 피크값은 IRR이라고 불린다. 이 IRR은, 순방향으로부터 역방향으로 흐르는 전류의 시간변화(dI/dt)에 의존하여, dI/dt가 커지는 만큼 IRR도 커진다. IRR의 값이 소정 값 이상이 되면, 리커버리 파괴가 일어난다.
다이오드(100)에서는, 순방향 전류(온 상태)가 흐르고 있는 상태에서는, 애노드 전극(7)으로부터 n-반도체층(2)으로 홀이 흐를 경우에, 홀은 p형의 애노드 영역(3)을 거쳐 n-반도체층(2)으로 흘러들어 온다. 동시에, 애노드 영역(3)의 주위에서는, 애노드 영역(3)에 인접한 애노드 주변영역(4)을 거쳐 n-반도체층(2)으로 홀이 흐른다. 애노드 영역(3)보다 p형 불순물 농도가 낮고 깊게 형성된 애노드 주변영역(4)을 홀이 통과함으로써, n-반도체층(2)으로의 홀의 주입이 제어되는 동시에, n-반도체층(2)의 깊이 방향으로 퍼져 홀이 주입된다.
다음에 다이오드(100)를 온 상태에서 오프 상태로 했을 경우, 애노드 영역(3)에서는, 전술한 바와 같이 홀은 n-반도체층(2)의 깊이 방향으로 퍼져 주입되고 있고, 애노드 영역(3)의 주위에서는, 애노드 주변영역(4)에 의하여 n-반도체층(2)으 로의 홀의 주입이 제어되고 있으므로, 애노드 주변에서 남는 홀이 없다. 이 때문에, n-반도체층(2)으로 주입된 홀은 집중하지 않고, 애노드 전극으로 되돌아가므로, 리커버리 파괴를 방지할 수 있다. 또한 애노드 주변영역(4)을 깊게 형성하는 것으로 애노드 주변의 홀이 애노드 전극으로 되돌아가는 통과 경로가 넓어지는 것도 리커버리 파괴의 방지에 기여한다.
이와 같이, 본 실시예 1에 따른 다이오드에서는, 온 상태에 있어서 n-반도체층(2)으로의 홀의 주입이 제어되는 것과, 오프 상태에서 홀의 통과 경로가 넓어짐에 따라, 리커버리 파괴를 방지할 수 있다.
다음에 이러한 리커버리 파괴가 방지되는 현상을, 시뮬레이션을 이용하여 검증한 결과를 나타낸다.
도 3은, 시뮬레이션에 사용한 다이오드의 단면 구조도이다. 도 3안에 나타내는 부호는, 도 1과 동일부분을 나타낸다. 또, 도 3에서는, 절연층(6)이, 애노드 주변영역(4)과 가드링 영역(5) 위에 연속해서 형성되어 있다.
내부에 배치된 애노드 영역(3)(p층)은, 깊이Xj=3／㎛이고, p형 불순물 농도는 1×1017/cm3이다. 또한 외주에 배치된 애노드 주변영역(4) 및 가드링 영역(5)(p웰)의 깊이Xj는，모두 6㎛으로, p형 불순물 농도는 1 ×1015∼1 ×1017/cm3의 범위에서 변화시켰다.
도 4, 도 5는, 시뮬레이션에 사용한 다이오드의 리커버리 동작시의, p웰의 농도와, 다이오드의 온도 및 내압과의 관계이다. 시뮬레이션에 있어서, 다이오드의 초기온도는 300℃로 했다.
도 4는, 가로축이 애노드 주변영역(4) 및 가드링 영역(5)(p웰)의 농도이고, 세로축이 다이오드의 온도를 나타낸다. 도 4에서 알 수 있는 바와 같이, p웰의 농도가 1 ×1017/cm3부터 작아지면, 다이오드의 온도도 낮아지고, p웰의 농도가 1 ×1016/cm3 근방까지 작아지면, 다이오드의 온도상승은, p웰의 농도가 1 ×1017/cm3인 경우(580℃－300℃＝280℃）의 4분의 1(370℃－300℃＝70℃）정도까지 내려간다.
도 5는, 가로축이 애노드 주변영역(4) 및 가드링 영역(5)(p웰)의 농도이며, 세로축이 다이오드의 내압을 나타낸다. 도 5에서 알 수 있는 바와 같이, 내압은, p웰의 농도가 1 ×1017/cm3부터 5 ×1015cm3까지 작아져도, 750V에서 거의 일정하며, 또한 p웰의 농도를 내리면 내압도 저하한다.
도 4 및 도 5로부터, 리커버리 동작에 있어서의 다이오드의 온도상승을 저감하고, 내압을 크게 하기 위해서는, 애노드 주변영역(4) 및 가드링 영역(5)(p웰)의 농도는, 1 ×1016/cm3근방으로 하는 것이 좋은 것을 알 수 있다.
다음에 도 6을 이용하여, 본 실시예 1에 따른 다이오드(100)의 제조 방법에 대해서 설명한다. 도 6중, 도 1과 동일 부호는, 동일 또는 상당하는 개소를 나타낸다. 제조 방법은, 이하의 제조공정 1∼6을 나타낸다.
공정 1 : 도 6(a)이 나타나 있는 바와 같이 예를 들면 실리콘으로 이루어지 는 n형 반도체 기판(n+)(1)을 준비하고, 그 위에, n형 반도체층(n-)(2)을 형성한다. 또, 미리, n+반도체층과 n-반도체층으로 이루어지는 반도체 기판을 준비해도 상관없다.
공정 2 : 도 6(b)에 나타나 있는 바와 같이 n형 반도체층(2)의 표면에, 예를 들면 산화 실리콘으로 이루어지는 산화막(6)을 형성한다.
공정 3 : 도 6(c)에 나타나 있는 바와 같이 산화막(6)을 패터닝 한 후, 이것을 마스크에 사용하고, p형의 애노드 주변영역(p-)(4) 및 p형 가드링 영역(p-)(5)(p웰)을 형성한다. 이것들의 p형 불순물 농도는, 예를 들면 5 ×1015/cm3∼3 ×1016/cm3정도, 적합하게는 1 ×1016/cm3으로 한다. 애노드 주변영역(4)과 가드링 영역(5)의 형성에는, 이온주입기술 및 풀림(annealing)기술을 사용한다. 애노드 주변영역(4)이나 가드링 영역(5)은, 바닥면이 대략 평탄하게 되도록 형성된다.
공정 4 : 도 6(d)에 나타나 있는 바와 같이 가드링 영역(5)을 덮도록, 레지스트 마스크(10)를 형성한다.
공정 5 : 도 6(e)에 나타나 있는 바와 같이 레지스트 마스크(10)를 이용하여, 애노드 영역(3)을 형성한다. 애노드 영역(3)의 p형 불순물 농도는, 예를 들면 1 ×1017/cm3정도로 한다. 이와 같이, 애노드 영역(3)의 p형 불순물 농도는, 애노드 주변영역(4)이나 가드링 영역(5)의 p형 불순물 농도의 5배 이상이 된다. 또한 애노드 영역(3)의 깊이는, 애노드 주변영역(4)이나 가드링 영역(5)의 깊이의 2분의 1이하가 된다.
계속해서, 애노드 주변영역(4) 상의 레지스트 마스크(10)를 선택적으로 제거하여, 애노드 주변영역(4) 위에도 산화막(6)을 형성한다.
공정 6 : 도 6(f)에 나타나 있는 바와 같이 전체 면에, 예를 들면 알루미늄층을 증착으로 형성하고, 이것을 패터닝하여, 애노드 전극(7), 가드링 전극(8)을 형성한다. 또한 반도체 기판(1)의 이면에도, 예를 들면 알루미늄으로 이루어지는 캐소드 전극(9)을 형성한다.
이상의 공정으로, 본 실시예 1에 따른 다이오드(100)가 완성된다.
본 실시예 1에 따른 다이오드(100)에서는, 애노드 주변영역(4)과 가드링 영역(5)의 깊이 및 불순물 농도가 같으므로, 동일 공정(여기에서는 공정 3)에서 양자를 동시에 제작 할 수 있고, 제조공정의 간략화가 가능하다.
실시예 2
도 7은, 전체가 200으로 나타나는, 본 실시예 2에 따른 다이오드의 단면도이다. 도 7중, 도 1과 동일한 부호는, 동일 또는 상당 개소를 나타낸다. 다이오드(200)에서는, 애노드 주변영역(4)을 덮는 산화막(6)이, 애노드 주변영역(4)의 오른쪽 절반 정도를 덮는 점에서, 애노드 주변영역(4) 전체를 덮는 다이오드(100)와 다르다. 이 때문에, 캐소드 전극(17)이, 애노드 주변영역(4) 위까지 연장된 구조로 되어 있다. 다른 구성요소는, 다이오드(100)와 같다.
애노드 주변영역(4)은, 애노드 영역(3)에 비교하여 p형 불순물 농도가 낮기 때문에(저항이 높다), 애노드 주변영역(4) 위까지 캐소드 전극(17)이 연장되고, 애노드 주변영역(4)과 캐소드 전극(17)이 직접 접속되어도, 애노드 주변영역(4) 주위의 반도체층(2)으로의 홀 주입은 억제된다.
이 때문에, 리커버리 동작에 있어서, 리커버리 파괴에 기여하는 홀이 적어져, 리커버리 파괴가 방지된다.
한편, 애노드 주변영역(4)과 캐소드 전극(17)과의 접속 부분의 면적이 커지고, 순방향 강하 전압(Vf)을 작게 할 수 있다.
또한 애노드 주변영역(4)에 캐소드 전극(17)이 덮여도 리커버리 파괴 등이 일어나지 않기 때문에, 설계 마진을 크게 할 수 있다.
또, 실시예 1, 2에 있어서, 반도체의 p형과 n형을 서로 교체하는 것도 가능하다.
이와 같이, 본 발명에 따른 다이오드에서는, 순방향 강하 전압을 크게 하지 않고, 라이프 타임 제어를 행하지 않고 리커버리 파괴를 방지할 수 있다.

Claims (8)

  1. 제1 주면과 제2 주면을 구비한 제1 도전형의 반도체 기판과,
    상기 반도체 기판의 제1 주면측에 형성된 제2 도전형의 베이스 영역과,
    상기 베이스 영역의 주위에 설치되고, 상기 베이스 영역에 포함되는 제2 도전형 불순물보다 저농도의 제2 도전형 불순물을 포함하는 제2 도전형의 가드링 영역과,
    상기 베이스 영역 위에 설치된 제1 전극과,
    상기 반도체 기판의 제2 주면 위에 설치된 제2 전극을 포함하는 다이오드에 있어서,
    상기 베이스 영역의 주위에, 상기 베이스 영역에 접속되어, 상기 베이스 영역보다 깊고 일정한 깊이를 가짐과 동시에, 상기 베이스 영역에 포함되는 제2 도전형 불순물보다 저농도의 제2 도전형 불순물을 포함하는 제2 도전형의 베이스 주변영역을 포함하는 것을 특징으로 하는 다이오드.
  2. 제 1 항에 있어서,
    상기 베이스 주변영역과 상기 가드링 영역이, 동일한 농도의 제2 도전형 불순물을 포함하는 것을 특징으로 하는 다이오드.
  3. 제 1 항에 있어서,
    상기 베이스 주변영역과 상기 가드링 영역이, 동일한 깊이인 것을 특징으로 하는 다이오드.
  4. 제 1 항에 있어서,
    상기 제1 전극이, 상기 베이스 영역과 상기 베이스 주변영역과의 접합부보다 안쪽의, 상기 베이스 영역과만 접하는 것을 특징으로 하는 다이오드.
  5. 제 1 항에 있어서,
    상기 제1 전극이, 상기 베이스 영역과 상기 베이스 주변영역과의 접합부를 넘어서 연장하고, 상기 베이스 영역 및 상기 베이스 주변영역의 양쪽에 접하는 것을 특징으로 하는 다이오드.
  6. 제 1 항에 있어서,
    상기 베이스 영역에 포함되는 제2 도전형 불순물의 농도가, 상기 베이스 주변영역에 포함되는 제2 도전형 불순물 농도의 5배 이상인 것을 특징으로 하는 다이오드.
  7. 제 1 항에 있어서,
    상기 베이스 주변영역에 포함되는 제2 도전형 불순물의 농도가, 5 ×1015∼ 3 ×1016/cm3인 것을 특징으로 하는 다이오드.
  8. 제 1 항에 있어서,
    상기 베이스 영역의 두께가, 상기 베이스 주변영역 두께의 2분의 1 이하인 것을 특징으로 하는 다이오드.
KR1020060004799A 2005-01-28 2006-01-17 다이오드 KR100726900B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005021091A JP2006210667A (ja) 2005-01-28 2005-01-28 半導体装置
JPJP-P-2005-00021091 2005-01-28

Publications (2)

Publication Number Publication Date
KR20060087413A KR20060087413A (ko) 2006-08-02
KR100726900B1 true KR100726900B1 (ko) 2007-06-14

Family

ID=36709883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004799A KR100726900B1 (ko) 2005-01-28 2006-01-17 다이오드

Country Status (5)

Country Link
US (1) US7491982B2 (ko)
JP (1) JP2006210667A (ko)
KR (1) KR100726900B1 (ko)
CN (1) CN100580950C (ko)
DE (1) DE102006002439B4 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP2008277353A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体装置
DE102007062305B3 (de) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP6301776B2 (ja) * 2010-05-26 2018-03-28 三菱電機株式会社 半導体装置
JP5641055B2 (ja) 2010-12-17 2014-12-17 富士電機株式会社 半導体装置およびその製造方法
JP2012190873A (ja) * 2011-03-09 2012-10-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9202940B2 (en) * 2011-09-28 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
JP2014229788A (ja) * 2013-05-23 2014-12-08 トヨタ自動車株式会社 半導体装置
CN104051547B (zh) * 2014-06-18 2017-04-19 江苏润奥电子制造股份有限公司 一种高压快速软恢复二极管及其制备方法
DE112015006059T5 (de) 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032845A (ko) * 1996-10-15 1998-07-25 클레버터 레슬리 씨. 제 1 확산링에서 공간을 이룬 알루미늄 배리어 금속을 가진 고전압 전력 쇼트키
JP2000183366A (ja) 1998-12-16 2000-06-30 Meidensha Corp 半導体素子
KR20030017317A (ko) * 2001-08-22 2003-03-03 미쓰비시덴키 가부시키가이샤 반도체장치
KR20030091659A (ko) * 2002-05-22 2003-12-03 미쓰비시덴키 가부시키가이샤 반도체장치 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832750A1 (de) 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterbauelement
JPH0714805A (ja) 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 電極の形成方法及びその形成装置
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
JPH0936388A (ja) * 1995-07-20 1997-02-07 Mitsubishi Electric Corp 半導体装置
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP3444082B2 (ja) 1996-02-29 2003-09-08 アイシン精機株式会社 可変抵抗器
JP4017258B2 (ja) 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003197898A (ja) 2001-12-25 2003-07-11 Shindengen Electric Mfg Co Ltd プレーナ型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032845A (ko) * 1996-10-15 1998-07-25 클레버터 레슬리 씨. 제 1 확산링에서 공간을 이룬 알루미늄 배리어 금속을 가진 고전압 전력 쇼트키
JP2000183366A (ja) 1998-12-16 2000-06-30 Meidensha Corp 半導体素子
KR20030017317A (ko) * 2001-08-22 2003-03-03 미쓰비시덴키 가부시키가이샤 반도체장치
KR20030091659A (ko) * 2002-05-22 2003-12-03 미쓰비시덴키 가부시키가이샤 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
US7491982B2 (en) 2009-02-17
JP2006210667A (ja) 2006-08-10
DE102006002439B4 (de) 2008-06-19
KR20060087413A (ko) 2006-08-02
DE102006002439A1 (de) 2006-08-10
CN100580950C (zh) 2010-01-13
US20060170075A1 (en) 2006-08-03
CN1819260A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
KR100726900B1 (ko) 다이오드
KR100994185B1 (ko) 반도체 장치
US7432135B2 (en) Semiconductor device and method of manufacturing the same
KR100838651B1 (ko) 반도체장치 및 그 제조방법
US20060244006A1 (en) Diode and method for manufacturing the same
JP2006332127A (ja) 電力用半導体装置
US20160300960A1 (en) Diode and method of manufacturing diode
US20170077217A1 (en) Semiconductor device
US7999285B2 (en) Insulated gate bipolar transistor and method for manufacturing the same
JP2010147381A (ja) 半導体装置の製造方法
JP2000294804A (ja) ショットキーバリアダイオードおよびその製造方法
US11430883B2 (en) Semiconductor device including insulation film with plurality of opening portions and manufacturing method for semiconductor device
JP2005229071A (ja) ショットキーバリアダイオード
JP2002368214A (ja) Ｍｏｓトランジスタ
JP2008251925A (ja) ダイオード
JP2010118440A (ja) 半導体装置およびその製造方法
US7244969B2 (en) Power semiconductor device
JP2005229070A (ja) ショットキーバリアダイオードおよびその製造方法
CN114388612A (zh) 半导体装置及半导体装置的制造方法
JP2013135078A (ja) ダイオード
JP5090043B2 (ja) ダイオード
JPH10116998A (ja) 半導体装置およびその製造方法
JP2003163357A (ja) 半導体装置およびその製造方法
KR20140080018A (ko) 반도체 소자 및 그 제조 방법
JP5096708B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 13