JP2014229788A - 半導体装置 - Google Patents

Abstract

【課題】製造が容易であり、リカバリ耐量が高い半導体装置を提供する。
【解決手段】半導体装置は、第１導電型のアノード層と、第２導電型のカソード層とを含むダイオード領域と、周辺耐圧構造を含む周辺耐圧領域とを含む半導体基板と、アノード電極と、カソード電極と、周辺耐圧構造の表面に接する絶縁膜とを備えている。周辺耐圧構造とアノード層との間には、第１導電型の第１半導体層が設けられており、第１半導体層内の表面の少なくとも一部には、第１導電型の第２半導体層が設けられている。第２半導体層の第１導電型の不純物濃度は、第１半導体層の第１導電型の不純物濃度よりも低く、第２半導体層の少なくとも一部は、半導体基板の表面に露出してアノード電極に接しており、半導体基板の表面においてダイオード領域側から周辺耐圧領域側に向かってアノード電極と絶縁膜との境界まで少なくとも伸びている。
【選択図】 図２

Description

本明細書に記載の技術は、半導体装置に関する。

ダイオードの逆回復時に、半導体基板の周辺耐圧部に蓄積した正孔がアノード電極の周辺耐圧部側の端部に向かい、アノード電極の端部に集中することによって、リカバリ破壊が発生することがある。特許文献１の半導体装置では、アノード電極の周辺耐圧部側の端部から周辺耐圧部側に伸びるアノード層の長さを長くすることで、周辺耐圧部のキャリア濃度を低減し、アノード電極の端部へのキャリアの集中を抑制する。特許文献２には、電流制御構造を含む中心領域とその周囲に設けられている終端領域との間に設けられたｐ型の表層部半導体領域の内部にｎ型のキャリア遮蔽領域を備える半導体装置が開示されている。このキャリア遮蔽領域は、表層部半導体領域によって表面電極と隔離されている。キャリア遮蔽領域によって、周辺耐圧部に蓄積するキャリアが、アノード電極の端部へ集中することを抑制できる。

特開平９−２３２５９７号公報 特開２０１０−１３５５２６号公報

特許文献１の技術では、アノード電極の周辺耐圧部側の端部から周辺耐圧部側に伸びるアノード層の長さを長くするため、半導体基板の平面積を広く確保する必要があり、半導体装置が大型化する。特許文献２のように、ｐ型の表層部半導体領域の内部にｎ型のキャリア遮蔽領域を設ける場合、ｎ型のイオンを高エネルギーで注入する工程を追加する必要があり、製造工程が複雑化する場合がある。

本明細書が開示する半導体装置は、第１導電型のアノード層と、第２導電型のカソード層とを含むダイオード領域と、周辺耐圧構造を含む周辺耐圧領域とを含む半導体基板と、半導体基板の表面に露出するアノード層に接するアノード電極と、半導体基板の裏面に露出するカソード層に接するカソード電極と、半導体基板の周辺耐圧構造の表面に接する絶縁膜とを備えている。この半導体装置では、周辺耐圧構造とアノード層との間には、第１導電型の第１半導体層が設けられており、第１半導体層内の表面の少なくとも一部には、第１導電型の第２半導体層が設けられている。第２半導体層の第１導電型の不純物濃度は、第１半導体層の第１導電型の不純物濃度よりも低く、第２半導体層の少なくとも一部は、半導体基板の表面に露出してアノード電極に接しており、半導体基板の表面においてダイオード領域側から周辺耐圧領域側に向かってアノード電極と絶縁膜との境界まで少なくとも伸びている。

上記の半導体装置では、第２半導体層の少なくとも一部は半導体基板の表面に露出してアノード電極に接しており、半導体基板の表面においてダイオード領域側から周辺耐圧領域側に向かってアノード電極と絶縁膜との境界まで少なくとも伸びている。すなわち、アノード電極の絶縁膜との境界の近傍の部分は、第１半導体層よりも第１導電型の不純物濃度が低く、抵抗が高い第２半導体層と接する。周辺耐圧領域に蓄積したキャリアがアノード電極の絶縁膜との境界の近傍の部分に到達する際には、抵抗の高い第２半導体層を通過することになるため、アノード電極の周辺耐圧領域側の端部にキャリアが集中することを抑制することができる。その結果、半導体装置のリカバリ耐量を向上させることができる。また、第２半導体層は、第１半導体層と同じ第１導電型の半導体層であり、半導体基板の表面側に設けられているため、高エネルギーで第２導電型の不純物イオンを注入する必要がなく、半導体装置の製造工程が複雑化しない。

上記の半導体装置においては、第１半導体層は、アノード層の周辺耐圧領域側の端部に接していてもよい。また、アノード電極が、アルミニウム系の電極である場合には、第２半導体層の第１導電型の不純物濃度は、１×１０^１８ｃｍ^−３以下であることが好ましい。

実施例に係る半導体装置の平面図である。 図１のＩＩ−ＩＩ線断面図である。 ダイオードのスイッチング時の電流値と電圧値を示す図である。 実施例に係る半導体装置の動作について説明する図である。 実施例に係る半導体装置の動作について説明する図である。 第２半導体層の不純物濃度とアノード電極の接触抵抗との関係を示す図である。 変形例に係る半導体装置の縦断面図である。

本実施例に係る半導体装置１０は、図１，２に示すように、半導体基板１００と、表面電極１２１と、裏面電極１２２とを備えている。半導体基板１００は、ダイオード素子が形成されているダイオード領域１と、半導体基板１００の周縁に沿ってダイオード領域１の周囲を取り囲む周辺耐圧領域２とを備えている。周辺耐圧領域２の表面には、絶縁膜１２３が形成されている。表面電極１２１は、半導体基板１００のダイオード領域１の表面に接している。裏面電極１２２は、半導体基板１００の裏面全体に接している。なお、図１においては、表面電極１２１の図示を省略している。

ダイオード領域１は、ｎ^＋型のカソード層１０１と、ｎ⁻型のドリフト層１０２と、ｐ型のアノード層１０３とを備えている。アノード層１０３は、半導体基板１００の表面に露出しており、表面電極１２１に接している。カソード層１０１は、半導体基板１００の裏面に露出しており、裏面電極１２２に接している。カソード層１０１とドリフト層１０２は、周辺耐圧領域２まで伸びている。

半導体基板１００の周辺耐圧領域２には、周辺耐圧構造１１０が形成されている。周辺耐圧構造１１０は、ＦＬＲ構造であり、ｐ型の半導体層１１１と、周辺電極１１２とを備えている。周辺電極１１２は、絶縁膜１２３を貫通して半導体層１１１の表面に接している。周辺耐圧構造１１０とアノード層１０３との間には、ｐ型の第１半導体層１０５が設けられている。アノード層１０３は周辺耐圧領域２側において、第１半導体層１０５と接している。第１半導体層１０５の表面の一部には、ｐ型の第２半導体層１０６が設けられている。第２半導体層１０６は、半導体基板１００の表面側以外において第１半導体層１０５に取り囲まれており、アノード層１０３およびドリフト層１０２と接していない。絶縁膜１２３は、周辺耐圧領域２側からダイオード領域１側に向かう方向において第２半導体層１０６のほぼ中央となる位置まで伸びている。表面電極１２１の周辺耐圧領域２側の端部は、絶縁膜１２３のダイオード領域１側の端部の上面を覆う位置まで伸びている。第２半導体層１０６の一部は半導体基板１００の表面に露出し、表面電極１２１に接するとともに表面電極１２１と絶縁膜１２３との境界１２１ａを超える位置まで伸びている。表面電極１２１は、半導体基板１００の表面において第１半導体層１０５の一部および第２半導体層１０６の一部と接している。

図３は、半導体装置１０のダイオード領域１に形成されたダイオードのスイッチング時の電流値Ｉｆと電圧値Ｖａｋを図示している。縦軸は電流値Ｉｆ、電圧値Ｖａｋであり、横軸は、時間を示している。電流値Ｉｆは実線で図示しており、電圧値Ｖａｋは破線で図示している。

図３にＡで示す範囲は、ダイオード領域１に順方向に通電している時の状態（状態Ａ）を示している。図４は、状態Ａの際のキャリアの挙動を模式的に示している。表面電極１２１に正電位を付与し、裏面電極１２２を接地すると、半導体装置１０に順方向に通電する。順方向の通電時には、図４に示すように、ドリフト層１０２内には、アノード層１０３から正孔（図３において白丸内にプラスの記号で示されている）が注入され、カソード層１０１から電子（図３において白丸内にマイナスの記号で示されている）が注入される。ダイオード領域１には、アノード側からカソード側に電流が流れる。注入された正孔および電子は、周辺耐圧領域２に自由に拡散することができる。ダイオード領域１と周辺耐圧領域２とのいずれの領域においても、ドリフト層１０２内に正孔と電子が混在する状態となる。第１半導体層１０５と第２半導体層１０６とは、その一部が表面電極１２１と接しているため、ダイオードのアノード領域として機能する。

図３にＢで示す範囲は、表面電極１２１と裏面電極１２２への通電を停止し、ダイオードをオフ状態とした際の状態を示している。図５は、状態Ｂの際のキャリアの挙動を模式的に示している。状態Ｂでは、アノード層１０３から空乏層が拡張し、ドリフト層１０２が空乏化していく。ダイオード領域１の正孔は表面電極１２１（アノード電極）側に移動し、電子は裏面電極１２２（カソード電極）側に移動する。または、正孔と電子は再結合し、消失する。または、正孔および電子は、空乏化していない領域に押し出される。空乏化が進行し、ドリフト層１０２の空乏化が完了すると、正孔および電子は、ダイオード領域１から押し出され、非ダイオード領域である周辺耐圧領域２に移動する。

図３にＣで示す範囲は、半導体装置１０のドリフト層１０２の空乏化が完了した状態から、逆回復する状態（状態Ｃ）を示している。図５には、状態Ｃのときのキャリアの挙動も併せて概念的に示している。状態Ｃでは、周辺耐圧領域２に蓄積した正孔、電子は、それぞれダイオード領域１のアノード、カソードに向かって移動する。カソード層１０１および裏面電極１２２は、周辺耐圧領域２の裏面まで延びているから、電子は、主に半導体基板１００の裏面側のカソード層１０１から裏面電極１２２に移動する。一方、周辺耐圧領域２の表面には絶縁膜１２３が形成されており、表面電極１２１は、周辺耐圧領域２の表面まで延びていない。周辺耐圧領域２において、半導体基板１００の表面は表面電極１２１と接していないため、正孔は、半導体基板１００の表面を通ってダイオード領域１側に移動する。

第１半導体層１０５および第２半導体層１０６が形成されていない場合には、正孔の移動経路は、絶縁膜１２３と表面電極１２１との界面であり、この経路に正孔が集中するため、リカバリ破壊が起こり易くなる。

本実施例に係る半導体装置１０では、正孔の一部が第１半導体層１０５および第２半導体層１０６を通過して、表面電極１２１に到達する。第２半導体層１０６は、第１半導体層１０５よりもｐ型の不純物濃度が低く、高抵抗であるため、正孔は、主に、第２半導体層１０６を迂回して第１半導体層１０５から表面電極１２１に移動する。もしくは、正孔は、第１半導体層１０５からアノード層１０３に入り、表面電極１２１に移動する。半導体装置１０によれば、周辺耐圧領域２に存在する正孔が表面電極１２１に至る経路が延長および分散され、表面電極１２１の境界１２１ａの近傍の部分に正孔が集中することを防ぐことができる。その結果、半導体装置１０のリカバリ耐量を向上させることができる。また、第２半導体層１０６は、半導体基板１００の表面側に設けられている。このため、第２半導体層１０６は、例えば、半導体基板１００の表面に低エネルギーでｎ型の不純物イオンを注入するという簡易が製造方法によって製造することができる。特許文献２の技術のように、半導体基板の表面から離れた深い位置にｎ型の層を形成する場合、高エネルギーでｎ型の不純物イオンを注入する必要があり、半導体装置の製造工程が複雑化する。半導体装置１０では、第２半導体層１０６を形成するために高エネルギーでｎ型の不純物イオンを注入する必要がなく、半導体装置１０の製造工程は複雑化しない。

図６は、第２半導体層１０６のｐ型の不純物濃度と表面電極１２１の材料であるＡｌの接触抵抗との関係を示している。図６に示すように、第２半導体層１０６のｐ型の不純物濃度が、ある閾値以下に低くなると、第２半導体層１０６と表面電極１２１との接触抵抗が急激に高くなる。図６に示すように、表面電極１２１がアルミニウムを主成分とする電極である場合には、第２半導体層１０６のｐ型の不純物濃度が１×１０^１８ｃｍ^−３以下に低くなると、表面電極１２１と第２半導体層１０６との接触抵抗が急激に上昇する。従って、この場合、第２半導体層１０６のｐ型の不純物濃度は、１×１０^１８ｃｍ^−３以下であることが好ましい。第２半導体層１０６の抵抗を高くする効果に加え、表面電極１２１との接触抵抗を高くする効果を得ることができる。このため、表面電極１２１の境界１２１ａの近傍の部分に正孔が集中することを防ぐ効果をより高めることができ、半導体装置１０のリカバリ耐量をより確実に向上させることができる。

実施例１では、周辺耐圧構造がＦＬＲ構造を有する場合を例示して説明したが、これに限定されず、従来公知の周辺耐圧構造を用いることができる。例えば、図７に示す半導体装置２０のように、周辺耐圧構造２１０として、リサーフ構造を有するｐ型の半導体層２１１が設けられていてもよい。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

例えば、本発明に係る構造は、半導体基板にＭＯＳが形成された半導体装置にも適用することができる。すなわち、ＭＯＳが形成された半導体装置は、寄生ダイオードをオンさせてダイオードとして使用する場合がある。かかる場合は、寄生ダイオードを逆回復させる時に同様の問題が生じる。したがって、ＭＯＳが形成された素子領域と周辺耐圧構造の間に、実施例１と同様の第１半導体層及び第２半導体層を形成することで、逆回復時のリカバリ破壊を抑制することができる。なお、かかる場合は、ＭＯＳのボディ層が請求項でいう「アノード層」に相当し、ＭＯＳのドレイン層が請求項でいう「カソード層」に相当する。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１ ：ダイオード領域
２ ：周辺耐圧領域
１０，２０ ：半導体装置
１００ ：半導体基板
１０１ ：カソード層
１０２ ：ドリフト層
１０３ ：アノード層
１０５ ：第１半導体層
１０６ ：第２半導体層
１１０，２１０ ：周辺耐圧構造
１１１ ：半導体層
１１２ ：周辺電極
１２１ ：表面電極
１２１ａ ：境界
１２２ ：裏面電極
１２３ ：絶縁膜
２１１ ：リサーフ層

Claims (3)

1. 第１導電型のアノード層と、第２導電型のカソード層とを含むダイオード領域と、
   周辺耐圧構造を含む周辺耐圧領域とを含む半導体基板と、
   半導体基板の表面に露出するアノード層に接するアノード電極と、
   半導体基板の裏面に露出するカソード層に接するカソード電極と、
   半導体基板の周辺耐圧構造の表面に接する絶縁膜とを備えており、
   周辺耐圧構造とアノード層との間には、第１導電型の第１半導体層が設けられており、
   第１半導体層内の表面の少なくとも一部には、第１導電型の第２半導体層が設けられており、
   第２半導体層の第１導電型の不純物濃度は、第１半導体層の第１導電型の不純物濃度よりも低く、
   第２半導体層の少なくとも一部は、半導体基板の表面に露出してアノード電極に接しており、半導体基板の表面においてダイオード領域側から周辺耐圧領域側に向かってアノード電極と絶縁膜との境界まで少なくとも伸びている、半導体装置。
2. 第１半導体層は、アノード層の周辺耐圧領域側の端部に接する、請求項１に記載の半導体装置。
3. アノード電極は、アルミニウム系の電極であり、
   第２半導体層の第１導電型の不純物濃度は、１×１０^１８ｃｍ^−３以下である、請求項１または２に記載の半導体装置。

Images