KR100688487B1 - 오버레이 키의 형성방법 및 그에 의한 오버레이 키 - Google Patents

오버레이 키의 형성방법 및 그에 의한 오버레이 키 Download PDF

Info

Publication number
KR100688487B1
KR100688487B1 KR1020010005066A KR20010005066A KR100688487B1 KR 100688487 B1 KR100688487 B1 KR 100688487B1 KR 1020010005066 A KR1020010005066 A KR 1020010005066A KR 20010005066 A KR20010005066 A KR 20010005066A KR 100688487 B1 KR100688487 B1 KR 100688487B1
Authority
KR
South Korea
Prior art keywords
overlay key
pattern
region
layer
forming
Prior art date
Application number
KR1020010005066A
Other languages
English (en)
Other versions
KR20020064522A (ko
Inventor
성춘만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010005066A priority Critical patent/KR100688487B1/ko
Publication of KR20020064522A publication Critical patent/KR20020064522A/ko
Application granted granted Critical
Publication of KR100688487B1 publication Critical patent/KR100688487B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

오버레이 키의 형성방법 및 그에 의한 오버레이 키에 대해 개시되어 있다. 그 방법은, 스크라이브 영역의 기판 상에 저면패드를 형성하는 단계와, 기판과 저면패드 상에 층간절연막을 형성하는 단계와, 저면패드가 노출되도록 층간절연막을 식각하여 오버레이 키 영역을 형성하는 단계와, 스크라이브 영역과 활성영역 상에 도전막을 증착하고, 스크라이브영역의 도전막을 전면식각하여 제거하는 단계와, 도전막이 제거된 오버레이 키 영역과 층간절연막 상에 제1 패턴층에 의해 제1 패턴을 형성하는 단계 및 오버레이 키 영역의 저면의 제1 패턴층 상에 제2 패턴을 형성하는 단계를 포함한다. 또한, 오버레이 키는, 오버레이 키 영역의 저면에 형성된 저면패드와, 오버레이 키 영역의 측벽에 잔류하는 잔류도전막과, 오버레이 키 영역에 형성된 제1 패턴층에 의해 형성된 제1 패턴 및 오버레이 키 영역 저면의 제1 패턴층 상에 형성되고 제1 패턴과 일정한 거리만큼 이격된 제2 패턴을 구비한다. 오버레이 키 영역의 저면에 저면패드를 형성함으로써, 오버레이 키 패턴의 형성시 오버레이 키 영역 내에서 이중턱선의 발생을 억제하여 오버레이 키에 의한 정렬도를 정확하게 측정할 수 있다.
스크라이브, 오버레이 키, 저면패드, 이중턱선, 정렬도

Description

오버레이 키의 형성방법 및 그에 의한 오버레이 키{Method of forming overlay key and overlay key thereof}
도1 내지 도5는 종래의 오버레이 키의 형성방법 및 그에 의한 오버레이 키를 나타낸 단면도들이다.
도6은 종래의 오버레이 키의 인식방법을 설명하기 위한 평면도이다.
도7 내지 도13은 본 발명에 의한 오버레이 키의 형성방법 및 그에 의한 오버레이 키를 설명하기 위한 공정단면도들이다.
도14는 본 발명에 의한 오버레이 키의 정렬도를 측정한 도표이다.
도15는 종래의 오버레이 키에 의한 정렬도를 측정한 도표이다.
* 도면의 주요부분에 대한 부호의 설명
100 ; 기판 102 ; 활성영역
104 ; 스크라이브 영역 106 ; 게이트 전극부
108 ; 절연막 110 ; 오버레이 키 영역
112 ; 도전막 114 ; 잔류 도전막
116 ; 제1 패턴층 118 ; 제2 패턴층
120 ; 제1 패턴 122 ; 제2 패턴
124 ; 이중턱선 100' ; 기판
202 ; 저면패드 204 ; 층간절연막
206 ; 포토레지스트층
본 발명은 반도체소자 및 그의 제조방법에 관한 것으로, 특히 오버레이 키 의 형성방법 및 그에 의한 오버레이 키에 관한 것이다.
반도체 제조공정에서 배선을 형성할 때, 콘택(contact)의 종횡비(aspect ratio)가 증가함에 따라 플러그 공정이 도입되었다. 예컨대, 자기정렬이 있는 엠디엘(Merged Dram Logic; MDL)에서의 폴리실리콘 플러그 공정을 들 수 있다. 이는 디램(DRAM)부의 게이트 전극과 로직(Logic)부의 게이트 전극 사이에 자기정렬을 이용하여 콘택을 형성하는 것이다. 즉, 자기정렬을 이용하여 게이트 전극 사이의 절연막에 콘택홀을 형성하고 폴리실리콘을 증착한다. 이어서, 식각공정, 특히 건식식각방법을 이용하여 폴리실리콘층을 에치백(etch back)하여 콘택홀 내에 형성된 폴리실리콘만을 선택적으로 남긴다. 다음에, 배선을 형성하기 위하여 다른 도전물질, 예컨대 구리를 폴리실리콘에 직접 콘택하는 방식으로 상부배선에 연결하여 배선을 형성하는 기술이다.
한편, 콘택형성시 플러그의 정렬이 매우 중요하다. 반도체기판에 형성되는 플러그에 대한 정렬도를 측정하기 위하여, 통상적으로 플러그를 위한 콘택홀보다도 그 크기가 큰 패턴이 스크라이브(scribe)영역 내에 형성된다. 이것은 노광장비 정 렬용 키(align key) 또는 연속적인 공정에서 전공정의 사진공정과 후속공정 간의 오정렬(misalign)의 정도를 확인하도록 되어있는 오버레이 키(overlay key)이다. 이 오버레이 키의 그 크기는 메인(main) 셀 영역 내에 형성된 플러그를 위한 콘택홀보다도 5배 이상의 크기로 형성된다.
이하, 첨부된 도면을 참조하여 종래의 방법으로 형성된 오버레이 키의 형성방법 및 그에 의한 오버레이 키를 설명하기로 한다.
도1은 종래의 오버레이 키를 설명하기 위한 단면도이다.
도1을 참조하면, 기판(100)의 스크라이브 영역(104) 상의 절연막(108)에 오버레이 키 영역(110)을 형성한다, 이어서, 기판(100)의 활성영역(102) 상에 형성된 게이트 전극부(106) 사이에 자기정렬을 이용한 콘택을 형성하기 위하여 도전막(112)을 형성한다. 이때, 도전막(112)은 기판(100)의 스크라이브 영역(104) 상의 절연막(108)에 형성된 오버레이 키 영역(110)에도 동시에 형성된다. 즉, 기판(100)이 노출되도록 상기 절연막(108)을 식각하여 형성한다. 경우에 따라, 오버레이 키 영역(110)을 활성영역(102)에도 형성할 수 있다. 여기서, 도전막(112)을 이루는 물질은 플러그 형성을 위해 사용하는 폴리실리콘과 같은 물질이다.
도2 내지 도6은 스크라이브 영역에서 종래의 오버레이 키의 형성방법 및 오버레이키 인식방법을 설명하기 위한 공정단면도 및 평면도이다.
도2를 참조하면, 에치백(etch back)공정을 이용하여 활성영역(102)과 스크라이브 영역(104)에 형성된 도전막(112)을 제거한다. 이때, 스크라이브 영역(104)에 형성된 도전막(112)은 완전히 제거되어야 하나, 제거되지 않고 오버레이 키 영역(110) 내의 측벽에 잔류하는 데 이를 잔류도전막(114)이라 한다.
도3을 참조하면, 오버레이 키 영역(110)이 형성된 절연막(108)의 전면에 제1 패턴층(116)을 형성한다. 여기서, 제1 패턴층(116)은 절연막일 수도 있고 포토레지스트를 이용할 수도 있다. 통상적으로, 제1 패턴층(116)은 기판(100)의 활성영역 (102)에도 동시에 형성된다. 이때, 제1 패턴층(116)이 오버레이 키 영역(110)에 의해 꺾이는 지점인 a가 발생한다. 꺾이는 지점 a는 도6에서 도시된 바와 같이 평면적으로는 오버레이 키의 제1 패턴(도 4의 120)을 이룬다. 즉, 제1 패턴(120)은 제1 패터닝층(116)이 패터닝된 것이다.
도4를 참조하면, 제1 패턴층(116) 상에 제2 패턴층(118)을 형성한다. 제2 패턴층(118)은 절연막일 수도 있고 포토레지스트층일 수도 있으나 통상적으로 포토레지스층을 이용한다. 또한, 제2 패턴층(118)은 기판(100)의 활성영역(102)에도 동시에 형성할 수 있다.
도5를 참조하면, 제1 패턴(120)의 측벽과 일정한 간격을 유지하도록 제2 패턴층(118)을 식각하여 오버레이 키 영역(110)의 제1 패턴(120)의 저면에 제2 패턴(122)을 형성한다. 즉, 제2 패턴(122)은 도6에서 도시된 평면도에서와 같이 제1 패턴(120)의 측벽과 일정한 간격을 이루며 오버레이 키 영역(110)의 제1 패턴(120)의 저면에 형성된다.
도6을 참조하면, 제1 패턴층(116)에 의해 형성된 제1 패턴(120)과 제2 패턴층(118)에 의해 형성된 제2 패턴(122)이 일정한 간격으로 형성되어 있다. 여기서, 공정간의 오정렬 정도는 제1 패턴(120)과 제2 패턴(122) 사이의 간격(W1)을 인식하여 결정한다. 즉, 최초 설계한 간격과 W1 사이의 오차가 크면, 오정렬도가 큰 것이다. 이때, 정렬도의 측정은 오버레이 키를 스캔(scan)하여 상호 위치관계를 계산하 여 수행할 수도 있고, 경우에 따라서는 기준되는 패턴과 오버레이 키를 비교하여 측정할 수도 있다.
한편, 오버레이 키를 형성하기 위하여 활성영역(102)과 스크라이브 영역(104) 상의 도전막(112)을 에치백 공정을 이용하여 제거한다. 그런데, 소자의 종횡비가 증가함에 따라 활성영역(102)에서 제거해야 하는 도전막(112)이 더욱 깊게 형성된다. 따라서, 에치백에 의한 도전막(112)의 제거도 더 많은 시간동안 수행되어진다.
그런데, 에치백 공정시간이 증가하면, 오버레이 키 영역(110) 상의 도전막(112)은 과도식각된다. 따라서, 오버레이 키 영역(110)의 측벽에 잔류하는 잔류도전막(114)의 상단은 식각되는 정도가 심해진다. 그렇게 되면, 잔류 도전막(114)의 상부는 잔류 도전막(114)이 거의 존재하지 않게된다. 여기에, 오버레이 키의 형성을 위하여 제1 패턴층(116)을 도포하면, 제1 패턴층(116)이 오버레이 키 영역(110) 내에서 다시 꺾이는 지점인 b가 발생한다. 이러한 지점 b에 의하여 도6에서 도시된 바와 같이 이중턱선(124)이 형성된다. 다시 말하면, 이중턱선(124)은 도전막(112)의 과도식각과 더불어 잔류도전막(114)의 깊이가 깊어짐에 따라 그 두께가 커짐에 의해 유발된다. 이중턱선(124)이 형성되면, 공정간의 오정렬의 측정시, 이중턱선(124)과 제2 패턴(122) 사이의 간격(W2)에 의한 패턴도 인식될 수 있다. 따라서, 오정렬 측정시 측정오차가 확대될 수 있다.
따라서, 본 발명에 이루고자 하는 기술적 과제는, 오버레이 키의 형성시 이 중턱선의 발생을 억제하여 오버레이 키에 의한 정렬도 측정이 정확하게 이루어지기 위한 오버레이 키의 형성방법을 제공하는 것이다.
또한, 본 발명에 이루고자 하는 다른 기술적 과제는, 오버레이 키의 형성시 이중턱선의 발생을 억제하여 정렬도가 정확하게 측정되는 오버레이 키를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 오버레이 키 형성방법은, 활성영역과 스크라이브 영역으로 이루어진 기판을 제공하는 단계와, 상기 스크라이브 영역의 기판 상에 저면패드층을 형성하는 단계와, 상기 저면패드층을 식각하여 저면패드를 형성하는 단계와, 상기 기판과 저면패드 상에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 포토레지스트층을 도포하는 단계와, 상기 포토레지스트층에 오버레이 키 영역을 정의하는 패턴을 형성하는 단계와, 상기 패턴을 식각마스크로 하여 상기 저면패드가 노출되도록 상기 층간절연막을 식각하여 오버레이 키 영역을 형성하는 단계와, 상기 오버레이 키 영역이 포함된 스크라이브 영역과 상기 활성영역 상에 도전막을 증착하는 단계와, 상기 스크라이브 영역 상의 도전막을 전면식각하여 제거하는 단계와, 상기 도전막이 제거된 오버레이 키 영역과 층간절연막 상에 제1 패턴층을 형성하여 오버레이 키 영역 상단의 상기 제1 패턴층에 의하여 제1 패턴을 형성하는 단계와, 상기 제1 패턴층 상에 제2 패턴층을 형성하는 단계 및 상기 제2 패턴층을 상기 제1 패턴과 일정한 간격을 이루도록 식각하여 상기 오버레이 키 영역의 저면에 제2 패턴을 형성하는 단계를 포함한다.
여기서, 상기 저면패드가 금속, Si 또는 이들의 산화물(Oxide), 질화물 (Nitride), 탄화물 (Carbide), 실리사이드(Silicide), 불순물이 도핑된 폴리실리콘 또는 이들의 합금중 어느 하나이상으로 이루어진 단일층 또는 이들간의 이중막 이상의 층상구조인 것이 바람직하며, 상기 제1 패턴층이 산화막, 질화막 또는 포토레지스트층인 것이 바람직하고, 상기 층간절연막을 이루는 물질이 산화막 또는 질화막인 것이 바람직하다.
나아가, 상기 오버레이 키를 이용하여 측정한 정렬도의 정렬오차인 3σ가 x축 방향으로는 40㎚~70㎚이고 y축방향으로는 50㎚~90㎚인 것이 바람직하다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명에 따른 오버레이 키는, 스크라이브 영역의 기판 상의 층간절연막에 형성된 오버레이 키 영역과, 상기 오버레이 키 영역의 저면에 형성된 저면패드와, 상기 오버레이 키 영역의 측벽에 잔류하는 잔류도전막과, 상기 오버레이 키 영역과 상기 층간절연막 상에 형성된 제1 패턴층에 의해 상기 오버레이 키 영역의 상단에 형성된 제1 패턴 및 상기 제1 패턴과 일정한 간격만큼 이격되어 있으며 상기 오버레이 키 영역의 저면에 형성된 제2 패턴을 구비한다.
여기서, 상기 저면패드의 두께가 상기 오버레이 키 영역의 깊이의 2/3 이하인 것이 바람직하며, 상기 제1 패턴과 상기 제2 패턴 사이의 간격이 30㎚~90㎚인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었으며, 어떤 층이 다른 층이나 기판 "상"에 존재한다고 기술될 때 이 어떤 층은 다른 층이나 기판과 직접 접하면서 존재할 수도 있고 그 사이에 제3의 층이 존재할 수 있다.
도7 내지 도13은 본 발명의 실시예에 의한 오버레이 키의 형성방법 및 그에 의한 오버레이 키를 설명하기 위한 공정단면도들이다.
도7을 참조하면, 스크라이브 영역(104) 상에 형성된 기판(100') 상에 오버레이 키 영역(110)을 정의하는 영역의 저면부위에 저면패드(202)를 형성한다. 여기서, 저면패드(202)는 금속, Si 또는 이들의 산화물(Oxide), 질화물(Nitride), 탄화물(Carbide), 실리사이드 (Silicide), 불순물이 도핑된 폴리실리콘 또는 이들의 합금중 어느 하나이상으로 이루어진 단일층 또는 이들간의 이중막 이상의 층상구조인 것이 바람직하다. 또한, 저면패드(202)는 균일한 두께를 가져야 하며, 오버레이 키 영역 깊이의 1/5 이상이고 2/3 이하인 것이 바람직하다. 만일, 그 두께가 2/3이상이면, 제1 패턴층(도 11의 116)이 오버레이 키 영역(110)에 의해 꺾여지는 지점(a)이 명확하지 않게 되어 패턴인식시에 오차를 유발한다. 만일 두께가 1/5이하이면, 저면패드(202)에 의한 이중턱선(124)의 형성이 억제되는 효과가 사라진다.
도8을 참조하면, 기판(100')과 저면패드(202)의 전면에 층간절연막(204)을 형성한다. 이때, 층간절연막(204)의 형성은 활성영역(102)의 기판(100) 상에 층간절연막을 형성하는 공정과 동시에 진행할 수 있다. 여기서, 층간절연막(204)을 이 루는 물질이 산화막 또는 질화막인 것이 바람직하다. 이어서, 층간절연막(204)의 전면에 포토레지스트층(206)을 도포한다.
도9를 참조하면, 포토레지스트층(206)에 오버레이 키 영역(110)을 정의하는 패턴을 형성한다. 상기 패턴을 식각마스크로 하여 층간절연막(204)을 식각하여 저면패드(202)를 노출시켜 오버레이 키 영역(110)을 형성한다.
도10을 참조하면, 기판(100)의 활성영역(도1의 102 참조) 상에 콘택을 형성하기 위하여 도전막(112)을 형성한다. 이때, 도전막(도1의 112 참조)은 기판(100)의 스크라이브 영역(도1의 104 참조) 상의 층간절연막(204)과 오버레이 키 영역(110) 위에도 형성된다. 한편, 오버레이 키 영역(110)은 활성영역(102)에도 형성할 수 있다. 여기서, 도전막(112)을 이루는 물질은 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 지르코늄(Zr), 하프니윰 (Hf), 바나디윰(V), 몰리브덴(Mo), 크롬(Cr)의 단일층 또는 이들간의 이중막 이상의 층상구조일 수 있다. 경우에 따라서는, 상기 도전성 물질이 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 몰리브덴(Mo), 티타늄(Ta) 또는 크롬(Cr)의 질화물(Nitride), 탄화물(Carbide), 실리사이드 (Silicide) 또는 불순물이 도핑된 폴리실리콘 또는 이들의 합금일 수도 있다. 나아가, 도전막(112)을 이루는 물질은 플러그 형성을 위해 사용하는 폴리실리콘가 바람직하다.
이어서, 에치백(etch back)공정을 이용하여 활성영역(102)과 스크라이브 영역(104)에 형성된 도전막(112)을 제거한다. 이때, 스크라이브 영역(104)의 도전막(112)이 완전히 제거되지 않고 오버레이 키 영역(110) 내의 측벽에 잔류하는 데 이를 잔류도전막(114)이라 한다. 잔류도전막(114)의 두께는 저면패드(202)의 두께와 밀접한 관련이 있다. 예를 들면, 저면패드의 두께가 크면, 잔류도전막(114)의 깊이는 작아지므로 잔류도전막(114)의 두께는 얇아진다.
도 11을 참조하면, 오버레이 키 영역(110)이 형성된 층간절연막(204)의 전면에 제1 패턴층(116)을 형성한다. 여기서, 제1 패턴층(116)은 절연막일 수도 있고 포토레지스트를 이용할 수도 있다. 통상적으로, 제1 패턴층(116)은 활성영역(102)에도 동시에 형성된다. 이때, 제1 패턴층(116)이 오버레이 키 영역(110)에 의해 꺾이는 지점(a)이 발생한다. 꺾이는 지점 a는 도6에서와 같이 평면적으로는 오버레이 키의 제1 패턴(120)을 이룬다. 본 발명의 실시예에서는 저면패드(202)를 형성함으로써 잔류도전막(114)의 두께가 얇아져, 오버레이 키 영역(110)의 상단에 이중턱선(124)이 형성되지 않는다. 즉, 이중턱선(도 6의 124)이 형성되지 않는 이유는 저면패드(202)가 일정두께로 존재하면, 잔류도전막(114)의 두께도 얇아져 제1 패턴(120)이 이중으로 꺾이는 것을 방지한다.
도12를 참조하면, 제1 패턴(120) 상에 제2 패턴층(118)을 형성한다. 제2 패턴층(118)은 절연막일 수도 있고 포토레지스트층일 수도 있으나 통상적으로 포토레지스층을 이용한다. 또한, 제2 패턴층(118)은 활성영역(102)에도 동시에 형성할 수 있다.
도13을 참조하면, 제1 패턴(120)의 측벽과 일정한 간격을 유지하도록 제2 패턴층(118)을 식각하여 오버레이 키 영역(110)의 저면의 제1 패턴(120) 상에 제2 패턴(122)을 형성한다. 즉, 제2 패턴(122)은 도6에서 도시된 평면도 상에서 제1 패턴(120)과 일정한 간격을 이루며 오버레이 키 영역(110)의 저면에 형성된다.
본 발명의 실시예에 의한 오버레이 키 정렬도의 측정은 시편 하나당 40개의 측정지점을 선정하여 실시하였으며 총 시편은 25매였다. 따라서, 측정한 지점은 모두 1,000개이었다. 정렬도를 측정한 후에는 각 측정치에 대한 측정오차를 확인하였다. 이때, 정렬도의 측정은 오버레이 키를 스캔(scan)하여 상호 위치관계를 계산하여 수행할 수도 있고, 경우에 따라서는 기준되는 패턴과 오버레이 키를 비료하여 측정할 수도 있다. 본 실시예에서의 측정치는, x축방향은 평균이 113㎚이고 표준편차 3σ가 64㎚이었다. 또한, y축방향은 평균이 150㎚이고 표준편차 3σ는 77㎚이었다.
삭제
삭제
본 발명의 실시예와 동일한 방법으로 측정된 종래의 기술에 의한 키의 정렬도에 있어서, x축방향은 평균이 206㎚이고 표준편차 3σ가 102㎚이었다. 또한, y축방향은 평균이 140㎚이고 표준편차 3σ는 131㎚이었다.
삭제
종래의 오버레이 키에 의한 정렬오차를 비교하여 보면, 본 발명에 의한 오버레이 키의 형성방법에 정렬도의 표준편차가 확연하게 줄어든 것을 확인할 수 있다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.
상술한 본 발명에 의한 오버레이 키 형성방법 및 그에 의한 오버레이 키에 따르면, 오버레이 키 영역의 저면에 저면패드를 형성함으로써, 오버레이 키 영역의 측벽에 잔류하는 잔류도전막의 깊이가 얕아지고 그에 따라 잔류도전막의 두께도 얇아지므로 이중턱선이 발생하지 않고 또한 정렬도 측정시 오버레이 키를 정확하게 인식할 수 있다.

Claims (8)

  1. 활성영역과 스크라이브 영역으로 이루어진 기판을 제공하는 단계;
    상기 스크라이브 영역의 기판 상에 저면패드층을 형성하는 단계;
    상기 저면패드층을 식각하여 저면패드를 형성하는 단계;
    상기 기판과 저면패드 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 포토레지스트층을 도포하는 단계;
    상기 포토레지스트층에 오버레이 키 영역을 정의하는 패턴을 형성하는 단계;
    상기 패턴을 식각마스크로 하여 상기 저면패드가 노출되도록 상기 층간절연막을 식각하여 오버레이 키 영역을 형성하는 단계;
    상기 오버레이 키 영역이 포함된 스크라이브 영역과 상기 활성영역 상에 도전막을 증착하는 단계;
    상기 스크라이브 영역 상의 도전막을 전면식각하여 제거하는 단계;
    상기 도전막이 제거된 오버레이 키 영역과 층간절연막 상에 제1 패턴층을 형 성하여 오버레이 키 영역 상단의 상기 제1 패턴층에 의하여 제1 패턴을 형성하는 단계;
    상기 제1 패턴층 상에 제2 패턴층을 형성하는 단계; 및
    상기 제2 패턴층을 상기 제1 패턴과 일정한 간격이 이루도록 식각하여 상기 오버레이 키 영역의 저면에 제2 패턴을 형성하는 단계;
    를 포함하는 오버레이 키의 형성방법.
  2. 제1항에 있어서, 상기 저면패드가 금속, Si 또는 이들의 산화물, 질화물, 탄화물, 실리사이드, 불순물이 도핑된 폴리실리콘 또는 이들의 합금중 어느 하나이상으로 이루어진 단일층 또는 이들간의 이중막 이상의 층상구조인 것을 특징으로 하는 오버레이 키의 형성방법.
  3. 제1항에 있어서, 상기 제1 패턴층이 산화막, 질화막 또는 포토레지스트층인 것을 특징으로 하는 오버레이 키의 형성방법.
  4. 제1항에 있어서, 상기 층간절연막을 이루는 물질이 산화막 또는 질화막인 것을 특징으로 하는 오버레이 키의 형성방법.
  5. 제1항에 있어서, 상기 오버레이 키를 이용하여 측정한 정렬도의 정렬오차인 3σ가 x축 방향으로는 40㎚~70㎚이고 y축방향으로는 50㎚~90㎚인 것을 특징으로 하 는 오버레이 키의 형성방법.
  6. 스크라이브 영역의 기판 상의 층간절연막에 형성된 오버레이 키 영역;
    상기 오버레이 키 영역의 저면에 형성된 저면패드;
    상기 오버레이 키 영역의 측벽에 잔류하는 잔류도전막;
    상기 오버레이 키 영역과 상기 층간절연막 상에 형성된 제1 패턴층에 의해 상기 오버레이 키 영역의 상단에 형성된 제1 패턴; 및
    상기 제1 패턴과 일정한 간격만큼 이격되어 있으며 상기 오버레이 키 영역의 저면에 형성된 제2 패턴;
    을 구비하는 오버레이 키.
  7. 제6항에 있어서, 상기 저면패드의 두께가 상기 오버레이 키 영역의 깊이의 2/3 이하인 것을 특징으로 하는 오버레이 키.
  8. 삭제
KR1020010005066A 2001-02-02 2001-02-02 오버레이 키의 형성방법 및 그에 의한 오버레이 키 KR100688487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005066A KR100688487B1 (ko) 2001-02-02 2001-02-02 오버레이 키의 형성방법 및 그에 의한 오버레이 키

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005066A KR100688487B1 (ko) 2001-02-02 2001-02-02 오버레이 키의 형성방법 및 그에 의한 오버레이 키

Publications (2)

Publication Number Publication Date
KR20020064522A KR20020064522A (ko) 2002-08-09
KR100688487B1 true KR100688487B1 (ko) 2007-03-09

Family

ID=27693115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005066A KR100688487B1 (ko) 2001-02-02 2001-02-02 오버레이 키의 형성방법 및 그에 의한 오버레이 키

Country Status (1)

Country Link
KR (1) KR100688487B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842740B1 (ko) * 2006-05-11 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 오버레이 측정 장치 및 이를 이용한오버레이 측정방법
KR100822607B1 (ko) * 2006-06-28 2008-04-17 주식회사 하이닉스반도체 반도체 장치의 오버레이 버니어 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252025A (ja) * 1993-03-02 1994-09-09 Fujitsu Ltd 位置合わせマークの形成方法
KR950012598A (ko) * 1993-10-29 1995-05-16 김주용 측정마크를 이용한 중첩정확도 측정방법
KR20000043552A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 오버레이 측정패턴
KR20010004583A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 정렬키 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252025A (ja) * 1993-03-02 1994-09-09 Fujitsu Ltd 位置合わせマークの形成方法
KR950012598A (ko) * 1993-10-29 1995-05-16 김주용 측정마크를 이용한 중첩정확도 측정방법
KR20000043552A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 오버레이 측정패턴
KR20010004583A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 정렬키 형성방법

Also Published As

Publication number Publication date
KR20020064522A (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
JPH09181180A (ja) 半導体集積回路及びその製造方法
JP4057083B2 (ja) 半導体集積回路の製造方法
KR100256800B1 (ko) 콘택홀 제조방법
KR100281182B1 (ko) 반도체 장치의 자기 정렬 콘택 형성 방법
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
KR100688487B1 (ko) 오버레이 키의 형성방법 및 그에 의한 오버레이 키
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
JP3172998B2 (ja) 半導体装置及びその製造方法
US6528372B2 (en) Sidewall spacer definition of gates
US20040121593A1 (en) Method for manufacturing semiconductor device through use of mask material
JP3151791B2 (ja) 限界寸法制御装置のモニタパターン及びその使用方法
JPH0671070B2 (ja) 半導体記憶装置の製造方法
KR100438789B1 (ko) 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법
JP4257357B2 (ja) 半導体装置の製造方法
KR100344770B1 (ko) 금속배선 형성 방법
KR0135837B1 (ko) 콘택홀의 공정 여유도를 개선한 반도체장치의 제조방법
KR100353527B1 (ko) 반도체 소자의 게이트 전극 및 그 형성방법
JPH0481323B2 (ko)
JPH05198684A (ja) 半導体装置の製造方法
KR20000040110A (ko) 반도체 소자의 제조방법
KR20100019707A (ko) 반도체 소자 및 그 형성 방법
KR19980015773A (ko) 반도체 장치의 콘택홀 형성방법
KR20010063526A (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR19980068059A (ko) 콘택 플러그 패턴 형성방법
KR20000060947A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee