KR100822607B1 - 반도체 장치의 오버레이 버니어 형성 방법 - Google Patents

반도체 장치의 오버레이 버니어 형성 방법 Download PDF

Info

Publication number
KR100822607B1
KR100822607B1 KR1020060058546A KR20060058546A KR100822607B1 KR 100822607 B1 KR100822607 B1 KR 100822607B1 KR 1020060058546 A KR1020060058546 A KR 1020060058546A KR 20060058546 A KR20060058546 A KR 20060058546A KR 100822607 B1 KR100822607 B1 KR 100822607B1
Authority
KR
South Korea
Prior art keywords
layer
vernier
etching process
forming
semiconductor device
Prior art date
Application number
KR1020060058546A
Other languages
English (en)
Other versions
KR20080000769A (ko
Inventor
김상민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060058546A priority Critical patent/KR100822607B1/ko
Publication of KR20080000769A publication Critical patent/KR20080000769A/ko
Application granted granted Critical
Publication of KR100822607B1 publication Critical patent/KR100822607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 장치의 오버레이 버니어 형성 방법에 관한 것으로, 특정 증착 공정이 진행된 하부 레이어 상에 산화막이 증착된 후, 산화막 모 버니어를 형성할 시 경사도를 완만하게 형성되도록 식각 공정을 진행하여 리워크 공정시 버니어의 저면의 어택을 방지하는 반도체 장치의 오버레이 버니어 형성 방법을 개시한다.
오버레이 버니어, α-카본층, 어택(attack)

Description

반도체 장치의 오버레이 버니어 형성 방법{Method for forming overlay vernier of semiconductor device}
도 1은 종래 기술에 따른 오버레이 버니어의 평면도이다.
도 2는 종래 기술에 따른 오버레이 버니어의 문제점을 설명하기 위한 소자의 단면도이다.
도 3 및 도 4는 본 발명의 일실시 예에 따른 오버레이 버니어의 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
11 : 모 버니어 12 : 자 버니어
21, 101 : 하부 레이어 22, 102 : 산화막
103 : 트렌치 23, 104 : 필름층
24, 105 : 금속층 25, 106 : α-카본층
26, 107 : 캡핑 SiON층
본 발명은 반도체 장치의 오버레이 버니어 형성 방법에 관한 것으로, 오버레이 버니어의 구조를 변경하여 급격한 경사각을 방지하는 반도체 장치의 오버레이 버니어 형성 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 웨이퍼 상에 형성되는 패턴들의 밀도가 조밀해지고 있는데, 특히 메모리 소자에서는 셀 영역의 패턴 밀도가 주변 영역에 비하여 패턴 밀도가 매우 높다. 한편, 셀 영역이나 주변 영역에 형성되는 소자들은 박막 증착 공정 및 박막 패터닝 공정을 여러번 반복 수행하여 제조된다.
이러한 박막 패턴 형성 공정 즉, 사진 식각 공정에서 가장 중요한 요소 중의 하나는 이전 스텝에서 웨이퍼 상에 이미 형성된 박막과 현재 스텝에서 새로이 패터닝될 박막간의 오버레이 정도이다. 이러한 웨이퍼 상에 이미 형성된 박막과 새로이 패터닝될 박막간의 오버레이 정도를 측정하기 위하여 오버레이 키가 사용된다.
도 1은 종래의 오버레이 키를 도시한 것으로서, 모 버니어(11)와 자 버니어(12)를 포함하여 구성된다. 이러한 모 버니어(11)와 자 버니어(12)의 거리를 측정함으로서 이전 스텝에서 웨이퍼 상에 이미 형성된 박막과 현재 스텝에서 형성될 박막간의 오버레이 정도를 측정하게 된다. 이와 같은 오버레이 키는 웨이퍼의 스크라이브 영역에 형성된다. 오버레이 키는 10~20㎛ 정도의 크기로 형성되는데, 현재 오버레이 정밀도는 0.02㎛ 이내로 조절이 요구되는 상황이므로 약간의 오버레이 버니어의 어택(attack)은 심각한 미스얼라인(misalign)을 유발할 수 있다.
도 2는 도 1의 모 버니어(11)의 단면도이다.
도 2를 참조하면, 하부 레이어(21) 상에 산화막(22)이 증착되고 특정 마스크 공정 후 식각 공정을 통하여 형성된 경사도가 큰 산화막(22)을 따라 특정 필름층(23)이 형성된다. 그 후, 필름층(23) 상에 텅스텐 또는 알루미늄과 같은 금속막(24)이 증착된다. 하드 마스크용 α-카본층(25)을 형성하고, 이를 보호하기 위한 캡핑 SiON층(26)을 형성한다. 그러나 경사도가 큰 산화막(22)으로 형성된 모 버니어의 내부의 저면에 증착된 캡핑 SiON층(27)은 다른 부분에 증착된 SiON층(26)보다 취약하게 형성되어 차후 리워크(rework) 공정 후에 어택(attack)이 발생하게 되며, 리워크 공정 중 클리닝(cleaning) 시 α-카본층(25)이 용출되어 나오는 문제점이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 특정 증착 공정이 진행된 하부 레이어 상에 산화막이 증착된 후, 산화막 모 버니어를 형성할 시 경사도를 완만하게 형성되도록 식각 공정을 진행하여 리워크 공정시 버니어의 저면의 어택을 방지하는 반도체 장치의 오버레이 버니어 형성 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 장치의 오버레이 버니어 형성 방법은 α-카본층을 하드 마스크로 사용하는 마스크 공정에 있어서, 특정 증착 공정이 진행된 하부 레이어 상에 산화막을 형성하는 단계와, 식각 공정을 진행하여 상기 산화막 내에 역사다리꼴의 트렌치를 형성하는 단계, 및 상기 트렌치를 포함한 전체 구조 상에 필름층, 금속층, α-카본층, 및 캡핑 SiON층을 순차적으로 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3 및 4는 본 발명의 일실시 예에 따른 반도체 장치의 오버레이 버니어 형성 방법을 설명하기 위한 소자의 단면도이다.
도 3을 참조하면, 특정 증착 공정이 진행된 하부 레이어(101) 상에 산화막(102)을 증착한다. 그 후, 식각 공정을 진행하여 트렌치(103)를 형성한다. 트렌치(103)는 개구부가 저면보다 넓도록 즉, 사다리꼴로 형성하는 것이 바람직하다. 트렌치(103)는 메인 칩의 주요 패턴의 산화막 식각 공정과 동시에 이루어지는 것이 바람직하다. 이때 식각 공정은 모 버니어의 식각 경사도가 완만하게 형성되도록 로딩 효과(loading effect)을 이용하여 식각한다. RIE, ME-RIE, ICP, ECR, HElicon 등 그 플라즈마 타입에 관계없이 모든 종류의 에쳐(etcher)를 이용하여 식각할 수 있다. 예를 들어, ICP 타입의 에쳐에서 3~1000mT 의 압력과, 50~1000W의 소스와 바이어스 파워, Cl2, HBr, O2 및 CF4 가스 중에서 적어도 어느 하나 이상의 가스를 포함하는 반응 가스를 이용하여 식각 공정을 진행하는 것이 바람직하다. 그 후, 트렌치(103)을 포함하는 전체 구조 상에 특정 필름층(104)를 형성한다.
도 4를 참조하면, 필름층(104)를 포함하는 전체 구조 상에 금속층(105)을 형성한다. 금속층(105)은 텅스텐 또는 알루미늄을 사용하여 형성하는 것이 바람직하다. 그 후, 금속층(105) 상에 하드 마스크용 α-카본층(106)과 캡핑 SiON층(107)을 순차적으로 형성한다. 이때 트렌치(103)의 완만한 경사각으로 인하여 후속 형성되는 금속층(105), α-카본층(106), 및 캡핑 SiON층(107)이 하부의 완만한 단차를 따라 형성되어 급격한 경사에 의해 후속 리워크 공정시 어택이 발생하는 것을 방지하여 α-카본층(106)이 용출되는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
본 발명의 일실시 예에 따르면, 특정 증착 공정이 진행된 하부 레이어 상에 산화막이 증착된 후, 산화막 모 버니어를 형성할 시 경사도를 완만하게 형성되도록 식각 공정을 진행하여 리워크 공정시 버니어의 저면의 어택을 방지하여 정상적이 오버레이 버니어를 형성할 수 있다.

Claims (6)

  1. α-카본층을 하드 마스크로 사용하는 마스크 공정에 있어서,
    특정 증착 공정이 진행된 하부 레이어 상에 산화막을 형성하는 단계;
    식각 공정을 진행하여 상기 산화막 내에 역 사다리꼴의 트렌치를 형성하는 단계; 및
    상기 트렌치를 포함한 전체 구조 상에 필름층, 금속층, α-카본층, 및 캡핑 SiON층을 순차적으로 형성하는 단계를 포함하는 반도체 장치의 오버레이 버니어 형성 방법.
  2. 제 1 항에 있어서, 상기 식각 공정은 RIE, ME-RIE, ICP, ECR 또는 HElicon 플라즈마 타입의 에쳐를 이용하여 실시하는 반도체 장치의 오버레이 버니어 형성 방법.
  3. 제 1 항에 있어서, 상기 식각 공정은 ICP 타입의 에쳐를 사용하여 실시하는 반도체 장치의 오버레이 버니어 형성 방법.
  4. 제 3 항에 있어서, 상기 식각 공정은 3~1000mT의 압력과, 50~1000W의 소스, 바이어스 전력을 사용하여 실시하는 반도체 장치의 오버레이 버니어 형성 방법.
  5. 제 3 항에 있어서, 상기 식각 공정은 Cl2, HBr, O2 및 CF4 가스 중에서 적어도 어느 하나 이상의 가스를 포함하는 반응 가스를 이용하여 실시하는 반도체 장치의 오버레이 버니어 형성 방법.
  6. 제 1 항에 있어서,
    상기 금속층은 텅스텐 또는 알루미늄으로 형성하는 반도체 장치의 오버레이 버니어 형성 방법.
KR1020060058546A 2006-06-28 2006-06-28 반도체 장치의 오버레이 버니어 형성 방법 KR100822607B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058546A KR100822607B1 (ko) 2006-06-28 2006-06-28 반도체 장치의 오버레이 버니어 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058546A KR100822607B1 (ko) 2006-06-28 2006-06-28 반도체 장치의 오버레이 버니어 형성 방법

Publications (2)

Publication Number Publication Date
KR20080000769A KR20080000769A (ko) 2008-01-03
KR100822607B1 true KR100822607B1 (ko) 2008-04-17

Family

ID=39212888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058546A KR100822607B1 (ko) 2006-06-28 2006-06-28 반도체 장치의 오버레이 버니어 형성 방법

Country Status (1)

Country Link
KR (1) KR100822607B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265118A (ja) * 1988-08-30 1990-03-05 Oki Electric Ind Co Ltd 半導体素子の製造方法
KR20020064522A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 오버레이 키의 형성방법 및 그에 의한 오버레이 키
KR20040107299A (ko) * 2003-06-13 2004-12-20 삼성전자주식회사 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법
KR20070069816A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 키박스를 갖는 반도체 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265118A (ja) * 1988-08-30 1990-03-05 Oki Electric Ind Co Ltd 半導体素子の製造方法
KR20020064522A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 오버레이 키의 형성방법 및 그에 의한 오버레이 키
KR20040107299A (ko) * 2003-06-13 2004-12-20 삼성전자주식회사 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법
KR20070069816A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 키박스를 갖는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20080000769A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
JP2009152243A (ja) 半導体装置の製造方法
KR100834396B1 (ko) 반도체 소자의 패턴 형성 방법
US8835323B1 (en) Method for integrated circuit patterning
CN109478502B (zh) 用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
KR100291154B1 (ko) 폴리사이드막의드라이에칭방법
US20070122753A1 (en) Method for manufacturing semiconductor device
US6780337B2 (en) Method for trench etching
JP2007013074A (ja) 半導体素子の製造方法
CN107731666B (zh) 双重图形化的方法
KR101295889B1 (ko) 반도체 장치의 제조 방법
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
JP2006253626A (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
KR100745898B1 (ko) 반도체 소자의 형성 방법
KR100822607B1 (ko) 반도체 장치의 오버레이 버니어 형성 방법
KR100796509B1 (ko) 반도체 소자의 제조방법
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
JP2006324615A (ja) 半導体素子の導電配線形成方法
KR100602099B1 (ko) 반도체 소자의 액티브 영역의 트랜치 형성 방법
KR100935252B1 (ko) 반도체 소자의 나노 패턴 제조 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR20090067369A (ko) 반도체 소자의 미세패턴 형성방법
KR100629603B1 (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee