KR100653797B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100653797B1
KR100653797B1 KR1019990049144A KR19990049144A KR100653797B1 KR 100653797 B1 KR100653797 B1 KR 100653797B1 KR 1019990049144 A KR1019990049144 A KR 1019990049144A KR 19990049144 A KR19990049144 A KR 19990049144A KR 100653797 B1 KR100653797 B1 KR 100653797B1
Authority
KR
South Korea
Prior art keywords
polishing
metal layer
abrasive
layer
rate
Prior art date
Application number
KR1019990049144A
Other languages
English (en)
Other versions
KR20000035287A (ko
Inventor
홈마요시오
곤도세이이찌
사꾸마노리유끼
오하시나오후미
이마이도시노리
야마구찌히즈루
오와다노부오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20000035287A publication Critical patent/KR20000035287A/ko
Application granted granted Critical
Publication of KR100653797B1 publication Critical patent/KR100653797B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

절연막 중의 홈으로의 구리 합금의 매립 배선을 형성할 때에 연마에 의해서 생기는 구리 합금층의 오목부 등의 증대를 억제한다.
배선이 되는 상층 금속층(13), 배리어가 되는 하층 금속층(12)을 연마할 때, 하층 금속층의 연마에 하층 금속층의 연마 속도가 에칭 속도를 5배 이상 크고, 또한 절연층의 연마 속도를 하층 금속층의 연마 속도보다도 충분히 작게 한다.
절연층의 부식이나 금속층의 디싱을 대폭 저감한 다마신(damascene) 배선을 형성할 수 있다.
반도체 장치, 기판, 금속 배선, 절연막, 연마

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 상층 금속층 외에 하층 금속층도 연마할 수 있는 연마제를 이용하여 다마신 배선을 형성하기 위한 공정을 나타내는 도면.
도 2는 하층 금속층을 거의 연마하지 않은 연마제를 이용하여 다마신 배선을 형성하기 위한 공정을 나타내는 도면.
도 3은 종래의 다마신 배선 형성 프로세스의 과제를 나타내는 도면.
도 4는 본 발명의 연마법에서의 배선 기판 표면의 깊이 방향의 시간 변화를 나타내는 도면.
도 5는 본 발명의 연마제의 예를 나타내는 도면.
도 6은 디바이스를 형성한 배선 기판 상에 2층의 구리 배선을 형성한 예를 나타내는 도면.
도 7은 디바이스를 형성한 배선 기판 상에 2층의 구리 배선을 형성한 예를 나타내는 도면.
도 8은 디바이스를 형성한 배선 기판 상에 2층의 구리 배선을 형성한 예를 나타내는 도면.
도 9는 디바이스를 형성한 배선 기판 상에 2층의 구리 배선을 형성한 예를 나타내는 도면.
도 10은 디바이스를 형성한 배선 기판 상에 2층의 구리 배선을 형성한 예를 나타내는 도면.
도 11은 디바이스를 형성한 배선 기판 상에 2층의 구리 배선을 형성한 예를 나타내는 도면.
도 12는 하층 금속층이 2층의 적층막으로 이루어지는 경우를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 30, 70 : 배선 기판
11, 21, 31, 71 : 절연층
12, 22, 32 : 하층 금속층
13, 23, 33, 73 : 상층의 금속층
72a : 접착용 하층 금속층
삭제
삭제
72b : 배리어용의 하층 금속층
610 : 배선 기판
611 : 매립 절연층
612 : 확산층
613 : 게이트 절연막
614 : 게이트
615 : 디바이스용 보호막
616 : 오염 방지막
617 : 평탄화층
618 : 제2 보호층
619 : 컨택트 홀
620 : 적층막
621 : 텅스텐의 층
622 : 제1 층간 절연층
623 : 제1 하층 금속층
624 : 제1 상층 금속층
625 : 제2 오염 방지층
626 : 제2 층간 절연막
627 : 제3 오염 방지층
628 : 제3 층간 절연층
629 : 제1 층간 접속 구멍
본 발명은 반도체 장치의 제조 방법 및 반도체 장치에 관하여 특히, 연마를 이용하여 반도체 장치의 금속 배선을 형성하는 방법 및 그 방법을 이용하여 제조된 반도체 장치에 관한 것이다.
최근, 반도체 집적 회로(이하, LSI라고 적는다)를 위하여 배선 기판 표면의 평탄화가 중요시되고 있다. 화학 기계 연마(Chemical Mechanical Polishing ; CMP. 이하, 특히 양해를 얻어서 연마라고 적는다)법은 그 대표적인 기술 중 하나라고 되어 있으며, 예를 들면 미국 특허 No. 4,944,836에 개시되어 있다. 예를 들면, LSI를 형성하는 실리콘 기판 등(배선 기판이라고 적는다) 상에 배선용 금속막을 형성하고, 이것을 공지의 리소그래피 기술과 반응성 드라이 에칭(Reactive Ion Etching ; RIE라고 적는다)을 이용하여 배선 패턴에 가공하고 이 위에 절연층을 형성한다. 이 절연층 표면을 연마에 의해서 평탄화하면, 상층에 형성하는 배선의 가공 정밀도 향상에 유효하다.
이것에 대하여, 다마신법이라고 불리는 연마를 이용한 금속 배선의 형성법도 주목받고 있다. 다마신법에서는 배선 기판 상에 절연막을 형성하고, 이것에 공지의 리소그래피 기술과 RIE를 이용하여 배선의 역패턴의 홈을 형성한다. 이 위에 배선용 금속막을 퇴적하고, 홈 내에 매립된 부분 이외의 금속막을 연마에 의해 제거하여 매립 배선을 형성한다. 이 기술은 예를 들면 특개평 2-278822호 공보에 개시되어 있다. 이 방법은 RIE에 의한 미세 가공이 곤란한 구리 합금을 배선으로 하여 이용하는 경우에 특히 유효하지만, 알루미늄 배선 패턴의 미세화에도 검토되고 있다.
종래의 다마신법의 상세에 대해서는 특개평 10-214834호나 1997년에 발행된 프로시딩스·CMP·MIC·컨퍼런스의 415-422페이지에 소개되고 있다. 이들의 예에 서는 텅스텐과 티탄의 복합층에 대하여 기재되어 있다. 이들을 기초로 도 3을 이용하여 설명한다. 우선, 도 3의 (a)와 같이 배선 기판(30) 상에 절연층(31)을 형성하고, 배선이나 층간 접속부로 해야할 홈 혹은 구멍 등의 오목부[합쳐서 홈(32)이라고 적는다]를 형성한다. 다음에 하층의 금속층(32)과 상층의 금속층(33)을 피착한다. 하층 금속층(32)으로서는 티탄을 상층 금속층(33)으로서는 텅스텐을 이용하고 있다.
다음에, 도 3의 (b)와 같이 연마에 의해서 홈부분 이외의 상층 금속층(33)과 하층 금속층(32)을 제거한다. 홈 패턴의 밀집부에서는 연마해야 할 상층 금속층(33)의 두께가 패턴이 없는 부분보다도 실효적으로 얇기 때문에, 패턴 밀집부에서는 패턴이 없는 부분보다도 빠르게 상층 금속층(33)의 연마가 종료하고, 하층 금속층(32)이나 제1 절연층(31)이 노출하는 한편으로, 패턴이 없는 부분에서는 아직 상층 금속층의 연마 잔류(33a)가 존재한다. 또한 하층 금속층(32)을 완전히 제거하기까지 연마를 계속하면, 도 3의 (c)와 같이 패턴이 없는 부분에 비하여 패턴 밀집부에서는 절연층(31) 표면이 깊이 E1만큼 우묵하게 들어가는 부식이라는 현상과, 또한 홈부의 상층 금속층(33)표면이 주위의 절연층(31) 표면보다도 깊이 D1만큼 우묵하게 들어가는 디싱이라고 불리는 현상이 발생한다. 또한, 패턴 밀집부와 패턴이 없는 부분과의 경계에는 특히 깊은 깊이 LE의 국소적인 부식(국소적 오목부)이 발생하는 것이 보고되고 있다.
이 국소적 부식의 발생은 연마 플래튼과 배선 기판과의 상대적인 운동 방향, 연마 패드의 종류 등에 의존하는 것이 진술되고 있다.
이와 같은 단차의 발생 원인은 이하와 같이 설명되고 있다. 금속용의 연마제로서는 일반적으로, 상층 금속층-하층 금속층-절연층의 순서로 연마 속도가 작아진다. 특히 하층 금속층과 절연층과의 연마 속도의 차이는 크며, 절연층의 연마 속도는 하층 금속층의 연마 속도의 수십분의 일밖에 이르지 못하는 경우가 많다. 이와 같이, 절연층(31)에 비하여 상층 및 하층의 금속층(32, 33)의 연마 속도가 크기 때문에, 패턴 밀집부에서 상층 금속층(33)이나 하층 금속층(32)의 연마가 종료하면 절연층(31)보다 표면이 우묵하게 들어가기 때문에, 절연층(31)의 돌기부에 실효적으로 큰 연마 가중이 집중된다.
이 연마 가중의 차에 따라서 패턴 밀집부에서는 절연층의 연마가 가속되어 큰 단차가 생기게 된다. 이와 같은 부식 깊이 E1나 국소적인 부식 깊이 LE 및 디싱 깊이 D1을 맞추면 깊이는 초기의 홈 깊이의 1/2 이상으로 도달하는 것이 드물지 않고, 매립 금속을 배선으로 하여 이용하는 경우에는 대폭적인 저항 증가의 원인이 되어 바람직하지 못하다. 또한, 이 위에 다마신법에 의해서 다층의 배선을 형성하고자 하면, 부식의 깊이 E1나 국소적 부식의 깊이 LE 및 디싱의 깊이 D1에 의해서 발생한 단차가 상층 배선에 반영되며, 오목부에 연마할 수 없는 금속층이 잔류하게 되어 상층의 배선의 단락을 초래하게 된다.
이상으로 진술한 같은 단차를 제언하는 방법으로서는 연마 속도의 차이를 실효적으로 작게 하는 이단 연마법이 제안되고 있다. 즉, 도 3의 (d)와 같이 상층 금속층(33)의 연마가 거의 종료한 단계에서 우선 연마를 종료한다. 텅스텐은 티탄보다 거의 5배의 연마 속도를 가지기 때문에, 티탄막이 없어지지 않은 가운데 연마를 종료하는 것은 가능하게 하고 있다. 다음에, 실리카 연마 입자와 수산화 칼륨 혹은 수산화 암모늄을 포함하는 연마제로 변경하여 하층 금속층(32)의 티탄을 연마한다. 이 연마제에서는 절연층(31)의 연마 속도는 티탄과 같은 정도이다. 이와 같은 연마법을 이용하면, 도 3의 (d)와 같이 부식 깊이 E2나 디싱 깊이 D2는 감소하고, 표면의 평탄성은 향상한다고 한다. 이 종래의 이단 연마법으로는 상층 금속인 두꺼운 텅스텐막 혹은 중간층의 질화 티탄의 층도 포함시킨 층의 연마를 하층 금속층인 티탄막 표면에서 정지시킴으로써 상층 혹은 중간층의 연마에 의한 변동을 해소시키고, 다음에 제2 연마를 행함으로써 연마 변동을 실질적으로 하층 금속층의 연마에 따르는 것만큼 감소시키는 것을 목적으로 하고 있다. 제2 연마에서는 하층 금속층과 절연층의 연마 속도가 같은 정도 이상이 바람직하다고 되어 있지만, 실제로 실현되고 있는 것은 절연층쪽이 약간 연마 속도가 크거나 혹은 양자가 거의 같은 값이다. 양자를 거의 같게 함으로써 연마 속도의 패턴 의존성을 감하는 것도 목적으로 하고 있다. 이 방법에 따르면 연마 후의 절연층 표면의 평탄성은 개선된다. 구체적으로는 절연층의 연마 속도를 대폭 늘리고 있다. 따라서, 잔존하는 절연막의 막 두께는 오히려 감소하게 되는 경우도 있지만, 종래는 텅스텐을 매립하여 플러그로서 이용하는 용도 등이 중심이 되기 때문에, 특개평 9-167768호 등에 기재되어 있듯이 오히려 금속층을 기초 절연층에서 돌출시키는 쪽이 바람직하다고 되어 왔다. 그 때문에, 절연층이 깎였다고 해도 절연층 표면층의 평탄화가 중요시되어 왔다.
또한, 구리 합금의 연마에 대해서는 특개평 8-83780에 소개되고 있다. 여기서는 구리 합금과 텅스텐의 막의 연마법에 대하여 진술되고 있다. 연마제로서, 알루미나 연마 입자, 금속층의 산화제와 에칭제, 방식제를 함유한 물질이 양호한 특성을 나타내는 것이 진술되고 있다. 즉, 산화제에 의해서 금속 표면을 산화하면서 무기 연마 입자나 연마 패드와의 마찰에 의해서 그 산화물을 기계적으로 제거하는 것이 기본적인 연마의 메카니즘이라고 되어 있다. 에칭제는 금속층의 연마 속도를 늘리기 위해서 이용된다. 다만, 에칭제를 첨가하면 연마 입자나 연마 패드가 접촉하지 않은 홈부분의 금속막에 대해서도 에칭이 진행하고 평탄화가 손상된다. 이것을 피하기 위해서 방식제를 첨가하고 있다. 연마 속도와 에칭 속도와의 비를 크게 함으로써 디싱을 억제할 수 있으며 결과로서 가공 정밀도도 개선할 수 있다. 이 예에서는 연마제의 pH는 거의 중성이라고 생각된다. 다만, 방식제를 첨가하면 연마 속도도 급격하게 감소한다. 0.1%의 방식제를 첨가하면 연마 속도는 10㎚/min 정도에까지 감소한다. 따라서 연마 속도와 에칭 속도와의 비는 반드시 방식제의 농도가 높은 쪽이 커진다고는 한하지 않는다. 또한, 실용적으로는 100㎚/min 정도의 연마 속도는 필요하기 때문에, 이와 같은 특성은 실제로 이용하는데는 적합하지 못하다. 또, 디싱을 더욱 저감하기 위해서 구리 합금의 연마는 상온에서 행하고, 다음에 연마 플래튼이나 연마제의 온도를 내려서 연마 특성을 변화시켜서 주로 장벽층의 연마를 행하는 실질적인 2단 연마의 방법도 소개되고 있다.
이들의 연마를 행하기 위한 시판 연마제에는 이하의 것 등이 알려져 있다. 구리 합금용의 연마제로서는 알루미나 연마 입자를 포함하는 QCTT1010(로델사 상품명. 과산화 수소수와 혼합하여 이용한다)이 있다. 텅스텐용 연마제로서는 실리카 연마 입자를 포함하는 SS-W2000(캐봇사 상품명. 과산화 수소수와의 혼합하여 이용한다), 알루미나 연마 입자를 포함하는 WA-400 (캐봇사 상품명. 동일 회사 제조로 질산 제2철을 포함하는 FE-400액과 혼합하여 이용한다), MSW-1000(로델사 상품명. 과산화 수소수와 혼합하여 이용한다), XGB-5542(로델사 상품명. 요오드 산화 칼륨과 혼합하여 이용한다) 등이 알려져 있다. 절연막의 연마 속도를 늘리기 위해서는 연마제가 알칼리성인 것이 바람직하며, 일반적으로는 실리카 연마 입자와 수산화 암모늄이나 수산화 칼륨을 포함하는 연마제가 이용된다. 절연막의 연마는 꽤 오래 전부터 행해지고 있으며, 다수의 제품이 시판되고 있다. 수산화 암모늄이나 수산화 칼륨의 농도에 의해서 액의 수소 이온 농도(pH라고 적는다)가 변하고, 연마 특성도 변화하는 것이 알려져 있다. 전술한 특개평 10-214834호에서는 이 종류의 연마제가 하층의 금속층인 티탄층의 연마에도 이용되고 있다고 생각된다.
삭제
삭제
삭제
삭제
삭제
삭제
그러나, 이 이단 연마법에서는 도 3에서 설명한 바와 같이, 하층 금속층(32)과 절연층(31)과의 연마 속도를 가까이 하기 위해서, 실리카 연마 입자와 수산화 칼륨이나 수산화 암모늄 등의 알칼리액으로 이루어지는 연마제를 이용하여 절연층(31)의 연마 속도를 증가시켰다. 이 때문에, 표면의 단차는 대폭 감소하지만 패턴이 없는 부분의 절연층(30)도 깎여서 도 3의 (e)의 △T분만큼 막 두께가 감소한다. 따라서 부식 E2나 디싱 D2 및 막 두께 감소 △T를 맞추면, 홈 깊이의 감소는 현저하며 매립된 금속층의 두께가 감소하고, 이것을 배선으로서 사용하는 경우에는 저항의 증가로서 나타나므로 역시 충분하다고는 할 수 없다.
또한, 하층 금속막(32)인 티탄의 연마 속도는 구리 절연층(30)의 연마 속도와 같은 정도가 실제로는 이용되고 있다. 그 상한이 되는 비율은 구체적으로는 0058란에 연마제로서 요오드산 칼륨을 이용한 경우, 티탄의 연마 속도가 120㎚/min, 산화막의 연마 속도가 25㎚/min이라고 기재되어 있다.
따라서, 티탄의 연마 속도가 산화막의 연마 속도의 4.8배(120÷25=4.8)가 된다. 이 연마제는 제1 연마제로서 사용할 수 있지만, 제2 연마제에는 별도의 연마제가 필요한 것이 진술되고 있다. 따라서, 제2 연마제에는 하층 금속층의 연마 속도는 절연층과 거의 동등한 것이 바람직하고, 4.8배보다도 낮아야만 한다는 것을 알 수 있다. 그러나, 대면적의 배선 기판 내의 연마 속도 분포나 복수의 배선 기판 간의 구조나 연마 속도의 변동 등을 고려하여 수십% 정도의 과잉 연마를 행하면, 기판 내에서는 홈깊이의 변동, 나아가서는 배선 두께의 차이에 따른 저항 변동이 커지게 되므로, 같은 정도 혹은 넉넉잡아서 4배 이내의 연마 속도의 선택성의 값은 충분하다고는 할 수 없다.
낮은 저항의 배선을 배선 기판 전면에 걸쳐 균일하게 형성하기 위해서는 절연층(31)의 두께를 줄이는 일 없이, 배선 기판 전면의 소정 부분 예를 들면 배선회로나 소자가 형성되어 있는 영역에 걸쳐 상층 및 하층의 금속층을 재현성좋고 균일하게 제거하는 것이 요구된다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 상층의 금속층과 장벽 효과를 갖는 하층의 금속층으로 이루어지는 적층의 다마신 배선을 형성할 때의 배선 형상의 열화를 억제하면서 수율이나 안정성좋게 제1 합금층을 제거하여 배선을 형성하는 것을 목적으로 한다.
또, 상기 특개평 10-214834호에는 연마의 화학적 에칭에 관한 기술은 없어서 연마 공정에서 얼마만큼 화학적으로 에칭이 진행되고 있는지 도무지 불명확하다.
(1) 첫째로, 상기 목적은 상층의 금속층의 제1 연마 후, 하층의 금속층의 제2 연마를 행할 때, 하층의 금속막의 연마 속도가 기초의 절연층의 연마 속도보다도 커지도록 연마함으로서 달성된다. 즉, 도 1의 (a)에 도시한 상층 금속층(13)을 연마한 제1 연마 후, 도 1의 (b)에 도시한 하층 금속층(12)을 연마하는 제2 연마를 행할 때, 절연막(11)에 대하여 선택비를 크게 하여 하층 금속층(12)을 연마하는 것이다. 실제로는 하층의 금속막의 연마 속도가 기초 절연막 연마 속도의 5배 이상이 바람직하다. 또한, 연마 정밀도를 현저하게 높이고 싶은 경우는 7 내지 10까지 높이는 것이 바람직하다. 원리적으로는 이 비율의 상한은 없으며, 예를 들면 하층 금속층의 연마에 실질적으로 연마 입자를 포함하지 않은 연마제를 이용하면, 절연층과의 연마 속도의 비는 충분히 10을 넘는다. 이와 같이, 기초 절연막과의 연마 선택비를 크게함으로서, 기초 절연막의 막감소를 억제할 수 있으므로, 배선 저항을 낮게 하는 것이 가능해진다. 또, 본 명세서에서 실질적으로 연마 입자를 포함하지 않은 연마제란 연마 입자의 량이 연마제의 0.1wt% 이하인 연마제를 말하는 것으로 한다.
이러한 연마 과정의 시간적인 변화를 도 4를 이용하여 설명한다. 간단하게 하기 위해서, 상층 금속과 하층 금속과의 2층으로 이루어지는 경우에 대하여 진술한다. 제1 연마에서는 상층 금속층은 빠르게 연마된다. 그리고, 도 4의 (a)와 같이 하층 금속층의 연마 속도가 낮은 경우는 하층 금속층의 거의 표면에서 실질적으로 연마가 정지된다. 과잉 연마를 행하여도 거의 영향은 없다. 다음에 제2 연마를 행한다. 절연층의 연마 속도는 하층 금속층의 연마 속도보다도 현저하게 낮기 때문에, 연마 속도 최저(Min)의 부분의 연마가 종료 후, 또한 10 내지 20% 정도의 과잉 연마를 행하여도 깊이 변동이 생기는 최대 부분의 절연층의 연마량은 매우 근소하다. 그 깊이 변동은 연마 속도의 비가 클수록 작아진다. 또한, 하층 금속층의 연마 속도도 상층 금속층의 연마 속도와 같은 정도인 경우는 도 4의 (b)와 같이 거의 과잉 연마를 행하지 않고서 절연층의 표면에서 제1 연마를 거의 종료시킨다. 여기서는 연마 속도가 평균적인 부분에서 연마가 종료한 경우에 제1 연마를 종료시켜도 좋다. 연마 속도 최대(Max) 부분에서는 절연층이 약간 연마되지만 그 값은 상층 혹은 하층의 금속층의 연마 속도의 절연층의 연마 속도에 대한 비에 거의 반비례하여 작게 억제된다. 다음에 제2 연마에 의해서 하층 금속층을 제거한다. 연마 속도 최소(Min) 부분의 연마 종료로부터 또한 10 내지 20% 정도의 과잉 연마를 행하여도 좋다. 이 경우, 도 5의 경우보다는 약간 깊이 변동이 늘지만, 절연층의 연마 속도가 하층 금속층의 연마 속도보다도 현저하게 낮기 때문에, 종래 기술에 의하면 훨씬 적어진다. 현저한 경우는 디싱이나 부식을 포함시킨 깊이 변동은 종래의 1/3 내지 1/5 정도까지 개선된다.
(2) 또한, 둘째로, 상층의 금속층의 제1 연마 후, 하층의 금속층의 제2 연마 시에 하층 금속층의 연마 속도가 상층 금속층의 에칭 속도보다도 충분히 커지는 조건, 구체적으로는 5배 이상의 조건으로 연마를 행함으로써 상기한 목적이 달성된다. 종래는 절연막의 연마 속도에 대하여, 하층 금속층의 연마 속도를 크게 하도록 연마 속도비를 유지하면, 하층 금속층 표면이 우묵하게 들어가며 반대로 평탄성이 저하한다고 하였다. 이에 대하여, 본 발명에서는 연마는 기계적 작용에 화학적 작용이 가미되어 연마되는 점에 주목한 것이다. 또, 기계적 작용에 화학적 작용을 가미한 연마에서는 연마와 함께 연마제에 포함되는 성분과 금속층과의 화학 반응에 의한 부식(에칭이라고 적는다) 현상도 많든 적든간에 진행한다. 이 에칭 속도의 대소는 연마의 정밀도에 큰 영향을 미친다. 상층 금속층의 에칭 속도가 큰 경우는 도 3의 (e)에 도시한 그대로 하층 금속층(32)을 연마하면, 상층 금속층(33)이 오목하게 들어가며 다마신으로 특히 문제가 되고 있는 디싱이나 부식을 발생시키게 되기 때문이다. 구체적으로는, 하층의 금속층의 연마 속도의 상층 금속층의 에칭 속도에 대한 비는 5 이상 바람직하게는 10 이상으로 충분히 크게 유지하는 것이 필요하다. 또한, 배선 기판 전면에 걸쳐 배선 두께를 균일하게 유지할 필요가 생긴 경우 등은 15 이상이 바람직하다.
(3) 또한, 셋째로, 상층의 금속층의 제1 연마 시, 상층 금속층의 에칭 속도를 상층의 금속층의 연마 속도의 1/5 이하, 바람직하게는 1/10 이하로 낮게 유지하도록 하고, 그 후 하층 금속층의 제2 연마를 행함으로써 달성된다. 이와 같이 함으로서, 상층 금속층의 연마의 제어가 용이해짐과 함께, 하층 금속층의 제거를 안정적으로 행할 수 있다. 물론, 이 조건 외에 하층 금속층에 대해서도 상층 금속층의 에칭 속도가 하층 금속층의 연마 속도의 1/5 이하, 바람직하게는 1/10 이하로 하는 것이 바람직하다.
상기 (2) 또는 (3)에 기재한 방법으로는 제1 혹은 제2 연마 시에 절연층이 약간 깎일 가능성은 남지만 연마제의 pH는 산성이기 때문에, 연마에 의해서 깎이는 량은 매우 조금이다. 또, 본 명세서에서는 pH가 6.5 이상 7.5 이하를 중성 영역, 6.5 미만을 산성 영역, 7.5를 넘은 값을 염기성(알칼리성) 영역이라고 부르기로 한다.
여기서, 연마 속도의 에칭 속도에 대한 비를 크게 하기 위해서는 이하의 방법이 있다. 연마 속도는 연마제의 특성 외에 연마 하중, 연마 플래튼(platen)의 회전수의 증가와 함께 증가한다. 한편, 에칭 속도는 연마 하중 등에는 너무 의존하지 않고, 연마제의 특성에 따라 거의 정해진다. 따라서, 연마 하중이나 플래튼 회전수가 큰 조건을 이용하는 것이 바람직하다. 낮은 연마 하중을 이용하기 위해서는 그 만큼 연마제의 에칭 속도를 저감하는 것이 필요해진다.
(4) 넷째로, 절연막의 개구부 내에 매립된 하층 금속층의 높이가 그 개구부 내의 상층 금속층의 높이보다도 높은 반도체 장치로 함으로써 달성된다. 이러한 구조이면, 상층 금속층이 측면의 절연막에 직접 접촉하는 일이 없어지며 신뢰성 향상에 유리하다.
도 2d에는 본 발명에 따라 형성한 배립 배선의 단부의 상세를 나타낸다. 절연층(21)의 금속층과 접하는 면의 상단부(25)는 연마 패드와의 마찰에 의해서 약간의 경사를 가지지만, 그 기울기각은 1도 이하이다. 또한 연마로 매립된 상하 금속층의 단부(24)에서는 우선 하층 배선층(22)의 연마면이 절연층(21)의 연마면과 동등혹은 약간 낮게 되어 있지만 그 차는 5㎚ 이하이다. 또한 상층 배선층(23)의 연마면은 하층 배선층의 연마면보다 역시 5 - 10㎚ 정도 낮게 되어 있다. 이것은 하층 금속층을 연마할 때, 상층 금속층이 동이기 때문에 매우 에칭되기 쉬우며, 약간 에칭되게 되기 때문이라고 추정된다. 다만, 하층 금속층으로부터 떨어진 방향의 연마면의 기울기는 1도 이하로 매우 고정밀도로 형성되어 있다.
상기 발명의 구성은 이하의 연마의 성질에 의한 것이다.
발명자 등은 연마제의 조성을 적절하게 선택함으로써, 기판 온도를 변경하거나 할 필요없이 상기 연마제의 연마 속도와 에칭 속도를 거의 독립적으로 제어할 수 있는 것을 발견하였다. 이것에 의해서 절연층의 연마 속도를 증가시키는 일 없이 부식이나 디싱, 그 위에 국소적 오목부(국소적 부식)를 현저하게 저감할 수 있는 것을 알았다.
여기서 연마제의 에칭 속도의 중요성에 대하여 발견된 것을 진술한다. 일반적으로 에칭 속도의 측정은 액이 정지한 상태에서 행해져 왔다(Static Etching Rate 등이라고도 불린다). 그러나, 실제의 연마 중에는 연마제가 고속으로 배선 기판 표면을 이동한다. 그 속도는 십 내지 수십m/min에 미친다. 발명자 등은 이와 같이 액이 고속으로 운동하고 있는 상태에서의 에칭 속도는 정지 상태의 에칭 속도의 수배로도 증가하는 경우가 있는 것을 새롭게 발견하였다. 덧붙여, 연마해야 할 금속층이 복수의 층인 경우, 에칭 속도에 대해서는 그 전부에 대해서 고려해야만 한다. 여기서는 상층, 하층의 2층의 경우에 대해서 설명하지만, 층수에 대해서는 2층에 한하는 것은 아니다. 우선, 상층 금속층에 대한 제1 연마에서는 그 종료 시에 상층 금속층과 하층 금속층과의 양쪽이 배선 기판 표면에 나타난다. 제1 연마를 지나치게 행하는 것은 일반적으로 필요하며, 이 때, 상층 금속층의 디싱을 억제하기 위해서는 상층 금속층의 연마 속도에 대하여 상층 금속층의 에칭 속도를 낮게 유지하는 것이 필요하다. 그 비율은 5 이상이 필요하며, 바람직하게는 10 이상이 적합하다.
하층 금속층에 대해서도 디싱을 억제하기 위해서는 상층 금속층의 연마 속도에 대하여 하층 금속층의 에칭 속도를 낮게 유지하는 것이 요구된다. 다만, 하층 금속층이 약간 에칭되어 디싱이 생겼다고 해도 후술한 제2 연마 종료 후에 보호층을 형성하는 등의 수단을 이용하는 경우는 그것만은 아니다. 다만, 그 경우는 다마신 배선 공정이 복잡해진다. 이에 대하여, 제2 연마 공정에서는, 상층 및 하층의 금속층이 공존하는 상태에서 연마를 개시하고, 배선 기판 평면부의 하층 금속층이 제거되기까지 계속된다. 따라서, 제2 연마제에 대해서는 하층의 금속층의 연마 속도가 상층 및 하층의 금속층의 양쪽의 에칭 속도보다도 크게 유지해야만 한다. 그 비는 역시 5 이상이 필요하며, 10 이상인 것이 바람직하다. 또한, 배선 저항의 증가를 억제하고자 하거나, 면적이 150㎜ 직경 이상의 대면적의 배선 기판 전면에서의 배선 저항의 균일성을 높게 유지하기 위해서는 15 이상이 바람직하다.
이와 같은 연마제를 이용하면, 절연층과의 연마 속도의 선택성을 충분히 크게 유지하여도 연마 중에 금속층의 연마면이 오목하게 들어가는 것은 무시할 수 있을 정도로 작으며, 결과로서 부식이나 디싱의 발생도 억제할 수 있는 것을 알 수 있다. 연마제가 정지 상태의 에칭 속도와 교반 상태에서의 에칭 속도와는 대체로 이하와 같은 비율을 얻을 수 있다. 구리 합금과 같이 화학 반응성이 강한 금속으로는 종래는 에칭성이 높은 연마제가 많았다. 그와 같은 에칭성이 높은 연마제로서는 정지 상태에서의 에칭 속도가 크며, 대체로 정지 상태에서 5㎚/min을 넘는 경우가 많고, 교반 상태에서의 에칭 속도는 그 5 내지 10배에 도달한다. 구리 합금 표면에서의 에칭 작용이 강하기 때문에, 연마제가 교반되어 항상 새로운 액이 공급되면 에칭 속도가 대폭 증가하는 것으로 생각된다. 연마제를 바꿔서, 정지 상태의 에칭 속도를 작게 즉 에칭성을 낮게 한 경우, 발명자 등의 실험에서는 대체로 5㎚/min에 도달하지 않은 것과 같은 경우에는 연마제를 교반하여도 에칭 속도는 기껏해야 2배 정도로밖에 되지 못했다.
또한 티탄이나 텅스텐 혹은 그 화합물 등의 경우는 화학 반응성이 상대적으로 낮기 때문에, 교반 상태의 에칭 속도의 정지 상태의 에칭 속도에 대한 비는 2배 정도로 멈추는 경우가 많지만, 연마 속도도 낮아지기 때문에, 연마 속도의 교반 에칭 속도에 대한 비가 중요하며 대체로 이 비가 10이상인 경우는 저 에칭성이라고 판단할 수 있었다.
또, 본 명세서에서 진술하는 에칭 속도란, 원칙으로서 운동 상태를 예상하기 위해서 액을 교반하면서 측정한 값을 가리킨다.
다음에, 도 5에 본 발명의 일례로서 제1 연마 및 제2 연마를 실질적으로 동일한 연마제를 이용하여, 동의 방식제로서 이용한 벤조트리아졸(BTA)의 농도를 변화시키는 것에만 따라서 제1 연마제 및 제2 연마제를 얻는 방법에 대하여 적는다. 우선, 연마 속도나 에칭 속도는 BTA의 농도가 증가함에 따라서 감소한다. 다만, 감소의 정도는 연마제에 포함되어 있는 유기산의 종류나 농도 혹은 산화제의 농도에 따라서 다르다. 다만, 일반적으로는 BTA를 첨가하지 않은 상태에서의 부식성이 강한 연마제(고부식성) 쪽이 BTA 첨가에 의한 감소의 정도가 현저하며, BTA를 포함하지 않은 경우의 부식성이 낮은 연마제(저부식성) 쪽이 첨가에 의한 감소의 정도가 완만한 경우가 많다. 소정의 효과를 얻는데에 필요한 농도도 다르다. 편의상, 도 5에서 BTA 농도가 1.0의 상대 농도란, 구리 합금의 연마 속도가, BTA를 가하지 않은 경우의 연마 속도 대부분이 10% 이하가 되는 농도를 나타내고 있다. 도 5에서 고부식성의 연마제로서는 제1 연마제는 BTA의 농도가 상대비 0.01 내지 0.3 정도의 범위이면 좋다. 저부식성 연마제로서는 0.05 정도 내지 0.7 정도가 된다. 제2 연마제로서는 BTA의 농도를 제1 연마 시의 양보다도 많게끔 늘리면 좋다. 또, 이 연마제에서는 하층 금속층의 연마 속도는 BTA의 농도에 너무 의존하지 않으므로, 고농도측에서는 하층 금속층의 연마 속도가 크며, 상층 금속층이나 절연층의 연마 속도가 낮은 제2 연마제가 얻어진다. 다만, 하층 금속층의 연마 속도는 금속이나 화합물의 종류에 의해서 2 내지 3배 정도 변화하는 경우도 있으므로, 적절하게 유기산의 종류가 다른 연마제를 선택하는 것이 바람직하다.
제1 연마제로서 실질적으로 연마 입자를 포함하지 않은 연마제를 이용하는 경우는 하층 금속층은 거의 연마되지 않는다. 이 경우는 절연층의 연마 속도가 낮은 것만이 중요하므로, 도 5에서의 저농도측, 고농도측 중 어느쪽의 연마제를 제2 연마제로서 이용할 수 있다.
또, 연마제에 대한 고부식성, 저부식성의 구별은 일반화한 것은 아니다. 본 발명에서는 상층 금속층용 제1 연마제에 대해서, 정지 상태에서의 상층 금속층의 에칭 속도가 5㎚/min 이하의 것을 저부식성으로 하였다.
다음에, 구체적인 공정에 대하여 이하에 나타낸다.
① 제1 방법으로서는 제1 연마의 공정은 상층뿐만아니라 하층의 금속층도 연마되는 경우 이다. 상층의 금속층이 구리 합금인 경우, 전술한 시판 연마제 중의 과산화 수소를 산화제로서 이용하는 것은 거의 전부 적용할 수 있다. 이들의 연마제에서는 상층의 금속층의 연마 속도의 하층 금속층(텅스텐이나 티탄, 탄탈이나 이들의 합금)에 대한 연마 속도의 비율은 대체로 플러스 마이너스 150% 정도의 범위에 있다. 또한, 대강 상층의 금속층의 에칭 속도는 크며 수십㎚/min에도 미치는 것도 드물지 않으며 상층 금속층의 연마 속도는 상층 금속막의 에칭 속도에 대하여 3-5 정도의 비가 많기 때문에, 필요에 따라서 방식제의 첨가량을 조정하여 에칭 속도를 제어하고, 상층 금속층의 에칭 속도에 대한 상층 금속층의 연마 속도의 비를 5 이상, 바람직하게는 10 이상으로 향상시킨다. 단지, 에칭 속도를 지나치게 감소하지 않도록 하고, 작업 처리량을 향상시켜서 상층 금속층의 연마시간을 단축시킨다.
이들의 상층 및 하층의 금속층이 모두 연마되는 연마제를 이용한 경우, 제1 연마로서는 지나친 연마는 피하는 것이 바람직하다. 그 반면, 하층의 금속층이 부분적으로 남은 상태에서 전체의 연마가 종료하였다고 오인하게 되면, 금속 배선 간이 단락하게 되며 수율을 손상한다. 이것도 일단 연마법의 단점이다. 그래서, 과잉 연마를 가능한 한 적게하여 제1 연마 공정을 종료시키고, 계속하여 제2 연마를 행한다. 여기서는, 하층의 금속층의 연마 속도가 절연층의 연마 속도에 비하여 5배보다도 커지는 것과 같은 제2 연마제를 이용하는 것이 필요하다. 과잉 연마를 행한 경우의 절연층의 막 두께 감소를 억제하기 위해서이다. 연마 전의 절연층의 주표면이 충분하게 평탄한 경우에는 7배 이상, 바람직하게는 10배 이상이 적합하다. 다만, 실제의 배선 기판 상에는 수㎚ 내지 100㎚ 정도의 깊이의 요철이 잔류하고 있는 경우가 있다. 이와 같은 오목부에 잔류하는 금속층을 제거하기 위해서는 연마제의 에칭성을 늘리거나 절연층을 깎어서 평탄화하는 것 중 어느 하나의 방법이 있다. 후자를 이용하는 경우에는 절연막의 연마 속도에 대한 하층의 연마 속도의 비를 7배 내지 10배 정도로 행하면, 제2 연마 공정의 연마 시간을 단축할 수 있다. 또, 절연층의 연마 속도와, 상층 금속층의 연마 속도와의 관계는 별로 없지만 과잉 연마의 경우를 고려하여 상층 금속층의 연마 속도의 1/3보다 작은 것이 바람직하다.
또한, 하층 금속층을 연마하기 위한 제2 연마제에 의한 상층의 금속층의 연마 속도와 하층의 금속층의 연마 속도와의 비는 상층 금속층의 연마를 위한 제1 연마 공정의 조건이나 배선 기판 표면의 평탄성 등에 따라서 조정하면 좋다.
이상, 상층 금속층 및 하층 금속층의 연마에 대하여 설명하였지만, 구체적으로는 상층 금속층으로서는 예를 들면, 구리 혹은 구리를 주성분으로 하는 합금, 하층 금속층으로서는, 예를 들면 티탄, 탄탈, 텅스텐 혹은 이들의 질소나 규소와의 화합물을 이용한다. 또한, 하층 금속층은 반드시 1층일 필요는 없으며 2층 이상의 적층막을 이용하여도 좋다. 또, 하층 금속막은 접착성이나 장벽성의 면에서는 탄탈, 티탄이나 그 질소 화합물이 우수하지만, 막형성이나 연마가 용이하다는 점에서 텅스텐이나 그 질소 화합물 혹은 질소 규소 화합물 등을 이용하여도 좋다.
여기서 상기한 제1 방법을 가능하게 하기 위한 원하는 특성의 연마제를 실현하는 방법을 예로 든다. 제1 연마제에 대해서는 전술한 시판 연마제 중, 알루미나나 실리카 연마 입자, 에칭제로서 과산화 수소수와 유기산을 포함한 것에 미량의 보호층 형성제를 가한 것으로 되지만 이것에 한하는 것은 아니다. 시판 연마제 이외에 또한 각 종의 유기산이나 보호층 형성제를 적절하게 첨가한 것을 이용할 수도 있다.
보호제로서는 본 발명에서는 벤조트리아졸(이하, BTA라고 적는다), BTA 카르복실산 등의 BTA의 유도체, 도데실메르캅탄, 트리아졸, 톨릴트리아졸 및 이들 물질의 유도체 또는 이들의 혼합물로부터 선택하여 제1 보호층 형성제로서 이용하였다. 이들 중에서 BTA가 가장 유효하며 안정적인 효과가 얻어졌다. 본 발명에서는 연마제의 종류에도 따르지만 대체로 0.01wt% 내지 0.05wt% 정도를 첨가하면 충분하였다. 또한, 이들의 보호제의 첨가에 의한 연마 속도 저하를 피하기 위해서 폴리아크릴산, 폴리메타크릴산 혹은 이들의 암모늄염 또는 이들의 혼합물 혹은 에틸렌디아민사초산에서부터 선택한 제2 보호층 형성제를 필요에 따라서 첨가하였다. 이들을 첨가하면 제1 보호층 형성제의 농도를 저하시켜도 양호한 저에칭 특성을 실현할 수 있기 때문에 연마 속도의 감소를 억제할 수 있다. 연마제의 종류에도 의존하지만, 제1 연마제에 포함되는 제1 보호층 형성제의 농도가 0.01wt% 이상 0.05wt% 이하의 범위에서 원하는 특성이 얻어진다. 이들의 방법에 의해, 상층의 금속층에 대하여 연마 속도의 에칭 속도에 대한 비는 10이상을 충분히 확보할 수 있었다. 기초의 절연층의 연마 속도는 연마액의 pH를 약산성 혹은 산성으로 유지하였기 때문에 억제할 수 있었다.
제2 연마제에 요구되는 특성을 실현하기 위해서는, 예를 들면 제1 연마제와 동일한 시판 연마제 혹은 종류가 다른 그 외의 동일한 시판 연마제 혹은 상기한 유기산 등을 포함하고, 과산화 수소를 산화제로서 이용하는 연마제로 하여도 좋다. 다만, 하층의 금속층의 연마 속도가 상층 금속층의 에칭 속도보다도 10배 이상 큰 것을 선택하는 것이 필요하다. 또한, 상층의 금속층의 연마 속도를 하층의 금속층의 그 150% 이하로 받아들이는 것이 바람직하다. 제2 연마제에 포함되는 제1 보호층 형성제의 농도가 0.04wt% 이상 1wt% 이하가 되도록 조정한다. 제1 연마제와 동일 연마제를 이용하는 경우에는 첨가하는 제1 보호층 형성제의 농도를 늘리면 좋다. 이 경우에는, 상층 금속층의 연마 속도를 하층 금속층의 연마 속도와 동등 이하로 억제할 수도 있다. 대체로 제1 연마제보다도 0.01wt% 이상 증가하면 필요 특성이 얻어진다. 예를 들면, 제1 연마제에 첨가한 제1 보호층 형성제의 농도가 0.04wt%였던 경우, 제2 연마제 중의 제1 보호층 형성제의 농도는 0.05% 이상으로 한다. 또한, 제1 연마제 중의 보호층 형성제의 농도가 0.05wt%인 경우에는 제2 연마제 중의 보호층 형성제의 농도는 0.06wt% 이상이 필요하였다. 보호층 형성제의 농도를 더욱 늘리면, 하층의 금속층의 연마 속도는 약간 감소하지만, 상층의 금속층의 연마·에칭 속도 모두 대폭 감소하므로, 가공 형성 정밀도의 향상에 주목한 경우에는 더욱 알맞은 특성이 된다. 다만, 보호층 형성제에는 물에 대한 용해도가 낮은 것이 많고, 고농도를 용해시키는 것은 기술적으로 어렵다. 실용 레벨로는 0.1wt% 이상, 최대 1wt% 정도 첨가하면 어느 연마제에 대해서도 충분한 저에칭 특성이 얻어진다.
다만, 이상의 보호층 형성제 첨가의 목적은 제1 연마제에 포함되는 제1 보호층 형성제의 농도가 상기 보호층 형성제를 포함하지 않은 경우의 상층의 금속층에 대한 연마 속도의 95% 이하 40% 이상의 속도를 유지하도록 조정하고, 제1 연마제를 이용하여 하층 혹은 상층의 금속층을 연마하는 것을 목적으로 하고 있는 것이며, 농도의 절대치보다도 이 연마 특성을 실현하는 쪽이 우선한다. 제2 연마제에 대해서도 그 pH는 약산성 혹은 산성이었기 때문에, 절연층의 연마 속도는 하층의 금속층의 연마 속도의 1/5 내지 1/10로 억제할 수 있었다. 연마 개시 전의 절연층 표면의 배선을 형성하지 않아도 되는 영역에 깊이 수㎚ 이상으로 폭이 10㎛ 이하와 같은 오목부가 존재하는 경우는 제2 연마 공정에서 이 절연층을 연마하고, 오목부를 해소할 필요가 있다. 그러나, 그와 같은 연마의 장해가 되는 오목부가 원하는 영역에 존재하지 않은 경우에는 제2 연마제에 포함되는 제1 보호층 형성제의 농도가 제1 보호층 형성제를 포함하지 않은 경우의 상층의 금속층의 연마 속도의 30% 이하가 되도록 조정하고 있으면 배립 배선의 가공 형상은 보다 바람직한 고정밀도를 얻을 수 있다. 또, 제1 혹은 제2 연마제 모두 주요 성분이 동일하며, 보호층 형성제가 다른 경우는 제1 연마제에 의한 연마 후, 동일 연마 플래튼 상에서 곧 바로 제2 연마제를 부어서 연마를 행하였다고 해도, 연마제가 섞임으로써 악영향은 거의 생기지 않는다는 이점이 있다. 또, 제2 연마제의 pH는 1 이상 6 이하이면, 절연막의 연마 속도를 억제하여 하층 금속층을 선택적으로 연마하는 것이 가능해진다.
또한, 제2 번째의 연마 공정을 무기의 고체 연마 입자의 농도가 0.1wt% 이하로, 실질적으로 연마 입자를 포함하지 않은 연마제를 이용하여 행하는 방법도 있다. 제1 연마 공정에 이용하는 연마제는 상기한 방법의 경우와 동등하여 좋다. 제2 연마제에는 에칭제로서의 유기산, 산화제를 포함하고, 필요에 따라서 상층의 금속층용 제1 보호층 형성제를 첨가한다. 유기산으로서는 말론산, 푸마르산, 말산, 아디핀산, 안식향산(예를 들면 4-시아노 안식향산), 프탈산, 요산, 수산, 타르타르산, 젖산, 호박산, 시트르산 등의 하층 금속층 표면에 흡착되기 쉬운 산, 혹은 이들의 암모늄 등과의 소금 혹은 혼합물로부터 선택된 적어도 하나를 포함하게 하는 것이 좋다. 특히 말론산, 프탈산, 말산, 아디핀산 혹은 이들의 암모늄염이 적합하며, 각각의 농도는 대체로 0.1wt% 이하로 좋다. 또한, 필요에 따라서, pH 조정 및 에칭 속도의 조정을 위해서 질산, 황산, 인산 등의 무기산을 가하여도 좋다. 이와 같이 실질적으로 무기의 고체 연마 입자를 포함하지 않은 연마제라하여도 하층의 금속층을 연마하여 제거할 수 있다.
다만, 이들의 산을 포함한 연마제로서는 제1 및 제2 금속층에 대한 에칭 속도는 연마 속도의 1/10 이하에 간신히 유지되고 있는 정도이다. 이 때문에, 하층 및 상층의 금속층의 디싱은 상기한 예보다도 커진다.
다만, 이와 같은 제2 연마제를 이용한 경우, 절연층의 연마 속도는 하층의 금속층 연마 속도의 1/10보다 훨씬 작아지며, 절연층의 부식의 증가는 문제가 되지 않는다. 하층의 금속층으로서는 텅스텐 혹은 텅스텐을 포함하는 합금 등이 특히 연마 속도가 크고 적합하다.
② 다음에, 제2 방법으로서 제1 연마제가 절연층도 하층의 금속층도 거의 연마하지 않고, 상층 및 하층의 금속층을 거의 완전히 독립한 상태로 연마하는 방법에 대하여 진술한다. 이와 같은 제1 연마제의 특성은 연마제 중에 포함되는 무기의 고체 연마 입자의 농도가 0.1wt% 이하로, 실질적으로 무기의 고체 연마 입자를 포함하지 않음으로써 실현된다. 이와 같은 연마 입자를 포함하지 않은 연마제를 이용하면 원하는 금속층은 실용적인 속도로 연마할 수 있는 반면, 하층의 금속층이나 절연층의 연마 속도는 상층의 금속층의 그것의 1/10 이하가 되며, 상층 금속층의 연마는 하층의 금속층 혹은 절연층이 노출한 시점에서 실질적으로 정지한다. 충분히 과잉 연마를 행함으로써 상층 금속층의 제거를 완전한 것으로 하여도, 하층 금속층 중 적어도 일부는 잔류한다.
하층 금속층에 대한 제2 연마 공정에서는 제1 방법으로 진술한 제1 연마제 혹은 제2 연마제 중 어느 하나를 제2 연마제로서 이용할 수 있다.
어느 하나를 이용하든간에, 하층의 금속층에 대한 연마 속도가 그 상층의 금속층의 에칭 속도보다도 큰 것이 필요하다. 구체적으로는, 절연층의 주평면이 충분하게 평탄한 경우에는 하층의 금속층의 연마 속도는 상층의 금속층의 연마 속도보다도 3 내지 5, 바람직하게는 10 이상이면 좋다. 다만, 깊이 5㎚ 이상으로 여러가지의 크기의 오목부, 예를 들면 폭이 1마이크론 이하로 길이가 1 내지 5마이크론 정도의 손상형태의 오목부나 폭이 5마이크론 이상으로 길이가 10마이크론 이상으로도 미치는 넓고 완만한 오목부 등이 연마 전의 절연층 표면에 존재하는 경우에는 상기한 비는 0.5 내지 3 정도라고 해도 좋다. 오목부에 상당하는 깊이의 절연층 표면을 연마하기 때문이다. 다만, 비가 3이상이라고 해도 약간 지나친 연마를 행하면 하층의 금속층은 제거할 수 있다. 이 경우, 처리 능력이 저하하고 결과로서 연마 공정의 비용 상승을 초래하지만 가공 정밀도의 면에서는 문제없다.
또한, 제1, 제2 연마제 모두 무기의 고체 연마 입자가 실질적으로 포함되지 않은 것을 이용하는 방법도 있다. 제1 연마제는 상기한 실질적으로 무기의 고체 연마 입자를 포함하지 않은 연마제를 사용할 수 있다. 제2 연마제는 역시 전술한 실질적으로 고체 연마 입자를 포함하지 않은 연마제를 사용할 수 있다. 각각의 연마특성이나 결과는 상기한 각각의 경우와 거의 동일하다. 이 방법으로는, 제2 연마제에 의한 하층의 금속층에 대한 연마 속도가 무기의 고체 연마 입자를 포함하는 경우보다도 작으며, 또한 에칭 속도도 증가하는 경향에 있기 때문에, 연마 속도의 에칭 속도에 대한 비가 저하고 또한 작업 처리량도 약간 저하한다고 하는 결점을 갖는다. 다만, 양쪽의 연마제 모두 무기의 고체 연마 입자를 실질적으로 포함하지 않기 때문에, 연마 입자의 침전에 따르는 연마제 공급계나 폐수계의 배관의 막힘 등의 문제가 발생하지 않는 폐액 처리가 용이해지는 등의 이점이 있으며, 연마 공정 전체로서는 대폭적인 비용 저감을 꾀할 수 있다. 또한, 실질적으로 연마 입자를 포함하지 않은 연마제에서는 절연층을 거의 연마하지 않기 때문에 부식의 저감에는 유리하다.
또, 금속층의 연마의 종점은 공지의 종점 판정법을 이용하여 검출할 수 있다. 예를 들면 1996 프로시딩스·제1 ·인터내셔날·케미컬-메카니컬 폴리시의 256-262 페이지에는 광학적으로 연마의 종점을 검지하는 방법이 진술되고 있다. 하층의 금속층과 상층의 금속층으로서는 빛의 반사율이 다르므로, 하층의 금속층이 노출했을 때에 반사광의 강도 변화가 검출할 수 있다. 또한 연마가 진행하여 하층의 금속층도 연마되어 기초의 절연층이 노출되면 빛의 반사 강도의 변화는 한층 더 현저해진다. 또, 종점 판정의 방법으로서는 연마 중의 연마 플래튼이나 기판 홀더를 회전시키기 위한 토크의 변화를 검출하는 방법도 있다. 연마 입자를 포함하지 않은 연마제를 이용한 경우는 연마 입자의 기계적인 마찰의 영향이 거의 없어지며, 재료의 차이에 의한 토크 변화만이 나타나기 때문에, 종점 판정은 보다 한층 더 용이해진다.
또, 하층과 상층의 금속층의 연마에서는 일반적으로 배선 기판 전체에 걸쳐 플러스 마이너스 10% 정도의 연마 속도 분포가 존재한다. 따라서, 종점 판정 장치를 이용하여 연마의 종점 판정을 행하였다고 해도 배선 기판의 일부에 연마 잔류가 생기는 경우는 있을 수 있다. 그와 같은 경우는 적절하게 각각의 금속층에 대하여 제1, 제2 연마제를 이용한 연마를 반복하면 좋다.
또한, 이상으로 진술한 제1 및 제2 연마는 연마제의 특성이 다르기 때문에, 각각 별개의 연마 플래튼을 이용하여 행하는 것이 바람직한 것은 물론이다. 특히, 제1 및 제2 연마제 중 어느 하나가 실질적으로 연마 입자를 포함하지 않고, 다른쪽이 연마 입자를 포함하는 경우에는 서로 작용을 피하기 위하여 별도의 플래튼을 이용하는 것이 바람직하다. 다만, 동일 플래튼으로 행하는 것도 가능하다. 제1 연마제 중 보다도 제2 연마제 중 쪽이 상층 금속층을 위한 제1 보호층 형성제의 농도가 커지기 때문에, 제2 연마 공정이 악영향을 받는 것은 적다. 다만, 이어서 복수매의 배선 기판을 처리하는 경우는 보호층 형성제의 농도가 높으면 상층 금속층의 연마가 불안정해지므로 미리 보호층 형성제의 농도를 내리는 처리 예를 들면 순수한 물이나 저농도의 보호층 형성제를 포함하는 액 등을 연마 패드 표면에 붓거나, 필요에 따라서 다이아몬드 플레이트나 브러시 등에 의해서 연마 패드 표면에서부터 연마 입자나 보호층 형성제를 제외하는 조작 등의 처리를 행하는 것이 바람직하다. 본 발명에서는 상층 금속층으로서 구리 합금의 경우에 대하여 진술하였지만, 마찬가지로 화학 반응성이 강한 알루미늄 합금에 대해서도 동등한 연마 조건을 적용하면 좋은 결과가 얻어진다.
이상으로 진술한 것은 무기의 고체 연마 입자를 포함하는 연마제 혹은 실질적으로 무기 고체 연마 입자를 포함하지 않은 연마제 중 어느 하나를 이용하여, 배선 기판을 수지의 연마 패드에 압박하여 이동시키면서 연마를 행하는 방법이다. 이에 대하여, 양자의 중간적인 방법으로서 연마 패드측에 무기 고체 연마 입자를 포함하는 시트를 이용하여도 좋다. 광의로는 레진 본드 지석(지석이라고 적는다)에 포함되는 것이다. 이것을 표면에 구비한 회전 플래튼에 배선 기판을 압박하여 연마한다. 지석을 구성하는 연마 입자로서는 실리카, 알루미나 혹은 산화 셀륨 분말을 이용한다. 연마제로서는 산화제, 유기산 및 필요에 따라서 보호층 형성제를 포함하는 액을 공급한다. 이 액으로는 무기 고체 연마 입자는 포함되어 있든 포함되어 있지 않든 상관없다. 연마를 행하면 지석으로부터 적절하게 연마 입자가 유리하여 배선 기판의 연마 효과를 높인다. 수지만의 연마 패드를 사용하는 경우에 비교하여 실질적으로 딱딱해지기 때문에, 평탄화 효과가 향상하여 디싱을 줄일 수 있다.
다만, 연마 입자가 지석 중에 고정되어 있기 때문에, 연마 손상이 발생하기 쉽다. 이것을 피하기 위해서 지석에는 공극율이 높으며 연마 입자가 유리하기 쉬운 성질을 부여할 필요가 있다.
이하, 본 발명을 도면을 이용하여 구체적으로 설명한다.
＜실시예 1＞
도 1을 이용하여 설명한다. 도 1의 (a)는 실리콘으로 이루어지는 배선 기판(10) 상에 형성된 산화 규소로 이루어지는 두께 0.5마이크론의 절연층(11)에 배선용의 홈을 형성하고, 하층의 금속층(12)으로서 두께 50㎚의 질화 티탄의 층을 공지의 반응성 스퍼터법을 이용하여 형성하며, 계속해서 상층의 금속층(13)으로서 두께 800㎚의 동 층을 스퍼터법에 의해서 형성하여, 열처리에 의해 홈 중에 매립한 상태를 나타내었다. 계속해서 도 1의 (b)에 도시한 바와 같이, 제1 연마제를 이용하여 상층의 금속층(14)을 연마하였다.
연마제로서는 QCTT1010(로델사 상품명)을 7, 30% 과산화 수소수를 3의 비율로 혼합한 것에 대하여 BTA를 0.01wt% 첨가하여 이용하였다.
이 연마액은 수%의 알루미나 연마 입자와, 동 혹은 동 산화물의 에칭제로서 유기산이 포함되고 있다. 발포 폴리우레탄으로 이루어지는 격자 홈형태의 경질 연마 패드를 이용하였다. 이 때의 연마 특성은 연마 압력이 1평방 센티미터당 200g, 배선 기판(10)과 연마 플래튼(도시하지 않음)과의 상대 속도가 40m/min의 조건 하에서 약 100㎚/min이었다. 또 BTA를 첨가하지 않은 경우의 연마 속도는 약 160㎚/min이었으므로, 첨가에 의해서 거의 60%에 연마 속도는 저하하고 있지만, 실용상은 허용된다. 교반 상태의 상층 금속층의 에칭 속도는 5㎚/min 이하였다. 또, 보다 큰 연마 속도를 얻고자 하는 경우는 연마 압력을 크게 하는 등의 방법이 알려져 있다. 이 연마는 상층 금속층(13)과 하층 금속층(12)을 거의 제거할만한 시간으로서 10min을 행하였다. 다만, 절연층(11) 표면 전체를 상세하게 관찰하면 일부에는 하층의 금속층의 연마 잔류(12a)도 보였다.
다음에, 제2 연마 플래튼(도시하지 않음) 상에 배선 기판(10)을 이동시켜서 도 1의 (c)와 같이 하층 금속층(12) 및 그 연마 잔류(12a)의 연마를 행하였다. 연마제로서는 QCTT1010을 7, 30% 과산화 수소수를 3의 비율로 혼합한 것을 이용하여, 이것에 0.1wt%의 BTA를 첨가하였다. 이 BTA 첨가에 의해 구리 합금의 연마 속도는 상기와 동일 조건 하에서 20㎚/min 이하에까지 감소하였다. 그 반면, 질화 티탄의 연마 속도는 약 50㎚/min과 BTA 첨가 전과 거의 차이가 없었다. 이와 같은 제2 연마제를 이용하여 배선 기판(10)을 연마하면, 홈 중의 상층 금속층(13)은 거의 연마되지 않으며 홈 이외의 부분의 하층의 금속층의 연마 잔류(12a)를 안정적으로 제거할 수 있었다. 하층의 금속층에 대하여 100%의 과잉 연마를 행하여도 상층의 금속층의 디싱량의 증가는 30㎚ 정도로 멈추고, 매립 배선의 단면적의 감소는 문제가 되지 않을 정도로 적은 것을 알 수 있었다. 또, 제2 연마제에 첨가하는 BTA의 농도를 변화시킴으로써, 하층 금속층에 대한 상층 금속층의 연마 속도의 비를 0.5 내지 3의 범위에서 조정할 수 있었다.
＜실시예 2＞
도 1을 이용하여 설명한다. 실시예 1과 동등한 배선 기판(10)에서 하층 금속층(12)으로서 50㎚ 두께의 텅스텐을 이용하고 있다. 막 형성에는 스펙법을 이용하였다. 실시예 1과 제1 연마제 및 연마 조건을 이용하여, 상층 금속층(13)을 연마하여 도 1의 (b)와 같이 하층 금속층(12)이 거의 제거된 상태로 하였다.
다음에, 제2 연마 플래튼(도시하지 않음) 상에 배선 기판(10)을 이동시켜서, 도 1의 (c)와 같이 하층 금속층(12) 및 그 연마 잔류(12a)의 연마를 행하였다. 제2 연마제로서는 말론산 및 BTA를 0.1wt%와 필요에 따라서 계면 활성제 등을 포함하는 액을 15, 305 과산화 수소수를 1의 비율로 혼합한 액을 이용하였다. 고체 연마 입자는 포함되지 않는다. 이 연마제에 따르면, 하층 금속층(12)은 약 30㎚/min의 속도로 연마되었다. 이 때의 에칭 속도는 2.5-3㎚/min이었다. 제2 연마 공정에서의 절연층(11)의 연마 속도는 1㎚/min 이하이며, 10min의 과잉 연마에 의해서도 절연층(11)의 표면의 평탄성은 거의 열화하지 않았다. 또한, 이 실시예에서는 제1 연마 공정 후에 배선 기판(10) 표면에 부착하고 있는 제1 연마제의 연마 입자를 제거하는 효과도 얻어지며, 연마 종료 후의 이물은 제2 연마제로서 연마 입자형태를 이용한 경우보다 1/5 이하의 갯수로 감소한다고 하는 효과도 얻어졌다.
＜실시예 3＞
실시예 1 및 도 1과 동등한 배선 기판(11)과 연마제를 이용하지만, 연마 플래튼은 하층의 금속층(12), 상층의 금속층(13) 모두 동일한 연마 플래튼을 이용하여 행하는 경우에 대하여 설명한다. 상층의 금속층(13)의 연마를 끝내는 도 1의 (b)의 단계까지는 실시예 1과 동등하였다. 본 실시예에서는 배선 기판(11)을 이동시키지 않고서, 연마제를 제1 연마제 내지 제2 연마제로 변경하여 도 1의 (c)와 같이 하층의 금속층(13)인 질화 티탄 및 질화 티탄의 연마를 행하였다. 이 연마에서 연마제의 조성은 보호층 형성제인 BTA의 농도를 제외하여 동일하기 때문에, 양자가 섞여도 특히 유해한 문제는 생기지 않았다. 하층의 금속층의 연마는 실시예 1과 동등하게 안정적으로 실시할 수 있었다.
다만, 다음 배선 기판을 제1 연마제를 이용하여 연마를 개시하면, 연마 플래튼에는 제2 연마제에 포함되고 있던 고농도의 보호층 형성제가 잔류하고 있기 때문에, 상층의 금속층의 연마 속도가 불안정해진다고 하는 문제가 생겼다. 그래서 다음의 배선 기판(10)의 연마에 앞서서 연마 플래튼에 제1 연마제 혹은 제1 연마제에 포함되는 것과 동등 이하의 농도의 BTA를 포함하는 액을 연마 플래튼에 부어서 다이아몬드 지석을 이용하여 컨디셔닝(액을 부으면서 연마 패드 표면을 깎어서 갖추는 처리)을 행하여 연마 패드 표면에 잔류하는 알루미나 연마 입자를 제거하였다. 이 처리에 요한 시간은 적어도 10초 이상 20초 이상 행하는 것이 바람직하였다. 그런 후에 다음 배선 기판에 대하여 상층의 금속층의 연마를 개시한 바, 전의 배선 기판(10)의 연마의 영향을 받는 일 없이, 안정적으로 상층, 하층의 금속층 모두 불필요 부분이 연마 제거되며 매립 배선을 양호하게 형성할 수 있었다.
＜실시예 4＞
실시예 2와 마찬가지의 배선 기판(11)을 이용하였다. 즉, 하층 금속층(12)으로서 50㎚ 두께의 텅스텐막을 이용하고 있다. 제1 연마제로서는 실시예 1과 동일한 것을 이용하였다. 제2 연마제로서는, 보호층 형성제의 BTA를 1wt% 함유시킨 캐봇사 제조의 SS-W2000을 체적 15, 30% 농도의 과산화 수소수를 체적1의 비율로 혼합한 것을 이용하였다. 제1 연마제에 의한 동의 연마 속도는 실시예 1과 동등한 조건 하에서 약 100㎚/min이었다. 도 1의 (b)와 같이 홈부 이외에서 하층의 금속층(12)을 노출시킨 후, 제2 연마제로 변경하여 연마를 계속하였다. 제2 연마제로 상층의 금속층(14)의 연마 속도는 20㎚/min이었지만, 하층의 금속층(12)의 연마 속도는 약 150㎚/min, 하층 금속층(12)의 교반 에칭 속도는 10㎚/min 이하였다. 제2 연마제에 의한 하층의 금속층(12)의 연마의 소요 시간은 1분 이내이지만, 연마 잔류를 생기게 하지 않기 위해서 지나치게 2분간의 연마를 행하였다. 이 과잉 연마에 의해서도 상층의 금속층(13)의 두께는 약 15㎚밖에 감소하지 않고 충분한 정밀도로 매립 배선이 형성되었다.
＜실시예 5＞
도 2를 이용하여 설명한다. 도 2의 (a)는 배선 기판(20) 상에 형성된 산화 규소로 이루어지는 두께 0.5 마이크론의 절연층(21)에 배선용의 홈을 형성하고, 하층의 금속층(22)으로서 두께 50㎚의 질화 탄탈의 층을 공지의 스퍼터법을 이용하여 형성하고, 계속하여 상층의 금속층(23)으로서 두께 800㎚의 동층을 스퍼터법에 의해서 형성하여 열처리에 의해서 홈중에 매립한 상태를 나타낸다. 계속해서 도 2의 (b)에 도시한 바와 같이, 상층의 금속층(23)을 연마하여, 홈 이외의 부분에서 하층의 금속층(22)을 노출시켰다. 상층의 금속층용 연마제로서는 보호층 형성제로서 0.2wt%의 BTA를 유기산으로서 0.15wt%의 시트르산을 포함하는 것을 이용하였다. 상층 금속층(23)의 연마 속도는 약 100㎚/min에서 상층 금속층(23)의 교반 에칭 속도는 8㎚/min였다. 무기의 고체 연마 입자는 더하지 않는다. 이 제1 연마 공정에서, 하층 금속층(22)은 거의 연마되지 않기 때문에 배선 기판(20)의 전면에 걸쳐 잔존하고 있었다.
다음에, 제2 연마 플래튼(도시하지 않음) 상에 배선 기판을 이동시켜서 도 2의 (c)와 같이 하층의 금속층(22)의 연마를 행하였다. 연마제로서는 3wt%의 알루미나 연마 입자, 프탈산염으로 이루어지는 유기산을 포함하는 연마제와, 30% 과산화 수소수를 혼합한 것을 이용하며 이것에 1wt%의 BTA를 첨가하였다. 이 BTA 첨가에 의해 구리 합금의 연마 속도는 실시예 1과 동일 조건 하에서 5㎚/min 이하에까지 저하하였다. 하층의 금속층(23)의 연마 속도는 약 20㎚/min로 낮았지만, 과잉 연마 시간을 포함시켜서 4분간 연마한 바, 홈 중의 상층의 금속층(23)은 거의 연마되지 않으며, 홈 이외의 부분의 하층의 금속층인 50㎚ 두께의 탄탈층을 안정적으로 제거할 수 있었다. 이 때의 절연층의 연마 속도는 3㎚/min 이하에 있었다.
또, 하층의 금속층(22)으로서 질소를 첨가하면서 이용하는 반응성 스퍼터법을 이용하여 탄탈막을 형성하면 질화 탄탈막을 형성할 수 있다. 이 막에 대한 연마 속도는 약 30㎚/min으로 약간 연마가 용이하였다.
＜실시예 6＞
도 2를 이용하여 설명한다. 실시예 2와 동등한 배선 기판(20)을 이용하였다. 이 배선 기판(20)에 대하여, 제1 연마제로서는 제1 보호층 형성제로서 0.1wt%의 BTA, 제2 보호층 형성제로서 0.05wt%의 폴리아크릴산 암모늄을 유기산으로 하여 0.05wt%의 말산을 포함하는 것을 이용하였다. 상층 금속층(23)의 연마 속도는 약 150㎚/min에서 상층 금속층(23)의 교반 에칭 속도는 5㎚/min이었다. 무기의 고체 연마 입자는 더하지 않았다. 이 연마에 의해서 도 2의 (b)에 도시한 바와 같이, 상층의 금속층(23)을 연마하고, 홈 이외의 부분에서 하층의 금속층(22)을 노출시켰다. 이 때, 50% 상당의 과잉 연마를 행하였지만, 하층 금속층(22)은 잔존하고 있으며 상층 금속층(23)의 오목부는 수㎚ 이하로 억제되고 있었다.
다음에, 제2 연마 플래튼(도시하지 않음) 상에 배선 기판(20)을 이동시켜서, 도 2의 (c)와 같이 하층 금속층(22)의 연마를 행하였다. 제2 연마제로서는 말론산 및 BTA를 0.1wt%로 필요에 따라서 계면 활성제 등을 포함하는 액을 15, 305 과산화 수소수를 1의 비율로 혼합한 액을 이용하였다. 고체 연마 입자는 포함되지 않는다. 이 연마제에 의하면, 하층 금속층(22)은 약 30㎚/min의 속도로 연마되었다. 이때의 에칭 속도는 2.5-3㎚/min였다. 제2 연마 공정에서의 절연층(21)의 연마 속도는 1㎚/min 이하이며, 10min의 과잉 연마에 의해서도 절연층(21)의 표면의 평탄성은 거의 열화하지 않았다. 또한, 이 실시예에서는 제1 연마, 제2 연마의 공정 모두 연마 입자를 포함하지 않은 연마제를 이용하였기 때문에, 연마 후의 잔류 이물은 연마 입자를 포함하는 연마제를 이용한 경우의 1/10 이하로 개선되고 있었다.
＜실시예 7＞
도 1을 이용하여 설명한다. 실시예 1과 동등한 배선 기판 시료를 이용하여 상층 금속층(13)까지를 형성하였다. 연마 장치의 회전 플래튼에는 실리카 연마 입자를 이용한 레진 본드 지석(도시하지 않음)을 연마 패드 대신에 설치하였다. 실리카 연마 입자의 입자 사이즈는 0.4마이크론 플러스 마이너스 0.2마이크론의 것이 80% 이상을 차지하도록 갖추어진 것을 이용하였다. 지석은 다공질의 취약한 구조로 하였다. 연마 입자의 고정에는 노볼락계 수지를 이용하고, 빔구멍율은 약 30%였다. 계속해서 도 1의 (b)에 도시한 바와 같이, 배선 기판(10)을 회전하는 레진 본드 지석에 압박하여 연마를 행하였다. 연마 조건은 지금까지와 동등하지만, 연마 손상의 발생을 피하기 위해서 평방 센티미터당 140g으로 작게 하였다. 제1 연마제로서는 유기산으로서 시트르산을 보호층 형성제로서 BTA를 0.2wt% 포함하는 액을 공급하였다. 그 결과, 상층 금속층(13)은 무기고체 연마 입자를 포함하는 종래의 연마제와 거의 동등한 연마 속도로 제거할 수 있었다. 연마 속도는 거의 120㎚/min이었다. 에칭 속도는 약 3㎚/min이었다. 약 10%의 과잉 연마를 더하여 7min 30sec의 연마를 행하였다. 지석은 딱딱하기 때문에 이 연마에 의해서 1㎜각의 영역에서도 상층 금속층(13)은 제거할 수 있었다. 다만, 배선 기판(10) 상에는 상당한 영역에서 하층 금속층의 연마 잔류(12a)가 보였다.
다음에 동일한 지석 상에서 제2 연마제로서, 제1 연마제 중의 BTA를 0.5wt%에는 증가한 것을 이용하였다. 이 BTA 농도의 기초로는 상층 금속층(13)의 연마 속도는 10㎚/min 이하가 되었다. 한편, 하층 금속층(12)의 연마 속도는 약 50㎚/min, 그 에칭 속도는 2㎚/min 이하였다. 2.5min의 연마에 의해 패턴이 없는 영역에서도 하층 금속층(12)의 연마 잔류는 관찰되지 않았다. 이 지석을 이용하는 방법은 넓은 폭의 홈 부분에 대해서도 디싱 적게 매립 배선을 형성할 수 있는 점에 있다. 동일연마 하중을 이용한 경우는 약 3배가 폭 넓은 패턴에 대해서도 거의 동등 디싱에 억제할 수 있었다.
계속해서 별도의 배선 기판을 연마하는 경우에 구비하고 지석에 순수한 물을 부으면서 컨디셔닝을 행하여 지석 표면의 BTA의 잔류 농도를 저하시켰다.
＜실시예 8＞
도 6 내지 도 11을 이용하여, 디바이스를 가지는 배선 기판 상에 이층의 동배선을 형성하는 경우에 대하여 진술한다. 또 본 실시예에서는 디바이스로서 트랜지스터를 형성한 경우를 나타내었지만, 다이내믹 랜덤 억세스 메모리 등의 경우는 캐패시터를 형성하는 공정이 더해지는 것만으로도 소자로부터 전극을 인출하는 공정 이후는 실질적으로 동등하다.
우선, 도 6에서는 p형 불순물을 포함하는 실리콘 기판으로 이루어지는 배선 기판(610) 표면에 디바이스 서로의 분리를 위한 매립 절연층(611)을 형성한다. 이 표면을 실리카 연마 입자와 암모니아를 포함하는 알칼리성 연마제를 이용한 연마에 의해서 평탄화하고 있다. 다음에 n형 불순물의 확산층(612)을 이온 주입이나 열처리 등을 이용하여 형성하고 게이트 절연막(613)을 열산화법 등에 의해서 형성한다. 다음에 다결정 실리콘이나 고융점 금속과 다결정 실리콘과의 적층막 등으로 이루어지는 게이트(614)를 가공하여 형성한다. 그 표면에는 산화 규소 혹은 인을 첨가한 산화 규소막 등으로 이루어지는 디바이스용 보호막(615)과 외부로부터의 오염 물질의 침입을 막기 위한 질화 규소막 등으로 이루어지는 오염 방지막(616)을 피착한다. 또한 테트라에톡시실란(TEOS라고 적는다)을 원료로서 이용한 플라즈마 화학 기상 성장법(플라즈마 CVD법이라고 적는다)에 의해서 형성한 산화 규소(p-TEOS라고 적는다)로 이루어지는 평탄화층(617)을 약 1.5마이크론의 두께로 형성한 후 상기한 절연막용 연마에 의해서 약 0.8마이크론의 두께를 깎어서 표면을 평탄화하였다. 또한 그 표면을 동확산의 방지를 위한 질화 규소로 이루어지는 제2 보호층(618)에 의해서 피복한다. 이어서 소정의 부분에 디바이스와의 접속용의 컨택트 홀(619)을 개구하고, 접착과 오염 방지를 겸한 티탄과 질화 티탄의 적층막(620)과 텅스텐의 층(621)을 형성하여 구멍 이외의 부분을 연마에 의해서 제거하여 소위 플러그 구조를 형성한다.
티탄이나 질화 티탄의 층은 반응성 스퍼터법이나 플라즈마 CVD법에 의해서 형성한다. 텅스텐도 스퍼터법이나 CVD법을 이용하여 형성할 수 있다. 여기서 컨택트 홀의 크기는 대체로 직경이 0.25마이크론 이하에, 깊이는 0.8 내지 0.9마이크론이었다. 또, 상기한 다이내믹 랜덤 억세스 메모리 등을 위한 소자를 형성하는 경우에는 이 깊이는 더욱 늘어서, 1마이크론 이상으로 도달하는 경우도 있다. 적층막(620)의 두께는 평면부에서 약 50㎚로 하였다. 텅스텐의 층(621)의 두께는 약 0.6마이크론으로 하였다. 컨택트 홀을 충분하게 매립하고 또한 막표면의 평탄성을 개선하여 텅스텐의 연마를 쉽게 하기 위해서이다. 또, 이 텅스텐 및 적층막의 연마에는 전술한 시판의 연마제를 이용하여도 좋으며 본 발명의 제2 연마제를 이용하여도 좋다.
다음에 도 7과 같이 제1 층간 절연층(622)을 형성하고 배선용 홈을 형성하여 질화 티탄으로 이루어지는 두께 50㎚의 제1 하층 금속층(623)과 제1 상층 금속층(624)으로서 동막을 형성하였다. 여기서 제1 층간 절연막(622)의 두께는 0.5 마이크론으로 하였다. 또, 홈의 형성은 공지의 반응성 드라이 에칭 기술을 이용하였지만, 제2 보호층(618)은 에칭의 스토퍼의 역할도 다하였다. 질화 규소의 에칭 속도는 산화 규소의 그것의 거의 1/5이므로 두께는 약 10㎚로 하고 있다. 제1 상층 금속층(624)으로서는 0.7마이크론 두께의 동을 스퍼터법에 의해서 형성하고, 약 450도의 열처리를 실시하여 유동시켜서 홈 중에 매립하였다. 계속해서 제1 상층 금속층(624) 및 제1 하층 금속층(623)은 본 발명의 방법에 의해서 연마하였다. 연마 후의 표면에 질화 규소로 이루어지는 제2 오염 보호층(625)을 플라즈마 CVD법에 의해서 형성하였다. 이 층의 두께는 20㎚로 하였다. 제1 연마제로서는 유기산과 보호층 형성제, 산화제를 포함하여 무기의 고체 연마 입자는 포함하지 않은 연마제를 이용하였다. 제1 연마로서는 연마 압력을 증가시켜서 평방 센티미터당 300g에까지 함으로써, 연마 속도는 약 200㎚/min에까지 증가하였지만, 제1 하층 금속층(623)의 연마 속도는 그 1/10 이하이며, 그 표면에서 연마는 정지하였다. 제2 연마에서는 도 5에 도시한BTA가 저농도 영역의 저부식성의 알루미나 연마 입자 형태 연마제를 이용하였다. BTA의 상대 농도는 0.1 내지 0.2의 범위에서, 연마 압력이 평방 센티미터당 200g의 경우, 제1 하층 금속층(623)의 연마 속도는 약 70㎚/min였다. 이 연마제로서는 동 의 연마 속도는 크지만 에칭 속도는 충분히 낮다. 또한, 본 실시예와 같이 배선 기판(610) 표면에 다양한 디바이스가 형성되며, 그것에 따라 크고 또한 복잡한 표면 단차가 생기게 되는 경우에는 평탄화층(617)을 연마하고 있어도 제1 층간 절연층(622) 표면은 충분하게는 평탄화되지 않으며, 깊이 5㎚ 정도로 폭이 디바이스의 폭 예를 들면 5마이크론 정도의 얕고 넓은 오목부 등이 남는 경우가 있다. 제1 연마제의 특성이 매우 우수하며, 디싱 등이 거의 생기지 않는 경우에는 이러한 얕은 오목부에도 제1 상층 금속층(624)의 연마 잔류를 생기는 경우가 있다. 본 실시예에서 제1 상층 금속층의 연마 속도가 비교적 큰 BTA가 저농도 영역의 연마제를 제2 연마제로서 이용한 것은 이러한 연마 잔류에 의한 배선 단락을 막기 위해서이다. 다음에 제2 층간 절연막(626)으로서 두께 0.7 마이크론의 p-TEOS막을 형성하고, 그 표면을 0.2 마이크론 깊이에 상기한 방법에 의해서 연마하여 평탄화하였다. 이 평탄화는 하층의 제1 상층 금속층(625)의 연마 공정 등으로 생긴 단차를 해소시키기 위해서이다. 다음에 제3 오염 방지층(627)으로서 두께 0.2 마이크론의 플라즈마 CVD 질화 규소막을, 제3 층간 절연막(628)으로서 두께 0.7 마이크론의 p-TEOS막을 형성하였다. 다음에 제1 층간 접속용 구멍(629) 및 제2 배선용의 홈(630)을 공지의 포토리소그래피 기술과 반응성 드라이 에칭을 이용하여 형성하고, 제1 상층 금속층(624) 표면을 노출시킨다. 이러한 이단 구조의 홈 패턴을 형성할 때, 질화 규소막(627)은 에칭의 스토퍼로서 작동한다. 이렇게 해서 형성한 이단 구조의 홈에 제2 하층 금속층(631)으로서 50㎚ 두께의 질화 티탄막을 플라즈마 CVD법에 의해서 도 8, 도 9와 같이 형성하였다.
또한 도 10과 같이 제2 상층 금속층(632)을 스퍼터법에 의해서 두께 1.2 마이크론으로 형성하고 450℃의 열처리에 의해서 매립하였다. 연마를 행하고, 제2 상층 금속층(632) 및 제2 하층 금속층(631)을 연마하여 도 11의 동의 2층 배선을 형성하였다. 연마해야 할 제2 상층 금속층(632)이 두껍기 때문에 여기서는 보호층 형성제의 농도가 낮은 도 5에 도시한 알루미나 연마 입자를 포함하고, BTA가 저농도의 저부식성 연마제를 이용하여 제2 상층 금속층(632)을 연마하였다. 연마 속도는 약 200㎚/min가 되는 조건을 이용하고, 연마 시간은 과잉 연마도 포함시켜서 8분으로 하였다. 제2 연마제로서는, 동일하게 저부식성의 연마제에 BTA를 고농도로 첨가한 것을 이용하였다. BTA 농도의 상대비는 약 0.7로 하층 금속층(631)의 연마 속도 쪽이 상층 금속층의 연마 속도보다도 크다. 이상으로 진술한 바와 같이, 두단계에 걸치는 연마법을 이용하면, 각각의 절연막이나 금속층의 표면의 평탄성을 양호하게 유지하면서 높은 수율로 다층의 배선을 형성할 수 있다.
＜실시예 9＞
다마신에 의한 배선이 상층 금속층과 이층의 하층 금속층과의 실질 삼층으로 이루어지는 경우에 대하여 도 12를 이용하여 설명한다. 도 12a는 표면에 소정의 절연층(도시하지 않음)이 형성되어 있는 실리콘으로 이루어지는 배선 기판(70) 상에 절연층(71)으로서 p-TEOS막을 두께 0.5마이크론으로 형성하고, 또한 홈을 개구한데다가, 접착용 하층 금속층(72a)으로서 두께 3㎚의 티탄을 또한 배리어용 하층 금속층(72b)으로서 두께 40㎚의 질화 티탄막을 반응성 스퍼터법에 의해서 형성, 계속하여 상층 금속층(73)으로서 두께 0.8마이크론의 동을 형성하고, 열처리에 의해서 매립한 상태를 나타낸다. 다음에 연마 입자를 포함하지 않은 제1 연마제를 이용하여 상층 금속층(73)을 연마하여 하층 금속층(72b)을 도 12의 (b)와 같이 노출시켰다. 계속해서 알루미나 연마 입자와 유기산 및 과산화 수소를 포함하는 연마제에 도 5에서의 보호층 형성제로서 상대 농도 0.8에 상당하는 BTA 카르본산을 첨가한 것을 이용하여 연마하였다.
상층 금속층(73)의 연마 속도는 첨가하지 않은 경우의 20% 이하로 저하하고 있다. 이 연마제에 의해서 하층 금속층(72b)은 약 80㎚/min과 고속으로 연마되었지만, 접착용 하층 금속층(72a)의 연마 속도는 약 20㎚/min로 낮았다. 다만, 접착용 하층 금속층(72a)의 두께는 3㎚로 얇기 때문에, 하층 금속층(72a, 72b) 양쪽을 맞춘 평균 연마 속도는 약 70㎚/min로 충분히 높은 값을 나타내었다. 또, 절연층(71)의 연마 속도는 약 5㎚/min이었다.
또, 이상의 실시예 1 내지 9에서는 상층 금속층의 형성법으로서는 스퍼터법을 이용하여 열처리에 의해서 홈 내에 매립하였다. 이 경우, 매립 특성은 충분하지 않기 때문에, 0.5 마이크론 깊이의 홈에 대하여 0.8마이크론 두께의 상층 금속층을 형성할 필요가 있었다. 따라서, 그 연마 0.8마이크론 두께에 대하여 행하고, 과잉 연마도 그에 대하여 10% 이상 행할 필요가 있었다. 그 외, 홈의 어스펙트비가 3을 넘는 것과 같은 경우는 매립이 충분히 행해지지 않는다고 하는 문제가 있었다. 이것에 대하여, 황산동을 주성분으로 하는 액을 이용하여 전기 도금에 의해서 매립한 배선 기판에 대해서도 검토하였다. 매립성은 스퍼터법보다도 대폭 개선되며, 깊이 0.5마이크론의 홈에 대하여, 형성하는 막 두께는 0.6마이크론으로 충분하였다. 다만, 접착성의 개선 등을 위하여, 연마에 앞장선 질소 중에서 350도 30min의 열처리를 행하였다. 이와 같은 배선 기판에 대하여 본 발명의 연마를 실시한 바, 제1 연마에서 스퍼터법에 의해서 형성한 막에 비교하여 대체로 5 - 10% 정도 연마 속도가 증가한 것 이외로는 거의 차이가 나타나지 않았으며 양호한 평탄성을 얻었다.
또, 본 발명의 적용에 의해, 디싱과 부식을 가한 오목부의 크기는 종래법에 의한 경우의 약 1/2로 저감할 수 있었다. 제1, 제2 연마제 중 어느 한 쪽 혹은 양쪽에 고체 연마 입자를 포함하지 않은 연마제를 이용한 경우는 특히 개선이 현저하여 오목부의 깊이는 1/3 이하로 저감되었다.
본 발명에 의해서, 하층의 금속층의 연마 잔류를 생기는 일 없이, 상층 금속의 디싱이나 절연층의 부식도 저감시키고 고정밀도의 매립 배선을 형성할 수 있다. 특히 연마 전의 절연층의 표면이 충분하게 평탄한 경우에는, 제2 연마제에 제1 보호층 형성제를 충분히 높은 농도로 첨가하여, 상층 금속층을 거의 연마하지 않은 특성을 부여하여 이용할 수 있다. 이 경우, 제2 연마 공정에서 연마 하중이 홈 패턴 분포를 거의 나타내지 않기 때문에 배선 기판의 소망 영역 전체에 걸쳐 거의 디싱이나 부식이 없는 평탄한 표면을 실현할 수 있다. 이 때의 디싱이나 부식의 깊이는 종래 기술의 1/5 이하가 된다.

Claims (46)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 반도체 장치의 제조 방법에 있어서,
    기판 상에 비어 홀이 설치된 절연막을 형성하는 공정;
    상기 비어 홀 내측으로부터 상기 비어 홀 외측으로 연장하여 제1 금속막을 형성하는 공정;
    상기 제1 금속막 상에 제2 금속막을 형성하는 공정;
    상기 제2 금속막을 연마하는 공정; 및
    상기 제1 금속막을, 상기 제2 금속막에 대한 에칭 속도의 5배 이상의 연마 속도로 연마하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제1 금속막을 연마하는 공정은 산성 영역에서 행해지는 반도체 장치의 제조 방법.
  16. 제14항에 있어서, 상기 제2 금속막을 연마하는 공정은 산성 영역에서 행해지는 반도체 장치의 제조 방법.
  17. 제14항에 있어서, 상기 제1 금속막은 적어도 2층의 금속막을 포함하는 반도체 장치의 제조 방법.
  18. 반도체 장치의 제조 방법에 있어서,
    기판 상에 비어 홀이 설치된 절연막을 형성하는 공정;
    상기 비어 홀 내측으로부터 상기 비어 홀 외측으로 연장하여 제1 금속막을 형성하는 공정;
    상기 제1 금속막 상에 제2 금속막을 형성하는 공정;
    상기 제2 금속막을 연마하는 공정; 및
    상기 제1 금속막을, 상기 제2 금속막에 대한 에칭 속도의 10배 이상의 연마 속도로 연마하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  19. 반도체 장치의 제조 방법에 있어서,
    기판 상에 비어 홀이 설치된 절연막을 형성하는 공정;
    상기 비어 홀 내측으로부터 상기 비어 홀 외측으로 연장하여 제1 금속막을 형성하는 공정;
    상기 제1 금속막 상에 제2 금속막을 형성하는 공정;
    상기 제2 금속막을 연마하는 공정; 및
    상기 제1 금속막을, 상기 제2 금속막에 대한 에칭 속도의 15배 이상의 연마 속도로 연마하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  20. 제19항에 있어서, 상기 기판은 직경이 150㎜ 이상인 반도체 장치의 제조 방법.
  21. 반도체 장치의 제조 방법에 있어서,
    기판 상에 비어 홀이 설치된 절연막을 형성하는 공정;
    상기 비어 홀 내측으로부터 상기 비어 홀 외측으로 연장하여 제1 금속막을 형성하는 공정;
    상기 제1 금속막 상에 제2 금속막을 형성하는 공정;
    상기 제2 금속막을, 상기 제2 금속막에 대한 에칭 속도의 적어도 5배 이상의 연마 속도로 연마 슬러리에 의해 연마하는 공정; 및
    상기 제1 금속막을 연마하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  22. 제21항에 있어서, 상기 제1 금속막은 상기 제2 금속막에 대한 에칭 속도의 5배 이상의 연마 속도로 연마되는 반도체 장치의 제조 방법.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 반도체 장치의 제조 방법에 있어서,
    절연막 내에 비어 홀을 형성하는 공정;
    상기 비어 홀이 형성된 절연막 상에, 상기 비어 홀 내측으로부터 상기 비어 홀 외측에 걸쳐 제1 도전막을 형성하는 공정;
    상기 제1 도전막 상에 제2 도전막을 형성하는 공정;
    상기 제2 도전막을 제1 플래튼(定盤)을 이용하여 연마하는 공정; 및
    상기 비어 홀 각각 내에 매립된 제1 도전막을 제2 플래튼을 이용하여, 상기 비어 홀 내에 형성된 상기 제2 도전막의 높이보다도 커지도록 연마하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  43. 제42항에 있어서, 상기 제1 플래튼 및 상기 제2 플래튼은 서로 다른 반도체 장치의 제조 방법.
  44. 제42항에 있어서, 상기 제1 플래튼 이용하여 연마하는 공정과, 상기 제2 플래튼을 이용하여 연마하는 공정 중 적어도 한 쪽은 연마 분체(abrasive powder)를 포함하는 레진 본드 지석(resin bonded whetstone)을 사용하는 반도체 장치의 제조 방법.
  45. 삭제
  46. 삭제
KR1019990049144A 1998-11-09 1999-11-08 반도체 장치의 제조 방법 KR100653797B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-317233 1998-11-09
JP31723398A JP4095731B2 (ja) 1998-11-09 1998-11-09 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20000035287A KR20000035287A (ko) 2000-06-26
KR100653797B1 true KR100653797B1 (ko) 2006-12-05

Family

ID=18085974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049144A KR100653797B1 (ko) 1998-11-09 1999-11-08 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (3) US6326299B1 (ko)
JP (1) JP4095731B2 (ko)
KR (1) KR100653797B1 (ko)
TW (1) TW452877B (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1137056B1 (en) 1998-08-31 2013-07-31 Hitachi Chemical Company, Ltd. Abrasive liquid for metal and method for polishing
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
KR100475976B1 (ko) * 1998-12-25 2005-03-15 히다치 가세고교 가부시끼가이샤 Ｃｍｐ 연마제, ｃｍｐ 연마제용 첨가액 및 기판의 연마방법
JP2000311876A (ja) * 1999-04-27 2000-11-07 Hitachi Ltd 配線基板の製造方法および製造装置
JP3760064B2 (ja) 1999-08-09 2006-03-29 株式会社日立製作所 半導体装置の製造方法及び半導体装置の平坦化加工装置
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TW501197B (en) * 1999-08-17 2002-09-01 Hitachi Chemical Co Ltd Polishing compound for chemical mechanical polishing and method for polishing substrate
US6635943B1 (en) * 1999-11-30 2003-10-21 Advanced Micro Devices, Inc. Method and system for reducing charge gain and charge loss in interlayer dielectric formation
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
KR20010076353A (ko) * 2000-01-18 2001-08-11 조셉 제이. 스위니 2단계 화학 기계적 연마공정의 광학적 모니터링 방법
JP2001345297A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 半導体集積回路装置の製造方法及び研磨装置
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
US20020042199A1 (en) * 2000-09-20 2002-04-11 Jinru Bian Polishing by CMP for optimized planarization
US6605537B2 (en) 2000-10-27 2003-08-12 Rodel Holdings, Inc. Polishing of metal substrates
US6936541B2 (en) * 2000-09-20 2005-08-30 Rohn And Haas Electronic Materials Cmp Holdings, Inc. Method for planarizing metal interconnects
US6649523B2 (en) * 2000-09-29 2003-11-18 Nutool, Inc. Method and system to provide material removal and planarization employing a reactive pad
JP2002151451A (ja) * 2000-11-14 2002-05-24 Jsr Corp 研磨速度比の調整方法ならびに化学機械研磨用水系分散体およびこの化学機械研磨用水系分散体を用いた半導体装置の製造方法
US6478659B2 (en) * 2000-12-13 2002-11-12 Promos Technologies, Inc. Chemical mechanical polishing method for slurry free fixed abrasive pads
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
US6632259B2 (en) * 2001-05-18 2003-10-14 Rodel Holdings, Inc. Chemical mechanical polishing compositions and methods relating thereto
JP2002367996A (ja) * 2001-06-06 2002-12-20 Nec Corp 半導体装置の製造方法
JP2002368084A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
US6589099B2 (en) * 2001-07-09 2003-07-08 Motorola, Inc. Method for chemical mechanical polishing (CMP) with altering the concentration of oxidizing agent in slurry
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003077921A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体装置の製造方法
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
JPWO2003071592A1 (ja) * 2002-02-20 2005-06-16 株式会社荏原製作所 ポリッシング方法および装置
TWI282360B (en) * 2002-06-03 2007-06-11 Hitachi Chemical Co Ltd Polishing composition and polishing method thereof
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
AU2003255986A1 (en) * 2002-09-13 2004-04-30 Koninklijke Philips Electronics N.V. Manufacturing an ic
US7300601B2 (en) * 2002-12-10 2007-11-27 Advanced Technology Materials, Inc. Passivative chemical mechanical polishing composition for copper film planarization
JP4267331B2 (ja) * 2003-01-14 2009-05-27 株式会社荏原製作所 基板の処理方法及びエッチング液
US6756309B1 (en) * 2003-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Feed forward process control method for adjusting metal line Rs
US7709387B2 (en) * 2003-02-11 2010-05-04 Nxp B.V. Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit
US7736405B2 (en) * 2003-05-12 2010-06-15 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for copper and associated materials and method of using same
US7300480B2 (en) 2003-09-25 2007-11-27 Rohm And Haas Electronic Materials Cmp Holdings, Inc. High-rate barrier polishing composition
US7241725B2 (en) * 2003-09-25 2007-07-10 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Barrier polishing fluid
US20050097825A1 (en) * 2003-11-06 2005-05-12 Jinru Bian Compositions and methods for a barrier removal
US7497967B2 (en) * 2004-03-24 2009-03-03 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Compositions and methods for polishing copper
US7384871B2 (en) * 2004-07-01 2008-06-10 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing compositions and methods relating thereto
US7303993B2 (en) * 2004-07-01 2007-12-04 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing compositions and methods relating thereto
JP2006049912A (ja) * 2004-08-03 2006-02-16 Samsung Electronics Co Ltd Ｃｍｐスラリー、前記ｃｍｐスラリーを使用する化学機械的研磨方法、及び前記ｃｍｐスラリーを使用する金属配線の形成方法
KR100672940B1 (ko) 2004-08-03 2007-01-24 삼성전자주식회사 금속막을 위한 화학적기계적 연마 슬러리 및 이를 이용한금속막의 화학적기계적 연마 방법
JP2006066851A (ja) * 2004-08-30 2006-03-09 Matsumura Sekiyu Kenkyusho:Kk 化学的機械研磨用組成物
US20060070979A1 (en) * 2004-09-17 2006-04-06 Christenson Kurt K Using ozone to process wafer like objects
US7086935B2 (en) * 2004-11-24 2006-08-08 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Cellulose-containing polishing compositions and methods relating thereto
US7435356B2 (en) * 2004-11-24 2008-10-14 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Abrasive-free chemical mechanical polishing compositions and methods relating thereto
WO2006116770A2 (en) * 2005-04-28 2006-11-02 Advanced Technology Materials, Inc. Method of passivating chemical mechanical polishing compositions for copper film planarization processes
JP2007066990A (ja) * 2005-08-29 2007-03-15 Fujifilm Holdings Corp 研磨液及びそれを用いる研磨方法
US20070209287A1 (en) * 2006-03-13 2007-09-13 Cabot Microelectronics Corporation Composition and method to polish silicon nitride
FR2900587B1 (fr) * 2006-05-02 2008-12-26 Kemesys Procede de polissage mecano-chimique (cmp) en continu d'un materiau multicouche
US20080152812A1 (en) * 2006-12-22 2008-06-26 Ming Fang Methods of corrosion prevention and cleaning of copper structures
CN101636465A (zh) * 2007-01-31 2010-01-27 高级技术材料公司 用于化学机械抛光浆料应用的聚合物-二氧化硅分散剂的稳定化
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9099396B2 (en) * 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
JPWO2013161095A1 (ja) * 2012-04-26 2015-12-21 東レ株式会社 凹凸構造を有する結晶基板の製造方法
KR101965256B1 (ko) * 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US9962801B2 (en) 2014-01-07 2018-05-08 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for performing chemical mechanical planarization
JP6321579B2 (ja) * 2015-06-01 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
JP2019165088A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置およびその製造方法
JP2020017668A (ja) * 2018-07-26 2020-01-30 キオクシア株式会社 半導体装置の製造方法
US10692732B2 (en) * 2018-09-21 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. CMP slurry and CMP method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JPH0883780A (ja) * 1994-07-12 1996-03-26 Toshiba Corp 研磨剤および研磨方法
JPH10214834A (ja) * 1997-01-28 1998-08-11 Matsushita Electric Ind Co Ltd 埋め込み配線の形成方法
KR19980048378A (ko) * 1996-12-17 1998-09-15 김광호 반도체소자의 평탄화방법
JPH11251431A (ja) * 1998-02-27 1999-09-17 Nec Corp 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944836A (en) 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
FR2630588A1 (fr) 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide
JP3297220B2 (ja) 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JP3487051B2 (ja) 1995-12-15 2004-01-13 松下電器産業株式会社 半導体装置の製造方法
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
JP3304754B2 (ja) 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US6093639A (en) * 1996-10-30 2000-07-25 United Microelectronics Corp. Process for making contact plug
US5854140A (en) * 1996-12-13 1998-12-29 Siemens Aktiengesellschaft Method of making an aluminum contact
TW319906B (en) * 1997-06-02 1997-11-11 Winbond Electronics Corp Borderless via process
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
US6143656A (en) * 1998-10-22 2000-11-07 Advanced Micro Devices, Inc. Slurry for chemical mechanical polishing of copper
US6383928B1 (en) * 1999-09-02 2002-05-07 Texas Instruments Incorporated Post copper CMP clean
US6350678B1 (en) * 1999-09-17 2002-02-26 Advanced Micro Devices, Inc. Chemical-mechanical polishing of semiconductors
US6380069B1 (en) * 2000-01-14 2002-04-30 United Microelectronics Corp. Method of removing micro-scratch on metal layer
US6294472B1 (en) * 2000-05-23 2001-09-25 Advanced Micro Devices, Inc. Dual slurry particle sizes for reducing microscratching of wafers
US6555477B1 (en) * 2002-05-22 2003-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing Cu CMP corrosion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JPH0883780A (ja) * 1994-07-12 1996-03-26 Toshiba Corp 研磨剤および研磨方法
KR19980048378A (ko) * 1996-12-17 1998-09-15 김광호 반도체소자의 평탄화방법
JPH10214834A (ja) * 1997-01-28 1998-08-11 Matsushita Electric Ind Co Ltd 埋め込み配線の形成方法
JPH11251431A (ja) * 1998-02-27 1999-09-17 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20020025605A1 (en) 2002-02-28
TW452877B (en) 2001-09-01
US6326299B1 (en) 2001-12-04
US20030003713A1 (en) 2003-01-02
US6638854B2 (en) 2003-10-28
JP4095731B2 (ja) 2008-06-04
JP2000150435A (ja) 2000-05-30
KR20000035287A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
KR100653797B1 (ko) 반도체 장치의 제조 방법
JP5472049B2 (ja) 化学機械研磨用研磨剤
KR101418626B1 (ko) 금속용 연마액 및 연마방법
US8641920B2 (en) Polishing composition for planarizing metal layer
TWI753987B (zh) 針對鎢的化學機械拋光方法
KR20030078002A (ko) 반도체 장치의 제조 방법
KR101335946B1 (ko) 텅스텐 연마용 ｃｍｐ 슬러리 조성물
CN109531282B (zh) 用于钴的化学机械抛光方法
TWI761423B (zh) 鎢的化學機械拋光方法
EP1544901A1 (en) Polishing compound composition, method for producing same and polishing method
JP4719204B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
US6599837B1 (en) Chemical mechanical polishing composition and method of polishing metal layers using same
US10640682B2 (en) Chemical mechanical polishing method for tungsten
KR101238773B1 (ko) 구리 화학적 기계적 연마용 슬러리 조성물
US20020125460A1 (en) Compositions for chemical mechanical planarization of tungsten
JP4684121B2 (ja) 化学機械研磨用研磨剤及び基板の研磨法
CN111378367A (zh) 一种化学机械抛光液
JP2004193488A (ja) バリア金属用研磨液及び研磨方法
TWI471923B (zh) 化學機械拋光液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee