KR100649414B1 - 광소자 및 그 제조 방법, 광모듈, 광전달 장치 - Google Patents

광소자 및 그 제조 방법, 광모듈, 광전달 장치 Download PDF

Info

Publication number
KR100649414B1
KR100649414B1 KR1020040060137A KR20040060137A KR100649414B1 KR 100649414 B1 KR100649414 B1 KR 100649414B1 KR 1020040060137 A KR1020040060137 A KR 1020040060137A KR 20040060137 A KR20040060137 A KR 20040060137A KR 100649414 B1 KR100649414 B1 KR 100649414B1
Authority
KR
South Korea
Prior art keywords
optical
peak
optical member
tip
optical device
Prior art date
Application number
KR1020040060137A
Other languages
English (en)
Other versions
KR20050016046A (ko
Inventor
가네코츠요시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050016046A publication Critical patent/KR20050016046A/ko
Application granted granted Critical
Publication of KR100649414B1 publication Critical patent/KR100649414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 설치 위치, 형상 및 크기가 양호하게 제어된 광학 부재를 포함하는 광소자 및 그 제조 방법, 상기 광소자를 포함하는 광모듈 및 광전달 장치를 제공하는 것을 과제로 한다.
본 발명의 광소자(100)는 광학면(108)을 갖는 소자부(140)와, 광학면(108)을 둘러싸도록 설치된 첨상부(124)와, 적어도 일부가 광학면(108) 위에 설치된 광학 부재(132)를 포함한다.
광소자, 광학면, 첨상부, 배선 패턴

Description

광소자 및 그 제조 방법, 광모듈, 광전달 장치{OPTICAL DEVICE AND MANUFACTURING METHOD THEREOF, OPTICAL MODULE, OPTICAL TRANSMISSION APPARATUS}
도 1은 본 발명의 제 1 실시예의 광소자를 모식적으로 나타내는 단면도.
도 2는 도 1 및 도 2에 나타낸 광소자를 모식적으로 나타내는 평면도.
도 3은 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 4는 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 5는 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 6은 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 7은 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 8은 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 9는 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내 는 단면도.
도 10은 도 1 및 도 2에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 11은 본 발명의 제 2 실시예의 광소자를 모식적으로 나타내는 단면도.
도 12는 도 11에 나타낸 광소자를 모식적으로 나타내는 평면도.
도 13은 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 14는 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 15는 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 16은 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 17은 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 18은 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 19는 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타내는 단면도.
도 20은 도 11 및 도 12에 나타낸 광소자의 일 제조 공정을 모식적으로 나타 내는 단면도.
도 21의 (a)는 도 1에 나타낸 광소자의 광학 부재 근방을 확대하여 모식적으로 나타내는 단면도, 도 21의 (b)는 도 11에 나타낸 광소자의 광학 부재 근방을 확대하여 모식적으로 나타내는 단면도.
도 22의 (a) 및 (b)는 각각 도 11에 나타낸 광소자의 첨상부(尖狀部)의 일 변형예를 모식적으로 나타내는 단면도.
도 23은 본 발명의 제 3 실시예의 광소자를 모식적으로 나타내는 단면도.
도 24는 본 발명의 제 4 실시예에 따른 광모듈을 모식적으로 나타내는 단면도.
도 25는 본 발명의 제 5 실시예에 따른 광전달 장치를 모식적으로 나타내는 도면.
도 26은 본 발명의 제 6 실시예에 따른 광전달 장치의 사용 형태를 모식적으로 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
14, 24, 64, 48 : 배선 패턴
20 : 반도체 칩
22 : 전극
26 : 땜납(solder)
27 : 와이어
28, 46 : 구멍
29 : 테이퍼
30 : 광섬유(optical fiber)
30a : 광섬유의 단면(端面)
40 : 언더필(underfill) 재료
42 : 기판
43 : 절연막
44 : 접착제
50 : 외부 단자(端子)
52 : 와이어
54 : 충전재
56 : 수지
80, 92 : 전자 기기
90 : 광전달 장치
94 : 케이블
96 : 플러그
100, 200, 300 : 광소자
101 : 반도체 기판
101a : 반도체 기판의 표면
101b : 반도체 기판의 이면(裏面)
102 : 제 1 미러(mirror)
103 : 활성층
104, 104a : 제 2 미러
104b : 첨상부(尖狀部) 형성용층
105 : 전류 협착층(狹窄層)
106 : 절연층
106a : 절연층의 상면(上面)
107 : 제 1 전극
108, 208, 308, 408, 508 : 출사면(出射面)
109 : 제 2 전극
110 : 소자부
111, 211 : 오목부
112 : 노즐
113 : 에너지
120 : 잉크젯 헤드
122, 192, 222, 322, 522, 822, 922 : 개구부
124, 224, 324, 424, 524 : 첨상부
124a, 224a, 324a, 424a, 524a : 첨상부의 제 1 표면
124b, 224b, 324b, 424b, 524b : 첨상부의 제 2 표면
124c, 234c, 334c : 첨상부의 선단(先端)
130 : 기둥 형상부
130a : 기둥 형상부의 상면
130b : 기둥 형상부의 측벽
132, 232, 332 : 광학 부재
132a : 광학 부재 전구체(前驅體)
132b : 액체방울
140 : 소자부(공진기(共振器))
150 : 반도체 다층막
160 : 볼록부
224a : 첨상부의 제 1 표면
224b : 첨상부의 제 2 측면
500 : 광모듈
R1, R2, R3, R4 : 레지스트층
본 발명은 설치 위치, 형상 및 크기가 양호하게 제어된 광학 부재를 포함하는 광소자 및 그 제조 방법에 관한 것이다.
또한, 본 발명은 상기 광소자를 포함하는 광모듈 및 광전달 장치에 관한 것이다.
예를 들면, 렌즈 등의 광학 부재를 제조하는 방법의 하나로서, 액체 재료로 이루어지는 액체방울을 기체(基體) 위에 토출한 후에 경화(硬化)시켜 광학 부재를 제조하는 방법이 알려져 있다. 예를 들면, 잉크젯 헤드를 이용하여 액체방울을 토출함으로써 마이크로 렌즈를 제조하는 방법이 있다(예를 들어, 일본국 특개2000-2802호 공보 참조). 이 방법에서는, 액체방울을 토출하기 전에, 액체방울을 착탄(着彈)시키는 영역에 발액(撥液) 처리 또는 친액(親液) 처리를 행한다. 그러나, 이 방법에서는, 마이크로 렌즈의 형상 및 형성 위치를 엄밀하게 제어하는 것이 곤란한 경우가 있다.
또한, 예를 들어, 오목부를 형성하여, 마이크로 렌즈를 형성하기 위한 액체를 이 오목부 내에 유지함으로써, 마이크로 렌즈를 제조하는 방법이 있다(예를 들어, 일본국 특개2000-75106호 공보 참조). 그러나, 이 제조 방법에서는, 오목부 내에 유지할 수 있는 액체의 양은 한정되어 있다. 특히 볼록한 형상의 마이크로 렌즈를 제조할 경우, 형성 가능한 렌즈의 크기는 한정되어 있다.
본 발명은 설치 위치, 형상 및 크기가 양호하게 제어된 광학 부재를 포함하는 광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 광소자를 포함하는 광모듈 및 광전달 장치를 제공하는 것을 목적으로 한다.
1. 광소자
본 발명의 광소자는 광학면(光學面)을 갖는 소자부와, 상기 광학면을 둘러싸 도록 설치된 첨상부(尖狀部)와, 적어도 일부가 상기 광학면 위에 설치된 광학 부재를 포함한다.
본 발명에서의 「첨상부」는 끝이 뾰족한 부분을 의미한다. 또한, 「광학면」은 광이 통과하는 면을 의미한다. 이 「광학면」은 본 발명의 광소자로부터 외부로의 광 출사면(出射面)일 수도 있고, 외부로부터 본 발명의 광소자로의 광 입사면(入射面)일 수도 있다. 또한, 「외부」는 본 발명의 광소자 이외의 영역을 의미한다. 또한, 「광학 부재」는 광의 성질이나 진행 방향을 바꾸는 기능을 갖는 부재를 의미한다.
또한, 「광학면을 둘러싸도록 설치된 첨상부」는 첨상부에 의해 둘러싸인 영역 내의 적어도 일부에 광학면이 설치되어 있는 것을 의미한다.
상기 본 발명의 광소자에 의하면, 상기 구성을 갖는 것에 의해, 상기 첨상부의 형상이나 높이를 제어함으로써, 설치 위치, 형상 및 크기가 양호하게 제어된 광학 부재를 포함하는 광소자를 얻을 수 있다. 상세(詳細)에 대해서는 후술한다.
상기 본 발명의 광소자는 이하의 형태 (A)∼(H)를 채용할 수 있다.
(A) 상기 첨상부의 선단(先端)은 상기 광학면보다도 높은 위치에 있을 수 있다.
(B) 상기 첨상부는 제 1 표면 및 제 2 표면을 갖고, 상기 제 1 표면 및 상기 광학면으로부터 개구부가 구성되며, 상기 광학 부재의 적어도 일부를 상기 개구부 내에 설치할 수 있다.
(C) 상기 광학 부재의 정상부(頂上部)는 상기 첨상부의 선단보다도 높은 위 치에 있을 수 있다.
(D) 상기 광학 부재가 렌즈로서 기능할 수 있다.
이 경우, 상기 첨상부의 선단에 의해 원 또는 타원이 구성되고, 상기 광학 부재의 단면(斷面)은 원 또는 타원이며, 상기 광학면의 중심과 상기 첨상부의 선단에 의해 구성되는 원 또는 타원의 중심을 일치시킬 수 있다.
(E) 상기 소자부는 기둥 형상부를 포함하고, 상기 기둥 형상부의 상면은 상기 광학면을 포함하며, 상기 기둥 형상부의 측벽은 절연층으로 덮이고, 상기 절연층의 상부는 상기 첨상부의 적어도 일부를 구성하며, 상기 첨상부를 상기 기둥 형상부의 상면을 둘러싸도록 설치할 수 있다.
(F) 상기 첨상부의 적어도 일부를 상기 소자부와 일체화하여 설치할 수 있다.
(G) 상기 광학 부재는 에너지의 부가에 의해 경화 가능한 액체 재료를 경화시킴으로써 형성할 수 있다.
(H) 상기 광소자는 면발광형 반도체 레이저, 반도체 발광 다이오드, 유기 LED 또는 포토다이오드 중 어느 하나일 수 있다.
2. 광소자의 제조 방법
본 발명의 광소자의 제조 방법은,
(a) 광학면을 갖는 소자부를 형성하고,
(b) 상기 광학면을 둘러싸도록 첨상부를 형성하며,
(c) 상기 광학면에 대하여 액체방울을 토출하여, 광학 부재 전구체를 형성하 고,
(d) 상기 광학 부재 전구체를 경화시켜, 광학 부재를 형성하는 것을 포함한다.
상기 본 발명의 광소자의 제조 방법에 의하면, 상기 (b)에서 상기 첨상부의 형상이나 높이를 조정하고, 상기 (c)에서 상기 액체방울의 토출량을 조정하는 것 등에 의해, 설치 위치, 형상 및 크기가 양호하게 제어된 광학 부재를 포함하는 광소자를 형성할 수 있다. 상세에 대해서는 후술한다.
상기 본 발명의 광소자의 제조 방법에서는 이하의 형태 (A) 및 (B)를 채용할 수 있다.
(A) 상기 (c)에서, 상기 액체방울의 토출을 잉크젯법에 의해 행할 수 있다. 여기서, 「잉크젯법」은 잉크젯 헤드를 이용하여 액체방울을 토출하는 방법이다. 다만, 이 경우, 토출하는 액체방울은 인쇄물에 이용되는 소위 잉크가 아니라, 상기 광학 부재의 원료를 함유하는 액상물(액체 재료)이다. 이 방법에 의하면, 상기 액체방울의 토출량의 미묘한 조정이 가능하기 때문에, 미세한 광학 부재 전구체를 상기 광학면 위에 간편하게 설치할 수 있다.
(B) 상기 (d)에서, 상기 광학 부재 전구체의 경화를 에너지의 부가에 의해 행할 수 있다.
3. 광모듈 및 광전달 장치
본 발명의 광모듈은 상기 면발광형 발광 소자와 광도파로(光導波路)를 포함한다. 또한, 본 발명의 광전달 장치는 상기 광모듈을 포함한다.
이하, 본 발명의 적합한 실시예에 대해서 도면을 참조하면서 설명한다.
<제 1 실시예>
1. 광소자의 구조
도 1은 본 발명을 적용한 일 실시예에 따른 광소자(100)를 모식적으로 나타내는 단면도이다. 도 2는 도 1에 나타낸 광소자(100)를 모식적으로 나타내는 평면도이다. 또한, 도 1은 도 2의 A-A선에서의 단면을 나타내는 도면이다.
본 실시예의 광소자(100)는 광학면(108)을 갖는 소자부(140)와, 광학면(108)을 둘러싸도록 설치된 첨상부(124)와, 적어도 일부가 광학면(108) 위에 설치된 광학 부재(132)를 포함한다. 또한, 본 실시예에서는, 광소자(100)가 면발광형 반도체 레이저인 경우를 예로 들어 설명한다. 우선, 본 실시예의 광소자(100)의 각 구성요소에 대해서 설명한다.
[소자부]
본 실시예의 광소자(100)에 있어서, 소자부(140)는 반도체 기판(101) 위에 설치되어 있다. 이 소자부(140)는 수직 공진기(이하, 「공진기」라고도 함)이며, 기둥 형상부(130)를 포함할 수 있다. 반도체 기판(101)은 n형 GaAs로 이루어진다.
광학면(108)은 기둥 형상부(130)의 상면(130a)의 일부에 포함된다. 이 광소자(100)에서는 상기 광학면(108)으로부터 레이저광이 출사된다. 또한, 이 광소자(100)에 있어서, 기둥 형상부(130)의 상면(130a) 중 제 1 전극(107)으로 덮이지 않은 부분이 오목부(111)이며, 오목부(111)의 저면(底面)이 광학면(108)이다.
다음으로, 소자부(140)를 구성하는 각 요소에 대해서 설명한다.
기둥 형상부(130)는 소자부(140)의 일부로서, 적어도 제 2 미러(104)를 포함하는 기둥 형상의 반도체 퇴적체를 의미한다. 이 기둥 형상부(130)는 절연층(106)으로 매립되어 있다. 즉, 기둥 형상부(130)의 측벽(130b)은 절연층(106)으로 덮여 있다. 또한, 기둥 형상부(130) 위에는 제 1 전극(107)이 형성되어 있다.
소자부(140)는, 예를 들어, n형 Al0.9Ga0.1As층과 n형 Al0.15Ga0.85 As층을 번갈아 적층한 40쌍의 분포 반사형 다층막 미러(이하, 「제 1 미러」라고 함)(102), GaAs 웰층과 Al0.3Ga0.7As 배리어층으로 이루어지고, 웰층이 3층으로 구성되는 양자(量子) 우물 구조를 포함하는 활성층(103), 및 p형 Al0.9Ga0.1As층과 p형 Al0.15Ga 0.85As층을 번갈아 적층한 25쌍의 분포 반사형 다층막 미러(이하, 「제 2 미러」라고 함)(104)가 차례로 적층되어 구성되어 있다. 또한, 제 1 미러(102), 활성층(103), 및 제 2 미러(104)를 구성하는 각 층의 조성(組成) 및 층 수는 이것에 한정되지 않는다.
제 2 미러(104)는, 예를 들어, C가 도핑됨으로써 p형으로 되고, 제 1 미러(102)는, 예를 들어, Si이 도핑됨으로써 n형으로 된다. 따라서, 제 2 미러(104), 불순물이 도핑되지 않은 활성층(103), 및 제 1 미러(102)에 의해 pin 다이오드가 형성된다.
또한, 소자부(140) 중 광소자(100)의 레이저광 출사 측으로부터 제 1 미러(102)의 도중에 걸친 부분이 레이저광 출사 측으로부터 보아 원형 형상으로 에칭되어 기둥 형상부(130)가 형성되어 있다. 또한, 본 실시예에서는 기둥 형상부(130)의 평면 형상을 원형으로 했지만, 이 형상은 임의의 형상을 채용할 수 있다.
또한, 제 2 미러(104)를 구성하는 층 중 활성층(103)에 가까운 영역에 산화알루미늄을 주성분으로 하는 전류 협착층(105)이 형성되어 있다. 이 전류 협착층(105)은 링 형상으로 형성되어 있다. 즉, 이 전류 협착층(105)은 광학면(108)에 평행한 면으로 절단한 경우에서의 단면이 동심원(同心圓) 형상이다.
또한, 이 광소자(100)에서는, 기둥 형상부(130)의 측벽(130b) 및 제 1 미러(102)의 상면을 덮도록 절연층(106)이 형성되어 있다.
제 1 전극(107)은 절연층(106) 및 기둥 형상부(130)의 상면(130a) 위에 형성되어 있다. 제 1 전극(107)은, 예를 들어, Au과 Zn의 합금과 Au의 적층막으로 이루어진다. 또한, 반도체 기판(101)의 이면(101b)에는 제 2 전극(109)이 형성되어 있다. 이 광소자(100)에서는, 기둥 형상부(130)의 상면(130a)에서 제 1 전극(107)과 접합하고, 또한 반도체 기판(101)의 이면에서 제 2 전극(109)과 접합하며, 이 제 1 전극(107) 및 제 2 전극(109)에 의해 활성층(103)에 전류가 주입된다. 제 2 전극(109)은, 예를 들어, Au과 Ge의 합금과 Au의 적층막으로 이루어진다.
제 1 및 제 2 전극(107, 109)을 형성하기 위한 재료는 상술한 것에 한정되지 않아, 예를 들어, Ti이나 Pt 등의 금속 또는 이들의 합금 등을 이용할 수 있다.
이 광소자(100)의 제조 공정에 있어서, 제 1 전극(107) 및 제 2 전극(109)을 형성할 때에는, 일반적으로 어닐링 처리를 약 400℃에서 행한다(후술하는 제조 프로세스를 참조). 따라서, 수지를 사용하여 절연층(106)을 형성할 경우, 이 어닐링 처리 공정에 견딜 수 있기 위해서는, 절연층(106)을 구성하는 수지는 내열성이 우수한 것이 필요하게 된다. 이 요구를 충족시키기 위해서는, 절연층(106)을 구성하 는 수지가 폴리이미드 수지, 불소계 수지, 아크릴 수지 또는 에폭시 수지 등인 것이 바람직하고, 특히 가공의 용이성이나 절연성의 관점에서, 폴리이미드 수지 또는 불소계 수지인 것이 바람직하다. 이 경우, 절연층(106)은 열 또는 광 등의 에너지 조사에 의해 경화시키거나, 또는 화학반응에 의해 수지 전구체를 경화시킴으로써 형성된다. 또는, 절연층(106)은 산화실리콘층, 질화실리콘층, 산화질화실리콘층 등의 절연성이 높은 재질(材質)일 수도 있다.
[광학 부재]
광학 부재(132)는 소정 파장의 광을 통과시킨다. 이 광학 부재(132)는, 예를 들어, 입사한 광을 집광(集光), 편향(偏向) 또는 분광(分光)시키는 기능을 가질 수 있다. 또한, 여기서의 「통과」는 광학 부재(132)에 입사한 광이 입사한 후, 이 광학 부재(132)로부터 광이 출사되는 것을 의미하고, 광학 부재(132)에 입사한 광이 모두 이 광학 부재(132)로부터 출사되는 경우뿐만 아니라, 광학 부재(132)에 입사한 광의 일부만이 이 광학 부재(132)로부터 출사되는 경우도 포함한다.
(광학 부재의 입체 형상)
광학 부재(132)는 렌즈로서 기능할 수 있다. 이 경우, 첨상부(124)의 선단(124c)에 의해 원 또는 타원이 구성되고, 광학 부재(132)의 단면은 원 또는 타원이며, 광학면(108)의 중심과 첨상부(124)의 선단(124c)에 의해 구성되는 원 또는 타원의 중심이 일치하고 있는 것이 바람직하다. 이것은 후술하는 실시예에서의 첨상부 및 광학 부재에도 동일하게 적용된다.
본 실시예에서는, 도 2에 나타낸 바와 같이, 첨상부(124)는 절연층(106)과 절연층(106)을 덮는 제 1 전극(107)으로 이루어지며, 첨상부(124)의 선단(124c)에 의해 원이 구성되고, 광학 부재(132)의 단면은 원이며, 광학면(108)의 중심과 첨상부(124)의 선단(124c)에 의해 구성되는 원의 중심이 일치하고 있다.
또한, 본 실시예의 광소자(100)에서는, 개구부(122)의 저면은 기둥 형상부(130)의 상면(130a)에 위치하고, 기둥 형상부(130)의 상면(130a)이 원이다. 또한, 도 1에 나타낸 바와 같이, 광학 부재(132)의 정상부(132c)가 첨상부(124)의 선단(124c)보다 높은 위치에 위치하는 크기로 함으로써, 광학 부재(132) 중 첨상부(124)의 선단(124c)보다 상부의 입체 형상을 원구(圓球) 형상 또는 절단 원구 형상으로 형성할 수 있다. 이 경우, 얻어진 광학 부재(132)를 렌즈 또는 편향 소자로서 이용할 수 있다.
본 실시예의 광소자(100)에서는, 도 2에 나타낸 바와 같이, 광학 부재(132)의 단면은 원이다. 또한, 도 1 및 도 2에 나타낸 바와 같이, 광학 부재(132)의 단면의 최대 직경 d1을 첨상부(124)의 선단(124c)에 의해 구성되는 원의 최대 직경 d2보다도 크게 할 수 있다.
(광학 부재의 재질)
광학 부재(132)는, 예를 들어, 열 또는 광 등의 에너지를 부가함으로써 경화 가능한 액체 재료를 경화시킴으로써 형성된다. 구체적으로는, 광학 부재(132)는, 광학면(108)에 대하여 상기 액체 재료로 이루어지는 액체방울을 토출하여 광학 부재 전구체(후술함)를 형성한 후, 상기 광학 부재 전구체를 경화시킴으로써 형성된 다.
상기 액체 재료로서는, 예를 들어, 자외선 경화형 수지나 열경화형 수지의 전구체를 들 수 있다. 자외선 경화형 수지로서는, 예를 들어, 자외선 경화형의 아크릴계 수지 및 에폭시계 수지를 들 수 있다. 또한, 열경화형 수지로서는, 열경화형의 폴리이미드계 수지를 예시할 수 있다.
[첨상부]
첨상부(124)는 광학면(108)을 둘러싸도록 설치되어 있고, 첨상부(124)의 제 1 표면(124a)이 개구부(122)의 측벽을 구성하고 있다. 본 실시예의 광소자(100)에서는, 첨상부(124)는 기둥 형상부(130)의 상면(130a)을 둘러싸도록 설치되어 있다. 또한, 광학면(108)은 개구부(122)의 저면의 일부를 구성하고 있다. 또한, 광학 부재(132)는 그 일부가 개구부(122) 내에 설치되어 있다.
본 실시예의 광소자(100)에서는, 첨상부(124)의 일부가 절연층(106)과 일체화하여 설치되어 있다. 구체적으로는, 절연층(106)의 상부가 첨상부(124)의 일부를 구성하고 있다. 따라서, 첨상부(124) 중 제 1 전극(107)을 제외한 부분은 절연층(106)과 동일한 재질로 이루어진다.
보다 구체적으로는, 도 1에 나타낸 바와 같이, 첨상부(124)는 제 1 표면(124a) 및 제 2 표면(124b)을 갖는다. 제 1 표면(124a)과 제 2 표면(124b)이 이루는 각 θ1은 예각이다. 또한, 첨상부(124)의 제 2 표면(124b)(첨상부(124)의 표면 중 개구부(122)의 측벽을 구성하지 않는 부분)은 경사를 갖는다. 이 첨상부(124) 의 제 2 표면(124b)은 개구부(122)로부터 멀어짐에 따라 반도체 기판(101)과의 거리가 작아지고 있다. 즉, 첨상부(124)가 형성되어 있는 영역에서, 첨상부(124)를 포함한 절연층(106)의 막 두께는 개구부(122)로부터 멀어짐에 따라 작아지고 있다. 또한, 첨상부(124)의 제 1 표면(124a)은 개구부(122)의 측벽을 구성하고 있다.
첨상부(124)에서 제 1 표면(124a)과 제 2 표면(124b)의 교점(交點)이 선단(124c)이다. 첨상부(124)의 선단(124c)은 광학면(108)보다도 높은 위치에 있다. 즉, 반도체 기판(101)으로부터 첨상부(124) 선단(124c)까지의 거리는 반도체 기판(101)으로부터 광학면(108)까지의 거리보다 크다. 또한, 광학 부재(132)의 정상부(132c)는 첨상부(124)의 선단(124c)보다도 높은 위치에 있다. 즉, 반도체 기판(101)으로부터 광학 부재(132) 정상부(132c)까지의 거리는 반도체 기판(101)으로부터 첨상부(124) 선단(124c)까지의 거리보다 크다.
또한, 본 실시예에서는 광소자(100)가 면발광형 반도체 레이저인 경우를 예로 들어 설명했지만, 본 발명을 적용할 수 있는 광소자는 면발광형 반도체 레이저에 한정되지 않아, 다른 발광 소자(예를 들어, 반도체 발광 다이오드나 유기 LED) 또는 수광 소자(예를 들어, 포토다이오드)에도 본 발명을 적용할 수 있다.
2. 광소자의 제조 방법
다음으로, 도 1 및 도 2에 나타낸 광소자(100)의 제조 방법에 대해서 도 3 내지 도 10을 참조하여 설명한다. 도 3 내지 도 10은 각각 도 1 및 도 2에 나타낸 광소자(100)의 일 제조 공정을 모식적으로 나타내는 단면도이며, 도 1에 나타낸 단면에 대응한다.
(1) 우선, 기둥 형상부(130)를 포함하는 소자부(140)를 형성한다(도 3∼도 5 참조).
구체적으로는, n형 GaAs로 이루어지는 반도체 기판(101)의 표면에 조성을 변조시키면서 에피택셜(epitaxial) 성장시킴으로써, 반도체 다층막(150)이 형성된다(도 3 참조). 여기서, 반도체 다층막(150)은, 예를 들어, n형 Al0.9Ga0.1As층과 n형 Al0.15Ga0.85As층을 번갈아 적층한 40쌍의 제 1 미러(102), GaAs 웰층과 Al0.3 Ga0.7As 배리어층으로 이루어지고, 웰층이 3층으로 구성되는 양자 우물 구조를 포함하는 활성층(103), 및 p형 Al0.9Ga0.1As층과 p형 Al0.15Ga0.85As층을 번갈아 적층한 25쌍의 제 2 미러(104)로 이루어진다. 이들 층을 차례로 반도체 기판(101) 위에 적층시킴으로써, 반도체 다층막(150)이 형성된다.
또한, 제 2 미러(104)를 성장시킬 때에, 활성층(103) 근방의 적어도 1층이 AlAs층 또는 Al 조성이 0.95 이상인 AlGaAs층으로 형성된다. 이 층은 나중에 산화되어, 전류 협착층(105)으로 된다(도 5 참조). 또한, 나중의 공정에서 제 2 전극(109)이 형성되었을 때에, 제 2 미러(104) 중 적어도 제 2 전극(109)과 접하는 부분의 근방은 캐리어 밀도를 높게 함으로써, 제 2 전극(109)과의 오옴성 접촉을 취하기 쉽게 하여 두는 것이 바람직하다.
에피택셜 성장을 행할 때의 온도는 성장 방법이나 원료, 반도체 기판(101)의 종류, 또는 형성하는 반도체 다층막(150)의 종류, 두께, 및 캐리어 밀도에 의해 적절히 결정되지만, 일반적으로, 450℃∼800℃인 것이 바람직하다. 또한, 에피택셜 성장을 행할 때의 소요 시간도 온도와 동일하게 적절히 결정된다. 또한, 에피택셜 성장의 방법으로서는, 유기 금속 기상 성장(MOVPE: Metal-Organic Vapor Phase Epitaxy)법이나, MBE법(Molecular Beam Epitaxy)법, 또는 LPE법(Liquid Phase Epitaxy)을 이용할 수 있다.
다음으로, 패터닝에 의해 기둥 형상부(130)가 형성된다(도 4 참조). 구체적으로는, 우선, 제 2 미러(104) 위에 포토레지스트(도시 생략)를 도포한 후, 포토리소그래피법에 의해 상기 포토레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R1)이 형성된다(도 3 참조).
다음으로, 레지스트층(R1)을 마스크로 하여, 예를 들어, 건식 에칭법에 의해 제 2 미러(104), 활성층(103), 및 제 1 미러(102)의 일부를 에칭한다. 이것에 의해, 도 4에 나타낸 바와 같이, 기둥 형상부(130)가 형성된다. 또한, 이상의 공정에 의해, 기둥 형상부(130)를 포함하는 소자부(공진기)(140)가 반도체 기판(101) 위에 형성된다(도 4 참조). 그 후, 레지스트층(R1)이 제거된다.
이어서, 예를 들어, 400℃ 정도의 수증기 분위기 중에 상기 공정에 의해 기둥 형상부(130)가 형성된 반도체 기판(101)을 투입함으로써, 상술한 제 2 미러(104) 중의 Al 조성이 높은 층을 측면으로부터 산화하여, 전류 협착층(105)이 형성된다(도 5 참조).
산화 레이트(rate)는 노(furnace)의 온도, 수증기의 공급량, 산화해야 할 층(상기 Al 조성이 높은 층)의 Al 조성 및 막 두께에 의존한다. 산화에 의해 형성되는 전류 협착층을 구비한 면발광형 반도체 레이저에서는, 구동할 때에, 전류 협착 층이 형성되지 않은 부분(산화되지 않은 부분)에만 전류가 흐른다. 따라서, 산화에 의해 전류 협착층을 형성하는 공정에서, 형성하는 전류 협착층(105)의 범위를 제어함으로써, 전류 밀도의 제어가 가능해진다.
(2) 다음으로, 첨상부(124)를 형성한다(도 6∼도 8 참조).
우선, 기둥 형상부(130)의 상면(130a) 및 측벽(130b)이 절연층(106)으로 덮인다(도 6 참조). 또한, 여기서는, 절연층(106)을 형성하기 위한 재료로서 폴리이미드 수지를 사용한 경우에 대해서 설명한다.
예를 들면, 스핀 코팅법을 이용하여, 기둥 형상부(130)를 덮도록 수지 전구체(폴리이미드 전구체; 도시 생략)를 도포한 후 이미드화시켜, 절연층(106)을 형성한다(도 6 참조). 상기 수지 전구체의 도포 방법으로서는, 상술한 스핀 코팅법 이외에, 디핑(dipping)법, 스프레이 코팅법, 잉크젯법 등의 공지 기술을 이용할 수 있다. 또한, 이 절연층(106)의 형성 방법으로서는, 상기한 방법 이외에, 예를 들어, 일본국 특원2001-066299호 공보에 기재되어 있는 방법을 이용할 수 있다.
본 실시예에서는 소자부(140)에 기둥 형상부(130)가 설치되고, 이 기둥 형상부(130)를 포함하는 소자부(140) 위에 절연층(106)이 형성됨으로써, 절연층(106) 중 기둥 형상부(130) 위에 설치된 부분에 의해 볼록부(160)가 구성된다(도 6 참조). 본 실시예에서는, 이 볼록부(160)를 이용하여 기둥 형상부(130)의 상면(130a)을 둘러싸도록 첨상부(124)를 형성할 수 있다.
또한, 절연층(106) 중 기둥 형상부(130)의 상면(130a) 위에 설치된 부분의 막 두께는, 후술하는 공정에서 형성되는 첨상부(124)의 높이를 결정하는 하나의 인 자(因子)이다. 따라서, 절연층(106) 중 기둥 형상부(130)의 상면(130a) 위에 설치된 부분의 막 두께를 조정함으로써, 첨상부(124)의 형상 및 높이를 제어할 수 있다.
다음으로, 절연층(106) 위에 포토레지스트(도시 생략)를 도포한 후, 포토리소그래피법에 의해 상기 포토레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R2)이 형성된다(도 7 참조). 이 레지스트층(R2)은 개구부(192)를 갖는다. 이 개구부(192)는 절연층(106)에 개구부(122)(도 8 참조)가 형성되는 영역에 설치되어 있다.
이어서, 레지스트층(R2)을 마스크로 하여, 예를 들어, 건식 에칭법에 의해 절연층(106)을 에칭한다. 그 후, 레지스트층(R2)이 제거된다. 이것에 의해, 도 8에 나타낸 바와 같이, 절연층(106)에 개구부(122)가 설치되고, 이것에 의해 첨상부(124)가 형성된다. 이 첨상부(124)는 절연층(106)의 상부를 구성한다. 또한, 본 실시예에 있어서, 이 개구부(122)는 기둥 형상부(130)의 상면(130a) 위에 설치된다. 즉, 개구부(122)의 저면이 기둥 형상부(130)의 상면(130a)으로 된다.
(3) 이어서, 제 1 전극(107) 및 제 2 전극(109)이 형성되는 동시에, 광학면(108)이 소자부(140)에 설치된다(도 9 참조).
우선, 제 1 전극(107) 및 제 2 전극(109)을 형성하기 전에, 필요에 따라, 플라즈마 처리법 등을 이용하여 절연층(106)의 상면(106a) 및 반도체 기판(101)의 이면(101b)(도 8 참조)을 세정한다. 이것에 의해, 보다 안정된 특성의 소자를 형성할 수 있다.
이어서, 예를 들어, 진공 증착법에 의해, 예를 들어, Au과 Zn의 합금과 Au의 적층막(도시 생략)을 형성한다. 이어서, 리프트 오프법에 의해, 소정의 위치 이외의 적층막을 제거함으로써, 절연층(106) 위에 제 1 전극(107)이 형성된다. 이 때, 기둥 형상부(130)의 상면(130a)에 상기 적층막이 형성되지 않은 부분이 형성된다. 이 부분이 오목부(111)이고, 오목부(111)의 저면이 광학면(108)으로 된다. 이상에 의해, 광학면(108)이 소자부(140)에 설치된다. 또한, 상기 공정에서, 리프트 오프법 대신에 건식 에칭법을 이용할 수도 있다.
다음으로, 동일한 방법에 의해, 예를 들어, Au과 Ge의 합금과 Au의 적층막을 패터닝함으로써, 반도체 기판(101)의 이면(101b)에 제 2 전극(109)이 형성된다(도 9 참조). 이어서, 어닐링 처리를 행한다. 어닐링 처리의 온도는 전극 재료에 의존한다. 본 실시예에서 사용하는 전극 재료의 경우는, 통상 400℃ 전후에서 행한다. 이상의 공정에 의해, 제 2 전극(109)이 형성된다(도 9 참조).
(4) 이어서, 광학 부재(132)가 형성된다(도 9 및 도 10 참조). 구체적으로는, 광학면(108)에 대하여 광학 부재(132)를 형성하기 위한 액체 재료의 액체방울(132b)을 토출하여 광학 부재 전구체(132a)를 형성한다. 상술한 바와 같이, 상기 액체 재료는 에너지를 부가함으로써 경화 가능한 성질을 갖는다.
액체방울(132b)을 토출하는 방법으로서는, 예를 들어, 디스펜서법 또는 잉크젯법을 들 수 있다. 디스펜서법은 액체방울을 토출하는 방법으로서 일반적인 방법이며, 비교적 넓은 영역에 액체방울(132b)을 토출하는 경우에 효과적이다. 또한, 잉크젯법은 잉크젯 헤드를 이용하여 액체방울을 토출하는 방법이며, 액체방울을 토 출하는 위치에 대해서 ㎛오더(order)의 단위로 제어할 수 있다. 또한, 토출하는 액체방울의 양을 피코리터 오더의 단위로 제어할 수 있다. 이것에 의해, 본 공정에서 잉크젯법을 이용하여 액체방울을 토출함으로써, 미세한 구조의 광학 부재(132)를 제조할 수 있다. 도 9에는 잉크젯 헤드(120)의 노즐(112)로부터 광학면(108)에 대하여 액체방울(132b)을 토출하는 공정이 도시되어 있다.
광학 부재 전구체(132a)의 크기는 액체방울(132b)의 토출량을 조정함으로써 제어할 수 있다. 또한, 도 10에 나타낸 바와 같이, 광학 부재 전구체(132a)의 정상부(132c)가 첨상부(124)의 선단(124c)보다도 높은 위치로 되도록 액체방울(132b)의 토출량을 조정한다.
또한, 액체방울(132b)을 토출하기 전에, 필요에 따라, 개구부(122)의 저면 및 측벽에 친액성 처리 또는 발액성 처리를 행함으로써, 액체방울(132b)에 대한 습윤성을 제어할 수 있다. 이것에 의해, 소정의 형상 및 크기를 갖는 광학 부재(132)를 형성할 수 있다.
이어서, 광학 부재 전구체(132a)를 경화시켜 광학 부재(132)를 형성한다(도 10 참조). 구체적으로는, 광학 부재 전구체(132a)에 대하여 열 또는 광 등의 에너지(113)를 부여한다. 광학 부재 전구체(132a)를 경화시킬 때는, 상기 액체 재료의 종류에 따라 적절한 방법을 이용한다. 예를 들면, 열에너지의 부가, 또는 자외선이나 레이저광 등의 광 조사를 들 수 있다.
이상의 공정에 의해, 광학 부재(132)를 포함하는 광소자(100)가 얻어진다(도 1 및 도 2 참조).
3. 특징
본 실시예에 따른 광소자(100) 및 그 제조 방법은 이하에 나타낸 특징을 갖는다.
(1) 첫째로, 적어도 일부가 광학면(108) 위에 설치된 광학 부재(132)를 포함함으로써, 광학면(108)으로부터 출사되는 광의 방사각을 조정한 후, 외부에 방출시킬 수 있다. 보다 구체적으로는, 광학 부재(132)가 설치되어 있음으로써, 소자부(140)에서 발생한 광의 방사각을 작게 할 수 있다. 이것에 의해, 본 실시예의 광소자(100)로부터 출사되는 광을, 예를 들어, 광섬유 등의 광도파로(도시 생략)에 도입할 경우, 상기 광도파로에 상기 광을 도입하는 것이 용이해진다.
(2) 둘째로, 원하는 형상 및 크기를 갖는 광학 부재(132)가 설치된 광소자(100)를 얻을 수 있다. 즉, 본 실시예에 따른 광소자의 제조 방법에 의하면, 도 1에 나타낸 바와 같이, 광학면(108)을 둘러싸도록 첨상부(124)가 설치되어 있다. 이것에 의해, 광학 부재(132)의 형성 공정(도 9 참조)에서, 적어도 광학면(108) 위에 광학 부재 전구체(132a)를 형성할 때에, 첨상부(124)의 제 2 표면(124b)이 광학 부재 전구체(132a)에 의해 젖지 않는 한, 광학 부재 전구체(132a)에는 제 2 표면(124b)의 표면장력은 작용하지 않고, 광학 부재 전구체(132a)의 표면장력이 주로 작용한다. 이 때문에, 광학 부재 전구체(132a)를 형성하기 위한 액체방울(132b)의 토출량을 조정함으로써, 광학 부재 전구체(132a)의 형상을 제어할 수 있다. 이것에 의해, 원하는 형상 및 크기를 갖는 광학 부재(132)를 얻을 수 있다.
또한, 본 실시예의 광소자(100)에서는, 첨상부(124)의 일부(첨상부(124) 중 제 1 전극을 제외한 부분)가 절연층(106)과 일체화하여 형성되어 있다. 즉, 기둥 형상부(130)의 측벽(130b)을 덮는 절연층(106)의 일부를 첨상부(124)로서 이용할 수 있다.
(3) 셋째로, 광학 부재(132)의 크기 및 형상을 엄밀하게 제어할 수 있다. 즉, 광학 부재(132)의 형상은 액체방울(132b)의 토출량에 의해 제어할 수 있다. 이것에 의해, 원하는 형상 및 크기를 갖는 광학 부재(132)를 포함하는 광소자(100)를 얻을 수 있다.
(4) 넷째로, 광학면(108)을 둘러싸도록 첨상부(124)가 설치되어 있음으로써, 광학 부재(132)를 안정되게 광학면(108) 위에 설치할 수 있다. 즉, 광학 부재(132)는 광학면(108)과 접합하고 있을 뿐만 아니라, 첨상부(124)의 제 1 표면(124a)(개구부(122)의 측벽)과도 접합하고 있다. 이 때문에, 광학 부재(132)는 개구부(122)로부터 탈락(脫落)되기 어렵다. 이것에 의해, 광학 부재(132)와 개구부(122)의 저면 및 측벽과의 접합 부분의 기계적 강도가 우수한 광소자(100)를 얻을 수 있다.
(5) 다섯째로, 광학 부재(132)를 형성할 때의 위치 맞춤이 용이하고, 또한 광학 부재(132)의 설치 위치를 엄밀하게 제어할 수 있다. 상술한 바와 같이, 광학 부재(132)는, 광학면(108)에 대하여 액체방울(132b)을 토출하여 광학 부재 전구체(132a)를 형성한 후, 광학 부재 전구체(132a)를 경화시킴으로써 형성된다(도 9 및 도 10 참조). 상기 공정에서는, 첨상부(124)에 의해 둘러싸인 영역 내에 액체방울을 착탄시킴으로써, 광학 부재 전구체(132a)가 형성된다. 이 때문에, 특별히 위치 맞춤을 엄밀하게 행하지 않고 광학 부재(132)를 형성할 수 있다. 이것에 의해, 설치 위치가 제어된 광학 부재(132)를 간단하게 얻을 수 있다.
<제 2 실시예>
1. 광소자의 구조
도 11은 본 발명을 적용한 일 실시예에 따른 광소자(200)를 모식적으로 나타내는 단면도이다. 도 12는 도 11에 나타낸 광소자(200)를 모식적으로 나타내는 평면도이다. 또한, 도 11은 도 12의 A-A선에서의 단면을 나타내는 도면이다.
본 실시예의 광소자(200)는 광학 부재(232)가 광학면(208) 위에만 설치되어 있는 점에서, 제 1 실시예의 광소자(100)(도 1 및 도 2 참조)와 다른 구성을 갖는다. 그 이외의 구성요소는 제 1 실시예의 광소자(100)와 대략 동일한 구성을 갖는다. 따라서, 본 실시예의 광소자(200)에 있어서, 광소자(100)와 동일한 구성요소에 대해서는 제 1 실시예의 각 구성요소와 동일한 부호를 첨부하여, 상세한 설명을 생략한다.
본 실시예의 광소자(200)는 광학면(208)을 갖는 소자부(140)와, 광학면(208)을 둘러싸도록 설치된 첨상부(224)와, 광학 부재(232)를 포함한다. 광학 부재(232)는 광학면(208) 위에만 설치되어 있다. 보다 구체적으로는, 첨상부(224)는 제 1 표면(224a) 및 제 2 표면(224b)을 갖고, 제 1 표면(224a) 및 광학면(208)으로부터 개구부(232)가 구성되어 있다. 즉, 제 1 표면(224a)은 개구부(232)의 측벽이고, 광학면(208)은 개구부(232)의 저면이다. 또한, 첨상부(224)의 선단(224c)은 제 1 표면(224a)과 제 2 표면(224b)의 교점이다.
또한, 이 개구부(232) 내에는 광학 부재(232)의 일부가 설치되어 있다. 이 광학 부재(232)의 정상부(232c)는 첨상부(224)의 선단(224c)보다도 높은 위치에 설치되어 있다.
첨상부(224)는 제 1 표면(224a) 및 제 2 표면(224b)을 포함한다. 제 1 표면(224a)과 제 2 표면(224b)이 이루는 각 θ2는 예각이다. 본 실시예의 광소자(200)에 있어서, 첨상부(224)는 소자부(140)와 일체화하여 설치되어 있다. 보다 구체적으로는, 첨상부(224)는 소자부(140)의 제 2 미러(104)와 일체화하여 설치되어 있다. 또한, 이 광소자(200)에 있어서, 기둥 형상부(130)의 상면(130a) 중 제 1 전극(107)으로 덮이지 않은 부분이 오목부(211)이며, 이 오목부(211) 내에 첨상부(224)가 형성되어 있다.
2. 광소자의 제조 방법
다음으로, 도 11 및 도 12에 나타낸 광소자(200)의 제조 방법에 대해서 도 13 내지 도 20을 참조하여 설명한다. 도 13 내지 도 20은 각각 도 11 및 도 12에 나타낸 광소자(200)의 일 제조 공정을 모식적으로 나타내는 단면도이며, 도 13에 나타낸 단면에 대응하고 있다.
(1) 우선, 반도체 기판(101) 위에 반도체 다층막(250)을 형성한다(도 13 참조). 이 반도체 다층막(250)의 형성 방법은 제 1 실시예에서 반도체 다층막(150)을 형성하는 방법과 동일하며, 반도체 다층막(250)의 층 구조는 반도체 다층막(150)과 대략 동일하다. 또한, 본 실시예에서는, 반도체 다층막(250)에서 제 2 미 러(104a)의 막 두께를 반도체 다층막(150) 중의 제 2 미러(104)보다도 층(104b)의 분만큼 두껍게 형성하여 둔다. 이 층(104b)은 후술하는 공정에서 첨상부(224)를 형성하기 위해 사용된다.
(2) 다음으로, 기둥 형상부(130)가 형성된다(도 14 참조). 구체적으로는, 우선, 제 2 미러(104a) 위에 포토레지스트(도시 생략)를 도포한 후, 포토리소그래피법에 의해 상기 포토레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R3)이 형성된다(도 13 참조).
다음으로, 레지스트층(R3)을 마스크로 하여, 예를 들어, 건식 에칭법에 의해 제 2 미러(104a), 활성층(103), 및 제 1 미러(102)의 일부를 에칭한다. 이것에 의해, 도 14에 나타낸 바와 같이, 기둥 형상부(130)가 형성된다. 또한, 이상의 공정에 의해, 기둥 형상부(130)를 포함하는 소자부(공진기)(140)가 반도체 기판(101) 위에 형성된다(도 14 참조). 그 후, 레지스트층(R3)이 제거된다.
이어서, 제 1 실시예와 동일한 방법에 의해, 제 2 미러(104a)에 전류 협착층(105)이 형성된다(도 15 참조).
(2) 다음으로, 첨상부(224)가 형성된다(도 16∼도 20 참조).
우선, 기둥 형상부(130)의 상면(130a) 및 측벽(130b)을 덮도록 포토레지스트를 도포한 후(도 16 참조), 포토리소그래피법에 의해 상기 포토레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R4)이 형성된다(도 17 참조). 이 레지스트층(R4)은 기둥 형상부(130)의 상면(130a) 위에 개구부(922)를 갖는다. 다음으로, 이 레지스트층(R4)을 마스크로 하여 제 2 미러(104a)를 패터닝함으로써, 제 2 미러 (104a)에 개구부(322)를 형성한다(도 18 참조). 이어서, 이 레지스트층(R4)을 제거한다.
여기서, 레지스트층(R4)의 베이크 조건이나 노광 조건 등을 조정함으로써, 이 개구부(322)를 순(順)테이퍼 형상으로 형성한다(도 18 참조). 즉, 반도체 기판(101)의 표면(101a)과 평행한 면에서의 개구부(322) 절단면이 반도체 기판(101)에 근접함에 따라 작아지도록 한다.
이어서, 공지의 포토리소그래피법에 의해, 소정 패턴의 레지스트층(R5)을 개구부(322) 및 제 1 미러(102) 위에 형성한다(도 19 참조). 이 레지스트층(R5)은 기둥 형상부(130)의 상면(130a) 중 개구부(322)를 제외한 영역에 개구부(822)를 갖는다(도 19 참조).
이어서, 이 레지스트층(R5)을 마스크로 하여 에칭에 의해 제 2 미러(104a)를 패터닝함으로써, 첨상부(224)를 형성한다. 이 첨상부(224)가 형성됨으로써, 개구부(222)가 형성된다(도 20 참조). 이어서, 이 레지스트층(R5)을 제거한다.
첨상부(224)를 형성할 경우, 예를 들어, 에칭의 시간을 제어하거나, 또는 에칭 레이트의 차를 이용할 수 있다. 에칭 레이트의 차를 이용할 경우, 첨상부(224)를 형성하기 위한 층(104b)의 바로 아래에 층(104b)과 에칭 레이트가 다른 층(도시 생략)을 형성하여 두고, 이 에칭 레이트가 다른 층이 노출된 시점에서 에칭을 종료시킬 수 있다.
또한, 본 실시예에서는, 상술한 바와 같이, 기둥 형상부(130)를 먼저 형성한 후에 첨상부(224)를 형성하는 경우에 대해서 설명했지만, 첨상부(224)를 형성한 후 에 기둥 형상부(130)를 형성할 수도 있다.
(3) 이어서, 제 1 실시예와 동일한 방법에 의해, 절연층(106)과 제 1 및 제 2 전극(107, 109)을 형성한 후, 광학 부재(232)를 형성한다. 광학 부재(232)는 제 1 실시예의 광학 부재(132)와 동일한 방법으로 제조할 수 있다.
이상의 공정에 의해, 광학 부재(232)를 포함하는 광소자(200)를 얻을 수 있다(도 11 및 도 12 참조).
3. 특징
본 실시예의 광소자(200)에 의하면, 제 1 실시예의 광소자(100)와 동일한 특징을 갖는다.
또한, 본 실시예의 광소자(200)에 의하면, 광학 부재(232)가 광학면(208) 위에만 설치되어 있음으로써, 광학 부재(232)로부터 출사되는 광의 확산량을 감소시킬 수 있다. 이 특징에 대해서 도 21의 (a) 및 도 21의 (b)를 참조하여 설명한다. 도 21의 (a)는 도 1에 나타낸 광소자(100)의 광학 부재(132) 근방을 확대하여 모식적으로 나타내는 단면도이고, 도 21의 (b)는 도 11 및 도 12에 나타낸 광소자(200)의 광학 부재(232) 근방을 확대하여 모식적으로 나타내는 단면도이다.
본 실시예의 광소자(200)의 광학 부재(232)는, 도 21의 (a)에 나타낸 바와 같이, 광학면(208) 위에만 설치되어 있다. 이 때문에, 광학 부재(132)(도 21의 (a) 참조)와 비교하여 광학 부재(232)(도 21의 (b) 참조)의 곡률을 작게 할 수 있다. 이것에 의해, 도 21의 (b)에 나타낸 바와 같이, 광학면(208)으로부터 광학 부 재(232) 정상부(232c)까지의 거리 L1을 작게 할 수 있다. 그 결과, 광학 부재(232)로부터 출사되는 광의 확산량을 감소시킬 수 있다(도 21의 (b) 참조). 이것에 의해, 본 실시예의 광소자(200)로부터 출사되는 광을, 예를 들어, 광섬유 등의 광도파로(도시 생략)에 도입할 경우, 상기 광도파로에 상기 광을 도입하는 것이 용이해진다.
또한, 본 실시예의 광소자(200)에서는, 첨상부(224)가 소자부(140)(제 2 미러(104))와 일체화하여 형성되어 있다. 즉, 소자부(140)를 구성하는 층을 이용하여 첨상부(224)를 형성할 수 있기 때문에, 첨상부(224)를 간편한 공정으로 형성할 수 있다.
4. 변형예
본 실시예의 광소자(200)의 첨상부의 변형예를 도 22의 (a) 및 (b)에 나타낸다. 또한, 도 22의 (a) 및 (b)에서는 첨상부 근방만을 확대하여 모식적으로 나타내고, 광학 부재의 도시는 생략한다. 도 22의 (a)에는 첨상부(424)가, 도 22의 (b)에는 첨상부(524)가 도시되어 있다.
첨상부(424)는 제 1 표면(424a) 및 제 2 표면(424b)을 갖고, 제 1 표면(424a)과 제 2 표면(424b)이 이루는 각 θ4는 예각이다. 마찬가지로, 첨상부(524)는 제 1 표면(524a) 및 제 2 표면(524b)을 갖고, 제 1 표면(524a)과 제 2 표면(524b)이 이루는 각 θ5는 예각이다.
한편, 도 22의 (a)에 나타낸 바와 같이, 첨상부(424)에서 제 2 표면(424b)과 광학면(408)이 이루는 각 θ6은 대략 직각인 것에 반하여, 도 22의 (b)에 나타낸 바와 같이, 첨상부(524)에서 제 2 표면(524b)과 광학면(508)이 이루는 각 θ7은 예각이다. 첨상부(524)와 같이, 제 2 표면(524b)과 광학면(508)이 이루는 각 θ7이 예각일 경우, 도 22의 (b)에 나타낸 바와 같이, 소자부(140)의 활성층(103)에서 발생한 광이 제 2 표면(524b)에서 반사되어, 광학면(508)으로부터 출사되지 않고 활성층(103)에 되돌아가는 광(복귀광)이 발생하는 경우가 있다. 이 복귀광은 소자부(140)의 구동에 영향을 미칠 우려가 있다. 따라서, 복귀광의 발생이 적은 점에서, 첨상부(524)의 형상보다도 첨상부(424)의 형상이 더 바람직하다.
또한, 본 실시예의 광소자(200)의 첨상부(224)는, 도 22의 (a)에 나타낸 첨상부(424)와 동일하게, 제 2 표면(224b)과 광학면(208)이 이루는 각 θ6이 대략 직각이다(도 12 참조).
또한, 첨상부(424)와 같이, 제 2 표면(424b)과 광학면(408)이 이루는 각 θ6이 대략 직각에 가까울수록, 광학면(408)에 대하여 액체방울을 토출하여 광학 부재 전구체(도시 생략)를 형성하고 경화시켜 광학 부재(도시 생략)를 형성할 때에, 광학 부재 전구체가 제 2 표면(424b)과 젖기 어려워진다. 즉, 제 2 표면(524b)과 광학면(508)이 이루는 각 θ7이 예각인 첨상부(524)보다도, 제 2 표면(424b)과 광학면(408)이 이루는 각 θ6이 대략 직각에 가까운 첨상부(424)가 광학 부재 전구체를 보다 확실히 형성할 수 있다.
<제 3 실시예>
1. 광소자의 구조
도 23은 본 발명을 적용한 일 실시예에 따른 광소자(300)를 모식적으로 나타내는 단면도이다.
본 실시예의 광소자(300)는 반도체 기판(101)의 이면(101b)에 개구부(322)가 설치되고, 이 개구부(322) 내에 광학 부재(332)가 설치되어 있는 점, 및 이 광학 부재(332)로부터 광이 출사되는 점에서 제 1 실시예의 광소자(100)(도 1 및 도 2 참조)와 다른 구성을 갖는다. 그 이외의 구성요소는 제 1 실시예의 광소자(100)와 동일하다. 따라서, 본 실시예의 광소자(300)에 있어서, 광소자(100)와 동일한 구성요소에 대해서는 제 1 실시예의 각 구성요소와 동일한 부호를 첨부하여, 상세한 설명을 생략한다.
본 실시예의 광소자(300)는 광학면(308)을 갖는 소자부(140)와, 광학면(308)을 둘러싸도록 설치된 첨상부(324)와, 광학면(308) 위에 설치된 광학 부재(332)를 포함한다. 첨상부(324)는 제 1 표면(324a) 및 제 2 표면(324b)을 갖고, 제 1 표면(324a)과 제 2 표면(324b)이 이루는 각 θ3은 예각이다. 첨상부(324)의 선단(324c)은 제 1 표면(324a)과 제 2 표면(324b)의 교점이며, 광학면(308)보다도 높은 위치에 있다.
또한, 본 실시예의 광소자(300)에서는, 제 1 표면(324a)은 오목부(322)의 측벽을 구성하고 있다. 또한, 광학면(308)은 오목부(322)의 저면이다.
또한, 본 실시예의 광소자(300)에서는, 제 1 전극(107)이 기둥 형상부(130)의 상면(130a)을 덮고 있다. 또한, 절연층(106)에 개구부(522)가 설치되어 있다. 개구부(522)에 있어서, 제 2 미러(104) 위에 제 2 전극(109)이 설치되어 있다.
2. 광소자의 제조 방법
본 실시예의 광소자(300)는 제 1 실시예의 광소자(100)와 동일한 공정으로 형성할 수 있다. 구체적으로는, 소자부(140)를 형성하고, 제 1 및 제 2 전극(107, 109)을 형성한 후, 첨상부(324) 및 광학 부재(332)를 형성할 수 있다.
첨상부(324)는 반도체 기판(101)의 이면(101b)을 패터닝함으로써 얻어진다. 첨상부(324)를 형성한 후, 광학 부재(332)를 형성할 수 있다. 첨상부(324) 및 광학 부재(332)는 제 1 실시예에서 첨상부(124) 및 광학 부재(132)를 형성하는 방법과 동일한 방법을 이용할 수 있다.
3. 특징
본 실시예의 광소자(300)에 의하면, 제 1 실시예의 광소자와 동일한 특징을 갖는다.
또한, 본 실시예의 광소자(300)에 의하면, 활성층(103)에서 발생한 광을 반도체 기판(101)의 이면(101b)으로부터 출사시키기 위해, 반도체 기판(101)을 에칭에 의해 제거하는 공정을 이용하여, 첨상부(324)를 형성할 수 있다. 이 때문에, 첨상부(324)를 효율적으로 형성할 수 있다.
<제 4 실시예>
도 24는 본 발명을 적용한 제 4 실시예의 광모듈을 모식적으로 나타내는 도 면이다. 이 광모듈(500)은 제 1 실시예의 광소자(100)(도 1 및 도 2 참조)와, 반도체 칩(20)과, 광섬유(30)를 포함한다. 또한, 본 실시예의 광모듈(500)에 있어서, 제 1 실시예의 광소자(100) 대신에, 제 2 실시예의 광소자(200) 또는 제 3 실시예의 광소자(300)를 이용한 경우에도, 동일한 작용 및 효과를 나타낼 수 있다. 이것은 후술하는 제 5 및 제 6 실시예에서도 동일하다.
1. 광모듈의 구조
광소자(100)는 광섬유(30)의 단면(30a)으로부터 출사되는 광을 흡수한다. 이 광소자(100)는 광섬유(30) 단면(30a)과의 상대적인 위치가 고정된 상태로 되어 있다. 구체적으로는, 광소자(100)의 광학면(108)이 광섬유(30)의 단면(30a)과 대향하고 있다.
반도체 칩(20)은 광소자(100)를 구동하기 위해 설치되어 있다. 즉, 반도체 칩(20)에는 광소자(100)를 구동하기 위한 회로가 내장되어 있다. 반도체 칩(20)에는 내부의 회로에 전기적으로 접속된 복수의 전극(또는 패드)(22)이 형성되어 있다. 전극(22)이 형성된 면에 적어도 1개의 전극(22)과 전기적으로 접속한 배선 패턴(24, 64)이 형성되는 것이 바람직하다.
반도체 칩(20)과 광소자(100)는 전기적으로 접속되어 있다. 예를 들면, 배선 패턴(14)과 반도체 칩(20) 위에 형성된 배선 패턴(24)이 땜납(26)을 통하여 전기적으로 접속되어 있다. 이 배선 패턴(14)은 광소자(100)의 제 2 전극(109)(도 24에서는 도시 생략)과 전기적으로 접속되어 있다. 또한, 광소자(100)의 제 1 전극(107)과 반도체 칩(20) 위에 형성된 배선 패턴(24)이 와이어(27)를 통하여 전기 적으로 접속되어 있다.
광소자(100)는 반도체 칩(20)에 대하여 페이스 다운(face-down) 실장시킬 수 있다. 이렇게 함으로써, 땜납(26)에 의해, 전기적인 접속을 행할 수 있을 뿐만 아니라, 광소자(100)와 반도체 칩(20)을 고정시킬 수 있다. 또한, 배선 패턴(14)과 배선 패턴(64)의 접속에는 와이어를 사용하거나, 도전 페이스트를 사용할 수도 있다.
광소자(100)와 반도체 칩(20) 사이에 언더필 재료(40)를 설치할 수도 있다. 언더필 재료(40)가 광소자(100)의 광학면(108)을 덮을 때에는, 언더필 재료(40)는 투명한 것이 바람직하다. 언더필 재료(40)는 광소자(100)와 반도체 칩(20)의 전기적인 접속 부분을 덮어 보호하는 동시에, 광소자(100) 및 반도체 칩(20)의 표면도 보호한다. 또한, 언더필 재료(40)는 광소자(100) 및 반도체 칩(20)의 접합 상태를 유지한다.
반도체 칩(20)에는 구멍(예를 들어, 관통 구멍)(28)이 형성되어 있을 수도 있다. 구멍(28)에는 광섬유(30)가 삽입된다. 구멍(28)은 내부의 회로를 피하여, 전극(22)이 형성된 면으로부터 그 반대쪽의 면에 이르기까지 형성되어 있다. 구멍(28)의 적어도 한쪽의 개구 단부에는 테이퍼(29)가 형성되어 있는 것이 바람직하다. 테이퍼(29)를 형성함으로써, 구멍(28)에 광섬유(30)를 삽입하기 쉬워진다.
반도체 칩(20)은 기판(42)에 부착되어 있을 수도 있다. 상세하게는, 반도체 칩(20)은 접착제(44)를 통하여 기판(42)에 점착되어 있을 수도 있다. 기판(42)에는 구멍(46)이 형성되어 있다. 구멍(46)은 반도체 칩(20)의 구멍(28)과 연통(連 通)하는 위치에 형성되어 있다. 반도체 칩(20)과 기판(42)을 접착시키는 접착제(44)는 2개의 구멍(28, 46)의 연통을 방해하지 않도록, 이들을 차단하지 않도록 설치된다. 기판(42)의 구멍(46)은 반도체 칩(20)과는 반대쪽 방향으로 내경(內徑)이 커지도록 테이퍼가 붙여진 형상으로 되어 있다. 이것에 의해, 광섬유(30)를 삽입하기 쉬워진다.
기판(42)은 수지, 유리 또는 세라믹 등의 절연성을 갖는 재료로 형성될 수도 있지만, 금속 등의 도전성을 갖는 재료로 형성될 수도 있다. 기판(42)이 도전성의 재료로 이루어질 때에는, 적어도 반도체 칩(20)이 부착되는 면에 절연막(43)을 형성하는 것이 바람직하다. 또한, 이하의 실시예에서도, 기판(42)으로서 동일한 재료를 사용할 수 있다.
또한, 기판(42)은 높은 열전도성을 갖는 것이 바람직하다. 이것에 의하면, 기판(42)이 광소자(100) 및 반도체 칩(20)의 적어도 한쪽의 열 발산(發散)을 촉진한다. 이 경우, 기판(42)은 히트 싱크(heat sink) 또는 히트 스프레더(heat spreader)이다. 본 실시예에서는 반도체 칩(20)이 기판(42)에 접착되어 있기 때문에, 직접적으로는 반도체 칩(20)을 냉각시킬 수 있다. 또한, 반도체 칩(20)과 기판(42)을 접착시키는 접착제(44)는 열전도성을 갖는 것이 바람직하다. 또한, 반도체 칩(20)이 냉각되기 때문에, 반도체 칩(20)에 접합된 광소자(100)도 냉각된다.
기판(42)에는 배선 패턴(48)이 설치되어 있다. 또한, 기판(42)에는 외부 단자(50)가 설치되어 있다. 본 실시예에서는, 외부 단자(50)는 리드이다. 기판(42)에 형성된 배선 패턴(48)은, 예를 들어, 와이어(52)를 통하여 반도체 칩(20)의 전 극(22), 및 반도체 칩(20) 위에 형성된 배선 패턴(24, 64) 중 적어도 1개와 전기적으로 접속된다. 또한, 배선 패턴(48)은 외부 단자(50)와 전기적으로 접속될 수도 있다.
광섬유(30)는 반도체 칩(20)의 구멍(28)에 삽입되어 있다. 또한, 광섬유(30)는 기판(42)의 구멍(46)에도 삽입되어 있다. 구멍(46)은 반도체 칩(20)의 구멍(28)을 향하여 서서히 내경이 작아지고 있으며, 반도체 칩(20)과는 반대쪽의 면에서는 구멍(46)의 개구 내경은 광섬유(30)보다도 커지고 있다. 광섬유(30)와 구멍(46)의 내면 사이의 틈은 수지 등의 충전재(54)로 메우는 것이 바람직하다. 충전재(54)는 광섬유(30)를 고정시켜 빠짐 방지를 도모하는 기능도 갖는다.
또한, 본 실시예의 광모듈에서는, 광소자(100) 및 반도체 칩(20)이 수지(56)로 밀봉되어 있다. 수지(56)는 광소자(100)와 반도체 칩(20)의 전기적인 접속 부분이나, 반도체 칩(20)과 기판(42)에 형성된 배선 패턴(48)의 전기적인 접속 부분도 밀봉한다.
<제 5 실시예>
도 25는 본 발명을 적용한 제 5 실시예의 광전달 장치를 나타내는 도면이다. 광전달 장치(90)는 컴퓨터, 디스플레이, 기억 장치, 프린터 등의 전자 기기(92)를 서로 접속하는 것이다. 전자 기기(92)는 정보통신 기기일 수도 있다. 광전달 장치(90)는 케이블(94)의 양단에 플러그(96)가 설치된 것일 수도 있다. 케이블(94)은 광섬유(30)(도 24 참조)를 포함한다. 플러그(96)는 광소자(100) 및 반도체 칩(20)을 내장한다. 또한, 광섬유(30)는 케이블(94)에 내장되고, 광소자(100) 및 반 도체 칩(20)은 플러그(96)에 내장되어 있기 때문에, 도 25에는 도시되지 않는다. 광섬유(30)와 광소자(100)의 부착 상태는 제 4 실시예에서 설명한 바와 같다.
광섬유(30)의 한쪽 단부에는 제 1 실시예의 광소자(100)가 설치되어 있고, 광섬유(30)의 다른쪽 단부에는 수광 소자(도시 생략)가 설치되어 있다. 이 수광 소자는 입력된 광 신호를 전기 신호로 변환한 후, 이 전기 신호를 한쪽 전자 기기(92)에 입력한다. 한편, 전자 기기(92)로부터 출력된 전기 신호는 광소자(100)에 의해 광 신호로 변환된다. 이 광 신호는 광섬유(30)를 통하여 수광 소자에 입력된다. 또한, 수광 소자는 본 발명을 적용한 수광 소자일 수도 있다.
상술한 바와 같이, 본 실시예의 광전달 장치(90)에 의하면, 광 신호에 의해, 전자 기기(92) 사이의 정보 전달을 행할 수 있다.
<제 6 실시예>
도 26은 본 발명을 적용한 제 6 실시예의 광전달 장치의 사용 형태를 나타내는 도면이다. 광전달 장치(90)는 전자 기기(80) 사이에 접속되어 있다. 전자 기기(80)로서, 액정 표시 모니터 또는 디지털 대응의 CRT(금융, 통신 판매, 의료, 교육의 분야에서 사용되는 경우가 있음), 액정 프로젝터, 플라즈마 디스플레이 패널(PDP), 디지털 TV, 소매점의 레지스터(POS(Point of Sale Scanning)용), 비디오, 튜너, 게임 장치, 프린터 등을 들 수 있다.
본 발명은 상술한 실시예에 한정되지 않아, 다양한 변형이 가능하다. 예를 들면, 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어, 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 결과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
예를 들면, 상기 실시예에서는 기둥 형상부를 1개 갖는 면발광형 발광 소자에 대해서 설명했지만, 기판면 내에서 기둥 형상부가 복수개 설치되어 있어도 본 발명의 형태는 손상되지 않는다. 또한, 복수의 면발광형 발광 소자가 어레이화되어 있을 경우에도, 동일한 작용 및 효과를 갖는다.
또한, 예를 들어, 상기 실시예에 있어서, 각 반도체층에서의 p형과 n형을 교체하여도 본 발명의 취지를 일탈하지는 않는다. 상기 실시예에서는 AlGaAs계의 것에 대해서 설명했지만, 발진 파장에 따라 그 이외의 재료계, 예를 들어, GaInP계, ZnSSe계, InGaN계, AlGaN계, InGaAs계, GaInNAs계, GaAsSb계의 반도체 재료를 사용하는 것도 가능하다.
본 발명에 의하면, 설치 위치, 형상 및 크기가 양호하게 제어된 광학 부재를 포함하는 광소자 및 그 제조 방법을 제공할 수 있으며, 또한 상기 광소자를 포함하는 광모듈 및 광전달 장치를 제공할 수 있다.

Claims (15)

  1. 광학면(光學面)을 갖는 소자부와,
    상기 광학면을 둘러싸도록 설치된 첨상부(尖狀部)와,
    적어도 일부가 상기 광학면 위에 설치된 광학 부재를 포함하는 광소자.
  2. 제 1 항에 있어서,
    상기 첨상부의 선단(先端)은 상기 광학면보다도 높은 위치에 있는 광소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 첨상부는 제 1 표면 및 제 2 표면을 갖고,
    상기 제 1 표면 및 상기 광학면으로 개구부가 구성되며,
    상기 광학 부재의 적어도 일부는 상기 개구부 내에 설치된 광소자.
  4. 제 1 항에 있어서,
    상기 광학 부재의 정상부(頂上部)는 상기 첨상부의 선단보다도 높은 위치에 있는 광소자.
  5. 제 1 항에 있어서,
    상기 광학 부재가 렌즈로서 기능하는 광소자.
  6. 제 5 항에 있어서,
    상기 첨상부의 선단에 의해 원 또는 타원이 구성되고,
    상기 광학 부재의 단면(斷面)은 원 또는 타원이며,
    상기 광학면의 중심과 상기 첨상부의 선단에 의해 구성되는 원 또는 타원의 중심이 일치하고 있는 광소자.
  7. 제 1 항에 있어서,
    상기 소자부는 기둥 형상부를 포함하고,
    상기 기둥 형상부의 상면(上面)은 상기 광학면을 포함하며,
    상기 기둥 형상부의 측벽(側壁)은 절연층으로 덮이고,
    상기 절연층의 상부는 상기 첨상부의 적어도 일부를 구성하며,
    상기 첨상부는 상기 기둥 형상부의 상면을 둘러싸도록 설치된 광소자.
  8. 제 1 항에 있어서,
    상기 첨상부의 적어도 일부는 상기 소자부와 일체화하여 설치된 광소자.
  9. 제 1 항에 있어서,
    상기 광학 부재는 에너지의 부가(附加)에 의해 경화(硬化) 가능한 액체 재료를 경화시킴으로써 형성된 광소자.
  10. 제 1 항에 있어서,
    면발광형(面發光型) 반도체 레이저, 반도체 발광 다이오드, 유기 LED 또는 포토다이오드 중 어느 하나인 광소자.
  11. (a) 광학면을 갖는 소자부를 형성하고,
    (b) 상기 광학면을 둘러싸도록 첨상부를 형성하며,
    (c) 상기 광학면에 대하여 액체방울을 토출하여, 광학 부재 전구체(前驅體)를 형성하고,
    (d) 상기 광학 부재 전구체를 경화시켜, 광학 부재를 형성하는 것을 포함하는 광소자의 제조 방법.
  12. 제 11 항에 있어서,
    상기 (c)에서, 상기 액체방울의 토출은 잉크젯법에 의해 행하여지는 광소자의 제조 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 (d)에서, 상기 광학 부재 전구체의 경화는 에너지의 부가에 의해 행하여지는 광소자의 제조 방법.
  14. 삭제
  15. 삭제
KR1020040060137A 2003-08-01 2004-07-30 광소자 및 그 제조 방법, 광모듈, 광전달 장치 KR100649414B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003284993A JP3719441B2 (ja) 2003-08-01 2003-08-01 光素子およびその製造方法、光モジュール、光伝達装置
JPJP-P-2003-00284993 2003-08-01

Publications (2)

Publication Number Publication Date
KR20050016046A KR20050016046A (ko) 2005-02-21
KR100649414B1 true KR100649414B1 (ko) 2006-11-24

Family

ID=33535729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060137A KR100649414B1 (ko) 2003-08-01 2004-07-30 광소자 및 그 제조 방법, 광모듈, 광전달 장치

Country Status (6)

Country Link
US (2) US7155090B2 (ko)
EP (1) EP1503468B1 (ko)
JP (1) JP3719441B2 (ko)
KR (1) KR100649414B1 (ko)
CN (1) CN1327256C (ko)
DE (1) DE602004004009T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10108079A1 (de) * 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
US7483469B2 (en) 2004-11-01 2009-01-27 Seiko Epson Corporation Surface-emitting type semiconductor laser and its manufacturing method, optical module, and light transmission device
JP5006102B2 (ja) 2007-05-18 2012-08-22 株式会社東芝 発光装置およびその製造方法
US20090277668A1 (en) * 2008-05-06 2009-11-12 Michael Neal Kinyon Infrared emitter with flexible Circuit board
DE102012106812A1 (de) * 2012-07-26 2014-01-30 Osram Opto Semiconductors Gmbh Verfahren zum Vergießen von optoelektronischen Bauelementen
CN106199835A (zh) * 2016-07-20 2016-12-07 京东方科技集团股份有限公司 一种光纤透镜制作方法及光纤透镜
WO2018102961A1 (en) * 2016-12-05 2018-06-14 Goertek.Inc Micro laser diode transfer method and manufacturing method

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760237A (en) * 1972-06-21 1973-09-18 Gen Electric Solid state lamp assembly having conical light director
US3875532A (en) 1972-12-29 1975-04-01 Nippon Selfoc Co Ltd Semiconductor laser device having a light focusing transmission
US4501637A (en) * 1981-06-12 1985-02-26 Motorola, Inc. LED having self-aligned lens
JPS6267887A (ja) 1985-09-20 1987-03-27 Toshiba Corp 半導体発光装置
JPS6484758A (en) 1987-09-28 1989-03-30 Nec Corp Light-emitting diode
JP2607155B2 (ja) 1989-10-30 1997-05-07 松下電器産業株式会社 光半導体装置
JPH077184A (ja) 1993-06-14 1995-01-10 Omron Corp 半導体発光素子、並びに当該発光素子を用いた投光器、光学検知装置及び光学的情報処理装置
US5498444A (en) * 1994-02-28 1996-03-12 Microfab Technologies, Inc. Method for producing micro-optical components
US5472886A (en) * 1994-12-27 1995-12-05 At&T Corp. Structure of and method for manufacturing an LED
JPH09307144A (ja) 1996-05-14 1997-11-28 Matsushita Electric Ind Co Ltd 発光素子及びその製造方法
JP3920461B2 (ja) 1998-06-15 2007-05-30 大日本印刷株式会社 レンズおよびその製造方法
JPH11100233A (ja) 1997-09-29 1999-04-13 Matsushita Electric Ind Co Ltd 光学素子、光学素子素材とそれらの製造方法およびそれらの製造装置
US6026111A (en) * 1997-10-28 2000-02-15 Motorola, Inc. Vertical cavity surface emitting laser device having an extended cavity
KR100273134B1 (ko) * 1997-11-29 2001-01-15 정선종 단일모드표면방출레이저및그제조방법
US6106622A (en) * 1997-12-16 2000-08-22 Eastman Kodak Company Forming optical structures on receivers
JP3743630B2 (ja) 1998-03-17 2006-02-08 セイコーエプソン株式会社 薄膜発光素子の製造方法
US6597713B2 (en) 1998-07-22 2003-07-22 Canon Kabushiki Kaisha Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
JP2000067449A (ja) 1998-08-18 2000-03-03 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法
JP3965541B2 (ja) 1998-08-27 2007-08-29 セイコーエプソン株式会社 マイクロレンズアレイの製造方法
JP2001066299A (ja) 1999-08-27 2001-03-16 Toto Ltd 検出装置および尿分析装置
JP2001284725A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法
JP2002198613A (ja) 2000-12-27 2002-07-12 Canon Inc 突起状構造を有する半導体素子およびその製造方法
JP3956647B2 (ja) * 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法
EP1265327B1 (en) * 2001-06-02 2007-11-07 Seoul National University Industry Foundation Vertical cavity surface emitting laser
JP3767496B2 (ja) 2002-03-01 2006-04-19 セイコーエプソン株式会社 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP4074498B2 (ja) * 2002-09-25 2008-04-09 セイコーエプソン株式会社 面発光型発光素子、光モジュールおよび光伝達装置
JP3719431B2 (ja) 2002-09-25 2005-11-24 セイコーエプソン株式会社 光学部品およびその製造方法、表示装置および撮像素子
JP4165244B2 (ja) * 2003-02-06 2008-10-15 セイコーエプソン株式会社 受光素子の製造方法
US7327774B2 (en) * 2004-12-17 2008-02-05 Palo Alto Research Center Incorporated Self-forming microlenses for VCSEL arrays

Also Published As

Publication number Publication date
JP3719441B2 (ja) 2005-11-24
DE602004004009D1 (de) 2007-02-15
EP1503468A2 (en) 2005-02-02
US20060291778A1 (en) 2006-12-28
CN1580826A (zh) 2005-02-16
US7155090B2 (en) 2006-12-26
US20050047718A1 (en) 2005-03-03
EP1503468A3 (en) 2005-06-01
KR20050016046A (ko) 2005-02-21
EP1503468B1 (en) 2007-01-03
DE602004004009T2 (de) 2007-05-31
US7483603B2 (en) 2009-01-27
CN1327256C (zh) 2007-07-18
JP2005056988A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
US7483469B2 (en) Surface-emitting type semiconductor laser and its manufacturing method, optical module, and light transmission device
JP3767496B2 (ja) 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
US7483603B2 (en) Optical device and method for manufacturing the same, optical module, and optical transmission device
WO2020158744A1 (en) Surface emitting laser module, optical device, and surface emitting laser substrate
US7520680B2 (en) Light-receiving element, manufacturing method for the same, optical module, and optical transmitting device
JP3729263B2 (ja) 面発光型半導体レーザおよびその製造方法、光モジュール、光伝達装置
JP4074498B2 (ja) 面発光型発光素子、光モジュールおよび光伝達装置
JP4686967B2 (ja) 光素子の製造方法
JP3818386B2 (ja) 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP2004241630A (ja) 受光素子およびその製造方法、光モジュール、光伝達装置
JP3877001B2 (ja) 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP3824089B2 (ja) 光素子の製造方法
JP3818391B2 (ja) 光素子
JP4366598B2 (ja) 面発光型半導体レーザおよびその製造方法、光モジュール、並びに、光伝達装置
JP2009296002A (ja) バンプ構造体の製造方法
JP2007258730A (ja) 受光素子、光モジュール、光伝達装置
JP2004198514A (ja) 光学部品およびその製造方法、マイクロレンズ基板、表示装置、撮像素子、光素子、光モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee