KR100646122B1 - 버스 브리지에서 복수의 버스 노드들에 사이클 클럭을 분배하는 방법 및 장치 - Google Patents

버스 브리지에서 복수의 버스 노드들에 사이클 클럭을 분배하는 방법 및 장치 Download PDF

Info

Publication number
KR100646122B1
KR100646122B1 KR1019997007890A KR19997007890A KR100646122B1 KR 100646122 B1 KR100646122 B1 KR 100646122B1 KR 1019997007890 A KR1019997007890 A KR 1019997007890A KR 19997007890 A KR19997007890 A KR 19997007890A KR 100646122 B1 KR100646122 B1 KR 100646122B1
Authority
KR
South Korea
Prior art keywords
cycle
bus
bridge
subsystem
portal
Prior art date
Application number
KR1019997007890A
Other languages
English (en)
Other versions
KR20000075817A (ko
Inventor
훌리알카르사미르엔.
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20000075817A publication Critical patent/KR20000075817A/ko
Application granted granted Critical
Publication of KR100646122B1 publication Critical patent/KR100646122B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40091—Bus bridging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394

Abstract

브리지 포털들(22)의 각각이 버스들(30)의 각각에 결합되는 복수의 브리지 포털들(22), 및 스위칭 서브시스템들의 각각이 브리지 포털들(22)의 각각에 결합되는 복수의 스위칭 서브시스템들(80,100,122,140 또는 150)을 포함하는 복수의 버스들(30)을 상호 접속하기 위한 버스 브리지(20)가 개시된다. 복수의 스위칭 서브시스템들(80,100,122,140 또는 150)은 복수의 브리지 포털들(22)을 상호 접속하는 스위칭 시스템(24)을 집합적으로 구성한다. 버스 브리지(20)는 각각의 사이클 클럭 서브시스템이 각각의 브리지 포털(22)과, 그에 결합된 각각의 스위칭 서브시스템(80,100,122,140 또는 150)과 동작 가능하게 연관되는 복수의 사이클 클럭 서브시스템들(83,103 또는 123)을 더 포함한다. 각각의 사이클 클럭 서브시스템은, 사이클 클럭을 발생시키는 사이클 클럭 발생기(92 또는 110), 및 사이클 클럭 발생기 리셋 입력에서 사이클 클럭을 수신하고, 각각의 스위칭 서브시스템과 각각의 브리지 포털에 대한 공통 타이밍 기준을 구성하는 사이클 카운터 출력을 생성하는 사이클 카운터(90,112 또는 121)를 포함한다. 버스 브리지(20)는 바람직하게 IEEE 1394 시리얼 버스 브리지이다. 스위칭 서브시스템과 브리지 포털의 다양한 구현이 개시된다.
브리지 포털, 버스, 스위칭 서브시스템, 버스 브리지, 사이클 클럭, 카운터

Description

버스 브리지에서 복수의 버스 노드들에 사이클 클럭을 분배하는 방법 및 장치{Method and apparatus for distributing a cycle clock to a plurality of bus nodes in a bus bridge}
본 발명은 일반적으로 버스 브리지들에 관한 것이며, 더 상세하게는 복수의 IEEE 시리얼 로컬 버스들을 상호 접속하는 IEEE 1394 시리얼 버스 브리지의 복수의 시리얼 버스 노드들(브리지 포털들(bridge portals))에 사이클 클럭을 분배하는 방법 및 장치에 관한 것이다.
IEEE 1394 표준(이하, 때때로 간단히 "IEEE 1394"라 칭함)은 디지털 TV, PC들, 디지털 VCR들, 디지털 캠코더들, 프린터들, 팩스 머신들과 같은 가전들 및 컴퓨터 제품들을 상호 접속하는 시리얼 버스 기술을 규정한다. IEEE 1394(때때로 "파이어와이어(firewire)"라 함)는 현재 저비용이고 유연하며 사용하기 쉽기 때문에, 가전들 및 컴퓨터 제품들을 접속하는데 가장 널리 인정되고 있는 고속 디지털 상호 접속 기술이다. 기본 IEEE 1394 표준은 100Mbps, 200Mbps 및 400Mbps의 시리얼 데이터 레이트들을 규정한다. 새로운 IEEE 1394 서브-그룹(("IEEE p1394.b")로 알려짐)은 현재 3.2 Gbps까지의 시리얼 데이터 레이트들에 대한 백워드-호환 가능한 확장을 한다. IEEE 1394는 비동기 데이터 및 등시성 데이터 모두를 지원할 수 있고, 따라서 멀티미디어 응용들에 이상적으로 적합하다. IEEE Spectrum의 1997 4월호에는, "정보 고속도로가 멀티미디어에 이르면, 전문가들은 1394가 고속도로의 처음과 마지막 3미터를 포장(pave)할 것"이라고 예측된다고 진술되어 있다.
IEEE 1394는 현재 4.5 미터의 길이 또는 최대 유선 거리를 규정한다. 따라서, 본래 IEEE 1394 시리얼 버스들은 상호 근접한 부품들을 상호 접속하는데에만 사용될 수 있다. 상호 근접한 이러한 상호 접속된 부품들의 시스템은 흔히 "클러스터(cluster)"라고 한다. 주거 환경에서의 클러스터의 예는 홈 엔터테인먼트 클러스터, 홈 컴퓨팅 클러스터, 베드룸 클러스터 등과 같은 "멀티미디어 아일랜드(multimedia island)"이다.
도 1에 도시된 바와 같이, 유선 또는 무선 접속을 통해 클러스터들의 상호 접속이 가능하다. 현재, IEEE 1394 시리얼 버스를 유선 인프라구조 내에서 확장하는 두 가지 주요한 방법들이 있다. 현재 IEEE p1394.b 서브-그룹에 의해 고려되는 한가지 방법은, 플라스틱 광섬유 (POF : plastic-optical-fiber) 또는 비차폐 트위스트 페어(UTP 카테고리 5)를 사용하여 IEEE 1394 시리얼 버스를 확장시켜 장거리 IEEE 1394 시리얼 버스 확장을 구현하는 것이다. 이러한 종류의 확장은 50-100 미터의 거리에 도달할 수 있다. 현재 IEEE p1394.1 서브-그룹에 의해 고려되는 다른 접근 방법은, 두개의 서로 다른 IEEE 시리얼 버스 세그먼트들 또는 클러스터들 간에 유선 IEEE 1394 "브리지(bridge)"를 생성함으로써 IEEE 1394 시리얼 버스를 확장하는 것이다.
도 1을 계속 참조하면, IEEE 1394 시리얼 버스를 확장하는 다른 방법은 IEEE 1394 클러스터들 간에 무선 IEEE 1394 "브리지"를 생성하는 것이다. 이러한 무선 IEEE 1394 브리지들은 IEEE 1394 네트웍과 연관된 사용의 편의성과 유연성을 보장한다. 일반적으로, 유선 IEEE 1394 브리지들은 IEEE 1394 "아웃렛(outlet)"이 모든 방마다 설치될 수 있는 새로운 주거 빌딩들 내에서 바람직한 방법이 될 것으로 예상될 수 있다. 그러나, 기존 주거지들의 이러한 유선 IEEE 1394 브리지들을 개장(retrofitting)하는 것은 광범위한 재배선 작업이 요구되므로 많은 주거지들에서 엄청난 비용이 들 수 있는 것으로 판명되었다. 따라서, 이러한 기존의 주거지들에 대해서는, 충분히 비용이 저렴하다면 무선 IEEE 1394 브리지들이 적합한 대안을 제공할 수 있다. 더욱이, IEEE 1394 시리얼 버스들을 확장시키는 것에 대한 유선 및 무선 해결 방법들은 주거 환경 내에서 상보적인 방식으로 공존할 것이다.
무선 브리지들은 내재적인 단점들을 가지고 있다는 것을 주지해야 한다. 즉, 무선 브리지들은 고속 무선 접속들을 구현하는 내재적인 복잡성으로 인해, 유선 브리지들보다 훨씬 낮은 데이터 전송 레이트들을 갖게된다. 더욱이, 무선 브리지들은 유선 브리지들과 비교하여, 더 높은 데이터 레이트들에 저렴하게 스케일링 가능하지 않다. 이는 주로 무선 주파수 스펙트럼이 그 사용에 관해 FCC 규정들을 따라 공유된 것이기 때문이다. 예를 들어, 2.4 ㎓ 대역의 사용은 확산 스펙트럼 통신들에 제한되어, 사용 가능한 데이터 레이트들을 2-4 Mbps로 제한한다(IEEE 802.11). 무선 비동기 전송 모드(WATM)를 사용하여 더 높은 데이터 레이트(약 25-50 Mbps) 전송들이 가능하다. 그러나, 이러한 WATM 기술을 사용한 더 높은 데이터 레이트 전송들은 5.15 내지 5.35와 5.725 내지 5.825 ㎓ 사이의 NII 대역을 사용해야 하는데, 이는 이들 주파수들을 위한 RF 기술이 아직 미숙하기 때문에 구현하는데 상당히 비싸다.
위의 설명으로부터, 무선 IEEE 1394 브리지들은 다중의 데이터 레이트들을 사용할 수 있고, 그에 의해 무선 IEEE 1394 브리지들이 다중 데이터 레이트들을 지원할 수 있어야 한다는 것을 알 수 있다.
지금부터 도 2를 참조하면, IEEE 1394 브리지의 일반 구조가 설명될 것이다. 특히, IEEE 1394 브리지(20)는 두개 또는 그보다 많은 브리지 포털들(22), 구현 특정 스위칭 패브릭(implementation-specific switching fabric)(24) 및 사이클 클럭(26)을 포함한다. 각각의 브리지 포털(22)은, 그 개시가 본 명세서에 참조로서 포함된 문서 P1394, 초안 8.0v4(1995.11.21)에 기재되어 있는 바와 같이, 그것에 접속된 각각의 로컬 IEEE 1394 시리얼 버스(30)로부터의 시리얼 버스 판독, 기록 및 로크 요청들(lock requests)에 응답하는 별도의 시리얼 버스 노드이다. 각각의 브리지 포털(22)은, 존재한다면 어떤 패킷들이 스위칭 패브릭(24)을 통하여 다른 브리지 포털(22)로 라우팅되는지를 결정하기 위해, 비동기 및 등시성 둘 다의 모든 시리얼 버스 패킷들을 모니터링한다. 브리지 포털(22)을 상호 접속하는 스위칭 패브릭(24)은, 유선 및/또는 무선 데이터 전송 수단을 사용하여 하나의 브리지 포털(22)에서 다른 브리지 포털(22)로 임의의 시리얼 버스 패킷들을 전송할 수 있다. 로컬 IEEE 1394 시리얼 버스 내에는, 공통 사이클 클럭이 해당 버스 상의 모든 노드들에 분배될 필요가 있다. 이러한 동기화 조건의 중요한 이유는 소스에서의 실시간 데이터의 타임 스탬핑(timestamping)을 가능하게 하고, 이로 인해 이러한 타임 스탬프는, 네트웍이 항상 전송에 사용 가능하지 않다(공유되기 때문에)는 사실로 인해 발생시키는 타이밍 지터를 크게 감소시키는데 사용될 수 있다.
로컬 IEEE 1394 시리얼 버스에서는, 사이클 마스터(또는 "루트 노드(root node)")는 이러한 기능을 수행한다. 사이클 마스터는 로컬 버스에 접속된 모든 노드들을 125㎲ 사이클 클럭에 동기화시키는 역할을 한다. 사이클의 시작에서, 사이클 마스터는 노드들의 각각에 "사이클_시작 패킷(cycle_start packet)"이라고 하는 특수한 비동기 패킷을 전송한다. 각각의 사이클_시작 패킷은 현재 버스_시간을 포함하고, 각각의 노드의 사이클 시간 레지스터(CTR)에 기록된다. 사이클 마스터가 사이클_시작 패킷(즉, 몇몇 사용자/노드는 특정 시간에 일부 데이터를 전송할 수 있음)을 전송하려고 시도할 때 통신 채널이 "통화중(busy)"일 수 있기 때문에, 사이클_시작 패킷의 전송은 블록 전송이 끝나고 통신 채널이 사용 가능하게 될 때까지 사이클 마스터가 대기해야 하는 시간만큼 지연될 수 있다. 사이클 마스터가 모든 다른 노드들에 걸쳐 우선권을 가지기 때문에, 이러한 불가결한 지연들은 최소화된다. 사이클_시작 패킷을 수신하는 각각의 노드는 그 카운터를 즉시 리셋시켜, 모든 노드들이 동일한 사이클에 동기화되게 해야 한다.
이러한 사이클 클럭은, 이전에 설명된 바와 같이 다중의 가능한 데이터 레이트들로 전송하는 유선 또는 무선 수단을 사용하여 구현될 수 있는 IEEE 1394 브리지를 통해 전송되어야 한다. 현재, IEEE p1394.1 서브-그룹은 사이클 클럭의 전송을 작업의 일환으로 고려하지 않으며, 이러한 사이클 클럭을 전파시키는 방법에 대해서는 현재 사용 가능한 어떠한 문서에도 언급이 없다.
위에서 기술된 바와 같이, IEEE 1394 브리지에서, 모든 브리지 포털들은 각각의 로컬 IEEE 1394 시리얼 버스 상의 노드들이다. "사이클 먼스터(cycle monster)"는 시리얼 버스 브리지에 접속된 모든 IEEE 1394 시리얼 버스 중 하나의 시리얼 버스 내에 존재하는데, 이는 모든 IEEE 1394 시리얼 버스들에 걸쳐 사이클 클럭이 전파되는 노드이다. 사이클 먼스터는 브리지 포털일 필요가 없다는 것을 알아야 한다. 일반적으로, 사이클 먼스터와 IEEE 1394 시리얼 버스에 접속된 브리지 포털은 "사이클 먼스터 포털(cycle monster portal)"이라고 한다. 또한, 사이클 먼스터 포털을 제외하고 모든 브리지 포털들은 사이클 마스터들이라는 것에 유의해야 한다.
IEEE 1394 시리얼 버스 브리지에서의 모든 브리지 포털들은, IEEE 1394 브리지가 실시간 데이터의 등시성 라우팅을 지원하도록 공통 사이클 클럭에 동기화되어야 한다. 즉, 필요한 것은 서로 다른 유선 또는 무선 스위칭 패브릭들(구현 특정하고, 따라서 다양한)의 사용으로 유발된 타이밍 지터를 최소화시키면서 이러한 동기화 조건을 충족시키기 위한 사이클 클럭 분배 방법이다. 본 발명은 이들 조건들을 충족시킨다.
본 발명은 그 양태들 중 하나에서, 브리지 포털들의 각각이 버스들의 각각에 결합되는 복수의 브리지 포털들, 및 서브시스템들의 각각이 브리지 포털들의 각각에 결합되는 복수의 스위칭 서브시스템들을 포함하는 복수의 버스들을 상호 접속하는 버스 브리지를 포함한다. 복수의 스위칭 서브시스템들은 복수의 브리지 포털들을 상호 접속하는 스위칭 시스템을 집합적으로 구성한다. 버스 브리지는 복수의 사이클 클럭 서브시스템들을 더 포함하며, 각각의 서브 시스템은 그에 결합된 각각의 스위칭 서브시스템과 각각의 브리지 포털과 동작 가능하게 연관되어 있다. 각각의 사이클 클럭 서브시스템은 사이클 클럭을 발생시키는 사이클 클럭 발생기와, 그 리셋 입력에서 사이클 클럭을 수신하고 각각의 스위칭 서브시스템과 각각의 브리지 포털에 대한 공통 타이밍 기준을 구성하는 사이클 카운터 출력을 생성하는 사이클 카운터를 포함한다. 버스 브리지는 IEEE 1394 시리얼 버스 브리지가 바람직하다. 스위칭 시스템은 프레임 동기화 프로토콜을 사용하는 유선 또는 무선 스위칭 시스템일 수 있다. 스위칭 서브시스템과 브리지 포털들의 다양한 특수한 구현들이 개시된다.
본 발명은 그 양태들 중 다른 하나에서, 각각의 브리지 포털이 버스들의 각각에 결합되는 복수의 브리지 포털들, 및 스위칭 서브시스템들의 각각이 브리지 포털들의 각각에 결합되는 복수의 스위칭 서브시스템들을 포함하는 버스 브리지에서 사이클 클럭을 분배시키기 위한 방법을 포함하며, 복수의 스위칭 서브시스템들은 복수의 브리지 포털들을 상호 접속하는 스위칭 시스템을 집합적으로 구성한다. 그러한 방법은 각각의 브리지 포털에서, 사이클 클럭을 발생시키는 단계; 각각의 브리지 포털에서 사이클 카운터를 사용하여 사이클 카운터 출력을 발생시키는 단계; 및 사이클 카운터 출력을 사용하여 그에 결합된 각각의 스위칭 서브시스템 및 브리지 포털에 대한 공통의 타이밍 기준을 발생시키는 단계를 포함한다.
본 발명의 이들 및 다른 특징들, 목적들 및 장점들은 첨부된 도면들과 함께 판독된 다음의 상세한 설명으로부터 보다 명확히 알 수 있을 것이다.
도 1은 IEEE 1394 클러스터들의 유선 및 무선 상호 접속을 도시한 블록도.
도 2는 IEEE 1394 시리얼 버스 브리지의 일반적인 구조를 도시한 블록도.
도 3은 IEEE 1394 시리얼 로컬 버스의 루트 노드에서 사이클_시작 패킷을 발생시키는 사이클 클럭 서브시스템의 블록도.
도 4는 IEEE 1394 시리얼 로컬 버스의 수신기 노드에서 사이클_시작 패킷을 처리하는 서브시스템의 블록도.
도 5는 본 발명의 제 1 바람직한 실시예에 따른 사이클 먼스터 포털, 무선 스위칭 서브시스템, 및 사이클 클럭 서브시스템의 블록도.
도 6은 본 발명의 제 2 바람직한 실시예에 따른 사이클 먼스터 포털, 무선 스위칭 서브시스템, 및 사이클 클럭 서브시스템의 블록도.
도 7은 본 발명에 따른 다른 브리지 포털, 무선 스위칭 서브시스템, 및 사이클 클럭 서브시스템의 블록도.
도 8은 본 발명의 대안적인 실시예에 따른 사이클 먼스터 포털, 무선 스위칭 서브시스템, 및 사이클 클럭 서브시스템의 블록도.
도 9는 본 발명의 대안적인 실시예에 따른 다른 브리지 포털, 무선 스위칭 서브시스템, 및 사이클 클럭 서브시스템의 블록도.
지금부터 도 3을 참조하면, 로컬 IEEE 1394 시리얼 버스의 루트 노드에서 사이클_시작 패킷을 발생시키기 위한 사이클 클럭 서브시스템(40)이 도시되어 있다. 사이클 클럭 서브시스템(40)은 24.576㎒의 마스터 클럭 레이트로 동작하고, IEC 1883 표준에 따른 IEEE 1394 데이터 패킷들을 타임 스탬핑하는데 사용되는 사이클 카운터(44)에 그 24.576㎒ 클럭 출력을 전달하는 크리스탈(42)을 포함한다. 목표는, 로컬 IEEE 1394 시리얼 버스에 접속된 모든 노드들 내의 사이클 카운터들을 동기화시키는 방식으로 로컬 IEEE 1394 시리얼 버스에 접속된 모든 노드들에 사이클 클럭이 분배되는 것이다. 이 목표는 다음과 같은 방식으로 달성된다.
사이클 카운터(44)의 출력은 125㎲마다 상태 머신(48)에 타이밍 신호를 전송하는 모듈로(modulo) 125 ㎲ 블록(46)을 통해 전달된다. 모듈로 125㎲ 블록(46)의 출력의 수신시, 상태 머신(48)은 1394 물리(PHY)층(50)에 채널 요청 신호를 전송한다. 채널이 사용 가능한 즉시, 1394 PHY층(50)은 상태 머신(48)에 채널 사용 가능 신호를 역전송한다. 채널 사용 가능 신호의 수신시, 상태 머신(48)은 사이클_시작 패킷에 대한 패킷 헤더를 준비하고, 또한 버스_시간을 발생시키기 위해 적당한 순간에 사이클 카운터(44)의 내용들을 래치하는 레지스터(52)에 인에이블 신호를 전송한다. 레지스터(52)에 인에이블 신호의 전달을 적당히 지연함으로써 처리에서의 약간의 지연이 고려될 수 있다.
(루트 노드에 의해 전송된 패킷 헤더와 버스_시간부들로 구성되는) 사이클_시작 패킷을 수신하는 각각의 노드에서, 그 수신기 노드내의 사이클 카운터는 수신된 사이클_시작 패킷에 따라 적당한 버스_시간으로 설정되어야 한다. 이러한 버스_시간 리셋 기술은 도 4에 도시되어 있다. 도 4로부터 알 수 있는 바와 같이, 수신기 노드의 1394 PHY 층(60)은 루트 노드에 의해 전송된 사이클_시작 패킷을 수신하고 이를 링크 층으로 전송한다. 그 후, 수신기 노드는 다음에 수신된 패킷이 실제, 사이클_시작 패킷임을 보장하기 위해, 사이클_시작 패킷(블록 62에서)의 패킷 헤더를 디코딩한다. 동시에, 버스_시간 값이 수신기 노드의 레지스터(64)에 로딩된다. (디코딩 동작 또는 버스_시간 값의 레지스터(64)의 로딩 중 어느 쪽이든) 처리 지연에 의존하여, 적당한 처리 지연이 결정된다.(블록 66에서) 결정된 처리 지연은 가산기(68)에 의해 레지스터(64)의 출력에 가산되고, 디코드 사이클_시작 헤더 블록(62)의 출력이 지연 소자(70)에 의해 미리 결정된 처리 지연만큼 지연된다. 지연 소자(70)의 출력은 수신기 노드의 사이클 카운터(72)에 인가되는 로드 신호를 구성한다. 로드 신호는 사이클 카운터(72)로 가산기(68)에 의해 출력된 합계의 로딩을 가능하게 한다. 사이클 카운터(72)는 수신기 노드의 24.576㎒ 크리스탈(75)의 클럭 출력에 의해 125㎲마다 리셋된다. 사이클 카운터(72)의 125㎲마다의 리셋은, 서로 다른 노드들에서 서로 다른 크리스탈들로부터 얻어진 클럭들이 서로에 대해 그다지 편차(drift)나지 않게 한다. 이러한 메커니즘은 MPEG 비디오 상의 타이밍 지터를 3 버스 클럭 사이클들에 또는 약 120ns로 제한한다.
위에서 기술된 바와 같이, IEEE 1394 시리얼 버스 브리지에서의 모든 브리지 포털들은, IEEE 1394 브리지가 실시간 데이터의 등시성 라우팅을 지원하도록 공통 사이클 클럭에 동기화되어야 한다. 즉, 필요한 것은 서로 다른 유선 또는 무선 스위칭 패브릭들(구현 특정하고, 따라서 다양한)의 사용으로부터 유발된 타이밍 지터를 최소화시키면서 이러한 동기화 조건을 충족시키기 위한 사이클 클럭 분배 방법이다.
무선 스위칭 패브릭을 사용하여 IEEE 1394 브리지 포털들을 상호 접속할 때, 이하에 열거되는 문제점들이 존재한다:
(1) 사이클_시작 패킷에 대한 오버헤드가 낮은 데이터 레이트 전송들에 대해 결정적이어서 125㎲마다 사이클_시작 패킷을 전송하는 것이 가능하지 않을 수 있다.
(2) 사이클_시작 패킷의 전송이 요구되는 정확한 순간에 무선 통신 채널이 사용 가능하지 않을 수 있다. 통신 채널이 액세스할 수 없는 시간은 유선 스위칭 패브릭에 대해 매우 클 수 있다.
(3) 사이클 먼스터 포털이 루트 노드가 아닐 가능성이 있다.
(4) 대부분의 표준들이 서로 다른 무선 노드들 간에 동기화되는 프레임 타이밍의 개념을 가질지라도 현재의 모든 무선 전송 표준들이 프레임 기준으로 동작하지는 않는다.
이하에 명확히 기술되는 바와 같이, 본 발명의 사이클 클럭 분배 방법은 위에서 기술한 문제점들의 각각을 해결한다. 먼저, IEEE 1394와 호환성이 있는 것으로 간주되는 모든 무선 표준들은 프레임 동기화 메커니즘을 지원한다고 가정한다. 이러한 점에서, IEEE 802.11은 주기적으로 이격된 비콘들을 프레임 동기화 메커니즘으로서 사용한다. 타임 스탬프들을 사용하는 유사한 방법이 유럽에서 "HIPERLAN 2"이라고 하는 무선 ATM(WATM)에 제안되었다. GSM, DECT, IS-95, IS-54 및 IS-136과 같은 무선 셀룰러 표준들도 역시 프레임 기준 타이밍을 사용한다. 프레임 기준 타이밍을 사용하지 않는 한가지 주요 무선 표준은 아마도 HIPERLAN 1이다. 그러나, 이러한 표준에 기초한 디바이스들의 작은 모집단(population)이 제공되어도, HIPERLAN 1이 결코 광범위한 수용을 얻지 못할 수 있다. 따라서, 프레임 동기 메커니즘을 지원하는 무선 표준만이 본 발명의 목적을 위해 IEEE 1394와 호환하는 것으로 간주된다는 전제(가정)는 그다지 제한적이지 않다.
지금부터 도 5를 참조하면, 본 발명의 제 1 바람직한 실시예에 따른 무선 스위칭 패브릭을 사용하는 IEEE 1394 시리얼 버스 브리지의 사이클 먼스터 포털에서 사이클 클럭을 분배하는 방법이 설명될 것이다. 도 5에서의 "무선부(wireless portion)"(80)는 무선 IEEE 1394 시리얼 버스 브리지의 사이클 먼스터 포털에 결합된 무선 스위칭 서브시스템을 의미한다. "1394부"(82)는 무선 IEEE 1394 시리얼 버스 브리지의 사이클 먼스터 포털의 통신 인터페이스부를 의미한다. 도 5에 도시된 시스템에서, 사이클 먼스터 포털은 사이클 마스터가 아니라고 가정한다. 본 발명에 따르면, (사이클 먼스터 포털과 모든 "다른(other)" 브리지 포털을 포함하는) IEEE 1394 시리얼 버스 브리지의 브리지 포털들의 각각은 이하에 명확히 기술되는 바와 같이, 무선(또는 유선) 스위칭 서브시스템들의 각각에 결합될 것이다. 더욱이, 브리지 포털들의 각각에 결합된 복수의 스위칭 서브시스템들은 IEEE 1394 시리얼 버스 브리지의 스위칭 시스템(즉, 스위칭 패브릭)을 집합적으로 구성한다는 것을 알아야 한다.
알 수 있는 바와 같이, 무선부(80)는 도 3에 도시된 사이클 클럭 서브시스템(40)과 사실상 동일하고, 한가지 차이점은 모듈로 125 ㎲ 블록(46)이 모듈로 W㎲ 블록(46')으로 대체되며, 여기서, W'는 무선부(80)의 사이클_시간, 또는 보다 일반적으로, 무선부(80)에 의해 사용되는 무선 통신 표준의 프레임 시간이다. 1394부(82)는 도 4에 도시된 수신기 노드 처리 서브시스템과 사실상 동일하다. 본 발명에 따르면, 무선부(80)와 1394부(82) 모두는 사이클 카운터(90)와 24.576 ㎒ 크리스탈(92)을 포함하는 공통 사이클 클럭 서브시스템(83)에 동작 가능하게 결합되어 있다.
따라서, 무선부(80)와 1394부(82) 모두는 본질적으로 동일한 사이클 클럭의 슬레이브들이다. 이러한 방식으로, 무선부(80) 내의 임의의 부가적 타이밍 지터는 파라미터 "W"의 함수인 무선 스위칭 패브릭의 클럭들 간의 단순 편차를 감소시킬 수 있다.
관련 기술 분야에서 통상의 기술을 가진 자는 이러한 사이클 클럭 분배 기술은 또한 유선 IEEE 1394 시리얼 버스 브리지, 즉 유선 스위칭 패브릭이 사용되고, 그에 의해 무선 서브시스템들이 유선 서브시스템들이 되는 IEEE 1394 시리얼 버스 브리지에 사용될 수 있다는 것을 인식할 것이다.
지금부터 도 6을 참조하면, 본 발명의 제 2 바람직한 실시예에 따른 무선 스위칭 패브릭을 사용하는 IEEE 1394 시리얼 버스 브리지의 사이클 먼스터 포털에서 사이클 클럭을 분배하는 방법이 설명될 것이다. 도 6의 "무선부"(100)는 다시 무선 IEEE 1394 시리얼 버스 브리지의 사이클 먼스터 포털에 결합된 무선 스위칭 서브시스템을 의미한다. "1394부"(102)는 무선 IEEE 1394 시리얼 버스 브리지의 사이클 먼스터 포털의 통신 인터페이스부를 의미한다. 도 6에 도시된 시스템에서, 사이클 먼스터 포털은 사이클 마스터라고 가정한다. 알 수 있는 바와 같이, 무선부(100)는 도 5에 도시된 무선부(80)와 동일하고, 1394부(102)는 도 3에 도시된 사이클 클럭 서브시스템(40)과 본질적으로 동일하다. 상기 사이클 먼스터 포털(102)은,상기 각 사이클 클럭 서브시스템(103)의 상기 사이클 카운터 출력을 수신하고, 이에 응답하여 N ㎲마다 제 2 타이밍 신호를 생성하는 모듈로 N ㎲ 카운터(46)로서, 여기서 N은 규정된 버스 프로토콜에 의해 명시된 값인, 상기 모듈로 N ㎲ 카운터(46); 상기 제 2 타이밍 신호에 응답해서 제 2 인에이블 신호를 생성하는 제 2 상태 머신(48'); 및 상기 각 사이클 클럭 서브시스템(103)의 상기 사이클 카운터 출력을 수신하는 제 1 입력과, 상기 제 2 인에이블 신호를 수신하는 제 2 입력을 갖는 제 2 레지스터(52')로서, 이에 의해 상기 제 2 레지스터(52')는 제 2 인에이블 신호에 응답해서 제 2 버스_시간 데이터 블록을 출력하고, 상기 제 2 버스_시간 데이터 블록은 현재의 버스 시간을 표시하는, 상기 제 2 레지스터(52')를 포함한다. 무선부(100) 및 1394부(102)는 모두 24.576 ㎒ 크리스탈(110) 및 사이클 카운터(112)를 포함하는 공통 사이클 클럭 서브시스템(103)에 동작 가능하게 결합된다.
지금부터 도 7을 참조하면, 본 발명의 바람직한 실시예에 따른 IEEE 1394 시리얼 버스 브리지의 다른 브리지 포털들(즉, 사이클 먼스터 포털들 이외)에서 사이클 클럭을 분배하는 방법이 설명될 것이다. 1394부(120)는 IEEE 1394 시리얼 버스 브리지에서 각각 "다른" 브리지 포털의 통신 인터페이스부를 지칭하고, 무선부(122)는 그에 동작 가능하게 결합된 무선 서브시스템을 의미한다. 일반적으로, 도 7에 도시된 구성은 1394 및 무선부들(120, 122)이 각각 적당한 1394/무선 물리층들로 교체되어 있다는 것을 제외하면, 도 5에 도시된 것과 동일하다. 이 경우, 무선부(122)는 새로운 사이클_시작 패킷을 수신할 때마다 각각의 사이클 클럭 서브시스템(123)의 사이클 카운터(121)를 갱신한다. 위에서 기술된 바와 같이, 사이클_시작 패킷은 1394부(120)의 것과 상이한 레이트들로 무선부(122)에 의해 수신되는 것이 가능하다. IEEE 1394 시리얼 버스 브리지의 모든 브리지 포털들이 사이클 마스터들(가능한 사이클 먼스터 포털을 제외하고)이기 때문에, 각각의 "다른" 브리지 포털의 유선 1394부(120)는 항상 적당한 125㎲ 사이클에서 사이클_시작 패킷을 발생시킨다. 그러나, 브리지 포털들의 각각이 그들 로컬 시리얼 버스들의 각각의 사이클 마스터들임은 본 발명의 실무에 필수적이 아니라는 것을 명확히 알아야 한다.
상기 각 사이클 먼스터 포털(82 또는 102) 이외의 상기 브리지 포털들(120 또는 151)은, 상기 각 사이클 클럭 서브시스템(123)의 상기 사이클 카운터 출력을 수신하고, 이에 응답하여 N ㎲마다 타이밍 신호를 생성하는 모듈로 N ㎲ 카운터(46")로서, 여기서 N은 규정된 버스 프로토콜에 의해 명시된 값인, 상기 모듈로 N ㎲ 카운터(46"); 상기 타이밍 신호에 응답해서 채널 요청 신호를 생성하는 상태 머신(48"); 상기 채널 요청 신호를 수신하고, 이에 응답해서 상기 무선 스위칭 시스템(24)에 의해 사용되는 무선 통신 채널이 사용 가능하다는 결정시 채널 사용 가능 신호를 생성하는 물리층(50")으로서, 상기 상태 머신(48")은 상기 채널 사용 가능 신호를 수신하고, 상기 채널 사용 가능 신호에 응답해서 패킷 헤더와 인에이블 신호를 생성하는, 상기 물리층(50"); 및 상기 각 사이클 클럭 서브시스템(123)의 상기 사이클 카운터 출력을 수신하는 제 1 입력과, 상기 인에이블 신호를 수신하는 제 2 입력을 갖는 레지스터(52")로서, 이에 의해 상기 레지스터(52")는 상기 인에이블 신호에 응답해서 버스_시간 데이터 블록을 출력하고, 상기 버스_시간 데이터 블록은 현재의 버스 시간을 표시하는, 상기 레지스터(52")를 포함하며, 상기 패킷 헤더와 상기 버스_시간 데이터 블록은 함께 상기 각각의 무선 스위칭 서브시스템(122)에 의해 전송되는 사이클_시작 패킷을 구성한다. 또한, 무선/상호 접속 표준들은 24.575㎒ 클럭에 기초하여 사이클 카운터의 완전한 정확도를 지원하지 않을 수 있다. 예를 들어, IEEE 802.11은 단지 1㎲의 클럭 정확도를 지원할 수 있다. 즉, 완전한 정확도로 24.576㎒ 클럭을 표현하는데 충분한 수의 비트들을 갖는 버스_시간을 전송할 수 없다. 그러나, 본 발명의 다른 양태에 따르면, 무선/상호 접속 표준들이 24.576㎒ 클럭에 기초하여 사이클 카운터의 완전한 정확도를 지원하지 않을 때에도 각각의 사이클 클럭 서브시스템의 사이클 카운터의 완전한 정확도를 보장할 수 있다. 특히, 본 발명의 이러한 양태에 따르면, 사이클 카운터는 24.576 ㎒ 클럭에 기초하여 자신을 계속 갱신하고, 무선 채널을 통해 전송될 수 없는 이 클럭의 최하위 비트들은 프리셋 값, 예를 들어, 모든 제로들에 비교된다. 사이클 카운터 출력의 최하위 비트들이 프리셋 값과 같을 때에만 버스_시간이 무선 채널을 통해 전송된다. 수신기에서, 프리셋 값이 주어진 버스_시간과 함께 사이클 카운터 내에 로딩되고, 그에 의해 사이클 카운터의 완전한 정확도를 보장한다.
삭제
도 8은 사이클 카운터의 완전한 정확도가 본 발명의 위에서 기술된 양태에 따라 무선부에 의해 전송되지 않을 때 사이클 먼스터 포털에서 무선 사이클_시작 패킷을 발생시키기 위한 (IEEE 1394 시리얼 버스 브리지)의 서브시스템의 블록도이고, 도 9는 사이클 카운터의 완전한 정확도가 본 발명의 위에서 기술된 양태에 따라 무선부에 의해 전송되지 않을 때 (IEEE 1394 시리얼 버스 브리지의) 다른 브리지 포털들에서 무선 사이클_시작 패킷을 수신하기 위한 (IEEE 1394 시리얼 버스 브리지의) 서브 시스템의 블록도를 도시한다.
도 8에 도시된 서브시스템의 무선부(140)는 무선부(140)가, 사이클 카운터 출력의 하위 비트들이 프리셋 값과 같을 때를 결정하고, 동일성이 검출될 때 상태 머신에 의해 사이클_시작 패킷의 전송을 개시하는 트리거 신호를 생성하기 위한 부가의 처리 블록(142)을 포함하는 것을 제외하면, 도 6에 도시된 무선부(100)와 동일하다. 유사하게, 도 9에 도시된 서브시스템의 무선부(150)는 수신된 사이클_시작 패킷으로부터 추출된 버스_시간과 함께 프리셋 값을 사이클 카운터에 로딩하기 위한 부가의 처리 블록(152)을 포함하는 것을 제외하면, 도 7에 도시된 무선부(122)와 동일하다. 도 8에 도시된 서브시스템의 1394부(141)는, 사이클 먼스터 포털이 사이클 마스터인지의 여부에 의존하여 도 5 또는 도 6에 도시된 것과 동일할 수 있다. 도 9에 도시된 서브시스템의 1394부(151)는 도 7에 도시된 것과 동일할 수 있다.
위의 설명에 기초하여, 관련 기술 분야에서 통상의 기술을 가진 자는 본 발명의 사이클 클럭 분배 방법이 무선 IEEE 1394 시리얼 버스 브리지들에만 제한되는 것이 아니라, 스위칭 패브릭들의 모든 가능한 구현들에 일반적으로 적용될 수 있으며, 한가지 제한은 스위칭 패브릭이 프레임 기초 동기화를 지원한다는 것을 알 것이다. 더욱이, 본 발명의 위에서 기술된 사이클 클럭 분배 방법은 현재 사용 가능한 기술에 비해 아래 열거하는 장점들을 제공하는 것을 알 것이다.
(1) 다수의 물리층 표준들을 지원할 수 있다.
(2) 유선 또는 무선 스위칭 패브릭들을 지원할 수 있다.
(3) 서로 다른 데이터 레이트들을 지원할 수 있다.
(4) 그 구현이 간단하고 포괄적이다.
(5) 타이밍 지터를 크게 최소화시킨다.
비록 본 명세서에 본 발명이 상세히 기술되었지만, 관련 기술 분야에서 통상의 기술을 가진 자는 기본적인 독창 개념들에 대한 많은 수정들 및/또는 변형들이 첨부된 청구의 범위들에 규정된 본 발명의 정신과 범위를 포함되는 것으로 간주될 수 있다는 것을 알아야 한다.

Claims (17)

  1. 복수의 버스들(30)을 상호 접속하기 위한 버스 브리지(20)에 있어서,
    각각 상기 각 버스들(30) 중의 하나에 결합되는 복수의 브리지 포털들(22),
    각각 상기 각 브리지 포털(22) 중의 하나에 결합되는 복수의 스위칭 서브시스템들(80,100,122,140 또는 150)로서, 상기 복수의 스위칭 서브시스템들은 상기 복수의 브리지 포털들(22)을 상호 접속하는 스위칭 시스템(24)을 집합적으로 구성하는, 상기 복수의 스위칭 서브시스템들(80,100,122,140 또는 150), 및
    각각이 상기 각 브리지 포털(22) 및 그에 결합된 상기 각 스위칭 서브시스템과 동작 가능하게 연관되는 복수의 사이클 클럭 서브시스템들(83,103 또는 123)을 포함하며, 상기 각 사이클 클럭 서브시스템은,
    사이클 클럭을 발생시키는 사이클 클럭 발생기(92 또는 110), 및
    상기 사이클 클럭 발생기와 결합되며, 상기 각 스위칭 서브시스템 및 상기 각 브리지 포털을 위한 타이밍 기준을 구성하는 사이클 카운터 출력을 주기적으로 생성하는 사이클 카운터(90, 112 또는 121)을 포함하고,
    상기 버스들 중의 하나는 모든 버스들에 사이클 클럭을 전파하는 노드인 사이클 먼스터를 포함하며, 상기 사이클 먼스터를 갖는 상기 버스와 결합된 브리지 포털은 사이클 먼스터 포털로 불리고,
    상기 사이클 먼스터 포털과 결합된 스위칭 서브시스템은 공통의 타이밍 기준으로서 자신의 사이클 카운터의 출력을 다른 각 스위칭 서브시스템에 주기적으로 전송하도록 구성되고, 상기 사이클 먼스터 포털에 결합되지 않은 각 스위칭 서브시스템은 상기 공통의 타이밍 기준을 자신의 사이클 카운터로 로딩하도록 구성된, 버스 브리지(20).
  2. 제 1 항에 있어서,
    상기 각 스위칭 서브시스템들(80,100,122,140 또는 150)은 무선 스위칭 서브시스템이고, 상기 스위칭 시스템(24)은 무선 스위칭 시스템인, 버스 브리지(20).
  3. 제 1 항에 있어서,
    상기 각 스위칭 서브시스템(80,100,122,140 또는 150)은 유선 서브시스템이고, 상기 스위칭 시스템(24)은 유선 스위칭 시스템인, 버스 브리지(20).
  4. 제 1 항에 있어서,
    상기 버스 브리지(20)는 시리얼 버스 브리지이고,
    상기 각 버스(30)는 시리얼 로컬 버스이고,
    상기 각 브리지 포털(22)은 그 각각의 시리얼 로컬 버스(30) 상의 노드인, 버스 브리지(20).
  5. 제 1 항에 있어서,
    상기 버스 브리지(20)는 IEEE 1394 시리얼 버스 브리지이고,
    상기 각 버스(30)는 IEEE 1394 시리얼 로컬 버스이며,
    상기 각 브리지 포털(22)은 IEEE 1394 시리얼 버스 브리지 포털인, 버스 브리지(20).
  6. 삭제
  7. 제 1 항에 있어서,
    상기 사이클 먼스터 포털(82,102,141)은 사이클 마스터인, 버스 브리지(20).
  8. 제 1 항에 있어서,
    상기 사이클 먼스터 포털(82,102,141)은 사이클 마스터가 아닌, 버스 브리지(20).
  9. 제 1 항에 있어서,
    상기 스위칭 시스템(24)은 프레임 동기화 프로토콜을 사용하는, 버스 브리지(20).
  10. 제 9 항에 있어서, 상기 사이클 먼스터 포털(82)에 결합된 상기 스위칭 서브시스템(80)은,
    상기 각 사이클 클럭 서브시스템(83)의 상기 사이클 카운터 출력을 수신하고, 이에 응답하여 W ㎲마다 타이밍 신호를 생성하는 모듈로 W ㎲ 카운터(46')로서, 여기서 W는 상기 프레임 동기화 프로토콜에 의해 특정된 프레임 시간인, 상기 모듈로 W ㎲ 카운터(46');
    상기 타이밍 신호에 응답해서 인에이블 신호를 생성하는 상태 머신(48); 및
    상기 각 사이클 클럭 서브시스템(83)의 상기 사이클 카운터 출력을 수신하는 제 1 입력과, 상기 인에이블 신호를 수신하는 제 2 입력을 갖는 레지스터(52)로서, 이에 의해 상기 레지스터(52)는 상기 인에이블 신호에 응답해서 버스_시간 데이터 블록을 출력하고, 상기 버스_시간 데이터 블록은 현재의 버스 시간을 표시하는 상기 레지스터를 포함하는, 버스 브리지(20).
  11. 제 10 항에 있어서, 상기 사이클 먼스터 포털(82)은,
    그 각각의 스위칭 서브시스템(80)으로부터 사이클_시작 패킷을 수신하는 물리층(60);
    상기 사이클_시작 패킷의 패킷 헤더를 디코딩하고, 상기 사이클_시작 패킷의 수신을 표시하는 디코드 신호를 출력하는 디코딩 부(62);
    상기 사이클_시작 패킷을 디코딩하는데 필요한 처리 시간을 결정하고, 상기 결정된 처리 시간을 표시하는 처리 지연 시간을 출력하는 처리 지연부(66);
    상기 디코드 신호를 상기 처리 지연 시간만큼 지연시키고, 로드 신호를 출력하는 지연 소자(70);
    상기 버스_시간 데이터 블록을 수신하고, 상기 현재의 버스_시간을 표시하는 레지스터 출력을 생성하는 레지스터(64); 및
    상기 처리 지연 시간 출력과 상기 레지스터 출력을 합산하고, 상기 합계를 출력하는 가산기(68)를 포함하며,
    상기 각 사이클 클럭 서브시스템(83)의 상기 사이클 카운터(90)는 상기 로드 신호를 수신하고, 상기 합계는 상기 로드 신호에 응답해서 상기 각 사이클 클럭 서브시스템(83)의 상기 사이클 카운터(90)에 로딩되는, 버스 브리지(20).
  12. 제 10 항에 있어서, 상기 사이클 먼스터 포털(102)은,
    상기 각 사이클 클럭 서브시스템(103)의 상기 사이클 카운터 출력을 수신하고, 이에 응답하여 N ㎲마다 제 2 타이밍 신호를 생성하는 모듈로 N ㎲ 카운터(46)로서, 여기서 N은 규정된 버스 프로토콜에 의해 특정된 값인, 상기 모듈로 N ㎲ 카운터(46);
    상기 제 2 타이밍 신호에 응답해서 제 2 인에이블 신호를 생성하는 제 2 상태 머신(48'); 및
    상기 각 사이클 클럭 서브시스템(103)의 상기 사이클 카운터 출력을 수신하는 제 1 입력과, 상기 제 2 인에이블 신호를 수신하는 제 2 입력을 갖는 제 2 레지스터(52')로서, 이에 의해 상기 제 2 레지스터(52')는 상기 제 2 인에이블 신호에 응답해서 제 2 버스_시간 데이터 블록을 출력하고, 상기 제 2 버스_시간 데이터 블록은 현재의 버스 시간을 표시하는, 상기 제 2 레지스터(52')를 포함하는, 버스 브리지(20).
  13. 제 10 항에 있어서, 상기 사이클 먼스터 포털(82 또는 102) 이외의 상기 각 브리지 포털들(120 또는 151)은,
    상기 각 사이클 클럭 서브시스템(123)의 상기 사이클 카운터 출력을 수신하고, 이에 응답하여 N ㎲마다 타이밍 신호를 생성하는 모듈로 N ㎲ 카운터(46")로서, 여기서 N은 규정된 버스 프로토콜에 의해 특정된 값인, 상기 모듈로 N ㎲ 카운터(46");
    상기 타이밍 신호에 응답해서 채널 요청 신호를 생성하는 상태 머신(48");
    상기 채널 요청 신호를 수신하고, 이에 응답해서 상기 무선 스위칭 시스템(24)에 의해 사용되는 무선 통신 채널이 사용 가능하다는 결정시 채널 사용 가능 신호를 생성하는 물리층(50")으로서, 상기 상태 머신(48")은 상기 채널 사용 가능 신호를 수신하고, 상기 채널 사용 가능 신호에 응답해서 패킷 헤더와 인에이블 신호를 생성하는, 상기 물리층(50"); 및
    상기 각 사이클 클럭 서브시스템(123)의 상기 사이클 카운터 출력을 수신하는 제 1 입력과, 상기 인에이블 신호를 수신하는 제 2 입력을 갖는 레지스터(52")로서, 이에 의해 상기 레지스터(52")는 상기 인에이블 신호에 응답해서 버스_시간 데이터 블록을 출력하고, 상기 버스_시간 데이터 블록은 현재의 버스 시간을 표시하는, 상기 레지스터(52")를 포함하며,
    상기 패킷 헤더와 상기 버스_시간 데이터 블록은 함께 상기 각 무선 스위칭 서브시스템(122)에 의해 전송되는 사이클_시작 패킷을 구성하는, 버스 브리지(20).
  14. 제 10 항에 있어서, 상기 사이클 먼스터 포털들(82,102 또는 141) 이외의 상기 브리지 포털들(120 또는 151)에 결합된 상기 각 무선 스위칭 서브시스템들(122 또는 150)은,
    그 각각의 브리지 포털(120 또는 151)로부터 사이클_시작 패킷을 수신하는 무선 물리층(60");
    상기 사이클_시작 패킷의 상기 패킷 헤더를 디코딩하고, 상기 사이클_시작 패킷의 수신을 표시하는 디코드 신호를 출력하는 디코딩부(62");
    상기 사이클_시작 패킷을 디코딩하는데 필요한 처리 시간을 결정하고, 상기 결정된 처리 시간을 표시하는 처리 지연 시간 출력을 출력하는 처리 지연부(66");
    상기 디코드 신호를 상기 처리 지연 시간만큼 지연시키고, 로드 신호를 출력하는 지연 소자(70");
    상기 버스_시간 데이터 블록을 수신하고, 상기 현재의 버스_시간을 표시하는 레지스터 출력을 생성하는 레지스터(64"); 및
    상기 처리 지연 시간 출력과 상기 레지스터 출력을 합산하고, 상기 합계를 출력하는 가산기(68")를 포함하며,
    상기 각 사이클 클럭 서브시스템(123)의 상기 사이클 카운터는 상기 로드 신호를 수신하고, 상기 합계는 상기 로드 신호에 응답해서 상기 각 사이클 클럭 서브시스템(123)의 상기 사이클 카운터(121)에 로딩되는, 버스 브리지(20).
  15. 제 9 항에 있어서, 상기 사이클 먼스터 포털(102)에 결합된 상기 스위칭 서브시스템(100)은,
    상기 각 사이클 클럭 서브시스템(103)의 상기 사이클 카운터 출력을 수신하고, W ㎲마다 타이밍 신호를 생성하는 모듈로 W ㎲ 카운터(46')로서, 여기서 W는 상기 프레임 동기화 프로토콜에 의해 특정된 프레임 시간인, 상기 모듈로 W ㎲ 카운터(46');
    상기 타이밍 신호에 응답해서 채널 요청 신호를 생성하는 상태 머신(48);
    상기 채널 요청 신호를 수신하고, 이에 응답해서 상기 스위칭 시스템(24)에 의해 사용되는 통신 채널이 사용 가능하다는 결정시 채널 사용 가능 신호를 생성하는 물리층(50)으로서, 상기 상태 머신(48)은 상기 채널 사용 가능 신호를 수신하고, 상기 채널 사용 가능 신호에 응답해서 패킷 헤더와 인에이블 신호를 생성하는, 상기 물리층(50); 및
    상기 각 사이클 클럭 서브시스템(103)의 상기 사이클 카운터 출력을 수신하는 제 1 입력과, 상기 인에이블 신호를 수신하는 제 2 입력을 갖는 레지스터(52)로서, 이에 의해 상기 레지스터(52)는 상기 인에이블 신호에 응답해서 버스_시간 데이터 블록을 출력하고, 상기 버스_시간 데이터 블록은 현재의 버스 시간을 표시하는, 상기 레지스터(52)를 포함하며,
    상기 패킷 헤더와 상기 버스_시간 데이터 블록은 함께 상기 스위칭 서브시스템(100)에 의해 전송되는 사이클_시작 패킷을 구성하는, 버스 브리지(20).
  16. 제 9 항에 있어서, 상기 사이클 먼스터 포털(141)에 결합된 상기 무선 스위칭 서브시스템(140)은,
    상기 각 사이클 클럭 서브시스템(83)의 상기 사이클 카운터 출력을 수신하고, W ㎲마다 타이밍 신호를 생성하는 모듈로 W ㎲ 카운터(46')로서, 여기서 W는 상기 프레임 동기화 프로토콜에 의해 특정된 프레임 시간인, 상기 모듈로 W ㎲ 카운터(46');
    상기 타이밍 신호에 응답해서 채널 요청 신호를 생성하는 상태 머신(48);
    상기 각 사이클 클럭 서브시스템(83)의 상기 사이클 카운터 출력의 규정된 하위 비트들을 프리셋 값과 비교하여, 동일성 검출시 트리거 신호를 출력하는 비교 회로(142);
    상기 채널 요청 신호를 수신하고, 이에 응답해서 상기 무선 스위칭 시스템(24)에 의해 사용되는 무선 통신 채널이 사용 가능하다는 결정시 채널 사용 가능 신호를 생성하는 무선 물리층(50)으로서, 상기 상태 머신(48)은 상기 채널 사용 가능 신호를 수신하고, 상기 채널 사용 가능 신호 및 상기 트리거 신호 모두의 수신에 응답해서 패킷 헤더와 인에이블 신호를 생성하는, 상기 무선 물리층(50); 및
    상기 각 사이클 클럭 서브시스템(83)의 상기 사이클 카운터 출력을 수신하는 제 1 입력과, 상기 인에이블 신호를 수신하는 제 2 입력을 갖는 레지스터(52)로서, 이에 의해 상기 레지스터(52)는 상기 인에이블 신호에 응답해서 버스_시간 데이터 블록을 출력하고, 상기 버스_시간 데이터 블록은 현재의 버스 시간을 표시하는, 상기 레지스터(52)를 포함하며,
    상기 패킷 헤더와 상기 버스_시간 데이터 블록은 함께 상기 각 무선 스위칭 서브시스템(140)에 의해 전송되는 사이클_시작 패킷을 구성하는, 버스 브리지(20).
  17. 버스 브리지(20)에 사이클 클럭을 분배하는 방법으로서,
    상기 버스 브리지(20)는 각각 상기 각 버스들(30) 중의 하나에 결합된 복수의 브리지 포털들(22), 및 각각 상기 각 브리지 포털들(22) 중의 하나에 결합된 복수의 스위칭 서브시스템들(80, 100, 122, 140 또는 150)을 포함하며, 상기 복수의 스위칭 서브시스템들(80, 100, 122, 140 또는 150)은 상기 복수의 브리지 포털들(22)을 상호 접속하는 스위칭 시스템(24)을 집합적으로 구성하고, 상기 버스들 중의 하나는 모든 버스들에 상기 사이클 클럭을 전파하는 노드인 사이클 먼스터를 포함하며, 상기 사이클 먼스터를 갖는 상기 버스와 결합된 상기 브리지 포털은 사이클 먼스터 포털로 불리는, 상기 사이클 클럭을 분배하는 방법에 있어서,
    각 브리지 포털(22)에서, 사이클 클럭을 발생시키는 단계;
    각 브리지 포털(22)에서, 상기 사이클 클럭 발생기와 결합된 사이클 카운터(90, 112, 121)를 이용하여 사이클 카운터 출력을 주기적으로 생성하는 단계 및 상기 사이클 카운터 출력을 이용하여 상기 브리지 포털(20) 및 상기 브리지 포털에 결합된 상기 각 스위칭 서브시스템을 위한 타이밍 기준을 생성하는 단계와;
    상기 사이클 먼스터 포털과 결합된 상기 스위칭 서브시스템에서 공통의 타이밍 기준으로서 자신의 사이클 카운터의 출력을 다른 각 스위칭 서브 시스템에 주기적으로 전송하는 단계와;
    상기 사이클 먼스터 포털과 결합되지 않은 각 스위칭 서브시스템에서 상기 공통의 타이밍 기준을 자신의 사이클 카운터에 로딩하는 단계를 포함하는, 사이클 클럭 분배 방법.
KR1019997007890A 1997-12-30 1998-10-08 버스 브리지에서 복수의 버스 노드들에 사이클 클럭을 분배하는 방법 및 장치 KR100646122B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/000,672 US6032261A (en) 1997-12-30 1997-12-30 Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof
US09/000,672 1997-12-30
US9/000,672 1997-12-30
PCT/IB1998/001577 WO1999035587A1 (en) 1997-12-30 1998-10-08 Method and apparatus for distributing a cycle clock to a plurality of bus nodes in a bus bridge

Publications (2)

Publication Number Publication Date
KR20000075817A KR20000075817A (ko) 2000-12-26
KR100646122B1 true KR100646122B1 (ko) 2006-11-17

Family

ID=21692544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997007890A KR100646122B1 (ko) 1997-12-30 1998-10-08 버스 브리지에서 복수의 버스 노드들에 사이클 클럭을 분배하는 방법 및 장치

Country Status (8)

Country Link
US (1) US6032261A (ko)
EP (1) EP0961977B1 (ko)
JP (1) JP2001515682A (ko)
KR (1) KR100646122B1 (ko)
CN (1) CN1143221C (ko)
DE (1) DE69835807T2 (ko)
TW (1) TW417050B (ko)
WO (1) WO1999035587A1 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10254827A (ja) * 1997-03-06 1998-09-25 Canon Inc 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP3397124B2 (ja) * 1998-03-12 2003-04-14 ソニー株式会社 同期方法及びブリッジ
US6252886B1 (en) * 1998-07-06 2001-06-26 Sony Corporation Bandwidth reservation
JP3815063B2 (ja) * 1998-07-14 2006-08-30 ソニー株式会社 バスネットワークの同期通信設定の解除方法およびそれを利用するバスネットワーク、並びに情報提供媒体
JP2000032030A (ja) * 1998-07-14 2000-01-28 Sony Corp バスネットワークの同期通信設定方法およびそれを利用するバスネットワーク、並びに情報提供媒体
EP0986248A1 (en) * 1998-09-07 2000-03-15 Deutsche Thomson-Brandt Gmbh Method and apparatus for timestamping a bitstream to be recorded
JP2000124914A (ja) * 1998-10-19 2000-04-28 Sony Corp 情報処理装置および方法、並びに提供媒体
US6418494B1 (en) * 1998-10-30 2002-07-09 Cybex Computer Products Corporation Split computer architecture to separate user and processor while retaining original user interface
JP3175826B2 (ja) * 1998-11-24 2001-06-11 日本電気株式会社 ネットワーク構成方法およびネットワーク管理ノード
US6510150B1 (en) * 1998-12-21 2003-01-21 Koninklijke Philips Electronics N.V. Method of MAC synchronization in TDMA-based wireless networks
JP2000216800A (ja) * 1999-01-27 2000-08-04 Sony Corp デ―タ中継装置および方法、並びに提供媒体
US6598084B1 (en) * 1999-02-16 2003-07-22 Sony Corporation Methods and apparatus for processing, transmitting, and receiving data from a modular electronic medical device
US6377782B1 (en) * 1999-03-01 2002-04-23 Mediacell, Inc. Method and apparatus for communicating between a client device and a linear broadband network
US6389547B1 (en) * 1999-03-19 2002-05-14 Sony Corporation Method and apparatus to synchronize a bus bridge to a master clock
JP3353824B2 (ja) 1999-04-22 2002-12-03 日本電気株式会社 ネットワーク同期システム及びネットワーク同期方法
AU4482000A (en) 1999-04-23 2000-11-10 Sony Electronics Inc. Method of and apparatus for implementing and sending an asynchronous control mechanism packet
US6366805B1 (en) * 1999-05-26 2002-04-02 Viasys Healthcare Inc. Time frame synchronization of medical monitoring signals
US6628607B1 (en) 1999-07-09 2003-09-30 Apple Computer, Inc. Method and apparatus for loop breaking on a serial bus
US6633943B1 (en) 1999-09-21 2003-10-14 Sony Corporation Method and system for the simplification of leaf-limited bridges
WO2001022659A2 (en) * 1999-09-23 2001-03-29 Digital Harmony Technologies, Inc. Method and apparatus for distributed synchronization signal
JP3424620B2 (ja) 1999-09-24 2003-07-07 日本電気株式会社 アイソクロナスパケット転送方法，該転送用制御プログラムの記録媒体，ブリッジ及びパケット転送制御ｌｓｉ
JP3843667B2 (ja) * 1999-10-15 2006-11-08 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6691096B1 (en) 1999-10-28 2004-02-10 Apple Computer, Inc. General purpose data container method and apparatus for implementing AV/C descriptors
US6671768B1 (en) 1999-11-01 2003-12-30 Apple Computer, Inc. System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices
US6618750B1 (en) 1999-11-02 2003-09-09 Apple Computer, Inc. Method and apparatus for determining communication paths
US6813663B1 (en) 1999-11-02 2004-11-02 Apple Computer, Inc. Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images
US6636914B1 (en) 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6587904B1 (en) * 1999-11-05 2003-07-01 Apple Computer, Inc. Method and apparatus for preventing loops in a full-duplex bus
US6457086B1 (en) * 1999-11-16 2002-09-24 Apple Computers, Inc. Method and apparatus for accelerating detection of serial bus device speed signals
US6751697B1 (en) * 1999-11-29 2004-06-15 Sony Corporation Method and system for a multi-phase net refresh on a bus bridge interconnect
GB9930849D0 (en) * 1999-12-24 2000-02-16 Koninkl Philips Electronics Nv Data communications
JP3454217B2 (ja) * 1999-12-28 2003-10-06 日本電気株式会社 通信経路制御方法、機器制御装置、及びブリッジ
EP1113626B1 (en) * 1999-12-30 2009-04-22 Sony Deutschland GmbH Interface link layer device to build a distributed network
US7266617B1 (en) 2000-01-18 2007-09-04 Apple Inc. Method and apparatus for border node behavior on a full-duplex bus
US6639918B1 (en) 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
JP2001230821A (ja) * 2000-02-16 2001-08-24 Sony Corp データ中継装置および方法、並びに提供媒体
US7050453B1 (en) * 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
DE60138266D1 (de) * 2000-02-18 2009-05-20 Bridgeco Ag Verteilung einer zeitreferenz über ein netzwerk
US6895009B1 (en) * 2000-04-07 2005-05-17 Omneon Video Networks Method of generating timestamps for isochronous data
US6718497B1 (en) 2000-04-21 2004-04-06 Apple Computer, Inc. Method and apparatus for generating jitter test patterns on a high performance serial bus
US6618785B1 (en) 2000-04-21 2003-09-09 Apple Computer, Inc. Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
AU2001256635A1 (en) * 2000-05-11 2001-11-20 Firemedia Communications (Israel) Ltd. Three-dimensional switch providing packet routing between multiple multimedia buses
AU2001260560A1 (en) * 2000-05-18 2001-11-26 Firemedia Communications (Israel) Ltd. Bandwidth and path allocation method for a switched fabric connecting multiple multimedia buses
US6822946B1 (en) * 2000-08-24 2004-11-23 Motorola, Inc Wireless bridge for a broadband network
EP1198085B1 (en) 2000-10-10 2011-06-08 Sony Deutschland GmbH Cycle synchronization between interconnected sub-networks
EP1199839A1 (en) * 2000-10-19 2002-04-24 THOMSON multimedia Method for making bridge aware nodes communicate over hiperlan 2 bridges
ATE380422T1 (de) 2000-10-19 2007-12-15 Thomson Licensing Verfahren zur verbindung mehrerer kommunikationsbusse mit drahtlosen verbindungen
EP1199840A1 (en) * 2000-10-19 2002-04-24 THOMSON multimedia Method for connecting an IEEE1394 remote device to a cluster of IEEE1394 devices through a wireless link
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ｉｅｅｅ１３９４を用いた同期システム
ATE271238T1 (de) * 2001-03-15 2004-07-15 Bosch Gmbh Robert Verfahren und vorrichtung zur synchronisation der zykluszeit von mehreren ttcan-bussen sowie entsprechendes bussystem
US6975653B2 (en) * 2001-06-12 2005-12-13 Agilent Technologies, Inc. Synchronizing clocks across sub-nets
US7269137B2 (en) * 2001-08-24 2007-09-11 Canon Kabushiki Kaisha Method for setting up an isochronous data stream connection, with the application of a predetermined, total isochronous delay on one or more routing paths
US6898658B2 (en) * 2001-12-27 2005-05-24 Koninklijke Philips Electronics N.V. Method to prevent net update oscillation
US6880025B2 (en) * 2001-12-27 2005-04-12 Koninklijke Philips Electronics N.V. Efficient timeout message management in IEEE 1394 bridged serial bus network
US9483616B2 (en) * 2002-05-31 2016-11-01 Acs State & Local Solutions, Inc. Systems and methods for collecting information at an emergency vehicle
US7321623B2 (en) * 2002-10-01 2008-01-22 Avocent Corporation Video compression system
MXPA05012042A (es) * 2003-05-09 2006-02-03 Lg Electronics Inc Medio de grabacion que tiene estructura de datos para administrar por lo menos un area de datos del medio de grabacion y metodos y aparatos de grabacion y reproduccion.
US7668099B2 (en) * 2003-06-13 2010-02-23 Apple Inc. Synthesis of vertical blanking signal
US7353284B2 (en) * 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
US20040255338A1 (en) * 2003-06-13 2004-12-16 Apple Computer, Inc. Interface for sending synchronized audio and video data
US8275910B1 (en) 2003-07-02 2012-09-25 Apple Inc. Source packet bridge
US9560371B2 (en) * 2003-07-30 2017-01-31 Avocent Corporation Video compression system
US7788567B1 (en) * 2003-11-18 2010-08-31 Apple Inc. Symbol encoding for tolerance to single byte errors
US7995606B1 (en) 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US7237135B1 (en) 2003-12-29 2007-06-26 Apple Inc. Cyclemaster synchronization in a distributed bridge
US7308517B1 (en) * 2003-12-29 2007-12-11 Apple Inc. Gap count analysis for a high speed serialized bus
US7802085B2 (en) * 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US7457461B2 (en) * 2004-06-25 2008-11-25 Avocent Corporation Video compression noise immunity
US7693286B2 (en) * 2004-07-14 2010-04-06 Intel Corporation Method of delivering direct proof private keys in signed groups to devices using a distribution CD
US7697691B2 (en) * 2004-07-14 2010-04-13 Intel Corporation Method of delivering Direct Proof private keys to devices using an on-line service
US7792303B2 (en) * 2004-07-14 2010-09-07 Intel Corporation Method of delivering direct proof private keys to devices using a distribution CD
CN100395740C (zh) * 2004-11-03 2008-06-18 明基电通股份有限公司 通用型串行传输系统、打印机及其控制方法
US8924728B2 (en) * 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
KR100597436B1 (ko) * 2004-12-15 2006-07-10 한국전자통신연구원 무선 1394 시스템의 사이클 타임 동기화 장치 및 그 방법
US20080214153A1 (en) * 2005-09-14 2008-09-04 Jorey Ramer Mobile User Profile Creation based on User Browse Behaviors
KR100652013B1 (ko) * 2005-11-17 2006-12-01 한국전자통신연구원 무선 ｉｅｅｅ1394 프로토콜을 사용하는 이종 네트워크환경에서의 시간 동기화 방법
US7783820B2 (en) * 2005-12-30 2010-08-24 Avocent Corporation Packet-switched split computer having disassociated peripheral controller and plural data buses
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
US7782961B2 (en) * 2006-04-28 2010-08-24 Avocent Corporation DVC delta commands
JP2019175309A (ja) * 2018-03-29 2019-10-10 セイコーエプソン株式会社 回路装置、電子機器及びケーブルハーネス
WO2020024199A1 (en) * 2018-08-02 2020-02-06 Texas Instruments Incorporated High speed flexled digital interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2266033B (en) * 1992-03-09 1995-07-12 Racal Datacom Ltd Communications bus and controller
US5799207A (en) * 1995-03-28 1998-08-25 Industrial Technology Research Institute Non-blocking peripheral access architecture having a register configure to indicate a path selection for data transfer between a master, memory, and an I/O device
US5883621A (en) * 1996-06-21 1999-03-16 Sony Corporation Device control with topology map in a digital network
US5848367A (en) * 1996-09-13 1998-12-08 Sony Corporation System and method for sharing a non-volatile memory element as a boot device
US5838876A (en) * 1996-09-24 1998-11-17 Sony Corporation Frame-accurate edit and playback in digital stream recording
JP3719789B2 (ja) * 1996-10-04 2005-11-24 株式会社東芝 通信端末装置及び中継装置
JPH10178438A (ja) * 1996-12-18 1998-06-30 Sony Corp データ通信システム、データ通信装置および方法
US5940608A (en) * 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5831805A (en) * 1997-02-13 1998-11-03 Sony Corporation Local power failure detection and clock disabling circuit
US5909559A (en) * 1997-04-04 1999-06-01 Texas Instruments Incorporated Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width

Also Published As

Publication number Publication date
DE69835807D1 (de) 2006-10-19
CN1254426A (zh) 2000-05-24
US6032261A (en) 2000-02-29
TW417050B (en) 2001-01-01
JP2001515682A (ja) 2001-09-18
EP0961977B1 (en) 2006-09-06
EP0961977A1 (en) 1999-12-08
KR20000075817A (ko) 2000-12-26
WO1999035587A1 (en) 1999-07-15
DE69835807T2 (de) 2007-04-12
CN1143221C (zh) 2004-03-24

Similar Documents

Publication Publication Date Title
KR100646122B1 (ko) 버스 브리지에서 복수의 버스 노드들에 사이클 클럭을 분배하는 방법 및 장치
US5784648A (en) Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal
US5051742A (en) Queueing protocol
JP4564665B2 (ja) 一般的なシリアルバスプロトコルの範囲を拡張する方法並びに装置
JP3698074B2 (ja) ネットワーク同期方法、ｌｓｉ、バスブリッジ、ネットワーク機器、およびプログラム
CA1280217C (en) Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks
Teener et al. Heterogeneous networks for audio and video: Using IEEE 802.1 audio video bridging
Kunzman et al. 1394 high performance serial bus: The digital interface for ATV
US20210058498A1 (en) Ethernet interface and related systems, methods and devices
US5467351A (en) Extendible round robin local area hub network
JP3247146B2 (ja) 時間多重型の２個以上の通信ネットワークを同期させる方法及び装置
JP2004517374A (ja) アイソクロノスデータ転送システム及び方法
Zhang et al. Home entertainment network: Combination of IEEE 1394 and ultra wideband solutions
KR100985745B1 (ko) 직렬 통신 버스용 데이터 링크 레이어 디바이스
US20020176436A1 (en) Method for in a multi-station network determining a worst case gap_count value, and a system and a measuring node arranged for implementing such method
WO2008128544A1 (en) Low cost digital real-time link system
JP2823548B2 (ja) アクセス方法
KR20050104666A (ko) 실시간 서비스를 위한 이더넷 ｍａｃ 적응 장치와 그데이터 전송 방법
US7684530B2 (en) Circuit arrangement and method for synchronised transmission of audio data streams in a bus system
KR20040035473A (ko) 등시적 통신모드를 갖는 디지털 데이터 전송 장치 및 그방법
KR20020095250A (ko) 멀티-스테이션 네트워크에서 최악의 경우 갭_카운트 값을결정하기 위한 시스템, 방법 및 측정 노드
Rolfes et al. Media Oriented Synchronous Transfer-A Network Protocol for High Quality, Low Cost Transfer of Synchronous, Asynchronous, and Control Data on Fiber Optic
KR20000054885A (ko) 고속 직렬 버스 인터페이스를 위한 연결 전송방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee