KR20000054885A - 고속 직렬 버스 인터페이스를 위한 연결 전송방법 - Google Patents

Abstract

고속 직렬 버스 인터페이스를 위한 연결 전송 방법이 개시된다. 본 발명에 따른 고속 직렬 버스 인터페이스를 위한 연결 전송 방법은, (a)링크 컨트롤러의 유한 상태 머신에, 사이클 시작 패킷 전송 후 연결 전송할 등시 패킷이 있을 경우에 대한 부가적 상태 정보를 저장하는 단계, (b)링크 컨트롤러를 구비하는 소정의 마스터 노드에서 임의의 상대방 노드로 리퀘스트를 전송한 후 사이클 시작 패킷을 전송하는 단계, (c)사이클 시작 패킷을 전송한 후에 연결 전송할 등시 패킷이 존재하는가를 판단하는 단계, (d)(c) 단계에서 사이클 시작 패킷 전송 후 등시 패킷이 존재하지 않는 경우에, 패킷 전송을 종료하고 버스를 해제하는 단계, (e)(c) 단계에서 사이클 시작 패킷 전송 후에 등시 패킷이 존재하는 경우에, 부가적 상태 정보를 링크/물리 인터페이스부로 출력하여 버스를 홀드하는 단계, 및 (f)버스가 홀드된 상태에서 이후의 등시 패킷을 전송하는 단계를 구비하는 것을 특징으로하고, IEEE1394와 같은 고속 직렬 버스 인터페이스의 등시 패킷 데이타 전송 시에 사이클 시작 패킷 이후의 시간적 갭을 없앰으로써 등시 패킷 전송 속도를 더 빠르게 할 수 있고, 그에 따른 사이클 주기를 보다 효율적으로 이용할 수 있다는 효과가 있다

Description

고속 직렬 버스 인터페이스를 위한 연결 전송 방법{Method of concatenated transmitting for high-speed serial bus interface}

본 발명은 고속 직렬 버스 인터페이스에 관한 것으로서, 특히, 고속 직렬 버스 인터페이스에서의 연결 전송(Concatenated Transmit) 방법에 관한 것이다.

근래에는 IEEE(Institute of Electrical and Electronics Engineers)1394 등과 같은 직렬 버스를 이용한 버스 인터페이스에 대한 관심이 증가하고 있으며, 이러한 버스 인터페이스를 응용하는 용도가 다양화되고 있다. 특히, 현재에 가장 주목받고 있는 고속 직렬 버스 인터페이스(High-Speed Serial Bus Interface)는 상술한 IEEE1394이다. IEEE1394는 컴퓨터의 환경 뿐만 아니라 AV(Audio and Video)기기 등에도 많이 사용되고 있다.

한편, IEEE1394와 같은 고속 직렬 버스 인터페이스에서는 전송의 마스터 역할을 하는 노드가 125us마다 사이클의 동기를 맞추기 위해 사이클 시작 패킷(Cycle Start Packet)을 네트워크 상에 연결되어있는 다른 노드에 전송한다. 이 때, 125us가 한 사이클 주기가 되며, 연결된 네트워크에서는 이러한 125us의 한 주기를 등시 전송(Isochronous Transmission)을 위한 주기와, 비동기 전송(Asynchronous Transmission)을 위한 주기로 나누어 사용하게 된다.

또한, IEEE1394에서 노드 간의 데이타 전송 시에 임의의 노드는 등시 전송을 위한 주기에서 등시 리퀘스트를 전송하여 아비트레이션(Arbitration)을 획득하게 되면 버스를 사용할 수 있으며, 이러한 상태에서 하나의 등시 전송을 위한 패킷을 버스를 통하여 전송할 수 있다. 만일, 하나의 패킷을 전송한 후 전송해야 할 패킷이 더 있다면, 종래에는 버스를 해제한 후에 다시 등시 리퀘스트를 요청하여 아비트레이션을 획득한 경우 즉, 버스를 점유한 경우에만 상기 버스를 사용하여 등시 패킷을 전송할 수 있었다.

도 1은 종래의 고속 직렬 버스 인터페이스를 위한 데이타 전송을 설명하기 위한 도면이다.

도 1을 참조하면, 현재 전송 사이클이 m번째 사이클이라 가정할 때 한 사이클의 전체 주기(TS)는 등시 전송을 위한 등시 주기(TI)와 비동기 전송을 위한 비동기 주기(TA)로 나누어진다. 여기에서, 등시 주기(TI)는 화상 데이타와 같은 실제적인 데이타 전송을 위해 사용되고, 비동기 주기(TA)는 상대방 노드의 수신 여부를 확인할 필요가 있는 소정 제어 신호 등을 전송하기 위해 사용된다.

또한, 도 1을 참조하면, TG1은 등시 갭을 나타내고, TG2는 서브액션 갭(subaction GAP)을 나타내고, TG3는 승인 갭(ACK GAP)을 나타낸다. 여기에서, 등시 갭(TG1)은 마스터 노드에서 다른 노드로 사이클 시작 패킷을 전송한 후 다음 전송할 등시 패킷을 가지고 있을 때, 이를 전송하기 위한 버스 해제 및 리퀘스트 전송에 요구되는 시간적 갭 또는 채널간 등시 패킷 전송 사이의 시간적 갭을 나타내고, TG2는 비동기 전송 시에 아비트레이션 획득을 위해 요구되는 시간적 갭으로서, 이 때 실제적인 데이타 전송은 일어나지 않는다. 또한, TG3는 비동기 전송 시에 한 노드에 패킷을 전송했을 때, 상대방의 노드로부터 상기 패킷을 수신하였음을 알리는 승인 패킷(ACK)을 수신하기까지의 시간 지연을 나타낸다.

종래에는 같은 노드에서의 전송일 경우에, 사이클 시작 패킷이 아닌 이후의 등시 패킷 전송인 경우에는 등시 갭(TG1) 없이도 연속적으로 전송하는 것이 가능 하였다. 그러나, 사이클 시작 패킷을 전송한 경우에는 버스 해제 및 재전송 요구 등을 위한 등시 갭(gap)(TG1)이 존재하게 되고, 상기 갭 만큼의 시간 지연이 발생 한 후 다음 패킷을 전송하게 되어 사이클 시작 패킷과 다음 등시 패킷 사이에는 시간적인 손실이 발생하게 된다는 문제점이 있다.

본 발명이 이루고자하는 기술적 과제는, 고속 직렬 버스 인터페이스에서의 등시 데이타 전송 시에 사이클 시작 패킷 이후에 더 전송해야 할 등시 패킷이 있을 경우에, 시간적 갭을 없애고 연결 전송할 수 있는 고속 직렬 버스 인터페이스를 위한 연결 전송 방법을 제공하는데 있다.

도 1은 종래의 고속 직렬 버스 인터페이스에서의 데이타 전송을 설명하기 위한 도면이다.

도 2는 본 발명에 따른 고속 직렬 버스 인터페이스에서의 데이타 전송을 설명하기 위한 도면이다.

도 3은 일반적인 링크 계층 칩의 구조를 설명하기 위한 개략적인 블럭도이다.

도 4는 본 발명에 따른 고속 직렬 버스 인터페이스를 위한 연결 전송 방법을 설명하기 위한 플로우차트이다.

상기 과제를 이루기위해, 본 발명에 따른 고속 직렬 버스 인터페이스를 위한 연결 전송 방법은, (a)링크 컨트롤러의 유한 상태 머신에, 사이클 시작 패킷 전송 후 연결 전송할 등시 패킷이 있을 경우에 대한 부가적 상태 정보를 저장하는 단계, (b)링크 컨트롤러를 구비하는 소정의 마스터 노드에서 임의의 상대방 노드로 리퀘스트를 전송한 후 사이클 시작 패킷을 전송하는 단계, (c)사이클 시작 패킷을 전송한 후에 연결 전송할 등시 패킷이 존재하는가를 판단하는 단계, (d)(c) 단계에서 사이클 시작 패킷 전송 후 등시 패킷이 존재하지 않는 경우에, 패킷 전송을 종료하고 버스를 해제하는 단계, (e)(c) 단계에서 사이클 시작 패킷 전송 후에 등시 패킷이 존재하는 경우에, 부가적 상태 정보를 링크/물리 인터페이스부로 출력하여 버스를 홀드하는 단계, 및 (f)버스가 홀드된 상태에서 이후의 등시 패킷을 전송하는 단계로 구성되는 것이 바람직하다.

이하, 본 발명에 따른 고속 직렬 버스 인터페이스를 위한 연결 전송 (Concatenated Transmit) 방법에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 따른 고속 직렬 버스 인터페이스를 위한 연결 전송의 개념 을 설명하기 위한 도면이다.

도 2를 참조하면, IEEE1394에서 한 사이클의 전체 주기(TS)는 등시 전송 주기(TI)와 비동기 전송 주기(TA)로 구분된다. 상술한 바와 같이 전체 주기는 125us이고, 등시 주기는 일반적으로 100us, 비동기 주기는 25us정도가 사용된다. 여기에서, 등시 전송 주기(TI)에서는 사이클 시작 패킷이 전송된 후 등시 갭 (TG21)이 없이 연결 전송이 이루어지며(TC), 각 채널(CH J, K,..O)에서 등시 전송이 이루어진다. 이 때의 등시 전송은 같은 노드에서 이루어지는 데이타 전송인 경우에는 등시 갭(TG21)이 존재하지 않을 수 있고, 서로 다른 노드 간에 이루어지는 데이타 전송이라면 등시 갭(TG21)이 존재하게 된다.

또한, 도 2를 참조하면, 비동기 전송 주기(TA)에서 각 패킷 데이타들(B,C)과 승인 패킷(ACK)사이에는 승인 갭(TG23)이 존재하고, 각 패킷 전송과 다음 패킷 전송 사이에는 서브액션 갭(TG22)이 존재한다.

즉, 본 발명에서는 등시 전송 시에 마스터 노드에서 사이클 시작 패킷을 전송한 후 다음 전송할 패킷을 더 가지고 있을 때, 버스 해제 및 리퀘스트 요청을 위한 시간적 갭을 없애고, 연속적으로 연결 전송할 수 있도록 하는 것을 특징으로 한다.

도 3은 일반적인 고속 직렬 버스 인터페이스에서의 링크 계층 칩을 설명하기 위한 개략적인 블럭도로서, 호스트 인터페이스부(300), 구성 레지스터(Configuration Register:CFR)(310), 링크 컨트롤러(330), 송수신부(340), 링크/물리 인터페이스부 (320), FIFO메모리(350), 패킷 애널라이저(360) 및 응용 인터페이스부(370)를 포함 한다.

도 3을 참조하면, 호스트 인터페이스부(30)는 입출력 단자 IN/OUT1을 통하여 호스트로부터 인가되는 N비트의 제어 신호 및 데이타들을 입력하고, 입력된 제어 신호 및 데이타들을 소정의 처리 과정을 거쳐서 링크/물리 인터페이스부(320)를 통하여 물리 계층 칩(미도시)으로 전달하거나, 물리 계층 칩(미도시)으로부터 인가되는 제어 신호 및 데이타를 호스트로 전달한다. 여기에서, 호스트는 개인용 컴퓨터(Personal Computer:PC) 또는 디지탈 다기능 디스크(Digital Versatile Disc:DVD)등이 될 수 있다.

구성 레지스터(310)는 호스트 인터페이스부(300)를 통하여 인가된 N비트 제어 신호들을 입력하고, 데이타 송수신 제어를 위해 상기 제어 신호를 레지스터 값으로 저장해둔다.

링크 컨트롤러(330)는 링크 계층 칩 전체에 대한 전반적인 동작 상태를 제어하고, 데이타 송수신 시 버스의 확보를 위한 버스 리퀘스트를 발생시킨다.

송수신부(340)는 링크 컨트롤러(330)의 제어에 의해 패킷 애널라이저(360) 에서 인가되는 N비트 데이타를 출력 포맷에 적합하게 M비트씩 출력하도록 제어한다. 또한, 링크 /물리 인터페이스부(320)를 통하여 외부의 물리 계층 칩(미도시)으로부터 인가된 M비트 데이타들을 링크 계층 칩 내부에서 사용하기 적합하도록 N비트로 전환하는 역할을 한다. 한 예로써, N은 32비트로 구현되고, M은 8비트로 구현될 수 있다.

링크/물리 인터페이스부(320)는 외부의 물리계층 칩(미도시)과 인터페이스하는 블럭으로서, 링크 계층 칩 내부의 제어 신호 및 데이타들을 외부의 물리 계층 칩(미도시)으로 전달하고, 물리 계층 칩으로부터 소정 제어 신호 및 데이타들을 수신한다.

FIFO메모리(350)는 호스트 인터페이스부(300) 및 외부 물리 계층 칩으로부터 인가된 N비트의 데이타들을 입력하여 각각 4개의 블럭으로 나누어진 메모리 블럭에 저장하고, 필요할 때마다 외부로 출력한다. 여기에서, 4개의 블럭은 등시 송신 데이타를 저장하기 위한 블럭과, 등시 수신 데이타를 저장하기 위한 블럭과, 비동기 송신 데이타를 저장하기 위한 블럭과, 비동기 수신 데이타를 저장하기 위한 블럭을 나타낸다.

패킷 애널라이저(360)는 FIFO메모리(350)에 저장된 N비트 데이타들을 입력 하여 IEEE1394인터페이스에서 전송하기에 적합한 데이타 포맷으로 형성해준다. 또한, IEEE1394포맷의 데이타를 변환하여 링크 계층 칩 내부에 적합한 형태로 만들어준다. 이 때, IEEE1394에 적합한 포맷으로 형성된 데이타는 송수신부 (340)로 전송되며 링크/물리 인터페이스부(320)를 통하여 물리 계층 칩(미도시)로 출력되고, 링크 계층 칩에 적합한 포맷으로 형성된 데이타는 FIFO메모리(350) 또는 응용 인터페이스부(370)로 전달된다.

응용 인터페이스부(370)는 입출력 단자 IN/OUT3를 통하여 패킷 애널라이저 (360)에서 입출력된 소정의 데이타를 직접 호스트로 전송하거나, 호스트에서 입력된 소정의 데이타를 직접 수신하도록 인터페이스한다.

도 3을 참조하면, 등시 전송 시에 사이클 시작 패킷 이후에 연결 전송할 패킷을 더 포함하고 있을 때, 본 발명에서는 상기 사이클 시작 패킷 이후에 연결 전송할 등시 패킷을 더 포함하고 있는 경우에 해당하는 부가적인 상태 정보를 생성하여 링크 컨트롤러(330)의 유한 상태 머신에 저장해 둔다. 이 때, 부가적인 상태 정보는 버스를 해제하지 않고 계속 홀드하도록 제어하는 상태 정보를 나타낸다.

도 4는 본 발명에 따른 고속 직렬 버스 인터페이스를 위한 연결 전송 방법을 설명하기 위한 플로우차트로서, 링크 컨트롤러의 유한 상태 머신에 사이클 시작 패킷 전송 후 연결 전송할 패킷이 있을 경우에 대한 부가적 상태 정보를 저장하는 단계(제400단계), 마스터 노드에서 임의의 노드로 사이클 시작 패킷 전송 후 연결 전송할 등시 패킷이 존재하는가를 판단하여 존재하지 않으면 패킷 전송을 종료하고 버스를 해제하며, 연결 전송할 패킷이 존재하면 상기 부가적 상태 정보를 출력하여 버스를 홀드하고, 버스가 홀드된 상태에서 등시 패킷을 전송하는 단계(제410~440) 를 포함한다.

도 2~ 도 4를 참조하여 본 발명에 따른 고속 직렬 버스 인터페이스를 위한 연결 전송 방법에 관하여 상세히 설명한다.

우선, 데이타 송수신에 관련된 모든 제어 상태가 구성 레지스터(310)에 저장되어 있고, 연결 전송을 하게 되는 경우에는 구성 레지스터(310)의 연결 전송 레지스터 값이 1로 세팅되어 연결 전송을 수행하게 된다. 이 때, 링크 컨트롤러(330) 내부의 유한 상태 머신은 링크 칩 전체의 상태 및 버스 제어를 위한 상태 정보를 저장하고 있으므로, 사이클 시작 패킷 전송 후 연속적으로 전송할 등시 패킷이 있는 경우에 해당하는 부가적 상태 정보를 생성한 후 유한 상태 머신에 저장한다(제400단계).

이후에, 마스터 노드는 125us마다 다른 노드로 리퀘스트 전송 후 사이클 시작 패킷을 전송한다(제410단계). 제410단계에서 사이클 시작 패킷을 전송 하였으면, 연결 전송할 등시 패킷이 존재하는가를 판단한다(제420단계). 이 때, 연결 전송할 등시 패킷이 존재하는가를 판단하는 것은, 마스터 노드에서 사이클 시작 패킷 전송 이전에 호스트에서 인가되는 정보에 의해 알 수 있다. 다시 말해서, 호스트는 호스트 인터페이스부(300)를 통해서 연결 전송하라는 정보를 링크 컨트롤러(330)로 전송한다. 즉, 420단계에서 상기 정보에 의해 사이클 시작 패킷 이후에 연결 전송할 등시 패킷이 존재하지 않는다고 판단되면, 패킷 전송을 종료하고 버스를 해제한다(제440단계).

한편, 제420단계에서 상기 정보에 의해 사이클 시작 패킷 이후에 연결 전송할 등시 패킷이 존재한다고 판단되면, 상기 유한 상태 머신에 저장된 부가적 상태 정보를 링크/물리 인터페이스부(320)와 입출력 단자 IN/OUT2를 통하여 물리 계층 칩(미도시)으로 출력하고, 이로 인해 버스를 홀드한다(제425단계). 즉, 425단계 에서는 이전 버스 점유 상태에서 버스를 해제하지 않고, 계속 점유 상태를 유지하게 된다. 따라서 버스가 홀드된 상태에서 상기 연결 전송하고자하는 등시 패킷을 전송한다(제430단계). 도 2를 참조할 때, 연결 전송 구간(TC)에서는 등시 갭이 없이 연속적인 전송이 이루어지며, 등시 패킷 전송이 완료되면 버스가 해제된다.

상술한 과정을 통하여 연결 전송을 수행하게 되면, 사이클 시작 패킷 전송 후 다시 버스를 해제하고, 등시 리퀘스트 전송 및 아비트레이션을 획득하기 위한 과정을 생략할 수 있으므로 전송 시간을 빠르게 할 수 있다.

본 발명에 따르면, IEEE1394와 같은 고속 직렬 버스 인터페이스의 등시 패킷 데이타 전송 시에 사이클 시작 패킷 이후의 시간적 갭을 없앰으로써 등시 패킷 전송 속도를 더 빠르게 할 수 있고, 그에 따른 사이클 주기를 보다 효율적으로 이용할 수 있다는 효과가 있다.

Claims (1)

1. (a)링크 컨트롤러의 유한 상태 머신에, 사이클 시작 패킷 전송 후 연결 전송할 등시 패킷이 있을 경우에 대한 부가적 상태 정보를 저장하는 단계;

   (b)상기 링크 컨트롤러를 구비하는 소정의 마스터 노드에서 임의의 상대방 노드로 리퀘스트를 전송한 후 사이클 시작 패킷을 전송하는 단계;

   (c)상기 사이클 시작 패킷을 전송한 후에 연결 전송할 등시 패킷이 존재하는가를 판단하는 단계;

   (d)상기 (c) 단계에서 상기 사이클 시작 패킷 전송 후 상기 등시 패킷이 존재하지 않는 경우에, 패킷 전송을 종료하고 버스를 해제하는 단계;

   (e)상기 (c) 단계에서 상기 사이클 시작 패킷 전송 후에 상기 등시 패킷이 존재하는 경우에, 상기 부가적 상태 정보를 링크/물리 인터페이스부로 출력하여 버스를 홀드하는 단계; 및

   (f)상기 버스가 홀드된 상태에서 이후의 등시 패킷을 전송하는 단계를 포함하는 것을 특징으로하는 고속 직렬 버스 인터페이스를 위한 연결 전송 방법.