CN100395740C - 通用型串行传输系统、打印机及其控制方法 - Google Patents
通用型串行传输系统、打印机及其控制方法 Download PDFInfo
- Publication number
- CN100395740C CN100395740C CNB2004100922015A CN200410092201A CN100395740C CN 100395740 C CN100395740 C CN 100395740C CN B2004100922015 A CNB2004100922015 A CN B2004100922015A CN 200410092201 A CN200410092201 A CN 200410092201A CN 100395740 C CN100395740 C CN 100395740C
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- status signal
- control signal
- data register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种可依据状态信号存取数据的串行传输控制系统，其包含一时序寄存器，用来存储一基本周期宽度的一预定倍数，以及一预设触发次数；一数据寄存器，用来存储数据；一时序状态机，用来于接收到一启始信号时，重复输出该预设触发次数的符合该基本周期宽度的该预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；以及一转换电路，用来依据该时序状态机产生的状态信号存取该数据寄存器的数据。
Description
技术领域
本发明提供一种串行传输系统，特别指一种可用于工作在不同时序(timing)的串行传输系统。
背景技术
现今的电子产品，如手机、个人数字助理器(PDA)或是个人计算机，为组合了许多微处理机系统，以组织出多样的数据处理功能。在微处理机系统中，常要以时钟触发的顺序(sequential)控制的方式，来协调微处理机系统中各个不同结构方块在不同的时间发挥特定的功用，以完成整个微处理机系统特定的功能。举例来说，若一微处理机系统要完成某功能时，要先由该微处理机系统中的甲电路处理数据，再传至乙电路，由乙电路继续完成后续的数据处理。此时微处理机系统就可利用顺序控制的方式，先触发甲电路开始处理数据，并循序触发甲电路将处理完的数据传输至乙电路，接着再触发乙电路接收数据、开始进一步处理数据等。通过顺序控制的触发，就能协调微处理机系统中各个结构方块先后运作的顺序，完成微处理机系统应尽的功能。
微处理机系统将数据送至传输接口以前，多半是以位组为单位在系统中传输，但是为了有效的节省传输线路，有时系统会将数据拆成一个位接一个位的方式传送，接收时再重新组合，这种以位为单位的传输方式称为串行式传输。
常规设置于微计算机系统内的各个集成电路(Integrate circuit，IC)间的串行传输，多是针对各个串行传输信号所需的数据形式，使用特定的传输协定，诸如I2C、SPI等等，或是应用集成电路(ASIC)自行定义的串行形式传输结构，也就是说，亦即设计者自行定义串行传输的时钟信号，串行数据信号及串行控制信号，作为节省IC与IC之间数据传输信号数目，并实现IC之间数据交换的目的。通常串行传输的形式随着应用范围的不同，在时钟信号、串行数据信号及串行控制信号上的定义与时序大相径异，以致在设计串行传输信号的接口时，通常采用以下两种做法：第一种即是针对各个串行传输信号所需的数据形式，设计特殊的硬件，以符合特定串行传输时序控制的需求。另一种则是针对各个串行传输信号所需的数据形式，使用1至数个微控制器(micro-controller)来设定符合特定串行传输时序控制的需求。
举喷墨打印机为例，为了实现设计精简及降低成本的目的，目前系统上的IC数目已简化至3至4个左右的设计。请参阅图1，图1为常规打印机10的功能方块图。从功能上来看，打印机10可分为(1)负责完成图像数据控制并计算、马达控制、存储器控制的主控制模块12；(2)作为图像数据寄存器、程序代码寄存器、喷墨头状态数据寄存器等目的的存储器模块14；(3)作为系统设计上电源的提供与马达驱动用的直流电源转换及马达驱动模块(DC-DCconverter and motor driver module)16；(4)喷墨头驱动模块(Pen drivermodule)18，负责喷墨头的驱动。在喷墨打印机10中，每个功能不同的模块彼此之间可将串行传输信号分成下述三种信号来沟通彼此与处理数据：(1)串行传输时钟信号(Clock)，用来成为数据信号的触发，一般来说有正沿触发、负沿触发及正负沿触发。(2)串行传输控制信号(Control)，在简易型串行传输中通常为启用(enable)欲控制IC的用途。(3)串行传输数据信号(Data)，为欲控制IC的寄存器数据，可以为单向(uni-directional)或双向(bi-directional)的数据。
各模块间虽然都是使用串行传输的方式传送信号，但是不同制造商设计的IC模块并不一定会使用相同的串行传输方式，为了综合各模块间的差异，负责综合打印机10运作的主控制模块12就必须针对各个串行传输信号所需的数据形式，设计特殊的硬件，或是针对各个串行传输信号所需的数据形式，使用1至数个微控制器(micro-controller)来设定符合特定串行传输时序控制的需求。这样一来，一旦系统设计需因应产品变化而需要变更直流电源转换及马达驱动模块或喷墨头驱动模块等其他IC模块时，原先使用的串行信号形式就不再适用而需大费周章作调整，造成设计上的困扰。
发明内容
本发明提供一种可依据状态信号存取数据的串行传输控制系统，其包含一时序寄存器，用来存储一基本周期宽度的一预定倍数，以及一预设触发次数；一数据寄存器，用来存储数据；一时序状态机(timing control statemachine)，用来于接收到一启始信号时，重复输出该预设触发次数的符合该基本周期宽度的该预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；以及一转换电路，用来依据该时序状态机产生的状态信号存取该数据寄存器的数据。
本发明还提供一种打印机，其包含一时序寄存器，用来存储一基本周期宽度的一预定倍数，以及一预设触发次数；一时序状态机，用来于接收到一启始信号时，重复输出该预设触发次数的符合该基本周期宽度的该预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；一逻辑电路，用来依据该时序状态机产生的状态信号产生一第一控制信号及一第二控制信号；一控制信号选择器，连接到该逻辑电路，用来控制该逻辑电路输出该第一控制信号或该第二控制信号；以及一喷墨头，连接到该逻辑电路，用来依据该逻辑电路输出的该第一控制信号或该第二控制信号控制加热墨水的时间。
附图说明
图1为常规打印机的功能方块图。
图2为本发明系统的结构示意图。
图3为本发明信号的时序图。
图4为本发明的系统搭配其它子系统的示意图。
图5为图4的系统对于其它子系统发出信号的时序图。
图6为本发明的另一实施例的系统的功能方块图。
图7为喷墨头的示意图。
图8为控制喷墨头的第一与第二控制信号的时序图。
图9为图6的组合逻辑的逻辑门电路的布局图。
图10为组合逻辑输出的卡诺图。
附图符号说明
10：打印机 12：主控制模块
14：存储器模块 16：马达驱动模块
18：喷墨头驱动模块 20、150：系统：
22：时序寄存器 24：数据寄存器
25：先进先出寄存器阵列(first ln first out buffer array)
26：时序状态机
28：转换电路 30：存储器
31：系统总线 32：并行转串行电路
34：串行转并行电路 36：选择单元
40：I/O 42：DMA
44：数据排序模块 70：喷墨头
72：墨水槽 74：管线
76：喷墨室 78：加热元件
80：气泡 82：喷墨孔
100、120：子系统 152：计数器
154：逻辑单元 156：组合逻辑
具体实施方式
如前所提，各模块之间所使用的串行传输的信号内容以及时序可能不太一致，所以本发明的系统可用来综合控制不同模块间不同的信号内容以及时序。
请参阅图2以及图3，图2为本发明系统20的结构示意图，图3为本发明信号的时序图。系统20包含一时序寄存器22、一数据寄存器24以及一时序状态机26。系统20操作于一基本周期的时钟T。时序寄存器22则用来存储一基本周期宽度的一预定倍数m，以及一预设触发次数n。当系统20需要输出存储器30内所存储的数据时，经由一系统总线31传送至数据排序模块(data swap module)44将数据顺序重排之后，再传送至数据寄存器24，或者是通过一直接存储存取控制器(DMA controller)42直接将存储器30内的数据存入至寄存器24。数据寄存器24内的先进先出寄存阵列(FIFO bufferarray)25会存储由存储器30所传来的数据或是其它相关的传输信号数据的内容，亦即串行传输所需的时钟信号(Clock)内容以及控制信号(Control)内容。时序状态机26在接收到一启始信号时，会开始连续输出n次具有周期宽度m*T的状态信号予一转换电路28，而转换电路28就会依据状态信号去存取数据寄存器24内的数据，直到接收到一终止信号为止。举例来说，假设系统20要在一特定时间内以串行的方式将一组数据输出予另一系统。当时序状态机26接收到启始信号时，会依据时序寄存器22所存储的基本周期宽度T的预定倍数m(也就是每隔m*T的时间间隔)发出状态信号，并控制先进先出寄存阵列25将所要传送的数据传输至一并行转串行转换电路32，而并行转串行转换电路32就会每隔m*T的时间以串行输出的方式将数据输出至一输出端口40，最后再将数据送至连接到输出端口40的另一系统。若状态信号的输出次数已经符合预设触发次数n，但是却尚未收到终止信号，此时状态信号仍会持续再次输出n次，直到收到终止信号为止。当时序状态机26接收到一终止信号时，就会停止输出状态信号，这时候假若状态信号的输出次数仍不到n次时，时序状态机26仍会当完成输出n次的状态信号后才停止输出状态信号。除此之外，为了确保传输数据的内容与时钟信号同步，所以会在传输数据信号之前设置一起始位置位组。
同样地，输入系统20的数据也可以以类似的方法加以控制。当数据欲由一输入端口40传入至数据寄存器24时，时序状态机26也可以适当地通过输出状态信号的基本周期宽度的倍数来调整串行转并行转换电路34将串行数据转换成并行数据的速度。
系统20还包含一选择单元36，其可以为一多工器(multiplexer)或是三态缓冲器(tri-state buffer)，以依据时序状态机26所传来的选择控制信号决定要将数据由数据寄存器24经由并行转串行转换电路32转换成串行数据后，再由输出端口40输出，或是将数据输入经由串行转并行转换电路34转换成并行数据后再存储至数据寄存器24。
针对不同的时序需求，系统20的时序状态机26可以通过调整时序寄存器22所存储的基本周期宽度的预设倍数m以及预设触发次数n来调整系统20输出或输入数据的速度。假设系统20视为一主控制IC模块，若要控制其它工作于不同时序的IC模块，就必须额外设置数个对应的微控制器。请参阅图4以及图5，图4为本发明的系统20搭配其它子系统的示意图。图5为图4的系统20对于其它子系统发出信号的时序图。假设系统20可用来协调多个子系统100、120(在此仅标示2个子系统，但实际上可以同时协调两个以上的子系统)，且子系统100、120分别工作于不同的时序。由于子系统100、120的功能不尽相同，所以分别需要不同内容的控制信号加以启用。为了同时让系统20协调这两种分别工作于不同时序的子系统100、120，数据寄存器24可同时存储多个分别对应于子系统100、120的时钟数据内容CLK1、CLK2或是控制信号内容CTL1、CTl2，而时序寄存器22则分别存储对应于子系统100、120的基本周期宽度的预定倍数m1、m2以及预设触发次数n1、n2，假设子系统100在t0发出一起始请求，此时时序状态机26会依据起始请求，每隔m1*T的时间间隔发出状态信号，而转换电路28就会每隔m1*T的时间间隔转换并输出原先存储于数据寄存器24的时钟信号内容CLK1或是控制信号内容CTL1，以输出符合子系统100需求的时钟信号或是控制信号。状态信号会在输出信号的次数符合触发次数n1，并且接收到一终止信号的时候才停止输出。也就是说，在时点t0-t1的这段时间，系统20的输出端口40会输出具有m1*T周期宽度的时钟信号内容CLK1或是控制信号内容CTL1，或是每隔m1*T将存储器30寄存于数据寄存器24内的数据经由输出端口40输出。假设在时点t1，系统20接收到来自子系统120的起始请求，此时时序状态机26会依据起始请求，每隔m2*T的时间间隔发出状态信号，而转换电路28就会每隔m2*T的时间间隔转换并输出原先存储于数据寄存器24的时钟信号内容CLK2或是控制信号内容CTL2，以输出符合子系统120需求的时钟信号CLK2或是控制信号CTL2。状态信号会在输出信号的次数符合触发次数n2，或是接收到一终止信号的时候才停止输出。也就是说，在时点t1-t2的这段时间，系统20的输出端口40会输出具有m2*T周期宽度的时钟信号内容CLK2或是控制信号内容CTL2，或是每隔m2*T将存储器30寄存于数据寄存器24内的数据经由输出端口40输出。而到了时点t2，系统20又再次接收到来自子系统100的起始请求102，时序状态机26也会通过上述机制再次输出m1*T周期长度的时钟信号CLK1、控制信号CTL1或是所要传输的数据内容。
总而言之，即使这两个子系统100、120所使用的串行传输时序并不一致，但是还是可以将操作于不同时序的子系统100、120一块与系统20的输出端口40连接在一起。系统20可以利用多工的特性，利用同一输出端口40在不同操作时间输出不同时序的时钟信号、控制信号或是其它串行传输数据，这样一来，就可以节省系统20所占有的接脚数目，而且也不会降低太多的效能。除此之外，如果子系统的工作时序有所调整，只需要将时序寄存器22内的基本周期宽度的预定倍数m1、m2以及预设触发次数n1、n2的设定作调整以符合子系统的时序需求，或是改变数据寄存器24所存储的信号内容，就可以使得系统20与变换后的子系统搭配合作，以节省设计者变更设计的困扰。
举例来说，将本实施例的系统20应用在图1的喷墨打印机10中。喷墨打印机10的直流电源转换及马达驱动ASIC或喷墨头驱动ASIC等子系统都利用串行信号的传输方式来完成控制数据，图像数据传递的目的。但是它们使用的时序定义可能并不一致。所以只要将系统20配置于主控制ASIC中，就可适用于直流电源转换及马达驱动ASIC或不同喷墨头驱动ASIC的应用。即使要置换其它直流电源转换及马达驱动ASIC或喷墨头驱动ASIC时，也只需要将时序寄存器22内的基本周期宽度的预定倍数m1、m2以及预设触发次数n1、n2的设定作调整以符合新的ASIC的时序需求，或是改变数据寄存器24所存储的信号内容，就可以使得系统20与变换后的ASIC搭配合作。
请参阅图6，图6为本发明的另一实施例的系统150的功能方块图。系统150包含一时序寄存器22、一时序状态机26以及一逻辑电路154。类似于图2的系统20，时序寄存器22用来存储一基本周期宽度的一预定倍数m，以及一预设触发次数n。而时序状态机26在接收到一启始信号时，会开始连续输出n次具有周期宽度m*T的状态信号。但是此时状态信号会传送至一逻辑电路154。逻辑电路154包含一计数器152以及一组合逻辑156。计数器152会依据预设触发次数n来决定计数值为何。换句话说，计数值会符合预设触发次数n。组合逻辑156会依据计数值n以及时序状态机26输出的周期宽度m*T来决定输出的控制信号。
请参阅图7以及图8。图7为喷墨头70的示意图。图8为控制喷墨头70的第一与第二控制信号的时序图。喷墨头70包含有一墨水槽72、多个管线74与多个喷墨室76，墨水槽72经由多个管线74与多个喷墨室76相连接，因此使墨水槽72中的墨水可经由管线74流至喷墨室76中存放，每一个喷墨室76旁并设置有一加热元件78用来对喷墨室76中的墨水加热。当加热元件78所提供的能量大于一预定的能量阀值时，则会使墨水产生气泡80而自喷墨孔82喷出而进行打印，然而墨水喷出的多少也和加热元件78所提供的能量大小有关，当能量大时墨水喷出的量相对也较多，因此墨点较大，当能量小时墨水喷出的量相对也较少，因此墨点较小。如果喷出的墨点大小不一致会使打印质量差，所以，喷墨头70中加热元件78所提供的能量除了要大于该能量阀值外，最好也能保持在一固定值，使得喷出墨点的大小能保持一致，以维持较佳的打印质量。当喷墨头70接收到如图8所示的第一控制信号Wa时，就会加热喷墨头70内的加热元件78以加热位于喷墨室76内的墨水，当喷墨室76内的墨水的温度超过一预定值时，喷墨头70就会自喷墨孔82喷出墨水。而为了要平衡打印出来的数据质量，没有要喷出墨水的喷墨头70会收到如图8所示的第二控制信号Wb后，因为加热元件78对墨水的加热时间较短，所以喷墨头70不会喷出墨水。这是为了确保某一喷墨头70在打印数据的过程中，即使没有要喷出墨水，但是该喷墨头70内墨水的温度与其它的喷墨头70内的墨水温度不要差距太大。所以对喷墨头70来说，所要接收的第一或第二控制信号其实仅在于控制喷墨头70内墨水加热的时间长短。
请参阅图9以及图10，图9为图6的组合逻辑156的逻辑门电路的布局图。图10为组合逻辑156的卡诺图。前述提到，时序状态机26输出具有m*T周期的状态信号以及预设触发次数n予计数器152之后，计数器152会依据预设触发次数n来决定计数值n，并每隔m*T时间间隔开始计数。假设计数值n为16，则计数器152会从数字值″0000″每隔m*T时间间隔计数至″1111″，而从图10的组合逻辑156的卡诺图中注意到，第一控制信号Wa＝N3N2N1+N3N2，而第二控制信号Wb＝N3N2，这样一来，喷墨头70所需要的控制信号就可以快速地产生，而不再需要像图2的系统20一样，需要先将第一控制信号以及第二控制信号的信号内容存储至数据寄存器24。也因此大大减少寄存器24的使用空间。
本发明虽以打印机作为说明的实施例，但是凡是运用本发明的精神所实施的串行传输系统皆应属本发明的范畴。
相较于常规技术，本发明的系统可多工控制不同时序需求的其它子系统的运作。如果子系统的工作时序有所调整，只需要将时序寄存器内的基本周期宽度的预定倍数m1、m2以及预设触发次数n1、n2的设定作调整以符合子系统的时序需求，或是改变数据寄存器所存储的信号内容，就可以使得系统与变换后的子系统搭配合作，以节省设计者变更设计的困扰。这样一来，一但当设计需求上有规格变更而需更换周边IC，而这些周边IC亦以串行传输为通讯的接口时，硬件上只需重新设计PCB板并重新设定相关的控制寄存器即可。这么一来，利用本发明的设计结构，一方面主控制ASIC不需重新设计，一方面通过此结构实施的硬件有高弹性及节省不必要微控器资源浪费的好处。故本发明时兼具使用弹性、可分时多工使用并节省微控器资源等优点。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。
Claims (25)
1.一种可依据状态信号存取数据的串行传输控制系统，其包含：
一时序寄存器，用来存储一基本周期宽度的一预定倍数，以及一预设触发次数；
一数据寄存器，用来存储数据；
一时序状态机，用来于接收到一启始信号时，重复输出该预设触发次数的符合该基本周期宽度的该预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；以及
一转换电路，用来依据该时序状态机产生的状态信号存取该数据寄存器的数据。
2.如权利要求1所述的系统，其中该转换电路包含一并行转串行电路，用来依据该时序状态机的状态信号将该数据寄存器所存储的数据以串行的方式输出至一输出端口。
3.如权利要求1所述的系统，其中该转换电路包含一串行转并行电路，用来依据该时序状态机的状态信号将一输入端口的数据以并行的方式存储至该数据寄存器。
4.如权利要求1所述的系统，其中该数据寄存器为一先进先出寄存器阵列，用来以并行的方式存储数据。
5.如权利要求1所述的系统，其还包含一多工器，其用来依据该时序状态机输出的控制信号选择将该数据寄存器所存储的数据以串行的方式输出至一输出端口，或将一输入端口的数据以并行的方式存储至该数据寄存器。
6.如权利要求1所述的系统，其还包含一三态缓冲器，其用来依据该时序状态机输出的控制信号选择将该数据寄存器所存储的数据以串行的方式输出至一输出端口，或将一输入端口的数据以并行的方式存储至该数据寄存器。
7.一种用来控制一系统的串行传输的方法，该系统包含一数据寄存器，其用来存储数据，该方法包含下列步骤：
(a)于接收到一启始信号时，重复输出一预设触发次数的符合基本周期宽度的预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；以及
(b)依据状态信号存取该数据寄存器的数据。
8.如权利要求7所述的方法，其还包含依据控制信号决定输出该数据寄存器的数据或是将数据存入该数据寄存器。
9.如权利要求7所述的方法，其中步骤(b)依据状态信号将该数据寄存器所存储的数据以串行的方式输出至一输出端口。
10.如权利要求7所述的方法，其中步骤(b)依据状态信号将一输入端口的数据以并行的方式存储至该数据寄存器。
11.一种打印机，其包含：
一时序寄存器，用来存储一基本周期宽度的一预定倍数，以及一预设触发次数；
一时序状态机，用来于接收到一启始信号时，重复输出该预设触发次数的符合该基本周期宽度的该预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；
一逻辑电路，用来依据该时序状态机产生的状态信号产生一第一控制信号及一第二控制信号；
一控制信号选择器，连接到该逻辑电路，用来控制该逻辑电路输出该第一控制信号或该第二控制信号；以及
一喷墨头，连接到该逻辑电路，用来依据该逻辑电路输出的该第一控制信号或该第二控制信号控制加热墨水的时间。
12.如权利要求11所述的打印机，其中该逻辑电路包含一计数器以及一组合逻辑，该计数器依据该预设触发次数决定该第一控制信号或是该第二控制信号的时序长度，该组合逻辑用来产生第一控制信号以及该第二控制信号。
13.如权利要求11所述的打印机，其中该喷墨头包含一喷墨室，用来容纳墨水，以及一加热元件，用来于接收到该第一控制信号时，加热邻近该加热元件的墨水一第一预定时间以将墨水喷出相对应的墨水孔，以及于接收到该第二控制信号时，加热邻近该加热元件的墨水小于该第一预定时间的一第二预定时间以避免将墨水喷出该墨水孔。
14.一种用来控制一打印机的方法，该方法包含：
(a)于接收到一启始信号时，重复输出一预设触发次数的符合基本周期宽度的预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；
(b)依据输出的状态信号产生一第一控制信号及一第二控制信号；
(c)选择输出该第一控制信号或该第二控制信号；以及
(d)依据输出的控制信号为该第一控制信号或是该第二控制信号控制加热墨水的时间。
15.如权利要求14所述的方法，其于步骤(d)中，若输出的控制信号为该第一控制信号，则控制该打印机的加热元件加热邻近该加热元件的墨水一第一预定时间，若输出的控制信号为该第二控制信号，则控制该加热元件加热墨水小于该第一预定时间的一第二预定时间。
16.一种可多工控制不同时序输出的系统，其包含：
多个子系统，其分别操作于不同的时序；以及
一主系统，用来产生分配不同时序的信号，该主系统包含：
一时序寄存器，用来存储多个子系统的基本周期宽度的预定倍数以及对应的多个预设触发次数，其中每个子系统的基本周期宽度的预定倍数对应于一预设触发次数；
一数据寄存器，用来存储数据；
一时序状态机，用来于接收到来自其中的一子系统的启始信号时，重复输出该预设触发次数的符合该基本周期宽度的该预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；
一转换电路，用来依据该时序状态机产生的状态信号存取该数据寄存器的数据；以及
一输入/输出端口，用来输出该数据寄存器的数据至该子系统，或是将该系统的数据输入该数据寄存器。
17.如权利要求16所述的系统，其中该转换电路包含一并行转串行电路，用来依据该时序状态机的状态将该数据寄存器所存储的数据以串行的方式经由该输入/输出端口输出。
18.如权利要求16所述的系统，其中该转换电路包含一串行转并行电路，用来依据该时序状态机的状态将经由该输入/输出端口的数据以并行的方式存储至该数据寄存器。
19.如权利要求16所述的系统，其中该数据寄存器为一先进先出寄存器阵列，用来以并行的方式存储数据。
20.如权利要求16所述的系统，其还包含一多工器，其用来依据该状态信号选择将该数据寄存器所存储的数据以串行的方式输出，或将数据以并行的方式存储至该数据寄存器。
21.如权利要求16所述的系统，其还包含一三态缓冲器，其用来依据该状态信号选择将该数据寄存器所存储的数据以串行的方式输出，或将该数据以并行的方式存储至该数据寄存器。
22.一种用来控制一包括多个子系统的系统的传输的方法，该系统包含一数据寄存器，其用来存储数据，该方法包含：
(a)设定多个子系统基本周期宽度的预定倍数以及对应的多个预设触发次数，其中每个子系统的基本周期宽度的预定倍数对应于一预设触发次数；
(b)于接收到来自其中的一子系统的启始信号时，重复输出该预设触发次数的符合该子系统的基本周期宽度的该预定倍数的状态信号，直到接收到一终止信号后，当完成正在输出的该预设触发次数的状态信号时停止输出状态信号；以及
(c)依据产生的状态信号存取该数据寄存器的数据。
23.如权利要求22所述的方法，其还包含步骤(d)依据控制信号决定输出该数据寄存器的数据或是将数据存入该数据寄存器。
24.如权利要求22所述的方法，其中步骤(c)依据状态信号将该数据寄存器所存储的数据以串行的方式输出至一输出端口。
25.如权利要求22所述的方法，其中步骤(c)依据状态信号将一输入端口的数据以并行的方式存储至该数据寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100922015A CN100395740C (zh) | 2004-11-03 | 2004-11-03 | 通用型串行传输系统、打印机及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100922015A CN100395740C (zh) | 2004-11-03 | 2004-11-03 | 通用型串行传输系统、打印机及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1770133A CN1770133A (zh) | 2006-05-10 |
| CN100395740C true CN100395740C (zh) | 2008-06-18 |
Family
ID=36751443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100922015A Expired - Fee Related CN100395740C (zh) | 2004-11-03 | 2004-11-03 | 通用型串行传输系统、打印机及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100395740C (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166566A (ja) * | 1986-12-27 | 1988-07-09 | Canon Inc | 熱転写プリンタ |
| JPH056336A (ja) * | 1991-06-26 | 1993-01-14 | Oki Electric Ind Co Ltd | バス制御方法 |
| US5999458A (en) * | 1997-12-10 | 1999-12-07 | Fujitsu Limited | Latch circuit, data output circuit and semiconductor device having the circuits |
| CN1254426A (zh) * | 1997-12-30 | 2000-05-24 | 皇家菲利浦电子有限公司 | 向总线桥中的多个总线节点分配周期时钟的方法和装置 |
| US6192004B1 (en) * | 1999-07-12 | 2001-02-20 | Fujitsu Limited | Semiconductor integrated circuit |
| US6438670B1 (en) * | 1998-10-02 | 2002-08-20 | International Business Machines Corporation | Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device |
-
2004
- 2004-11-03 CN CNB2004100922015A patent/CN100395740C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166566A (ja) * | 1986-12-27 | 1988-07-09 | Canon Inc | 熱転写プリンタ |
| JPH056336A (ja) * | 1991-06-26 | 1993-01-14 | Oki Electric Ind Co Ltd | バス制御方法 |
| US5999458A (en) * | 1997-12-10 | 1999-12-07 | Fujitsu Limited | Latch circuit, data output circuit and semiconductor device having the circuits |
| CN1254426A (zh) * | 1997-12-30 | 2000-05-24 | 皇家菲利浦电子有限公司 | 向总线桥中的多个总线节点分配周期时钟的方法和装置 |
| US6438670B1 (en) * | 1998-10-02 | 2002-08-20 | International Business Machines Corporation | Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device |
| US6192004B1 (en) * | 1999-07-12 | 2001-02-20 | Fujitsu Limited | Semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1770133A (zh) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1783330B (zh) | 存储元件 | |
| CN102023953B (zh) | 具有多路i2c总线的系统的控制方法 | |
| CN102023954B (zh) | 具有多路i2c总线的装置、处理器、系统主板及工控计算机 | |
| CN101477504B (zh) | 数据传输系统及数据传输方法 | |
| CN102207922B (zh) | 总线接口以及总线接口的时钟频率控制方法 | |
| CN101551786B (zh) | 波特率自适应串行通信中继器的制作方法 | |
| CN105975416B (zh) | 基于fpga的多通道异速数据发送系统 | |
| CN1570907B (zh) | 多处理器系统 | |
| CN101568903A (zh) | Nand闪存的基于命令的控制 | |
| JPS61182157A (ja) | 画像処理装置及び相互通信バス装置 | |
| CN106453158A (zh) | 异步先入先出缓冲器装置以及相关网络设备 | |
| CN107391422A (zh) | 多路异步串行通讯数据访问系统及方法 | |
| US7590146B2 (en) | Information processing unit | |
| CN101351966A (zh) | 串行数据通信系统和方法 | |
| KR101231415B1 (ko) | 필드 네트워크 시스템 | |
| CN100395740C (zh) | 通用型串行传输系统、打印机及其控制方法 | |
| CN201378851Y (zh) | 一种ccd图像数据采集装置 | |
| CN108681518A (zh) | 一种低速io时分复用系统 | |
| JPH09219711A (ja) | 複数チャネルのパケットをａｔｍセルに非同期にセグメント化する方法および装置 | |
| CN103640344B (zh) | 一种控制非同步多喷头协同打印的方法 | |
| US7396094B2 (en) | General serial interface system | |
| CN102541788A (zh) | Apb桥以及利用apb桥执行读取或写入的方法 | |
| CN102622319B (zh) | 基于mpmc的高速存储器接口ip核的数据交换系统 | |
| CN106683694A (zh) | 一种速率自适应的存储器接口电路 | |
| CN102497316B (zh) | Clos交换网络中基于信元的正交多子调度方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |