JP2001515682A - バスブリッジ中の複数のバスノードにサイクルクロックを分配する方法及び装置 - Google Patents
バスブリッジ中の複数のバスノードにサイクルクロックを分配する方法及び装置Info
- Publication number
- JP2001515682A JP2001515682A JP53585899A JP53585899A JP2001515682A JP 2001515682 A JP2001515682 A JP 2001515682A JP 53585899 A JP53585899 A JP 53585899A JP 53585899 A JP53585899 A JP 53585899A JP 2001515682 A JP2001515682 A JP 2001515682A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- bus
- bridge
- subsystem
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40091—Bus bridging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0012—High speed serial bus, e.g. IEEE P1394
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.それぞれが複数のバスのそれぞれの一つに結合された複数のブリッジポータ ル、 それぞれがブリッジポータルのそれぞれの一つに結合された複数のスイッチ ングサブシステムであって、集合して複数のブリッジポータルを相互接続する スイッチングシステムを構成する複数のスイッチングサブシステム、 それぞれが各ブリッジポータル及びそれに結合された各スイッチングサブシ テムに動作的に結合した複数のサイクルクロックサブシステム を具える、複数のバスを相互接続するためのバスブリッジにおいて、 各サイクルクロックサブシステムが、 サイクルクロックを発生するサイクルクロック発生器、及び、 リセット入力でサイクルクロックを受信し、各スイッチングサブシステム及 び各ブリッジポータルのための共通タイミング基準を構成するサイクルカウン ター出力を生成するサイクルカウンター を含むことを特徴とするバスブリッジ。 2.請求項1に記載のバスブリッジにおいて、各スイッチングサブシステムが無 線スイッチングサブシステムであり、スイッチングシステムが無線スイッチン グシステムであるバスブリッジ。 3.請求項1に記載のバスブリッジにおいて、各スイッチングサブシステムが有 線スイッチングサブシステムであり、スイッチングシステムが有線スイッチン グシステムであるバスブリッジ。 4.請求項1に記載のバスブリッジにおいて、バスブリッジがシリアルバスブリ ッジであり、各バスがシリアルローカルバスであり、且つ、各ブリッジポータ ルがシリアルローカルバス上のノードであるバスブリッジ。 5.請求項1に記載のバスブリッジにおいて、バスブリッジがIEEE1394 シリアルバスブリッジであり、各バスがIEEE1394シリアルローカルバ スであり、且つ、各ブリッジポータルがIEEE1394シリアルローカルバ ス上のノードであるバスブリッジ。 6.請求項1に記載のバスブリッジにおいて、選択された一つのブリッジポータ ルがサイクルモンスターポータルであるバスブリッジ。 7.請求項6に記載のバスブリッジにおいて、サイクルモンスターポータルがサ イクルマスターであるバスブリッジ。 8.請求項6に記載のバスブリッジにおいて、サイクルモンスターポータルがサ イクルマスターではないバスブリッジ。 9.請求項1に記載のバスブリッジにおいて、スイッチングシステムがフレーム 同期プロトコルを用いるバスブリッジ。 10.請求項9に記載のバスブリッジにおいて、サイクルモンスターポータルに結 合されたスイッチングサブシステムが、 Wをフレーム同期プロトコルにより定められたフレームタイムとした場合に 、各サイクルクロックサブシステムのサイクルカウンター出力を受信し、それ に応答してWμs毎にタイミング信号を生成するモジュロWμsカウンター、 タイミング信号に応答してイネーブル信号を生成する状態マシン、及び、 各サイクルクロックサブシステムのサイクルカウンター出力を受信する第1 入力及びイネーブル信号を受信する第2入力を有し、イネーブル信号に応答し て現在のバスタイムを表すバスタイムデータブロックを出力するレジスタを含 むバスブリッジ。 11.請求項10に記載のバスブリッジにおいて、サイクルモンスターポータルが、 各スイッチングサブシステムからサイクルスタートパケットを受信する物理 的レイヤ、 サイクルスタートパケットのパケットヘッダーをデコードし、サイクルスタ ートパケットの受信を表すデコード信号を出力するデコーディングセクション 、 サイクルスタートパケットをデコードするために必要な処理時間を決定し、 決定された処理時間を表す処理遅延時間出力を出力する処理遅延セクション、 デコード信号を処理遅延時間だけ遅延させ、ロード信号を出力する遅延素子 、 バスタイムデータブロックを受信し、現在のバスタイムを表すレジスタ出力 を生成するレジスタ、 処理遅延時間出力及びレジスタ出力を合計し、その合計を出力する加算器を 含み、 各サイクルクロックサブシステムのサイクルカウンターがロード信号を受信 し、ロード信号に応答して、合計が各サイクルクロックサブシステムのサイク ルカウンター中にロードされるバスブリッジ。 12.請求項10に記載のバスブリッジにおいて、サイクルモンスターポータルが、 Nを前記バスプロトコルにより定められた値とした場合に、各サイクルクロ ックサブシステムのサイクルカウンター出力を受信し、それに応答してNμs 毎に第2タイミング信号を生成するモジュロNμsカウンター、 第2タイミング信号に応答して第2イネーブル信号を生成する第2状態マシ ン、及び、 各サイクルクロックサブシステムのサイクルカウンター出力を受信する第1 入力及び第2イネーブル信号を受信する第2入力を有し、第2イネーブル信号 に応答して現在のバスタイムを表す第2バスタイムデータブロックを出力する 第2レジスタ を含むバスブリッジ。 13.請求項10に記載のバスブリッジにおいて、サイクルモンスターポータル以外 の各ブリッジポータルが、 Nを前記バスプロトコルにより定められた値とした場合に、各サイクルクロ ックサブシステムのサイクルカウンター出力を受信し、それに応答してNμs 毎にタイミング信号を生成するモジュロNμsカウンター、 タイミング信号に応答してチャンネル要求信号を生成する状態マシン、 チャンネル要求信号を受信し、それに応答して、無線スイッチングシステム によって使用される無線通信チャンネルが使用可能であることを決定するチャ ンネル使用可能信号を生成し、状態マシンがそのチャンネル使用可能信号を受 信し、チャンネル使用可能信号に応答してパケットヘッダー及びイネーブル信 号を生成する、物理的レイヤ、 各サイクルクロックサブシステムのサイクルカウンター出力を受信する第 1入力及びイネーブル信号を受信する第2入力を有し、イネーブル信号に応答 して現在のバスタイムを表すバスタイムデータブロックを出力するレジスタを 含み、 パケットヘッダー及びバスタイムデータブロックが共に、各無線スイッチン グシステムによって送信されるサイクルスタートパケットを含むバスブリッジ 。 14.請求項10に記載のバスブリッジにおいて、サイクルモンスターポータル以外 の各ブリッジポータルに結合された各無線スイッチングサブシステムが、 各ブリッジポータルからサイクルスタートパケットを受信する無線物理的レ イヤ、 サイクルスタートパケットのパケットヘッダーをデコードし、サイクルスタ ートパケットの受信を表すデコード信号を出力するデコーディングセクション 、 サイクルスタートパケットをデコードするために必要な処理時間を決定し、 決定された処理時間を表す処理遅延時間出力を出力する処理遅延セクション、 デコード信号を処理遅延時間だけ遅延させ、ロード信号を出力する遅延素子 、 バスタイムデータブロックを受信し、現在のバスタイムを表すレジスタ出力 を生成するレジスタ、 処理遅延時間出力及びレジスタ出力を合計し、その合計を出力する加算器を 含み、 各サイクルクロックサブシステムのサイクルカウンターがロード信号を受 信し、ロード信号に応答して、合計が各サイクルクロックサブシステムのサイ クルカウンター中にロードされるバスブリッジ。 15.請求項9に記載のバスブリッジにおいて、サイクルモンスターポータルに結 合されたスイッチングサブシステムが、 Wをフレーム同期プロトコルにより定められたフレームタイムとした場合に 、各サイクルクロックサブシステムのサイクルカウンター出力を受信し、Wμ s毎に第1タイミング信号を生成するモジュロWμsカウンター、 タイミング信号に応答してチャンネル要求信号を生成する状態マシン、 第1チャンネル要求信号を受信し、それに応答して、スイッチングシステム によって使用される通信チャンネルが使用可能であることを決定する第1チャ ンネル使用可能信号を生成し、状態マシンがそのチャンネル使用可能信号を受 信し、チャンネル使用可能信号に応答してパケットヘッダー及びイネーブル信 号を生成する、物理的レイヤ、 各サイクルクロックサブシステムのサイクルカウンター出力を受信する第1 入力及び第1イネーブル信号を受信する第2入力を有し、第1イネーブル信号 に応答して現在のバスタイムを表す第1バスタイムデータブロックを出力する レジスタ を含み、 パケットヘッダー及びバスタイムデータブロックが共に、スイッチングシス テムによって送信されるサイクルスタートパケットを含むバスブリッジ。 16.請求項9に記載のバスブリッジにおいて、サイクルモンスターポータルに結 合された無線スイッチングサブシステムが、 Wをフレーム同期プロトコルにより定められたフレームタイムとした場合に 、各サイクルクロックサブシステムのサイクルカウンター出力を受信し、Wμ s毎にタイミング信号を生成するモジュロWμsカウンター、 タイミング信号に応答してチャンネル要求信号を生成する状態マシン、 各サイクルクロックサブシステムのサイクルカウンター出力の下位有効ビッ トを予め定められた値と比較し、等しいことを検出した時にトリガー信号を出 力する比較回路、 チャンネル要求信号を受信し、それに応答して、無線スイッチングシステム によって使用される無線通信チャンネルが使用可能であることを決定するチャ ンネル使用可能信号を生成し、状態マシンがそのチャンネル使用可能信号を受 信し、チャンネル使用可能信号及びトリガー信号両者の受信に応答してパケッ トヘッダー及びイネーブル信号を生成する、無線物理的レイヤ、 各サイクルクロックサブシステムのサイクルカウンター出力を受信する第1 入力及びイネーブル信号を受信する第2入力を有し、イネーブル信号に応答し て現在のバスタイムを表すバスタイムデータブロックを出力するレジスタ を含み、 パケットヘッダー及びバスタイムデータブロックが共に、各無線スイッチン グシステムによって送信されるサイクルスタートパケットを含むバスブリッン 。 17.それぞれが複数のバスの一つに結合されている複数のブリッジポータル、及 び、それぞれが複数のブリッジポータルの一つに結合されている複数のスイッ チングサブシステムを含み、複数のスイッチングサブシステムが集合して複数 のブリッジポータルを相互接続するスイッチングシステム構成するバスブリッ ジに、サイクルクロックを分配する方法であって、 各ブリッジポータルでサイクルクロックを発生するステップ、 各ブリッジポータルで、サイクルカウンターを用いてサイクルカウンター出 力を生成するステップ、及び、 サイクルカウンター出力を用いて、ブリッジポータル及びそれらに結合され た各スイッチングサブシステム両者のための共通タイミング基準を生成するス テップ を含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/000,672 | 1997-12-30 | ||
US09/000,672 US6032261A (en) | 1997-12-30 | 1997-12-30 | Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof |
PCT/IB1998/001577 WO1999035587A1 (en) | 1997-12-30 | 1998-10-08 | Method and apparatus for distributing a cycle clock to a plurality of bus nodes in a bus bridge |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001515682A true JP2001515682A (ja) | 2001-09-18 |
JP2001515682A5 JP2001515682A5 (ja) | 2006-03-23 |
Family
ID=21692544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53585899A Ceased JP2001515682A (ja) | 1997-12-30 | 1998-10-08 | バスブリッジ中の複数のバスノードにサイクルクロックを分配する方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6032261A (ja) |
EP (1) | EP0961977B1 (ja) |
JP (1) | JP2001515682A (ja) |
KR (1) | KR100646122B1 (ja) |
CN (1) | CN1143221C (ja) |
DE (1) | DE69835807T2 (ja) |
TW (1) | TW417050B (ja) |
WO (1) | WO1999035587A1 (ja) |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10254827A (ja) * | 1997-03-06 | 1998-09-25 | Canon Inc | 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
JP3397124B2 (ja) * | 1998-03-12 | 2003-04-14 | ソニー株式会社 | 同期方法及びブリッジ |
US6252886B1 (en) * | 1998-07-06 | 2001-06-26 | Sony Corporation | Bandwidth reservation |
JP3815063B2 (ja) * | 1998-07-14 | 2006-08-30 | ソニー株式会社 | バスネットワークの同期通信設定の解除方法およびそれを利用するバスネットワーク、並びに情報提供媒体 |
JP2000032030A (ja) * | 1998-07-14 | 2000-01-28 | Sony Corp | バスネットワークの同期通信設定方法およびそれを利用するバスネットワーク、並びに情報提供媒体 |
EP0986248A1 (en) * | 1998-09-07 | 2000-03-15 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for timestamping a bitstream to be recorded |
JP2000124914A (ja) * | 1998-10-19 | 2000-04-28 | Sony Corp | 情報処理装置および方法、並びに提供媒体 |
US6418494B1 (en) * | 1998-10-30 | 2002-07-09 | Cybex Computer Products Corporation | Split computer architecture to separate user and processor while retaining original user interface |
JP3175826B2 (ja) * | 1998-11-24 | 2001-06-11 | 日本電気株式会社 | ネットワーク構成方法およびネットワーク管理ノード |
US6510150B1 (en) * | 1998-12-21 | 2003-01-21 | Koninklijke Philips Electronics N.V. | Method of MAC synchronization in TDMA-based wireless networks |
JP2000216800A (ja) * | 1999-01-27 | 2000-08-04 | Sony Corp | デ―タ中継装置および方法、並びに提供媒体 |
US6598084B1 (en) * | 1999-02-16 | 2003-07-22 | Sony Corporation | Methods and apparatus for processing, transmitting, and receiving data from a modular electronic medical device |
US6377782B1 (en) * | 1999-03-01 | 2002-04-23 | Mediacell, Inc. | Method and apparatus for communicating between a client device and a linear broadband network |
US6389547B1 (en) * | 1999-03-19 | 2002-05-14 | Sony Corporation | Method and apparatus to synchronize a bus bridge to a master clock |
JP3353824B2 (ja) | 1999-04-22 | 2002-12-03 | 日本電気株式会社 | ネットワーク同期システム及びネットワーク同期方法 |
AU4482000A (en) | 1999-04-23 | 2000-11-10 | Sony Electronics Inc. | Method of and apparatus for implementing and sending an asynchronous control mechanism packet |
US6366805B1 (en) * | 1999-05-26 | 2002-04-02 | Viasys Healthcare Inc. | Time frame synchronization of medical monitoring signals |
US6628607B1 (en) | 1999-07-09 | 2003-09-30 | Apple Computer, Inc. | Method and apparatus for loop breaking on a serial bus |
US6633943B1 (en) | 1999-09-21 | 2003-10-14 | Sony Corporation | Method and system for the simplification of leaf-limited bridges |
WO2001022659A2 (en) * | 1999-09-23 | 2001-03-29 | Digital Harmony Technologies, Inc. | Method and apparatus for distributed synchronization signal |
JP3424620B2 (ja) | 1999-09-24 | 2003-07-07 | 日本電気株式会社 | アイソクロナスパケット転送方法,該転送用制御プログラムの記録媒体,ブリッジ及びパケット転送制御lsi |
JP3843667B2 (ja) * | 1999-10-15 | 2006-11-08 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US6691096B1 (en) | 1999-10-28 | 2004-02-10 | Apple Computer, Inc. | General purpose data container method and apparatus for implementing AV/C descriptors |
US6671768B1 (en) | 1999-11-01 | 2003-12-30 | Apple Computer, Inc. | System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices |
US6618750B1 (en) | 1999-11-02 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for determining communication paths |
US6813663B1 (en) | 1999-11-02 | 2004-11-02 | Apple Computer, Inc. | Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images |
US6636914B1 (en) | 1999-11-05 | 2003-10-21 | Apple Computer, Inc. | Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases |
US6587904B1 (en) | 1999-11-05 | 2003-07-01 | Apple Computer, Inc. | Method and apparatus for preventing loops in a full-duplex bus |
US6457086B1 (en) * | 1999-11-16 | 2002-09-24 | Apple Computers, Inc. | Method and apparatus for accelerating detection of serial bus device speed signals |
US6751697B1 (en) * | 1999-11-29 | 2004-06-15 | Sony Corporation | Method and system for a multi-phase net refresh on a bus bridge interconnect |
GB9930849D0 (en) * | 1999-12-24 | 2000-02-16 | Koninkl Philips Electronics Nv | Data communications |
JP3454217B2 (ja) * | 1999-12-28 | 2003-10-06 | 日本電気株式会社 | 通信経路制御方法、機器制御装置、及びブリッジ |
EP1113626B1 (en) * | 1999-12-30 | 2009-04-22 | Sony Deutschland GmbH | Interface link layer device to build a distributed network |
US6639918B1 (en) | 2000-01-18 | 2003-10-28 | Apple Computer, Inc. | Method and apparatus for border node behavior on a full-duplex bus |
US7266617B1 (en) | 2000-01-18 | 2007-09-04 | Apple Inc. | Method and apparatus for border node behavior on a full-duplex bus |
JP2001230821A (ja) * | 2000-02-16 | 2001-08-24 | Sony Corp | データ中継装置および方法、並びに提供媒体 |
US7050453B1 (en) * | 2000-02-17 | 2006-05-23 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
WO2001061939A2 (en) * | 2000-02-18 | 2001-08-23 | Bridgeco Ag | Multi-portal bridge for providing network connectivity |
US6895009B1 (en) * | 2000-04-07 | 2005-05-17 | Omneon Video Networks | Method of generating timestamps for isochronous data |
US6618785B1 (en) | 2000-04-21 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus |
US6718497B1 (en) | 2000-04-21 | 2004-04-06 | Apple Computer, Inc. | Method and apparatus for generating jitter test patterns on a high performance serial bus |
JP2001313646A (ja) * | 2000-04-27 | 2001-11-09 | Sony Corp | 電子機器およびその物理層回路のステート制御方法 |
AU2001256635A1 (en) * | 2000-05-11 | 2001-11-20 | Firemedia Communications (Israel) Ltd. | Three-dimensional switch providing packet routing between multiple multimedia buses |
AU2001260560A1 (en) * | 2000-05-18 | 2001-11-26 | Firemedia Communications (Israel) Ltd. | Bandwidth and path allocation method for a switched fabric connecting multiple multimedia buses |
US6822946B1 (en) * | 2000-08-24 | 2004-11-23 | Motorola, Inc | Wireless bridge for a broadband network |
EP1198085B1 (en) * | 2000-10-10 | 2011-06-08 | Sony Deutschland GmbH | Cycle synchronization between interconnected sub-networks |
EP1199840A1 (en) * | 2000-10-19 | 2002-04-24 | THOMSON multimedia | Method for connecting an IEEE1394 remote device to a cluster of IEEE1394 devices through a wireless link |
US8009590B2 (en) | 2000-10-19 | 2011-08-30 | Thomson Licensing | Method for linking several communication busses using wireless links |
EP1199839A1 (en) * | 2000-10-19 | 2002-04-24 | THOMSON multimedia | Method for making bridge aware nodes communicate over hiperlan 2 bridges |
JP4097891B2 (ja) * | 2000-11-27 | 2008-06-11 | 三菱電機株式会社 | Ieee1394を用いた同期システム |
US7383458B2 (en) * | 2001-03-15 | 2008-06-03 | Robert Bosch Gmbh | Method and device for synchronizing the cycle time of a plurality of TTCAN buses based on determined global time deviations and corresponding bus system |
US6975653B2 (en) * | 2001-06-12 | 2005-12-13 | Agilent Technologies, Inc. | Synchronizing clocks across sub-nets |
US7269137B2 (en) * | 2001-08-24 | 2007-09-11 | Canon Kabushiki Kaisha | Method for setting up an isochronous data stream connection, with the application of a predetermined, total isochronous delay on one or more routing paths |
US6898658B2 (en) * | 2001-12-27 | 2005-05-24 | Koninklijke Philips Electronics N.V. | Method to prevent net update oscillation |
US6880025B2 (en) * | 2001-12-27 | 2005-04-12 | Koninklijke Philips Electronics N.V. | Efficient timeout message management in IEEE 1394 bridged serial bus network |
AU2003229090A1 (en) * | 2002-05-31 | 2003-12-19 | Acs State And Local Solutions, Inc. | Systems and methods for collecting information at an emergency vehicle |
US7321623B2 (en) * | 2002-10-01 | 2008-01-22 | Avocent Corporation | Video compression system |
US7506109B2 (en) * | 2003-05-09 | 2009-03-17 | Lg Electronics Inc. | Recording medium having data structure for managing at least a data area of the recording medium and recording and reproducing methods and apparatuses |
US7668099B2 (en) * | 2003-06-13 | 2010-02-23 | Apple Inc. | Synthesis of vertical blanking signal |
US7353284B2 (en) * | 2003-06-13 | 2008-04-01 | Apple Inc. | Synchronized transmission of audio and video data from a computer to a client via an interface |
US20040255338A1 (en) * | 2003-06-13 | 2004-12-16 | Apple Computer, Inc. | Interface for sending synchronized audio and video data |
US8275910B1 (en) | 2003-07-02 | 2012-09-25 | Apple Inc. | Source packet bridge |
US9560371B2 (en) * | 2003-07-30 | 2017-01-31 | Avocent Corporation | Video compression system |
US7788567B1 (en) | 2003-11-18 | 2010-08-31 | Apple Inc. | Symbol encoding for tolerance to single byte errors |
US7995606B1 (en) | 2003-12-03 | 2011-08-09 | Apple Inc. | Fly-by and ack-accelerated arbitration for broadcast packets |
US7308517B1 (en) | 2003-12-29 | 2007-12-11 | Apple Inc. | Gap count analysis for a high speed serialized bus |
US7237135B1 (en) | 2003-12-29 | 2007-06-26 | Apple Inc. | Cyclemaster synchronization in a distributed bridge |
US7802085B2 (en) * | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
US7457461B2 (en) * | 2004-06-25 | 2008-11-25 | Avocent Corporation | Video compression noise immunity |
US7693286B2 (en) * | 2004-07-14 | 2010-04-06 | Intel Corporation | Method of delivering direct proof private keys in signed groups to devices using a distribution CD |
US7792303B2 (en) * | 2004-07-14 | 2010-09-07 | Intel Corporation | Method of delivering direct proof private keys to devices using a distribution CD |
US7697691B2 (en) * | 2004-07-14 | 2010-04-13 | Intel Corporation | Method of delivering Direct Proof private keys to devices using an on-line service |
CN100395740C (zh) * | 2004-11-03 | 2008-06-18 | 明基电通股份有限公司 | 通用型串行传输系统、打印机及其控制方法 |
US8924728B2 (en) * | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
KR100597436B1 (ko) * | 2004-12-15 | 2006-07-10 | 한국전자통신연구원 | 무선 1394 시스템의 사이클 타임 동기화 장치 및 그 방법 |
US20080214153A1 (en) * | 2005-09-14 | 2008-09-04 | Jorey Ramer | Mobile User Profile Creation based on User Browse Behaviors |
KR100652013B1 (ko) * | 2005-11-17 | 2006-12-01 | 한국전자통신연구원 | 무선 ieee1394 프로토콜을 사용하는 이종 네트워크환경에서의 시간 동기화 방법 |
US7783820B2 (en) * | 2005-12-30 | 2010-08-24 | Avocent Corporation | Packet-switched split computer having disassociated peripheral controller and plural data buses |
US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
US7782961B2 (en) * | 2006-04-28 | 2010-08-24 | Avocent Corporation | DVC delta commands |
JP2019175309A (ja) * | 2018-03-29 | 2019-10-10 | セイコーエプソン株式会社 | 回路装置、電子機器及びケーブルハーネス |
WO2020024199A1 (en) * | 2018-08-02 | 2020-02-06 | Texas Instruments Incorporated | High speed flexled digital interface |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2266033B (en) * | 1992-03-09 | 1995-07-12 | Racal Datacom Ltd | Communications bus and controller |
US5799207A (en) * | 1995-03-28 | 1998-08-25 | Industrial Technology Research Institute | Non-blocking peripheral access architecture having a register configure to indicate a path selection for data transfer between a master, memory, and an I/O device |
US5883621A (en) * | 1996-06-21 | 1999-03-16 | Sony Corporation | Device control with topology map in a digital network |
US5848367A (en) * | 1996-09-13 | 1998-12-08 | Sony Corporation | System and method for sharing a non-volatile memory element as a boot device |
US5838876A (en) * | 1996-09-24 | 1998-11-17 | Sony Corporation | Frame-accurate edit and playback in digital stream recording |
JP3719789B2 (ja) * | 1996-10-04 | 2005-11-24 | 株式会社東芝 | 通信端末装置及び中継装置 |
JPH10178438A (ja) * | 1996-12-18 | 1998-06-30 | Sony Corp | データ通信システム、データ通信装置および方法 |
US5940608A (en) * | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
US5831805A (en) * | 1997-02-13 | 1998-11-03 | Sony Corporation | Local power failure detection and clock disabling circuit |
US5909559A (en) * | 1997-04-04 | 1999-06-01 | Texas Instruments Incorporated | Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width |
-
1997
- 1997-12-30 US US09/000,672 patent/US6032261A/en not_active Expired - Fee Related
-
1998
- 1998-10-08 JP JP53585899A patent/JP2001515682A/ja not_active Ceased
- 1998-10-08 CN CNB988046520A patent/CN1143221C/zh not_active Expired - Fee Related
- 1998-10-08 WO PCT/IB1998/001577 patent/WO1999035587A1/en active IP Right Grant
- 1998-10-08 EP EP98945471A patent/EP0961977B1/en not_active Expired - Lifetime
- 1998-10-08 DE DE69835807T patent/DE69835807T2/de not_active Expired - Fee Related
- 1998-10-08 KR KR1019997007890A patent/KR100646122B1/ko not_active IP Right Cessation
- 1998-11-06 TW TW087118508A patent/TW417050B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100646122B1 (ko) | 2006-11-17 |
DE69835807D1 (de) | 2006-10-19 |
DE69835807T2 (de) | 2007-04-12 |
EP0961977B1 (en) | 2006-09-06 |
KR20000075817A (ko) | 2000-12-26 |
EP0961977A1 (en) | 1999-12-08 |
TW417050B (en) | 2001-01-01 |
CN1143221C (zh) | 2004-03-24 |
WO1999035587A1 (en) | 1999-07-15 |
CN1254426A (zh) | 2000-05-24 |
US6032261A (en) | 2000-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001515682A (ja) | バスブリッジ中の複数のバスノードにサイクルクロックを分配する方法及び装置 | |
EP0203165B1 (en) | Queueing protocol | |
US5784648A (en) | Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal | |
CA1280217C (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
US20030055999A1 (en) | Fly-by serial bus arbitration | |
CN112422219B (zh) | 以太网接口和相关系统、方法和设备 | |
Gonsalves et al. | Comparative performance of voice/data local area networks | |
US5467351A (en) | Extendible round robin local area hub network | |
JP4074976B2 (ja) | Ieee802.3(イーサネット)に基づく物理層デバイス間のメディア非従属型インタフェース | |
KR20050015534A (ko) | 실내 백본망을 위한 ieee 1394 기반의 단방향 링 시스템 | |
US6865189B2 (en) | Minimal latency serial media independent interface to media independent interface converter | |
Cena et al. | A new CAN-like field network based on a star topology | |
EP1361777B1 (en) | A synchronous communication protocol for asynchronous devices | |
KR100985745B1 (ko) | 직렬 통신 버스용 데이터 링크 레이어 디바이스 | |
KR20050049117A (ko) | Ieee1394타입의 무선 브리지 장치 | |
JP4051339B2 (ja) | バスシステムにおけるオーディオデータストリームの同期的伝送のための回路装置およびその方法 | |
KR200239091Y1 (ko) | Ieee1394 ohci 카드 | |
Salian et al. | Improvement of virtual-time CSMA protocol for distributed hard and soft real-time systems on the Ethernet | |
US20030058841A1 (en) | Anti-offline device adapted to be used in home PNA compliant network system and the data packet transmission method thereof | |
Pritty et al. | A new class of high speed LAN access protocols based on the principle of timed packet release | |
Mufid | Future automotive multimedia subsystem interconnect technologies | |
Tsurumi et al. | The μBTRON Bus: Functions and Applications Ken Sakamura Department of Information Science, Faculty of Science, University of Tokyo Kazushi Tamai, Katuya Tanaka, Shigeo Tsunoda Fourth Laboratory, Applied Electronics R & D Laboratories, Yamaha Corporation | |
Sakamura et al. | The μBTRON Bus: Functions and Applications | |
JPH01296737A (ja) | パケット通信網におけるデータストリーム再現方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20071024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |