JP2001313646A - 電子機器およびその物理層回路のステート制御方法 - Google Patents

電子機器およびその物理層回路のステート制御方法

Info

Publication number
JP2001313646A
JP2001313646A JP2000128127A JP2000128127A JP2001313646A JP 2001313646 A JP2001313646 A JP 2001313646A JP 2000128127 A JP2000128127 A JP 2000128127A JP 2000128127 A JP2000128127 A JP 2000128127A JP 2001313646 A JP2001313646 A JP 2001313646A
Authority
JP
Japan
Prior art keywords
signal
state
node
physical layer
idle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000128127A
Other languages
English (en)
Inventor
Akira Nakamura
章 中村
Tetsuya Sato
哲也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000128127A priority Critical patent/JP2001313646A/ja
Priority to TW090108961A priority patent/TW541812B/zh
Priority to US09/840,490 priority patent/US6823408B2/en
Priority to EP01303697A priority patent/EP1150460A1/en
Priority to KR1020010022271A priority patent/KR100746900B1/ko
Publication of JP2001313646A publication Critical patent/JP2001313646A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]

Abstract

(57)【要約】 【課題】物理層回路が受信信号の誤認識によってサスペ
ンドステートになる等の不具合の発生を防止する。 【解決手段】リクエストステートにあるノードＢは、ノ
ードＡ（子ノード）よりアイドル信号（リクエストキャ
ンセル信号）を受け取るとき、ノードＣ（親ノード）へ
のリクエスト信号を保持したまま、ノードＣからのグラ
ント信号を待つウエイトグラントステートとなる（図９
Ａ）。ノードＢは、ノードＣからのグラント信号を確認
した後、ウエイトアイドルステートに移り、ノードＣに
アイドル信号を送信し、ノードＣからのグラント信号が
アイドル信号に変わるのを待つ（図９Ｂ）。ノードＢ
は、ノードＣからのアイドル信号を確認した後、アイド
ルステートに戻る（図９Ｄ）。ノードＢは、アイドルス
テートでノードＣよりグラント信号[00]を受信するとい
う状態にはならず、サスペンド信号を受信したと誤認識
してサスペンドステートに移行するということはない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＩＥＥＥ１３９
４規格に準拠した物理層を構成する物理層回路を備える
電子機器およびその物理層回路のステート制御方法に関
する。
【０００２】詳しくは、物理層回路を、子ノードからの
第１の信号を受信するとき、第１のステートから第２の
ステートとなって親ノードに第１の信号を送信し、親ノ
ードより第１の信号に対応した第２の信号を受信する前
に、子ノードより第１の信号をキャンセルする第３の信
号を受信するときは、親ノードより第２の信号を受信し
た後に、親ノードに第３の信号を送信し、さらに親ノー
ドより第３の信号を受信した後に第２のステートより第
１のステートに戻るように動作させることによって、第
１のステートで親ノードより第２の信号を受信すること
による不具合の発生を回避するようにした電子機器等に
係るものである。
【０００３】また、物理層回路を、子ノードからの第１
の信号を受信するとき、第１のステートから第２のステ
ートとなって親ノードに第１の信号を送信し、親ノード
より第１の信号に対応した第２の信号を受信して第２の
ステートから第３のステートとなった後に、子ノードよ
り第１の信号をキャンセルする第３の信号を受信すると
き、親ノードに第３の信号を送信し、さらに親ノードよ
り第３の信号を受信した後に第３のステートより第１の
ステートに戻るように動作させることによって、第１の
ステートで親ノードより第２の信号を受信することによ
る不具合の発生を回避するようにした電子機器等に係る
ものである。
【０００４】
【従来の技術】マルチメディア・データ伝送のためのイ
ンタフェースを目的とし、高速データ伝送、リアルタイ
ム転送をサポートしたインタフェース規格として、ＩＥ
ＥＥ１３９４ハイ・パフォーマンス・シリアル・バス規
格（ＩＥＥＥ１３９４規格）が知られている。
【０００５】このＩＥＥＥ１３９４規格では、１００Ｍ
ｂｐｓ（９８．３０４Ｍｂｐｓ），２００Ｍｂｐｓ（１
９６．６０８Ｍｂｐｓ），４００Ｍｂｐｓ（３９３．２
１６Ｍｂｐｓ）でのデータ転送速度が規定されており、
上位転送速度を持つ１３９４ポートは、その下位スピー
ドとの互換性を保持するように規定されている。これに
より、１００Ｍｂｐｓ，２００Ｍｂｐｓ，４００Ｍｂｐ
ｓのデータ転送速度が同一ネットワーク上で接続可能に
なっている。
【０００６】また、ＩＥＥＥ１３９４規格では、図１１
に示すように、転送データがデータとその信号を補うス
トローブの２信号に変換されており、この２信号の排他
的論理和をとることによりクロックを生成することがで
きるようにしたＤＳ−Ｌｉｎｋ（Data/Strobe Link）符
号化方式の転送フォーマットが採用されている。また、
ＩＥＥＥ１３９４規格では、図１２の断面図にケーブル
構造を示すように、第１のシールド層２０１でシールド
された２組のツイストペア線（信号線）２０２と電源線
２０３を束ねたケーブル全体をさらに第２のシールド層
２０４でシールドした構造のケーブル２００が規定され
ている。
【０００７】このＩＥＥＥ１３９４規格では、データ転
送に先立ってバス獲得のためのアービトレーションを行
うが、そのための制御信号としてアービトレーション信
号が規定されている。また、ＩＥＥＥ１３９４規格で
は、バス上にノードが追加または削除された時点で、自
動的にバス全体のトポロジーの再構成を行うようになっ
ている。このようなトポロジーの再構成の過程に必要な
制御信号としてもアービトレーション信号が規定されて
いる。
【０００８】フィジカル・レイヤにおけるアービトレー
ション信号の論理値は、“１”、“０”、“Ｚ”の３値
であって、表１および表２に示す規則によって生成さ
れ、表３の規則によってデコードされる。
【０００９】
【表１】
【００１０】
【表２】
【００１１】
【表３】
【００１２】また、フィジカル・レイヤでは、表４に示
す規則を用いて、２つの送信アービトレーション信号Ar
b_A_Tx，Arb_B_Txによってライン状態をエンコードす
る。さらに、フィジカル・レイヤでは、表５に示す規則
を用いて、受信アービトレーション信号Arb_A，Arb_Bか
らライン状態をデコードする。
【００１３】
【表４】
【００１４】
【表５】
【００１５】上述のアービトレーション信号を用いて、
バス初期化フェーズ、ツリー識別フェーズ、自己識別フ
ェーズの順で、トポロジーの自動構成が実行される。
【００１６】バス初期化フェーズでは、バス・リセット
信号が全てのノードを特別な状態に変化させ、全てのト
ポロジー情報をクリアする。バスを初期化した後、各ノ
ードが把握している情報は、自らがブランチであるか
（隣接する複数のノードに直接接続されている）、リー
フであるか（隣接するノードは１つだけである）、孤立
しているか（接続されていない）ということだけであ
る。図１３Ａは、リーフ・ノードとブランチ・ノードに
よって構成されているネットワークを示している。
【００１７】ツリー識別フェーズでは、ネットワーク・
トポロジーの全体を一本のツリーに変換する。その中の
一個のノードをルートとして指定し、そのルートに接続
されている全ての物理接続はルート・ノードの方向を指
す。接続されている各ポートにラベルを割り当てて方向
を指定し、「親」ポート（ルートに近いノードに接続さ
れている）、または「子」ポート（ルートから遠いノー
ドに接続されている）と呼ぶ。接続されていないポート
には「off」というラベルを割り当て、その後の調停プ
ロセスには参加しない。図１３Ｂは、ツリー識別のプロ
セスが完了した後のネットワークを示している。
【００１８】自己識別フェーズでは、各ノードに固有の
physical_IDを選択する機会を与え、バスに付随してい
る任意の管理要素に対して自らを識別させる。これは、
低レベルの電力管理を実現するため、また各データ経路
のスピード能力を決定するために必要とされるシステム
のトポロジー・マップを作成するために必要である。
【００１９】自己識別のプロセスは、決定論的な選択プ
ロセスを採用している。すなわち、ルート・ノードが、
最小番号を持つ接続ポートに関連するノードにメディア
の制御を渡し、そのノードが、自分自身と自らの全ての
子ノードが自己識別したことを知らせる「ident_done」
信号を送信するまで待機する。その後、ルートは次の上
位ポートに制御を渡し、そのノードの処理が終了するの
を待つ。このように、ルートの全てのポートに関連する
ノードが処理を終了すると、ルート自身が自己識別を行
う。子ノードも、同じプロセスを再帰的に使う。サブア
クション・ギャップ期間に亘ってバスがアイドル状態に
なると、自己識別のプロセスの完了が明らかになる。
【００２０】各ノードは、physical_IDや他の管理情報
を含む非常に短いパケットを１個から４個ケーブルに送
信することにより、自己識別情報を送信することができ
る。physical_IDとは、ノードが自己識別パケットを送
信する前に、自己識別情報を受信する状態のノードを何
回通過したかを単純に数えた値である。例えば、最初に
自己識別パケットを送信するノードはphysical_IDとし
て０を、２番目のノードは１を選択する。以下同様であ
る。図１３Ｃは、自己識別のプロセスが完了した後のネ
ットワークを示している。各「子」ポートに「ch-i」と
いうラベルが割り当てられており、このポートに接続さ
れているノードが識別されている。
【００２１】
【発明が解決しようとする課題】従来のＩＥＥＥ１３９
４−１９９５および１３９４．ａ規格書において、アー
ビトレーションフェーズで、リクエストのキャンセル信
号を受信したときの物理層の振る舞いは、「リクエスト
中の子ノードがリクエストを取り下げた場合、許可側の
ＰＨＹは自らのTX_GRANT信号がRX_REQUEST_CANCEL信号
[Z0]として返ってくるのを観察し、アイドル状態に戻
る。」と規定されている（図１４のA1:A0の遷移およびA
2:A0の遷移参照）。図１４は、アービトレーションフェ
ーズにおける遷移図を示しており、A0(Idle)、A1(Reque
st)、A2(Grant)、RX(Receive)、TX(Transmit)、PH(PHY
Response)の各状態を有している。
【００２２】しかしながら、上述の表５に示すように、
RX_GRANT信号[00]と、RX_SUSPEND信号[00]が同一のコー
ドを使用しているため、上記動作は、実装の仕方によっ
ては、親ノードからRX_GRANT信号を受け続けているにも
かかわらず、子ノードからのRX_REQUEST_CANCEL信号を
観察してアイドル状態に移行すると、親ノードからのRX
_GRANT信号をRX_SUSPEND信号と誤認識し、親ノードとつ
ながっているポートがサスペンド状態に移行するという
状況が発生してしまうおそれがあった。図１５は、ポー
ト接続における遷移図を示しており、P0(Disconnecte
d)、P1(Resuming)、P2(Active)、P3(Suspended Initiat
or)、P4(Suspended Target)、P5(Suspended)、P6(Disab
led)の各状態を有している。
【００２３】以下に、図１６Ａのように、ノードＣがル
ートである５ノードの接続の場合を例にとって、ノード
Ａがバス送信権獲得のためのリクエストをした後、この
ＡノードがリクエストキャンセルをしたときのノードＢ
の振る舞いを説明する。各図において、それぞれの矢印
は送信と受信を示し、ノード内のIDLE,REQ,GRANT,RECEI
VE,TRANSはそのノードの物理層のステートを示してい
る。矢印内のパターンは、斜線がリクエスト信号、グラ
ント信号（規格でも同じ信号が割り当てられている）、
井桁がデータプリフィックス信号、塗りつぶしがデータ
ペイロードを表している。
【００２４】まず、通常のデータ送信のフローとして、
ノードＡがリクエストして、送信権を獲得し、データを
送信するまでのフロー(1.1)〜(1.8)を説明する。
【００２５】(1.1)ノードＡは、バス送信権を獲得する
ために、リクエストステートに移って、リクエスト信号
を送信する（図１６Ａ）。
【００２６】(1.2)ノードＢは、ノードＡからのリクエ
スト信号を受信することにより、リクエストステートに
移り、親ノードとしてのノードＣにリクエスト信号をリ
ピートする（図１６Ｂ）。
【００２７】(1.3)リクエスト信号を受信したノードＣ
は、他のリクエスト信号とぶつかっていないことを確認
し、グラントステートに移り、ノードＢに対してグラン
ト信号を発行する。それ以外のノードＥにはデータプリ
フィックス信号を発行する。また、その信号を受信した
ノードＥは受信ステートに移る（図１６Ｃ）。
【００２８】(1.4)グラント信号を受信したノードＢ
は、グラントステートに移り、ノードＡにグラント信号
をリピートする。それ以外のノードＤにはデータプリフ
ィックス信号を発行する。また、その信号を受信したノ
ードＤは受信ステートに移る（図１６Ｄ）。
【００２９】(1.5)グラント信号を受信したノードＡ
は、送信権を得たことになるので、送信ステートに移
り、リクエスト信号をデータプリフィックス信号に切り
換える（図１７Ａ）。
【００３０】(1.6)ノードＡからのデータプリフィック
ス信号を受信したノードＢは受信ステートに移り、デー
タプリフィックス信号をノードＣ，Ｄにリピートする。
そして、ノードＢからのデータプリフィックス信号を受
信したノードＣは受信ステートに移り、データプリフィ
ックス信号をノードＥにリピートする（図１７Ｂ）。
【００３１】(1.7)IEEE1394規格で規定される間データ
プリフィックス信号を保持したノードＡは、ノードＢに
データペイロードを送信し始める（図１７Ｃ）。
【００３２】(1.8)ノードＡからのデータペイロードを
受信したノードＢはノードＣ、Ｄにリピートする。さら
に、ノードＢからのデータペイロードを受信したノード
ＣはノードＥにリピートする（図１７Ｄ）。
【００３３】次に、上述のフローの(1.2)を終え、ノー
ドＢがノードＣにリクエスト信号を出している最中に、
ノードＢがノードＡよりアイドル信号を受け取った場合
のフロー(2.1)〜(2.3)を説明する。
【００３４】(2.1)ノードＢが、ノードＣにリクエスト
信号をリピートし、ノードＣからのグラント信号を待っ
ている状態で、ノードＡが何らかの原因でリクエストを
取りやめた場合、ノードＢはノードＡよりアイドル信号
を受け取る（図１８Ａ）。
【００３５】(2.2)ノードＡからのアイドル信号を受け
取ったノードＢは、アイドルステートに戻る。（図１８
Ｂ）。
【００３６】(2.3)アイドルステートに戻ったノードＢ
は、ノードＣへのリクエスト信号[Z0]の取り消し前に、
既にノードＣから発行されているグラント信号[Z0]を受
け取るときには、サスペンド信号[00]を受信したと誤認
識し（アイドルステートで受信する[00]信号はサスペン
ド信号と解釈される）、サスペンドステートに移行して
しまい、不具合が発生する（図１８Ｃ）。
【００３７】次に、上述のフローの(1.4)を終え、ノー
ドＢがノードＣからのグラント信号を受信している最中
に、ノードＢがノードＡよりリクエストキャンセル信号
を受け取った場合のフロー(3.1)〜(3.3)を説明する。
【００３８】(3.1)ノードＢが、ノードＣにリクエスト
信号をリピートし、ノードＣからのグラント信号を受信
している状態で、ノードＡが何らかの原因でリクエスト
を取りやめた場合、ノードＢはノードＡよりリクエスト
キャンセル信号を受け取る（図１９Ａ）。
【００３９】(3.2)ノードＡからのリクエストキャンセ
ル信号を受け取ったノードＢは、アイドルステートに戻
る（図１９Ｂ）。
【００４０】(3.3)アイドルステートに戻ったノードＢ
は、ノードＣにリクエスト信号[Z0]を送信しており、か
つノードＣからグラント信号[Z0]を受け取っている状態
にあり、サスペンド信号[00]を受信したと誤認識し（ア
イドルステートで受信する[00]信号はサスペンド信号と
解釈される）、サスペンドステートに移行してしまい、
不具合が発生する（図１９Ｃ）。
【００４１】この発明は、上述したような不具合の発生
を防止する電子機器およびその物理層回路のステート制
御方法を提供することを目的とする。
【００４２】
【課題を解決するための手段】この発明に係る電子機器
は、物理層回路と、この物理層回路に対して上位に位置
する処理手段とを備える電子機器であって、物理層回路
は、子ノードと通信を行うための第１の通信手段と、親
ノードと通信を行うための第２の通信手段とを有し、子
ノードからの第１の信号を受信するとき、第１のステー
トから第２のステートとなって親ノードに第１の信号を
送信し、親ノードより第１の信号に対応した第２の信号
を受信する前に、子ノードより第１の信号をキャンセル
する第３の信号を受信するとき、親ノードより第２の信
号を受信した後に、親ノードに第３の信号を送信し、さ
らに親ノードより第３の信号を受信した後に第２のステ
ートより第１のステートに戻るものである。
【００４３】例えば、物理層回路はＩＥＥＥ１３９４規
格に準拠した物理層を構成しており、第１のステートは
アイドルステートであり、第２のステートはリクエスト
ステートであり、第１の信号はバス送信権獲得のための
リクエスト信号であり、第２の信号はグラント信号であ
り、第３の信号はアイドル信号である。
【００４４】また、この発明に係る物理層回路のステー
ト制御方法は、子ノードおよび親ノードとの通信手段を
持つ物理層回路のステート制御方法であって、子ノード
からの第１の信号を受信するとき、第１のステートから
第２のステートとなって親ノードに第１の信号を送信す
るようにし、親ノードより第１の信号に対応した第２の
信号を受信する前に、子ノードより第１の信号をキャン
セルする第３の信号を受信するとき、親ノードより第２
の信号を受信した後に、親ノードに第３の信号を送信す
るようにし、親ノードより第３の信号を受信した後に第
２のステートより第１のステートに戻るようにするもの
である。
【００４５】この発明においては、物理層回路は、第１
のステートで親ノードより第２の信号を受信する状態を
回避できることとなる。したがって、第１のステートで
親ノードより第２の信号を受信することによる不具合の
発生を防止できる。例えば、物理層回路がＩＥＥＥ１３
９４規格に準拠した物理層を構成している場合、リクエ
ストステートで子ノードよりリクエスト信号をキャンセ
ルするアイドル信号を受け取るとき、親ノードよりアイ
ドル信号を受信してからアイドルステートに戻るため、
アイドルステートで親ノードよりグラント信号[00]を受
信するという状態になることがなく、サスペンド信号を
受信したと誤認識してサスペンドステートに移行してし
まうという不具合の発生を防止できる。
【００４６】また、この発明に係る電子機器は、物理層
回路と、この物理層回路に対して上位に位置する処理手
段とを備える電子機器であって、物理層回路は、子ノー
ドと通信を行うための第１の通信手段と、親ノードと通
信を行うための第２の通信手段とを有し、子ノードから
の第１の信号を受信するとき、第１のステートから第２
のステートとなって親ノードに第１の信号を送信し、親
ノードより第１の信号に対応した第２の信号を受信し、
第２のステートから第３のステートとなった後に、子ノ
ードより第１の信号をキャンセルする第３の信号を受信
するとき、親ノードに第３の信号を送信し、親ノードよ
り第３の信号を受信した後に第３のステートより第１の
ステートに戻るものである。
【００４７】例えば、物理層回路はＩＥＥＥ１３９４規
格に準拠した物理層を構成しており、第１のステートは
アイドルステートであり、第２のステートはリクエスト
ステートであり、第３のステートはグラントステートで
あり、第１の信号はバス送信権獲得のためのリクエスト
信号であり、第２の信号はグラント信号であり、第３の
信号はアイドル信号である。
【００４８】また、この発明に係る物理層回路のステー
ト制御方法は、子ノードおよび親ノードとの通信手段を
持つ物理層回路のステート制御方法であって、子ノード
からの第１の信号を受信するとき、第１のステートから
第２のステートとなって親ノードに第１の信号を送信す
るようにし、親ノードより第１の信号に対応した第２の
信号を受信し、第２のステートから第３のステートとな
った後に、子ノードより第１の信号をキャンセルする第
３の信号を受信するとき、親ノードに第３の信号を送信
するようにし、親ノードより第３の信号を受信した後に
第３のステートより第１のステートに戻るようにするも
のである。
【００４９】この発明においては、物理層回路は、第１
のステートで親ノードより第２の信号を受信する状態を
回避できることとなる。したがって、第１のステートで
親ノードより第２の信号を受信することによる不具合の
発生を防止できる。例えば、物理層回路がＩＥＥＥ１３
９４規格に準拠した物理層を構成している場合、グラン
トステートで子ノードよりリクエストをキャンセルする
アイドル信号を受け取るとき、親ノードよりアイドル信
号を受信してからアイドルステートに戻るため、アイド
ルステートで親ノードよりグラント信号[00]を受信する
という状態になることがなく、そのグラント信号をサス
ペンド信号と誤認識してサスペンドステートに移行して
しまうという不具合の発生を防止できる。
【００５０】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図１は、ＩＥＥＥ１３９４規
格を採用したネットワークの構成例を示している。ワー
クステーション１０、パーソナルコンピュータ１１、ハ
ードディスクドライブ１２、ＣＤ−ＲＯＭドライブ１
３、カメラ１４、プリンタ１５およびスキャナ１６はＩ
ＥＥＥ１３９４ノードであり、互いにＩＥＥＥ１３９４
バス２０を使用して接続されている。ＩＥＥＥ１３９４
規格における接続方式としては、ディジチェーンとノー
ド分岐の２種類がある。ディジチェーン方式では、最大
１６ノード（１３９４ポートを持つ機器）を接続でき
る。図１に示すように、ノード分岐を併用することによ
り、規格最大の６３ノードまで接続できる。
【００５１】また、ＩＥＥＥ１３９４規格では、ケーブ
ルの抜き差しを機器が動作している状態、すなわち電源
の入っている状態で行うことができ、ノードの追加また
は削除が行われた時点で、上述したようにバス初期化フ
ェーズ、ツリー識別フェーズ、自己識別フェーズの順で
トポロジーの再構成が行われる。ネットワークの接続さ
れたノードのＩＤや配置は、インタフェース上で管理さ
れる。
【００５２】図２は、ＩＥＥＥ１３９４規格に準拠した
インタフェースの構成要素とプロトコル・アーキテクチ
ャを示している。ここで、インターフェースは、ハード
ウエアとファームウエアに分けることができる。
【００５３】ハードウエアは、フィジカル・レイヤ（物
理層：ＰＨＹ）およびリンク・レイヤ（リンク層）から
構成される。フィジカル・レイヤでは、直接ＩＥＥＥ１
３９４規格の信号をドライブする。リンク・レイヤはホ
スト・インターフェースとフィジカル・レイヤのインタ
ーフェースを備える。
【００５４】ファームウエアは、ＩＥＥＥ１３９４規格
に準拠したインターフェースに対して実際のオペーレー
ションを行う管理ドライバからなるトランザクション・
レイヤと、ＳＢＭ（Serial Bus Management）と呼ばれ
るＩＥＥＥ１３９４規格に準拠したネットワーク管理用
のドライバからなるマネージメント・レイヤとから構成
される。
【００５５】さらに、アプリケーション・レイヤは、ユ
ーザの使用しているソフトウエアとトランザクション・
レイヤやマネージメント・レイヤをインターフェースす
る管理ソフトウエアからなる。
【００５６】ＩＥＥＥ１３９４規格では、ネットワーク
内で行われる転送動作をサブアクションと呼び、次の２
つのサブアクションが規定されている。すなわち、２つ
のサブアクションとして、「アシンクロナス(asynchron
ous)」と呼ばれる非同期転送モードが定義され、また、
「アイソクロナス(isochronous)」と呼ばれる転送帯域
を保証したリアルタイム転送モードが定義されている。
また、さらに各サブアクションは、それぞれ次の３つの
パートに分かれており、「アービトレーション」 「パケット・トランスミッション」 「アクノリッジメント」と呼ばれる転送状態をとる。な
お、「アイソクロナス」モードには、「アクノリッジメ
ント」は省略されている。
【００５７】アシンクロナス・サブアクションでは、非
同期転送を行う。この転送モードにおける時間的な遷移
状態を示す図３において、最初のサブアクション・ギャ
ップは、バスのアイドル状態を示している。このサブア
クション・ギャップの時間をモニタすることにより、直
前の転送が終わり、新たな転送が可能か否か判断する。
【００５８】そして、一定時間以上のアイドル状態が続
くと、転送を希望するノードはバスを使用できると判断
して、バス獲得のためのアービトレーションを実行す
る。実際にバスの停止の判断は、図４（ａ）、（ｂ）に
示すように、ルートに位置するノードＡが行う。このア
ービトレーションでバスの権利を得ると、次のデータの
転送すなわちパケット・トランスミッションを実行す
る。データ転送後、受信したノードは、その転送された
データに対して、その受信結果に応じたａｃｋ（受信確
認用返送コード）の返送により、応答するアクノリッジ
メントを実行する。このアクノリッジメントの実行によ
り、送信ノードおよび受信ノードともに、転送が正常に
行われたことを、上記ａｃｋの内容によって確認するこ
とができる。その後、再びサブアクション・ギャップ、
すなわちバスのアイドル状態に戻り、上記転送動作が繰
り返される。
【００５９】また、アイソクロナス・サブアクションで
は、基本的には非同期転送と同様な構造の転送を行うの
であるが、図５に示すように、アシンクロナス・サブア
クションでの非同期転送よりも優先的に実行される。こ
のアイソクロナス・サブアクションにおけるアイソクロ
ナス転送は、約８ｋＨｚ毎にルートノードから発行され
るサイクルスタートパケットに続いて行われ、アシンク
ロナス・サブアクションでの非同期転送よりも優先して
実行される。これにより、転送帯域を保証した転送モー
ドとなる。これにより、リアルタイム・データの転送を
実現する。
【００６０】同時に、複数ノードでリアルタイム・デー
タのアイソクロナス転送を行う場合には、その転送デー
タには内容（発信ノード）を区別するためのチャンネル
ＩＤを設定して、必要なリアルタイム・データだけを受
け取るようにする。
【００６１】ＩＥＥＥ１３９４規格のアドレス空間は、
図６に示すような構成となっている。これは、６４ビッ
ト固定アドレッシングのＩＳＯ／ＩＥＣ１３２１３規格
にて定義されているＣＳＲアーキテクチャ（以下、「Ｃ
ＳＲアーキテクチャ」という）に従っている。図示のよ
うに、各アドレスの上位１６ビットはノードＩＤを表
し、ノードにアドレス空間を提供する。ノードＩＤは、
上位１０ビットでバスＩＤを指定し、下位６ビットでフ
ィジカルＩＤ（狭義のノードＩＤ）を指定する。バスＩ
ＤもフィジカルＩＤも全ビットが１となる値を特別な目
的で使用するので、このアドレッシング方法は１０２３
個のバスと各々６３個の個別アドレス指定可能なノード
を提供している。
【００６２】上述したＩＥＥＥ１３９４規格におけるフ
ィジカルレイヤは、例えば図７に示すように、物理層論
理ブロック（ＰＨＹ ＬＯＧＩＣ）１０２、セレクタブ
ロック（ＲＸＣＬＯＣＫ／ＤＡＴＡ ＳＥＬＥＣＴＯ
Ｒ）１０３、各ポート論理ブロック（ＰＯＲＴ ＬＯＧ
ＩＣ１，ＰＯＲＴ ＬＯＧＩＣ２，ＰＯＲＴ ＬＯＧＩ
Ｃ３）１０４，１０５，１０６、各ケーブルポート（Ｃ
ＡＢＬＥ ＰＯＲＴ１，ＣＡＢＬＥ ＰＯＲＴ２，ＣＡ
ＢＬＥ ＰＯＲＴ３）１０７，１０８，１０９およびク
ロック発生ブロック（ＰＬＬ）１１０を有して構成され
る。
【００６３】物理層論理ブロック１０２は、ＩＥＥＥ１
３９４規格におけるリンク・レイヤとのＩ／Ｏ制御およ
びアービトレーション制御を行うもので、リンク・レイ
ヤ・コントローラ１００に接続されていると共に、セレ
クタブロック１０３および各ポート論理ブロック１０
４，１０５，１０６に接続されている。
【００６４】セレクタブロック１０３は、各ケーブルポ
ート１０７，１０８，１０９に接続された論理ブロック
１０４，１０５，１０６を介して受信するデータＤＡＴ
Ａ１，ＤＡＴＡ２，ＤＡＴＡ３およびその受信クロック
ＲＸＣＬＫ１，ＲＸＣＬＫ２，ＲＸＣＬＫ３の選択を行
うもので、物理層論理ブロック１０２および各ポート論
理ブロック１０４，１０５，１０６に接続されている。
【００６５】このセレクタブロック１０３は、データの
送信の場合、物理層論理ブロック１０２から送られてき
たパケットデータＤＡＴＡを全てのポート論理ブロック
１０４，１０５，１０６に送る。また、セレクタブロッ
ク１０３は、データ受信の場合、各ポート論理ブロック
１０４，１０５，１０６を介して受信するパケットデー
タＤＡＴＡ１，ＤＡＴＡ２，ＤＡＴＡ３およびその受信
クロックＲＸＣＬＫ１，ＲＸＣＬＫ２，ＲＸＣＬＫ３の
１組を選択して、例えばケーブルポート１０７を介して
ポート論理ブロック１０４が受信したパケットデータＤ
ＡＴＡ１とその受信クロックＲＸＣＬＫ１を物理層論理
ブロック１０２に送る。そして、セレクタブロック１０
３により選択されたパケットデータ例えばポート論理ブ
ロック１０４で受信されたパケットデータＤＡＴＡ１
は、その受信クロックＲＸＣＬＫ１により物理層論理ブ
ロック１０２内のＦＩＦＯメモリに書き込まれる。この
ＦＩＦＯメモリに書き込まれたパケットデータは、クロ
ック発生ブロック１１０により与えられるシステムクロ
ックＳＹＳＣＬＫにより読み出される。
【００６６】ポート論理ブロック１０４は、ケーブルポ
ート１０７を介してアービトレーション信号ＡＲＢ１と
データＤＡＴＡ１の送受信を行うもので、ケーブルポー
ト１０７を介して送られてくるデータとそのストローブ
信号から受信クロックＲＸＣＬＫ１を生成する機能を有
している。また、このポート論理ブロック１０４には、
アービトレーション時に、アービトレーション信号ＡＲ
Ｂ１が物理層論理ブロック１０２から送られてくる。
【００６７】そして、データの送信時には、このポート
論理ブロック１０４は、物理層論理ブロック１０２から
セレクタブロック１０３を介して送られてくるパケット
データＤＡＴＡ１をクロック発生ブロック１１０により
与えられる送信クロックＴＸＣＬＫでシリアルデータに
変換してケーブルポート１０７から送信する。
【００６８】また、データの受信時には、このポート論
理ブロック１０４は、ケーブルポート１０７を介して受
信したパケットデータＤＡＴＡ１をその受信クロックＲ
ＸＣＬＫ１と共にセレクタブロック１０３を介して物理
層論理ブロック１０２に送る。そして、このポート論理
ブロック１０４がセレクタブロック１０３により選択さ
れている場合に、パケットデータＤＡＴＡ１は、その受
信クロックＲＸＣＬＫ１により物理層論理ブロック１０
２内のＦＩＦＯメモリに書き込まれる。
【００６９】ポート論理ブロック１０５は、ケーブルポ
ート１０８を介してアービトレーション信号ＡＲＢ２と
データＤＡＴＡ２の送受信を行うもので、ケーブルポー
ト１０８を介して送られてくるデータとそのストローブ
信号から受信クロックＲＸＣＬＫ２を生成する機能を有
している。また、このポート論理ブロック１０５には、
アービトレーション時に、アービトレーション信号ＡＲ
Ｂ２が物理層論理ブロック１０２から送られてくる。
【００７０】そして、データの送信時には、このポート
論理ブロック１０５は、物理層論理ブロック１０２から
セレクタブロック１０３を介して送られてくるパケット
データＤＡＴＡ２をクロック発生ブロック１１０により
与えられる送信クロックＴＸＣＬＫでシリアルデータに
変換してケーブルポート１０８から送信する。
【００７１】また、データの受信時には、このポート論
理ブロック１０５は、ケーブルポート１０８を介して受
信したパケットデータＤＡＴＡ２をその受信クロックＲ
ＸＣＬＫ２と共にセレクタブロック１０３を介して物理
層論理ブロック１０２に送る。そして、このポート論理
ブロック１０５がセレクタブロック１０３により選択さ
れている場合に、パケットデータＤＡＴＡ２は、その受
信クロックＲＸＣＬＫ２により物理層論理ブロック１０
２内のＦＩＦＯメモリに書き込まれる。
【００７２】ポート論理ブロック１０６は、ケーブルポ
ート１０９を介してアービトレーション信号ＡＲＢ３と
データＤＡＴＡ３の送受信を行うもので、ケーブルポー
ト１０９を介して送られてくるデータとそのストローブ
信号から受信クロックＲＸＣＬＫ３を生成する機能を有
している。また、このポート論理ブロック１０６には、
アービトレーション時に、アービトレーション信号ＡＲ
Ｂ３が物理層論理ブロック１０２から送られてくる。
【００７３】そして、データの送信時には、このポート
論理ブロック１０６は、物理層論理ブロック１０２から
セレクタブロック１０３を介して送られてくるパケット
データＤＡＴＡ３をクロック発生ブロック１１０により
与えられる送信クロックＴＸＣＬＫでシリアルデータに
変換してケーブルポート１０９から送信する。
【００７４】また、データの受信時には、このポート論
理ブロック１０６は、ケーブルポート１０９を介して受
信したパケットデータＤＡＴＡ３をその受信クロックＲ
ＸＣＬＫ３と共にセレクタブロック１０３を介して物理
層論理ブロック１０２に送る。そして、このポート論理
ブロック１０６がセレクタブロック１０３により選択さ
れている場合に、パケットデータＤＡＴＡ３は、その受
信クロックＲＸＣＬＫ３により物理層論理ブロック１０
２内のＦＩＦＯメモリに書き込まれる。
【００７５】ケーブルポート１０７は、ポート論理ブロ
ック１０４から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック１０
４に送る。
【００７６】ケーブルポート１０８は、ポート論理ブロ
ック１０５から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック１０
５に送る。
【００７７】ケーブルポート１０９は、ポート論理ブロ
ック１０５から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック１０
９に送る。クロック発生ブロック１１０は、水晶発振器
１１１により与えられる２４．５７６ＭＨｚのクロック
から４９．１５２ＭＨｚのシステムクロックＳＹＳＣＬ
Ｋと９８．３０４ＭＨｚの送信クロックＴＸＣＬＫを生
成するようになっている。
【００７８】本実施の形態において、アービトレーショ
ンフェーズは、図８に示す遷移図に従って行われる。こ
の遷移図においては、図１４の遷移図のA0(Idle)、A1(R
equest)、A2(Grant)、RX(Receive)、TX(Transmit)、PH
(PHY Response)の各状態に、さらにRC1(WAITGRANT）、R
C2(WAITIDLE)の状態（ステート）が付加されている。
【００７９】RC1(WAITGRANT）の状態では、ポートへの
リクエスト信号を保持したまま、親ポートからのグラン
ト信号を待つ。また、RC2(WAITIDLE)の状態では、親ポ
ートにアイドル信号を送信し、親ポートからのグラント
信号がアイドル信号に変わるのを待つ。
【００８０】RC1(WAITGRANT）の状態には、A1(Request)
の状態から、“！child_request()”の遷移条件、すな
わち子ポートからのリクエスト信号をロストしたという
条件で遷移する。RC2(WAITIDLE)の状態には、A2(Grant)
の状態から、“portR(requesting_child)==RX_REQUEST_
CANCEL”の遷移条件、すなわち子ポートにリクエストキ
ャンセル信号（アイドル信号と同じ）を受信したという
条件で遷移する他に、RC1(WAITGRANT）の状態から、“p
ortR(parent_port)==RX_GRANT”の遷移条件、すなわち
親ポートからグラント信号を受信したという条件で遷移
する。さらに、RC2(WAITIDLE)の状態から、A0(Idle)の
状態に、“portR(parent_port)==IDLE”の遷移条件、す
なわち親ポートからアイドル信号を受信したという条件
で遷移する。
【００８１】アービトレーションフェーズが、図８に示
す遷移図に従って行われることで、アイドルステートで
グラント信号[00]を受信する状態となることがなく、こ
のグラント信号をサスペンド信号と誤認識してサスペン
ドステートに移行してしまうという不具合の発生を防止
できる。
【００８２】ここで、ノードＣがルートである５ノード
の接続の場合を例にとり、ノードＡがバス送信権を獲得
するためにリクエストステートに移ってノードＢにリク
エスト信号を送信し（図１６Ａ）、そして、ノードＢが
ノードＡからのリクエスト信号を受信してリクエストス
テートに移り、親ノードとしてのノードＣにリクエスト
信号をリピートし、ノードＢがノードＣにリクエスト信
号を出している最中に（図１６Ｂ）、ノードＢがノード
Ａよりアイドル信号を受け取った場合のフロー(4.1)〜
(4.4)を説明する。
【００８３】(4.1)ノードＡからのリクエストがキャン
セルされたノードＢは、ウエイトグラントステート（図
８のRC1の状態）に移り、リクエスト信号を保持したま
ま、ノードＣからのグラント信号を待つ。リクエスト信
号を受信したノードＣは、他のリクエスト信号とぶつか
っていないことを確認し、グラントステートに移り、ノ
ードＢに対してグラント信号を発行する。それ以外のノ
ードＥにはデータプリフィックス信号を発行する。ま
た、その信号を受信したノードＥは受信ステートに移る
（図９Ａ）。
【００８４】(4.2)ノードＢは、ノードＣからのグラン
ト信号の受信を確認した後、ウエイトグラントステート
からウエイトアイドルステート（図８のRC2の状態）に
移り、ノードＣにアイドル信号を送信し、ノードＣから
のグラント信号がアイドル信号に変わるのを待つ（図９
Ｂ）。
【００８５】(4.3)ノードＣはルートであるので、ノー
ドＢからのアイドル信号を受け取ってアイドルステート
に戻り、ノードＢにアイドル信号を送信すると共に、ノ
ードＥへのデータプリフィックス信号を取り下げる（図
９Ｃ）。
【００８６】(4.4)ノードＢは、ノードＣからのアイド
ル信号の受信を確認した後、ウエイトアイドルステート
からアイドルステートに戻る（図９Ｄ）。
【００８７】このように、ノードＢは、リクエストステ
ートでノードＡよりリクエスト信号をキャンセルするア
イドル信号を受け取るとき、ノードＣよりアイドル信号
を受信してからアイドルステートに戻るようにされる。
そのため、ノードＢは、アイドルステートでノードＣよ
りグラント信号[00]を受信するという状態になることが
なく、サスペンド信号を受信したと誤認識してサスペン
ドステートに移行するということはない。
【００８８】次に、ノードＣがルートである５ノードの
接続の場合を例にとり、ノードＡがバス送信権を獲得す
るためにリクエストステートに移ってリクエスト信号を
送信し（図１６Ａ）、そして、ノードＢがノードＡから
のリクエスト信号を受信してリクエストステートに移
り、親ノードとしてのノードＣにリクエスト信号をリピ
ートし、ノードＢがノードＣにリクエスト信号を出し
（図１６Ｂ）、リクエスト信号を受信したノードＣが他
のリクエスト信号とぶつかっていないことを確認し、グ
ラントステートに移り、ノードＢに対してグラント信号
を発行し（図１６Ｃ）、さらにグラント信号を受信した
ノードＢがグラントステートに移り、ノードＡにグラン
ト信号をリピートしている最中に（図１６Ｄ）、ノード
ＢがノードＡよりリクエストキャンセル信号（アイドル
信号と同じ）を受け取った場合のフロー(5.1)〜(5.3)を
説明する。
【００８９】(5.1)ノードＡからのリクエストがキャン
セルされたノードＢは、ウエイトアイドル（図８のRC2
の状態）に移り、ノードＣにアイドル信号を送信し、親
ノードからのグラント信号がアイドル信号に変わるのを
待つ（図１０Ａ）。
【００９０】(5.2)ノードＣはルートであるので、ノー
ドＢからのアイドル信号を受け取ってアイドルステート
に戻り、ノードＢにアイドル信号を送信すると共に、ノ
ードＥへのデータプリフィックス信号を取り下げる。
（図１０Ｂ）。
【００９１】(4.4)ノードＢは、ノードＣからのアイド
ル信号の受信を確認した後、ノードＤへのデータプリフ
ィックス信号を取り下げ、ウエイトアイドルステートか
らアイドルステートに戻る（図１０Ｃ）。
【００９２】このように、ノードＢは、グラントステー
トでノードＡよりリクエストキャンセル信号（アイドル
信号と同じ）を受け取るとき、ノードＣよりアイドル信
号を受信してからアイドルステートに戻るようにされ
る。そのため、ノードＢは、アイドルステートでノード
Ｃよりグラント信号[00]を受信するという状態になるこ
とがなく、サスペンド信号を受信したと誤認識してサス
ペンドステートに移行するということがない。
【００９３】以上説明したように、本実施の形態におい
ては、リクエストステートで子ノードよりリクエスト信
号をキャンセルするアイドル信号を受け取るとき、親ノ
ードよりアイドル信号を受信してからアイドルステート
に戻るため、アイドルステートで親ノードよりグラント
信号[00]を受信するという状態になることがなく、サス
ペンド信号を受信したと誤認識してサスペンドステート
に移行してしまうという不具合の発生を防止できる。
【００９４】また、グラントステートで子ノードよりリ
クエストキャンセル信号（アイドル信号）を受け取ると
き、親ノードよりアイドル信号を受信してからアイドル
ステートに戻るため、アイドルステートで親ノードより
グラント信号[00]を受信するという状態になることがな
く、そのグラント信号をサスペンド信号と誤認識してサ
スペンドステートに移行してしまうという不具合の発生
を防止できる。
【００９５】なお、上述実施の形態においては、この発
明をＩＥＥＥ１３９４規格に準拠した物理層を構成する
物理層回路、さらにはその物理層回路を備える電子機器
に適用したものであるが、この発明は同様の課題を解決
する必要があるその他の物理層回路等にも適用できるこ
とは勿論である。
【００９６】
【発明の効果】この発明によれば、物理層回路が、子ノ
ードからの第１の信号を受信するとき、第１のステート
から第２のステートとなって親ノードに第１の信号を送
信し、親ノードより第１の信号に対応した第２の信号を
受信する前に、子ノードより第１の信号をキャンセルす
る第３の信号を受信するときは、親ノードより第２の信
号を受信した後に、親ノードに第３の信号を送信し、さ
らに親ノードより第３の信号を受信した後に第２のステ
ートより第１のステートに戻るように動作するため、第
１のステートで親ノードより第２の信号を受信するとい
う状態になることがなく、それによる不具合の発生を回
避できる。
【００９７】また、物理層回路が、子ノードからの第１
の信号を受信するとき、第１のステートから第２のステ
ートとなって親ノードに第１の信号を送信し、親ノード
より第１の信号に対応した第２の信号を受信して第２の
ステートから第３のステートとなった後に、子ノードよ
り第１の信号をキャンセルする第３の信号を受信すると
き、親ノードに第３の信号を送信し、さらに親ノードよ
り第３の信号を受信した後に第３のステートより第１の
ステートに戻るように動作するため、第１のステートで
親ノードより第２の信号を受信するという状態になるこ
とがなく、それによる不具合の発生を回避できる。
【図面の簡単な説明】
【図１】ＩＥＥＥ１３９４規格を採用したネットワーク
の構成例を示すブロック図である。
【図２】ＩＥＥＥ１３９４規格に準拠したインタフェー
スの構成要素とプロトコル・アーキテクチャを示す図で
ある。
【図３】アシンクロナス転送のパケットを示す図であ
る。
【図４】アービトレーションの説明のための図である。
【図５】アイソクロナス転送のパケットを示す図であ
る。
【図６】ＣＳＲアーキテクチャにおけるアドレス指定を
示す図である。
【図７】フィジカル・レイヤの構成例を示すブロック図
である。
【図８】アービトレーションフェーズにおける遷移図で
ある。
【図９】ノードＢがリクエストステートでノードＡより
アイドル信号を受け取った場合のフローを示す図であ
る。
【図１０】ノードＢがグラントステートでノードＡより
リクエストキャンセル信号を受け取った場合のフローを
示す図である。
【図１１】ＩＥＥＥ１３９４規格における転送データの
構成を示す図である。
【図１２】ＩＥＥＥ１３９４規格で規定されたケーブル
の断面図である。
【図１３】バス初期化、ツリー識別、自己識別の完了後
のネットワークを示す図である。
【図１４】アービトレーションフェーズにおける遷移図
である。
【図１５】ポート接続における遷移図である。
【図１６】通常のデータ送信のフロー（１／２）を示す
図である。
【図１７】通常のデータ送信のフロー（２／２）を示す
図である。
【図１８】ノードＢがリクエストステートでノードＡよ
りアイドル信号を受け取った場合のフローを示す図であ
る。
【図１９】ノードＢがグラントステートでノードＡより
リクエストキャンセル信号を受け取った場合のフローを
示す図である。
【符号の説明】
１０・・・ワークステーション、１１・・・パーソナル
コンピュータ、１２・・・ハードディスクドライブ、１
３・・・ＣＤ−ＲＯＭドライブ、１４・・・カメラ、１
５・・・プリンタ、１６・・・スキャナ、２０・・・Ｉ
ＥＥＥ１３９４バス、１００・・・リンク・レイヤ・コ
ントローラ、１０２・・・物理層論理ブロック、１０３
・・・セレクタブロック、１０４〜１０６・・・ポート
論理ブロック、１０７〜１０９・・・ケーブルポート、
１１０・・・クロック発生ブロック、２００・・・ケー
ブル、２０１・・・第１のシールド層、２０２・・・ツ
イストペア線、２０３・・・電源線、２０４・・・第２
のシールド層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 物理層回路と、この物理層回路に対して
    上位に位置する処理手段とを備える電子機器であって、 上記物理層回路は、 子ノードと通信を行うための第１の通信手段と、親ノー
    ドと通信を行うための第２の通信手段とを有し、 上記子ノードからの第１の信号を受信するとき、第１の
    ステートから第２のステートとなって上記親ノードに上
    記第１の信号を送信し、 上記親ノードより上記第１の信号に対応した第２の信号
    を受信する前に、上記子ノードより上記第１の信号をキ
    ャンセルする第３の信号を受信するとき、上記親ノード
    より上記第２の信号を受信した後に、上記親ノードに上
    記第３の信号を送信し、 さらに上記親ノードより上記第３の信号を受信した後に
    上記第２のステートより上記第１のステートに戻ること
    を特徴とする電子機器。
  2. 【請求項２】 上記物理層回路は、ＩＥＥＥ１３９４規
    格に準拠した物理層を構成することを特徴とする請求項
    １に記載の電子機器。
  3. 【請求項３】 上記第１のステートはアイドルステート
    であり、上記第２のステートはリクエストステートであ
    り、 上記第１の信号はバス送信権獲得のためのリクエスト信
    号であり、上記第２の信号はグラント信号であり、上記
    第３の信号はアイドル信号であることを特徴とする請求
    項２に記載の電子機器。
  4. 【請求項４】 子ノードおよび親ノードとの通信手段を
    持つ物理層回路のステート制御方法であって、 子ノードからの第１の信号を受信するとき、第１のステ
    ートから第２のステートとなって親ノードに上記第１の
    信号を送信するようにし、 上記親ノードより上記第１の信号に対応した第２の信号
    を受信する前に、上記子ノードより上記第１の信号をキ
    ャンセルする第３の信号を受信するとき、上記親ノード
    より上記第２の信号を受信した後に、上記親ノードに上
    記第３の信号を送信するようにし、 上記親ノードより上記第３の信号を受信した後に上記第
    ２のステートより上記第１のステートに戻るようにする
    ことを特徴とする物理層回路のステート制御方法。
  5. 【請求項５】 上記物理層回路は、ＩＥＥＥ１３９４規
    格に準拠した物理層を構成することを特徴とする請求項
    ４に記載の物理層回路のステート制御方法。
  6. 【請求項６】 上記第１のステートはアイドルステート
    であり、上記第２のステートはリクエストステートであ
    り、 上記第１の信号はバス送信権獲得のためのリクエスト信
    号であり、上記第２の信号はグラント信号であり、上記
    第３の信号はアイドル信号であることを特徴とする請求
    項５に記載の物理層回路のステート制御方法。
  7. 【請求項７】 物理層回路と、この物理層回路に対して
    上位に位置する処理手段とを備える電子機器であって、 上記物理層回路は、 子ノードと通信を行うための第１の通信手段と、親ノー
    ドと通信を行うための第２の通信手段とを有し、 上記子ノードからの第１の信号を受信するとき、第１の
    ステートから第２のステートとなって親ノードに上記第
    １の信号を送信し、 上記親ノードより上記第１の信号に対応した第２の信号
    を受信し、上記第２のステートから第３のステートとな
    った後に、上記子ノードより上記第１の信号をキャンセ
    ルする第３の信号を受信するとき、上記親ノードに上記
    第３の信号を送信し、 上記親ノードより上記第３の信号を受信した後に上記第
    ３のステートより上記第１のステートに戻ることを特徴
    とする電子機器。
  8. 【請求項８】 上記物理層回路は、ＩＥＥＥ１３９４規
    格に準拠した物理層を構成することを特徴とする請求項
    ７に記載の電子機器。
  9. 【請求項９】 上記第１のステートはアイドルステート
    であり、上記第２のステートはリクエストステートであ
    り、上記第３のステートはグラントステートであり、 上記第１の信号はバス送信権獲得のためのリクエスト信
    号であり、上記第２の信号はグラント信号であり、上記
    第３の信号はアイドル信号であることを特徴とする請求
    項８に記載の電子機器。
  10. 【請求項１０】 子ノードおよび親ノードとの通信手段
    を持つ物理層回路のステート制御方法であって、 子ノードからの第１の信号を受信するとき、第１のステ
    ートから第２のステートとなって親ノードに上記第１の
    信号を送信するようにし、 上記親ノードより上記第１の信号に対応した第２の信号
    を受信し、上記第２のステートから第３のステートとな
    った後に、上記子ノードより上記第１の信号をキャンセ
    ルする第３の信号を受信するとき、上記親ノードに上記
    第３の信号を送信するようにし、 上記親ノードより上記第３の信号を受信した後に上記第
    ３のステートより上記第１のステートに戻るようにする
    ことを特徴とする物理層回路のステート制御方法。
  11. 【請求項１１】 上記物理層回路は、ＩＥＥＥ１３９４
    規格に準拠した物理層を構成することを特徴とする請求
    項１０に記載の物理層回路のステート制御方法。
  12. 【請求項１２】 上記第１のステートはアイドルステー
    トであり、上記第２のステートはリクエストステートで
    あり、上記第３のステートはグラントステートであり、 上記第１の信号はバス送信権獲得のためのリクエスト信
    号であり、上記第２の信号はグラント信号であり、上記
    第３の信号はアイドル信号であることを特徴とする請求
    項１１に記載の物理層回路のステート制御方法。
JP2000128127A 2000-04-27 2000-04-27 電子機器およびその物理層回路のステート制御方法 Pending JP2001313646A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000128127A JP2001313646A (ja) 2000-04-27 2000-04-27 電子機器およびその物理層回路のステート制御方法
TW090108961A TW541812B (en) 2000-04-27 2001-04-13 Electronic equipment, and method for controlling state of physical layer circuit thereof
US09/840,490 US6823408B2 (en) 2000-04-27 2001-04-23 Electronic equipment, and method for controlling state of physical layer circuit therefor
EP01303697A EP1150460A1 (en) 2000-04-27 2001-04-23 Electronic equipment, and method for controlling state of physical layer circuit thereof
KR1020010022271A KR100746900B1 (ko) 2000-04-27 2001-04-25 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000128127A JP2001313646A (ja) 2000-04-27 2000-04-27 電子機器およびその物理層回路のステート制御方法

Publications (1)

Publication Number Publication Date
JP2001313646A true JP2001313646A (ja) 2001-11-09

Family

ID=18637615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000128127A Pending JP2001313646A (ja) 2000-04-27 2000-04-27 電子機器およびその物理層回路のステート制御方法

Country Status (5)

Country Link
US (1) US6823408B2 (ja)
EP (1) EP1150460A1 (ja)
JP (1) JP2001313646A (ja)
KR (1) KR100746900B1 (ja)
TW (1) TW541812B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244581A (ja) * 2011-05-24 2012-12-10 Fujitsu Semiconductor Ltd 通信装置、半導体装置、装置ｉｄの設定方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
JP4214346B2 (ja) * 2000-07-31 2009-01-28 富士フイルム株式会社 通信機器、サーバ、サービス提供装置、サービスシステム及びサービス方法並びにサービスメニュー提供方法及びサービスメニュー提供システム
JP2002237817A (ja) * 2001-02-07 2002-08-23 Nec Eng Ltd Ｉｅｅｅ１３９４回路方式
US7130278B1 (en) * 2001-06-25 2006-10-31 Cisco Technology, Inc. Multi-layered cross-sectional diagram of a network
DE10246895B3 (de) * 2002-10-08 2004-06-09 Siemens Ag Verfahren zur Änderung eines Parameters für den Betrieb eines Netzwerks sowie Teilnehmer zur Durchführung des Verfahrens
US8836960B1 (en) 2007-01-03 2014-09-16 Marvell International Ltd. Storing device drivers in imaging devices
US8260978B1 (en) * 2008-05-28 2012-09-04 Marvell International Ltd. Installation of a device driver
US8244894B1 (en) 2008-06-05 2012-08-14 Marvell International Ltd. Detach mechanisms for host-based mobility protocols
US9354898B1 (en) 2008-07-21 2016-05-31 Marvell International Ltd. Detection of a USB OS descriptor request to facilitate installation of a device driver
US9740276B2 (en) * 2013-02-12 2017-08-22 Nec Display Solutions, Ltd. Electronic device and method for controlling electronic device
US11689386B2 (en) 2019-08-01 2023-06-27 Vulcan Technologies International Inc. Intelligent controller and sensor network bus, system and method for controlling and operating an automated machine including a failover mechanism for multi-core architectures
US11809163B2 (en) 2019-08-01 2023-11-07 Vulcan Technologies Shanghai Co., Ltd. Intelligent controller and sensor network bus, system and method including a message retransmission mechanism
US11269316B2 (en) 2019-08-01 2022-03-08 Vulcan Technologies Shanghai Co., Ltd. Intelligent controller and sensor network bus, system and method including smart compliant actuator module
US11269795B2 (en) 2019-08-01 2022-03-08 Vulcan Technologies Shanghai Co., Ltd. Intelligent controller and sensor network bus, system and method including a link media expansion and conversion mechanism
CN114208258A (zh) * 2020-04-30 2022-03-18 鹏瞰科技(上海)有限公司 智能控制器和传感器网络总线以及包括消息重传机制的系统和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630173A (en) * 1992-12-21 1997-05-13 Apple Computer, Inc. Methods and apparatus for bus access arbitration of nodes organized into acyclic directed graph by cyclic token passing and alternatively propagating request to root node and grant signal to the child node
US5768250A (en) * 1994-05-04 1998-06-16 Hewlett-Packard Company Error recovery in a network having cascaded hubs
US5519709A (en) * 1994-05-04 1996-05-21 Hewlett-Packard Company Two priority fair distribution round robin protocol for a network having cascaded hubs
US5802301A (en) * 1994-05-11 1998-09-01 International Business Machines Corporation System for load balancing by replicating portion of file while being read by first stream onto second device and reading portion with stream capable of accessing
FI98427C (fi) * 1994-06-08 1997-06-10 Nokia Mobile Phones Ltd Järjestelmäpakettidatan siirtämiseksi eri bittinopeuksilla TDMA-solukkojärjestelmässä
US5495481A (en) * 1994-09-30 1996-02-27 Apple Computer, Inc. Method and apparatus for accelerating arbitration in a serial bus by detection of acknowledge packets
US5604735A (en) * 1995-03-15 1997-02-18 Finisar Corporation High speed network switch
US6430225B1 (en) * 1996-07-19 2002-08-06 Sony Corporation Apparatus and method for digital data transmission
JPH10164168A (ja) * 1996-11-28 1998-06-19 Sony Corp 識別情報の送信方法及び識別情報の送信装置
JP3785747B2 (ja) * 1997-06-20 2006-06-14 ソニー株式会社 シリアルインタフェース回路およびその信号処理方法
US6157972A (en) * 1997-12-05 2000-12-05 Texas Instruments Incorporated Apparatus and method for processing packetized information over a serial bus
US6347097B1 (en) * 1997-12-05 2002-02-12 Texas Instruments Incorporated Method and apparatus for buffering received data from a serial bus
US6032261A (en) * 1997-12-30 2000-02-29 Philips Electronics North America Corp. Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof
JP2000188626A (ja) * 1998-10-13 2000-07-04 Texas Instr Inc <Ti> 一体のマイクロコントロ―ラ・エミュレ―タを有するリンク／トランザクション層コントロ―ラ
JP3289707B2 (ja) * 1999-06-23 2002-06-10 日本電気株式会社 送受信回路及び送受信方法並びに記録媒体
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244581A (ja) * 2011-05-24 2012-12-10 Fujitsu Semiconductor Ltd 通信装置、半導体装置、装置ｉｄの設定方法

Also Published As

Publication number Publication date
KR100746900B1 (ko) 2007-08-07
US6823408B2 (en) 2004-11-23
KR20010098857A (ko) 2001-11-08
TW541812B (en) 2003-07-11
EP1150460A1 (en) 2001-10-31
US20020073256A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
US6157972A (en) Apparatus and method for processing packetized information over a serial bus
US6996112B2 (en) Information communication system, information communication method, information signal processing device and information signal processing method, and storage medium
US5784648A (en) Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal
JP2001313646A (ja) 電子機器およびその物理層回路のステート制御方法
JP2001292146A (ja) 電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法
JP4972206B2 (ja) パケット切替装置、および、このようなパケット切替装置を備えるローカル通信ネットワーク
US6430225B1 (en) Apparatus and method for digital data transmission
US6909699B2 (en) Data transfer system, data transfer management apparatus and data transfer method
JP2001119410A (ja) 自己識別フェーズにおける処理方法
JP2003174486A (ja) 情報通信装置、情報通信方法および情報通信処理プログラム
KR20000029124A (ko) 디지탈 직렬 데이타 인터페이싱 장치 및 데이타 전송 속도선택 방법
KR19990060566A (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
JP2001326670A (ja) 情報処理装置およびそれを利用したブリッジ
US7826492B2 (en) Communication system, cycle master node and communication method
JP2003198572A (ja) 確定的フィールドバス及びその種のバスの管理方法
JPS61214834A (ja) 複合情報伝送方式
CN100484056C (zh) 数据传输控制装置和电子设备
JP2001274813A (ja) 情報信号処理装置及び情報信号処理方法並びに記憶媒体
US7801053B2 (en) Method for setting consistent values for a parameter in a network of distributed stations, as well as a network subscriber station for carrying out the method
US7321938B2 (en) Data transfer apparatus, network system, and data transfer method
US7167940B2 (en) Data processing method, data processing apparatus, communications device, communications method, communications protocol and program
JPH11165454A (ja) 画像処理装置及び画像処理システム
JPH11177589A (ja) データ転送装置およびデータ転送装置のデータ処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPH10283136A (ja) データ処理方法、データ処理装置、プリンタ及び記憶媒体
JP2001326669A (ja) ディジタルシリアルデータのインタフェース装置およびそれを利用したブリッジポータル

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060515