JP3289707B2 - 送受信回路及び送受信方法並びに記録媒体 - Google Patents
送受信回路及び送受信方法並びに記録媒体Info
- Publication number
- JP3289707B2 JP3289707B2 JP17616999A JP17616999A JP3289707B2 JP 3289707 B2 JP3289707 B2 JP 3289707B2 JP 17616999 A JP17616999 A JP 17616999A JP 17616999 A JP17616999 A JP 17616999A JP 3289707 B2 JP3289707 B2 JP 3289707B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- circuit
- bus reset
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 57
- 238000001514 detection method Methods 0.000 claims description 54
- 230000004044 response Effects 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 101100256746 Mus musculus Setdb1 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
- G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0012—High speed serial bus, e.g. IEEE P1394
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は送受信回路及び送受
信方法並びに送受信制御プログラムを記録した記録媒体
に関し、特にパーソナルコンピュータ（以下ＰＣと呼
ぶ）や電子機器を相互に接続して、ネットワークを構成
可能なシリアルバス（例えば、ＩＥＥＥ Ｓｔａｎｄａ
ｒｄ ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ
Ｓｅｒｉａｌ Ｂｕｓ−ＩＥＥＥ Ｓｔｄ １３９４
−１９９５で標準化されているシリアルバス、以下１３
９４と呼ぶ）で用いられる送受信回路及び送受信方法並
びに送受信制御プログラムを記録した記録媒体に関す
る。
信方法並びに送受信制御プログラムを記録した記録媒体
に関し、特にパーソナルコンピュータ（以下ＰＣと呼
ぶ）や電子機器を相互に接続して、ネットワークを構成
可能なシリアルバス（例えば、ＩＥＥＥ Ｓｔａｎｄａ
ｒｄ ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ
Ｓｅｒｉａｌ Ｂｕｓ−ＩＥＥＥ Ｓｔｄ １３９４
−１９９５で標準化されているシリアルバス、以下１３
９４と呼ぶ）で用いられる送受信回路及び送受信方法並
びに送受信制御プログラムを記録した記録媒体に関す
る。
【０００２】
【従来の技術】ＰＣとプリンタ、ハードディスクやスキ
ャナ等の周辺機器、あるいは電子機器（以下、１３９４
を搭載した端末機器をノードと呼ぶ）との間の制御信号
や主信号伝送のため、１３９４を使用したネットワーク
が考えられている。
ャナ等の周辺機器、あるいは電子機器（以下、１３９４
を搭載した端末機器をノードと呼ぶ）との間の制御信号
や主信号伝送のため、１３９４を使用したネットワーク
が考えられている。
【０００３】ノードの物理層はバスの初期化及びデータ
送信権獲得の手順が規定されている。その機能は大きく
４つに分類されるステートマシンで記述される。ネット
ワークの初期化を行う３つのプロセス（Ｂｕｓ Ｒｅｓ
ｅｔプロセス、Ｔｒｅｅ ＩＤプロセス、Ｓｅｌｆ Ｉ
Ｄプロセス）とノード間で通常の通信を行うプロセス
（Ｎｏｒｍａｌプロセス）である。
送信権獲得の手順が規定されている。その機能は大きく
４つに分類されるステートマシンで記述される。ネット
ワークの初期化を行う３つのプロセス（Ｂｕｓ Ｒｅｓ
ｅｔプロセス、Ｔｒｅｅ ＩＤプロセス、Ｓｅｌｆ Ｉ
Ｄプロセス）とノード間で通常の通信を行うプロセス
（Ｎｏｒｍａｌプロセス）である。
【０００４】各プロセスにおいては複数の状態が定義さ
れている。Ｂｕｓ ＲｅｓｅｔプロセスではＲ０：Ｒｅ
ｓｅｔ ＳｔａｒｔとＲ１：Ｒｅｓｅｔ Ｗａｉｔの２
つの状態が定義されている。また、Ｔｒｅｅ ＩＤプロ
セスはＴ０：Ｔｒｅｅ ＩＤｓｔａｒｔ、Ｔ１：Ｃｈｉ
ｌｄ Ｈａｎｄｓｈａｋｅ、Ｔ２：ＰａｒｅｎｔＨａｎ
ｄｓｈａｋｅ、Ｔ３：Ｒｏｏｔ Ｃｏｎｔｅｎｔｉｏｎ
の４つの状態が定義されている。同様にＳｅｌｆ ＩＤ
プロセスでは５つの状態（Ｓ０：ＳｅｌｆＩＤ ｓｔａ
ｒｔ、Ｓ１：Ｓｅｌｆ ＩＤ Ｇｒａｎｔ、Ｓ２：Ｓｅ
ｌｆ ＩＤ Ｒｅｃｅｉｖｅ、Ｓ３：Ｓｅｎｄ Ｓｐｅ
ｅｄ Ｃａｐａｂｉｌｉｔｉｅｓ、Ｓ４：Ｓｅｌｆ Ｉ
Ｄ Ｔｒａｎｓｍｉｔ）が、Ｎｏｒｍａｌプロセスでは
６つの状態（Ａ０：Ｉｄｌｅ 、 Ａ１：Ｒｅｑｕｅｓ
ｔ、Ａ２：Ｇｒａｎｔ、ＴＸ：Ｔｒａｎｓｍｉｔ、Ｒ
Ｘ：Ｒｅｃｅｉｖｅ、ＰＨ：ＰＨＹ Ｒｅｓｐｏｎｓ
ｅ）が定義されている。
れている。Ｂｕｓ ＲｅｓｅｔプロセスではＲ０：Ｒｅ
ｓｅｔ ＳｔａｒｔとＲ１：Ｒｅｓｅｔ Ｗａｉｔの２
つの状態が定義されている。また、Ｔｒｅｅ ＩＤプロ
セスはＴ０：Ｔｒｅｅ ＩＤｓｔａｒｔ、Ｔ１：Ｃｈｉ
ｌｄ Ｈａｎｄｓｈａｋｅ、Ｔ２：ＰａｒｅｎｔＨａｎ
ｄｓｈａｋｅ、Ｔ３：Ｒｏｏｔ Ｃｏｎｔｅｎｔｉｏｎ
の４つの状態が定義されている。同様にＳｅｌｆ ＩＤ
プロセスでは５つの状態（Ｓ０：ＳｅｌｆＩＤ ｓｔａ
ｒｔ、Ｓ１：Ｓｅｌｆ ＩＤ Ｇｒａｎｔ、Ｓ２：Ｓｅ
ｌｆ ＩＤ Ｒｅｃｅｉｖｅ、Ｓ３：Ｓｅｎｄ Ｓｐｅ
ｅｄ Ｃａｐａｂｉｌｉｔｉｅｓ、Ｓ４：Ｓｅｌｆ Ｉ
Ｄ Ｔｒａｎｓｍｉｔ）が、Ｎｏｒｍａｌプロセスでは
６つの状態（Ａ０：Ｉｄｌｅ 、 Ａ１：Ｒｅｑｕｅｓ
ｔ、Ａ２：Ｇｒａｎｔ、ＴＸ：Ｔｒａｎｓｍｉｔ、Ｒ
Ｘ：Ｒｅｃｅｉｖｅ、ＰＨ：ＰＨＹ Ｒｅｓｐｏｎｓ
ｅ）が定義されている。
【０００５】本発明はこの４つのプロセスのうち主にＮ
ｏｒｍａｌプロセスからＢｕｓ Ｒｅｓｅｔプロセスへ
の遷移過程及びＢｕｓ Ｒｅｓｅｔプロセスの動作に関
するものであるので、以下にこの２つのプロセスの動作
について説明する。
ｏｒｍａｌプロセスからＢｕｓ Ｒｅｓｅｔプロセスへ
の遷移過程及びＢｕｓ Ｒｅｓｅｔプロセスの動作に関
するものであるので、以下にこの２つのプロセスの動作
について説明する。
【０００６】Ｂｕｓ Ｒｅｓｅｔの処理は、処理時間の
短いＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔと処理時間の長い
Ｌｏｎｇ ＢｕｓＲｅｓｅｔの２種類がある。Ｂｕｓ
Ｒｅｓｅｔプロセスを表すステートマシンを図５に示
す。Ｓｈｏｒｔ Ｂｕｓ ＲｅｓｅｔとＬｏｎｇ Ｂｕ
ｓ Ｒｅｓｅｔの区別は変数ｒｅｓｅｔ ｔｉｍｅにＬ
ＯＮＧ ＲＥＳＥＴ ＴＩＭＥをセットするか、ＳＨＯ
ＲＴ ＲＥＳＥＴ ＴＩＭＥをセットするかで行う。Ｌ
ＯＮＧ ＲＥＳＥＴ ＴＩＭＥは約１６６μｓ、ＳＨＯ
ＲＴ ＲＥＳＥＴ ＴＩＭＥは約１．３μｓに規定され
ている（Ｐ１３９４ａ Ｄｒａｆｔ Ｓｔａｎｄａｒｄ
ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓ
ｅｒｉａｌ Ｂｕｓ （Ｓｕｐｐｌｅｍｅｎｔ）， Ｄ
ｒａｆｔ２．０ Ｍａｒ． １５， １９９８参照：た
だし、ＬＯＮＧ ＲＥＳＥＴ ＴＩＭＥは、ＲＥＳＥＴ
ＴＩＭＥとして記載されている）。
短いＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔと処理時間の長い
Ｌｏｎｇ ＢｕｓＲｅｓｅｔの２種類がある。Ｂｕｓ
Ｒｅｓｅｔプロセスを表すステートマシンを図５に示
す。Ｓｈｏｒｔ Ｂｕｓ ＲｅｓｅｔとＬｏｎｇ Ｂｕ
ｓ Ｒｅｓｅｔの区別は変数ｒｅｓｅｔ ｔｉｍｅにＬ
ＯＮＧ ＲＥＳＥＴ ＴＩＭＥをセットするか、ＳＨＯ
ＲＴ ＲＥＳＥＴ ＴＩＭＥをセットするかで行う。Ｌ
ＯＮＧ ＲＥＳＥＴ ＴＩＭＥは約１６６μｓ、ＳＨＯ
ＲＴ ＲＥＳＥＴ ＴＩＭＥは約１．３μｓに規定され
ている（Ｐ１３９４ａ Ｄｒａｆｔ Ｓｔａｎｄａｒｄ
ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓ
ｅｒｉａｌ Ｂｕｓ （Ｓｕｐｐｌｅｍｅｎｔ）， Ｄ
ｒａｆｔ２．０ Ｍａｒ． １５， １９９８参照：た
だし、ＬＯＮＧ ＲＥＳＥＴ ＴＩＭＥは、ＲＥＳＥＴ
ＴＩＭＥとして記載されている）。
【０００７】Ｌｏｎｇ Ｂｕｓ Ｒｅｓｅｔはバスの状
態に依存せずに、バス全体のノードにリセット情報を伝
える必要があるため処理時間が長くなっている。一方、
Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔは処理時間を短くする
ために、リセット処理を開始する前に、パケット送信時
と同様にバスへの信号送信権を獲得する。事前にバスへ
の送信権を獲得するため、Ｂｕｓ Ｒｅｓｅｔ信号を送
信する際に他の全てのノードは受信状態になっている。
態に依存せずに、バス全体のノードにリセット情報を伝
える必要があるため処理時間が長くなっている。一方、
Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔは処理時間を短くする
ために、リセット処理を開始する前に、パケット送信時
と同様にバスへの信号送信権を獲得する。事前にバスへ
の送信権を獲得するため、Ｂｕｓ Ｒｅｓｅｔ信号を送
信する際に他の全てのノードは受信状態になっている。
【０００８】各ノードのＢｕｓ Ｒｅｓｅｔプロセスの
動作を図５に記載のステートマシンに従って説明する。
ノードの電源投入時、ノードのポートでＢｕｓ Ｒｅｓ
ｅｔ信号を検出した場合、ノード自身がＢｕｓ Ｒｅｓ
ｅｔ信号を出力する場合に、他の手順（Ｔｒｅｅ ＩＤ
プロセスやＳｅｌｆ ＩＤプロセスあるいはＮｏｒｍａ
ｌプロセス）のある状態から、Ｂｕｓ Ｒｅｓｅｔプロ
セスの状態Ｒ０：Ｒｅｓｅｔ Ｓｔａｒｔへ遷移して、
Ｂｕｓ Ｒｅｓｅｔ処理を開始する。このとき、Ｓｈｏ
ｒｔ Ｂｕｓ ＲｅｓｅｔあるいはＬｏｎｇ Ｂｕｓ
Ｒｅｓｅｔのどちらを実行するかに依存して、ｒｅｓｅ
ｔ ｔｉｍｅが設定される。状態Ｒ０：Ｒｅｓｅｔ Ｓ
ｔａｒｔでノードはアクティブとなっている全ポートに
対して、Ｂｕｓ Ｒｅｓｅｔ信号を出力する。
動作を図５に記載のステートマシンに従って説明する。
ノードの電源投入時、ノードのポートでＢｕｓ Ｒｅｓ
ｅｔ信号を検出した場合、ノード自身がＢｕｓ Ｒｅｓ
ｅｔ信号を出力する場合に、他の手順（Ｔｒｅｅ ＩＤ
プロセスやＳｅｌｆ ＩＤプロセスあるいはＮｏｒｍａ
ｌプロセス）のある状態から、Ｂｕｓ Ｒｅｓｅｔプロ
セスの状態Ｒ０：Ｒｅｓｅｔ Ｓｔａｒｔへ遷移して、
Ｂｕｓ Ｒｅｓｅｔ処理を開始する。このとき、Ｓｈｏ
ｒｔ Ｂｕｓ ＲｅｓｅｔあるいはＬｏｎｇ Ｂｕｓ
Ｒｅｓｅｔのどちらを実行するかに依存して、ｒｅｓｅ
ｔ ｔｉｍｅが設定される。状態Ｒ０：Ｒｅｓｅｔ Ｓ
ｔａｒｔでノードはアクティブとなっている全ポートに
対して、Ｂｕｓ Ｒｅｓｅｔ信号を出力する。
【０００９】ｒｅｓｅｔ ｔｉｍｅの時間が経過すると
状態をＲ０：Ｒｅｓｅｔ ＳｔａｒｔからＲ１：Ｒｅｓ
ｅｔ Ｗａｉｔへ遷移させる。状態Ｒ１：Ｒｅｓｅｔ
Ｗａｉｔではアクティブとなっている全ポートに対して
Ｉｄｌｅ信号を出力する。ｒｅｓｅｔ ｔｉｍｅ＋ＲＥ
ＳＥＴ ＷＡＩＴ（ＲＥＳＥＴ ＷＡＩＴは約１６０ｎ
ｓ）の時間が経過する前に全ポートからＩｄｌｅ信号あ
るいはＰａｒｅｎｔｎｏｔｉｆｙ信号を受信した場合に
は、Ｔｒｅｅ ＩＤプロセスの最初の状態Ｔ０：Ｔｒｅ
ｅ ＩＤ Ｓｔａｒｔへ状態を遷移させる。ｒｅｓｅｔ
ｔｉｍｅ＋ＲＥＳＥＴ ＷＡＩＴの時間以内にＢｕｓ
Ｒｅｓｅｔ処理が終了していない場合には、状態をＲ
０：Ｒｅｓｅｔ Ｓｔａｒｔへ遷移する。
状態をＲ０：Ｒｅｓｅｔ ＳｔａｒｔからＲ１：Ｒｅｓ
ｅｔ Ｗａｉｔへ遷移させる。状態Ｒ１：Ｒｅｓｅｔ
Ｗａｉｔではアクティブとなっている全ポートに対して
Ｉｄｌｅ信号を出力する。ｒｅｓｅｔ ｔｉｍｅ＋ＲＥ
ＳＥＴ ＷＡＩＴ（ＲＥＳＥＴ ＷＡＩＴは約１６０ｎ
ｓ）の時間が経過する前に全ポートからＩｄｌｅ信号あ
るいはＰａｒｅｎｔｎｏｔｉｆｙ信号を受信した場合に
は、Ｔｒｅｅ ＩＤプロセスの最初の状態Ｔ０：Ｔｒｅ
ｅ ＩＤ Ｓｔａｒｔへ状態を遷移させる。ｒｅｓｅｔ
ｔｉｍｅ＋ＲＥＳＥＴ ＷＡＩＴの時間以内にＢｕｓ
Ｒｅｓｅｔ処理が終了していない場合には、状態をＲ
０：Ｒｅｓｅｔ Ｓｔａｒｔへ遷移する。
【００１０】次に、Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔを
実行する場合のＢｕｓ Ｒｅｓｅｔ処理の開始手順につ
いて図６に示されているステートマシン及び図７に示さ
れている４つのノードで構成されたネットワークを使っ
て説明する。
実行する場合のＢｕｓ Ｒｅｓｅｔ処理の開始手順につ
いて図６に示されているステートマシン及び図７に示さ
れている４つのノードで構成されたネットワークを使っ
て説明する。
【００１１】バス中には送信権を与える役割を担うノー
ド（ｒｏｏｔと呼ばれる）が存在する。図７のネットワ
ークにおいてはＮｏｄｅ ２がｒｏｏｔであることを仮
定している。ここではＮｏｄｅ１がＳｈｏｒｔ Ｂｕｓ
Ｒｅｓｅｔを実行する場合を例として、Ｎｏｄｅ１及
びＮｏｄｅ３の動作に注目する。
ド（ｒｏｏｔと呼ばれる）が存在する。図７のネットワ
ークにおいてはＮｏｄｅ ２がｒｏｏｔであることを仮
定している。ここではＮｏｄｅ１がＳｈｏｒｔ Ｂｕｓ
Ｒｅｓｅｔを実行する場合を例として、Ｎｏｄｅ１及
びＮｏｄｅ３の動作に注目する。
【００１２】Ｎｏｄｅ１はＳｈｏｒｔ Ｂｕｓ Ｒｅｓ
ｅｔを実行する前に送信権の獲得を行う。そのため、図
７（ａ）に示されているように、ｒｏｏｔに対してＲｅ
ｑｕｅｓｔ信号Ｒ１を送信する（図６において、状態が
Ａ０からＡ１へ遷移）。ｒｏｏｔはＮｏｄｅ１からのＲ
ｅｑｕｅｓｔ信号に対してＧｒａｎｔ信号Ｇ２を出力す
る。ｒｏｏｔからのＧｒａｎｔ信号Ｇ２を受信したＮｏ
ｄｅ１は、状態がＡ１：ＲｅｑｕｅｓｔからＴＸ：Ｔｒ
ａｎｓｍｉｔに遷移する。
ｅｔを実行する前に送信権の獲得を行う。そのため、図
７（ａ）に示されているように、ｒｏｏｔに対してＲｅ
ｑｕｅｓｔ信号Ｒ１を送信する（図６において、状態が
Ａ０からＡ１へ遷移）。ｒｏｏｔはＮｏｄｅ１からのＲ
ｅｑｕｅｓｔ信号に対してＧｒａｎｔ信号Ｇ２を出力す
る。ｒｏｏｔからのＧｒａｎｔ信号Ｇ２を受信したＮｏ
ｄｅ１は、状態がＡ１：ＲｅｑｕｅｓｔからＴＸ：Ｔｒ
ａｎｓｍｉｔに遷移する。
【００１３】図７（ｂ）に示されているように、Ｎｏｄ
ｅ１は、Ｄａｔａ ｐｒｅｆｉｘ信号Ｄ４を出力して状
態がＲ０：Ｒｅｓｅｔ Ｓｔａｒｔへ遷移してＢｕｓ
Ｒｅｓｅｔ信号Ｂ５を出力してバスリセット処理を開始
する。
ｅ１は、Ｄａｔａ ｐｒｅｆｉｘ信号Ｄ４を出力して状
態がＲ０：Ｒｅｓｅｔ Ｓｔａｒｔへ遷移してＢｕｓ
Ｒｅｓｅｔ信号Ｂ５を出力してバスリセット処理を開始
する。
【００１４】一方、他のノード（例えばＮｏｄｅ３）
は、図７（ａ）に示されているように、ｒｏｏｔからの
Ｄａｔａ ｐｒｅｆｉｘ信号Ｄ２，Ｄ３を受信すると、
状態がＡ０からＲＸ：Ｒｅｃｅｉｖｅへ遷移する。状態
ＲＸに居る際にＢｕｓ Ｒｅｓｅｔ信号Ｂ６，Ｂ７を受
信すると、ｒｅｓｅｔ ｔｉｍｅにＳＨＯＲＴ ＲＥＳ
ＥＴ ＴＩＭＥをセットして状態がＲ０：Ｒｅｓｅｔ
Ｓｔａｒｔに遷移し、Ｄａｔａ ｐｒｅｆｉｘ信号及び
Ｂｕｓ Ｒｅｓｅｔ信号Ｄ５，Ｄ６を出力してバスリセ
ット処理を開始する。全ノードの状態がＲ０からＲ１に
遷移すると、図７（ｃ）に示されているように、バスに
対してＩｄｌｅ信号Ｉ８〜Ｉ１０を出力し、次のプロセ
スであるＴｒｅｅ ＩＤプロセスを開始する。
は、図７（ａ）に示されているように、ｒｏｏｔからの
Ｄａｔａ ｐｒｅｆｉｘ信号Ｄ２，Ｄ３を受信すると、
状態がＡ０からＲＸ：Ｒｅｃｅｉｖｅへ遷移する。状態
ＲＸに居る際にＢｕｓ Ｒｅｓｅｔ信号Ｂ６，Ｂ７を受
信すると、ｒｅｓｅｔ ｔｉｍｅにＳＨＯＲＴ ＲＥＳ
ＥＴ ＴＩＭＥをセットして状態がＲ０：Ｒｅｓｅｔ
Ｓｔａｒｔに遷移し、Ｄａｔａ ｐｒｅｆｉｘ信号及び
Ｂｕｓ Ｒｅｓｅｔ信号Ｄ５，Ｄ６を出力してバスリセ
ット処理を開始する。全ノードの状態がＲ０からＲ１に
遷移すると、図７（ｃ）に示されているように、バスに
対してＩｄｌｅ信号Ｉ８〜Ｉ１０を出力し、次のプロセ
スであるＴｒｅｅ ＩＤプロセスを開始する。
【００１５】次に、ノードが持つポートについて説明す
る。従来の１３９４ノードはＤＳＬｉｎｋ方式と呼ばれ
る伝送方式を使用し、伝送路にツイストペア線を使用し
ている。この場合にはノード間距離が４．５ｍ以下に制
限される。一方、伝送路符号化方式を８Ｂ／１０Ｂブロ
ック符号化とスクランブラを組み合わせた伝送方式と、
伝送路に光ファイバやＵＴＰを使用することによりノー
ド間距離を50m 以上に延長することが可能である（Ｐ１
３９４ｂ Ｄｒａｆｔ Ｓｔａｎｄａｒｄ ｆｏｒ ａ
Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｅｒｉａｌ
Ｂｕｓ（Ｓｕｐｐｌｅｍｅｎｔ） Ｄｒａｆｔ ０．１
７ Ｆｅｂ． ５，１９９９参照）。
る。従来の１３９４ノードはＤＳＬｉｎｋ方式と呼ばれ
る伝送方式を使用し、伝送路にツイストペア線を使用し
ている。この場合にはノード間距離が４．５ｍ以下に制
限される。一方、伝送路符号化方式を８Ｂ／１０Ｂブロ
ック符号化とスクランブラを組み合わせた伝送方式と、
伝送路に光ファイバやＵＴＰを使用することによりノー
ド間距離を50m 以上に延長することが可能である（Ｐ１
３９４ｂ Ｄｒａｆｔ Ｓｔａｎｄａｒｄ ｆｏｒ ａ
Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｅｒｉａｌ
Ｂｕｓ（Ｓｕｐｐｌｅｍｅｎｔ） Ｄｒａｆｔ ０．１
７ Ｆｅｂ． ５，１９９９参照）。
【００１６】長距離ポートの概略構成が図８に示されて
いる。同図において、送信側は、上位レイヤからの信号
の伝送路符号化を行う符号化回路、パラレル信号をシリ
アル信号に変換するパラレル・シリアル変換回路で構成
される。受信側はシリアル信号をパラレル信号に変換す
るシリアル・パラレル変換回路、伝送路符号の復号化を
行う復号化回路から構成される。長距離ポートでは送信
側の伝送路と受信側の伝送路が独立しているため、全２
重通信が可能となる。
いる。同図において、送信側は、上位レイヤからの信号
の伝送路符号化を行う符号化回路、パラレル信号をシリ
アル信号に変換するパラレル・シリアル変換回路で構成
される。受信側はシリアル信号をパラレル信号に変換す
るシリアル・パラレル変換回路、伝送路符号の復号化を
行う復号化回路から構成される。長距離ポートでは送信
側の伝送路と受信側の伝送路が独立しているため、全２
重通信が可能となる。
【００１７】
【発明が解決しようとする課題】しかしながら、ノード
間距離が長い場合には対向ノードからのＢｕｓ Ｒｅｓ
ｅｔ信号の到着が遅れるため、Ｓｈｏｒｔ Ｂｕｓ Ｒ
ｅｓｅｔを実行しても、Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅ
ｔの後にＬｏｎｇ Ｂｕｓ Ｒｅｓｅｔを実行し、Ｂｕ
ｓ Ｒｅｓｅｔの処理時間が長くなるという課題があ
る。
間距離が長い場合には対向ノードからのＢｕｓ Ｒｅｓ
ｅｔ信号の到着が遅れるため、Ｓｈｏｒｔ Ｂｕｓ Ｒ
ｅｓｅｔを実行しても、Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅ
ｔの後にＬｏｎｇ Ｂｕｓ Ｒｅｓｅｔを実行し、Ｂｕ
ｓ Ｒｅｓｅｔの処理時間が長くなるという課題があ
る。
【００１８】４つのノードで構成されるネットワークに
おいてＮｏｄｅ２とＮｏｄｅ３との間が長距離化されて
いる場合のＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔ動作を図９
に示す。状態Ａ０にいるＮｏｄｅ１はｒｏｏｔであるＮ
ｏｄｅ２にＲｅｑｕｅｓｔ信号を送信する。Ｒｅｑｕｅ
ｓｔ信号を受信したＮｏｄｅ２はＮｏｄｅ１に対してＧ
ｒａｎｔ信号を出力する。Ｇｒａｎｔ信号を受信して送
信権を獲得したことを認識したＮｏｄｅ１は状態ＴＸに
遷移してＤａｔａ ｐｒｅｆｉｘ信号ＤＤを出力する。
その後、状態をＲ０に遷移してＢｕｓ Ｒｅｓｅｔ信号
ＢＲを出力する。
おいてＮｏｄｅ２とＮｏｄｅ３との間が長距離化されて
いる場合のＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔ動作を図９
に示す。状態Ａ０にいるＮｏｄｅ１はｒｏｏｔであるＮ
ｏｄｅ２にＲｅｑｕｅｓｔ信号を送信する。Ｒｅｑｕｅ
ｓｔ信号を受信したＮｏｄｅ２はＮｏｄｅ１に対してＧ
ｒａｎｔ信号を出力する。Ｇｒａｎｔ信号を受信して送
信権を獲得したことを認識したＮｏｄｅ１は状態ＴＸに
遷移してＤａｔａ ｐｒｅｆｉｘ信号ＤＤを出力する。
その後、状態をＲ０に遷移してＢｕｓ Ｒｅｓｅｔ信号
ＢＲを出力する。
【００１９】Ｎｏｄｅ１からのＢｕｓ Ｒｅｓｅｔ信号
を受信したＮｏｄｅ２は状態をＲ０に遷移して、Ｎｏｄ
ｅ１及びＮｏｄｅ３に対してＢｕｓ Ｒｅｓｅｔ信号を
出力する。
を受信したＮｏｄｅ２は状態をＲ０に遷移して、Ｎｏｄ
ｅ１及びＮｏｄｅ３に対してＢｕｓ Ｒｅｓｅｔ信号を
出力する。
【００２０】Ｎｏｄｅ２からのＢｕｓ Ｒｅｓｅｔ信号
を受信したＮｏｄｅ３は状態をＲ０に遷移して、Ｎｏｄ
ｅ２及びＮｏｄｅ４に対してＢｕｓ Ｒｅｓｅｔ信号を
出力する。
を受信したＮｏｄｅ３は状態をＲ０に遷移して、Ｎｏｄ
ｅ２及びＮｏｄｅ４に対してＢｕｓ Ｒｅｓｅｔ信号を
出力する。
【００２１】前述したとおり、Ｓｈｏｒｔ Ｂｕｓ Ｒ
ｅｓｅｔを実行後Ｌｏｎｇ ＢｕｓＲｅｓｅｔを実行し
ないための条件は、状態R1にいる間にＢｕｓ Ｒｅｓｅ
ｔ信号の受信を終了し、ポートではＩｄｌｅ信号あるい
はＰａｒｅｎｔ ｎｏｔｉｆｙ信号を受信していること
である。従って、このネットワークにおいてＳｈｏｒｔ
Ｂｕｓ Ｒｅｓｅｔが有効に動作するためには、Ｎｏ
ｄｅ２がＲ０に遷移してから、状態Ｒ１に止まっている
時間２×ｒｅｓｅｔ ｔｉｍｅ＋ＲＥＳＥＴＷＡＩＴ＝
２．７６μｓの間にＮｏｄｅ３からのＩｄｌｅ信号を受
信する必要がある。この条件を満足するには、ケーブル
の伝搬遅延をｃａｂｌｅ ｄｅｌａｙとして、ポートイ
ンタフェースへ信号が入力されてから、そのレスポンス
がポートインタフェースへ出力されるまでの時間をｐｈ
ｙ ｄｅｌａｙとするならば、 ２×reset time+RESET WAIT ＞２×(cable delay+phy d
elay)+reset time すなわち、 reset time+RESET WAIT ＞２×(cable delay+phy dela
y) でなければならない。ここで、ｒｅｓｅｔ ｔｉｍｅ＝
ＳＨＯＲＴ ＲＥＳＥＴＴＩＭＥ、ｐｈｙ ｄｅｌａｙ
＝３００ｎｓ、ケーブルの伝搬遅延５ｎｓ／ｍと仮定す
ると、Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔが有効に動作す
るノード間距離は最大７８ｍとなる。つまり、ノード間
距離が７８ｍを越える場合にはＳｈｏｒｔ Ｂｕｓ Ｒ
ｅｓｅｔは正常に動作せずに、Ｌｏｎｇ Ｂｕｓ Ｒｅ
ｓｅｔが実行されることになる。
ｅｓｅｔを実行後Ｌｏｎｇ ＢｕｓＲｅｓｅｔを実行し
ないための条件は、状態R1にいる間にＢｕｓ Ｒｅｓｅ
ｔ信号の受信を終了し、ポートではＩｄｌｅ信号あるい
はＰａｒｅｎｔ ｎｏｔｉｆｙ信号を受信していること
である。従って、このネットワークにおいてＳｈｏｒｔ
Ｂｕｓ Ｒｅｓｅｔが有効に動作するためには、Ｎｏ
ｄｅ２がＲ０に遷移してから、状態Ｒ１に止まっている
時間２×ｒｅｓｅｔ ｔｉｍｅ＋ＲＥＳＥＴＷＡＩＴ＝
２．７６μｓの間にＮｏｄｅ３からのＩｄｌｅ信号を受
信する必要がある。この条件を満足するには、ケーブル
の伝搬遅延をｃａｂｌｅ ｄｅｌａｙとして、ポートイ
ンタフェースへ信号が入力されてから、そのレスポンス
がポートインタフェースへ出力されるまでの時間をｐｈ
ｙ ｄｅｌａｙとするならば、 ２×reset time+RESET WAIT ＞２×(cable delay+phy d
elay)+reset time すなわち、 reset time+RESET WAIT ＞２×(cable delay+phy dela
y) でなければならない。ここで、ｒｅｓｅｔ ｔｉｍｅ＝
ＳＨＯＲＴ ＲＥＳＥＴＴＩＭＥ、ｐｈｙ ｄｅｌａｙ
＝３００ｎｓ、ケーブルの伝搬遅延５ｎｓ／ｍと仮定す
ると、Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔが有効に動作す
るノード間距離は最大７８ｍとなる。つまり、ノード間
距離が７８ｍを越える場合にはＳｈｏｒｔ Ｂｕｓ Ｒ
ｅｓｅｔは正常に動作せずに、Ｌｏｎｇ Ｂｕｓ Ｒｅ
ｓｅｔが実行されることになる。
【００２２】ノード間距離が長い場合にも正常にＳｈｏ
ｒｔ Ｂｕｓ Ｒｅｓｅｔを実行できるようにするため
の手段として、現行１．３μｓに定義されているＳＨＯ
ＲＴＲＥＳＥＴ ＴＩＭＥの値を大きくすることが考え
られる。しかしながら、ＳＨＯＲＴ ＲＥＳＥＴ ＴＩ
ＭＥが１．３μｓと定義されているノードと、ＳＨＯＲ
Ｔ ＲＥＳＥＴ ＴＩＭＥの値を大きくしたノード間で
のＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔ動作を考えた場合、
Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔを有効に動作させるた
めにはＳＨＯＲＴ ＲＥＳＥＴ ＴＩＭＥの値には上限
がある。
ｒｔ Ｂｕｓ Ｒｅｓｅｔを実行できるようにするため
の手段として、現行１．３μｓに定義されているＳＨＯ
ＲＴＲＥＳＥＴ ＴＩＭＥの値を大きくすることが考え
られる。しかしながら、ＳＨＯＲＴ ＲＥＳＥＴ ＴＩ
ＭＥが１．３μｓと定義されているノードと、ＳＨＯＲ
Ｔ ＲＥＳＥＴ ＴＩＭＥの値を大きくしたノード間で
のＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔ動作を考えた場合、
Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔを有効に動作させるた
めにはＳＨＯＲＴ ＲＥＳＥＴ ＴＩＭＥの値には上限
がある。
【００２３】図１０に示されているように従来のタイマ
値を持つノードとタイマ値とを変更したノードが接続さ
れた場合、Ｎｏｄｅ１がＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅ
ｔからＬｏｎｇ Ｂｕｓ Ｒｅｓｅｔに切替わらないた
めには、 ２×(cable delay+phydelay)+MOD SHORT RESET TIME ＜２×SHORT RESET TIME+RESET WAIT を満足する必要がある。
値を持つノードとタイマ値とを変更したノードが接続さ
れた場合、Ｎｏｄｅ１がＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅ
ｔからＬｏｎｇ Ｂｕｓ Ｒｅｓｅｔに切替わらないた
めには、 ２×(cable delay+phydelay)+MOD SHORT RESET TIME ＜２×SHORT RESET TIME+RESET WAIT を満足する必要がある。
【００２４】ここで、ノード間距離を４．５ｍ、ケーブ
ル遅延を５ｎｓ／ｍ、ｐｈｙ ｄｅｌａｙ＝１４４ｎｓ
と仮定すると、ＭＯＤ ＳＨＯＲＴ ＲＥＳＥＴ ＴＩ
ＭＥは２．４μｓ以下でなければならない。従って、Ｓ
ＨＯＲＴ ＲＥＳＥＴ ＴＩＭＥの値を変更したとして
も、Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔが正常に動作する
範囲は制限されることになる。
ル遅延を５ｎｓ／ｍ、ｐｈｙ ｄｅｌａｙ＝１４４ｎｓ
と仮定すると、ＭＯＤ ＳＨＯＲＴ ＲＥＳＥＴ ＴＩ
ＭＥは２．４μｓ以下でなければならない。従って、Ｓ
ＨＯＲＴ ＲＥＳＥＴ ＴＩＭＥの値を変更したとして
も、Ｓｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔが正常に動作する
範囲は制限されることになる。
【００２５】本発明は上記問題点を解決するためになさ
れたものであり、その目的は１３９４を使用したネット
ワークにおいてノード間距離が４．５ｍを越える場合に
おいても、ノード間距離に依存せずにＳｈｏｒｔ Ｂｕ
ｓ Ｒｅｓｅｔを正常に動作させるための送受信回路及
び送受信方法並びに送受信制御プログラムを記録した記
録媒体を提供することである。
れたものであり、その目的は１３９４を使用したネット
ワークにおいてノード間距離が４．５ｍを越える場合に
おいても、ノード間距離に依存せずにＳｈｏｒｔ Ｂｕ
ｓ Ｒｅｓｅｔを正常に動作させるための送受信回路及
び送受信方法並びに送受信制御プログラムを記録した記
録媒体を提供することである。
【００２６】
【課題を解決するための手段】本発明による送受信回路
は、伝送路からの信号を上位レイヤで認識できる復号化
信号へ変換する送受信回路であって、前記上位レイヤか
らの信号中にバスリセット信号を検出したことに応答し
て該上位レイヤに対して自回路がアイドル状態であるこ
とを擬似的に示す擬似アイドル信号を前記復号化信号の
代わりに送出し該上位レイヤに対するバスリセット信号
の送信を遮断する制御手段を含むことを特徴とする。さ
らに、前記制御手段は、前記上位レイヤへの信号中にバ
スリセット信号を検出したことに応答して前記擬似アイ
ドル信号の代わりに前記復号化信号を送出することを特
徴とする。
は、伝送路からの信号を上位レイヤで認識できる復号化
信号へ変換する送受信回路であって、前記上位レイヤか
らの信号中にバスリセット信号を検出したことに応答し
て該上位レイヤに対して自回路がアイドル状態であるこ
とを擬似的に示す擬似アイドル信号を前記復号化信号の
代わりに送出し該上位レイヤに対するバスリセット信号
の送信を遮断する制御手段を含むことを特徴とする。さ
らに、前記制御手段は、前記上位レイヤへの信号中にバ
スリセット信号を検出したことに応答して前記擬似アイ
ドル信号の代わりに前記復号化信号を送出することを特
徴とする。
【００２７】本発明による送受信方法は、伝送路からの
信号を上位レイヤで認識できる復号化信号へ変換する送
受信回路における送受信方法であって、前記上位レイヤ
からの信号中にバスリセット信号を検出する検出ステッ
プと、この検出に応答して該上位レイヤに対して自回路
がアイドル状態であることを擬似的に示す擬似アイドル
信号を前記復号化信号の代わりに送出し該上位レイヤに
対するバスリセット信号の送信を遮断するステップとを
含むことを特徴とする。なお、前記上位レイヤへの信号
中にバスリセット信号を検出したことに応答して前記擬
似アイドル信号の代わりに前記復号化信号を送出するス
テップを更に含んでも良い。
信号を上位レイヤで認識できる復号化信号へ変換する送
受信回路における送受信方法であって、前記上位レイヤ
からの信号中にバスリセット信号を検出する検出ステッ
プと、この検出に応答して該上位レイヤに対して自回路
がアイドル状態であることを擬似的に示す擬似アイドル
信号を前記復号化信号の代わりに送出し該上位レイヤに
対するバスリセット信号の送信を遮断するステップとを
含むことを特徴とする。なお、前記上位レイヤへの信号
中にバスリセット信号を検出したことに応答して前記擬
似アイドル信号の代わりに前記復号化信号を送出するス
テップを更に含んでも良い。
【００２８】本発明による記憶媒体は、伝送路からの信
号を上位レイヤで認識できる復号化信号へ変換する送受
信回路における送受信制御プログラムを記録した記録媒
体であって、前記制御プログラムは、前記上位レイヤか
らの信号中にバスリセット信号を検出する検出ステップ
と、この検出に応答して該上位レイヤに対して自回路が
アイドル状態であることを擬似的に示す擬似アイドル信
号を前記復号化信号の代わりに送出し該上位レイヤに対
するバスリセット信号の送信を遮断するステップとを含
むことを特徴とする。なお、前記制御プログラムは、前
記上位レイヤへの信号中にバスリセット信号を検出した
ことに応答して前記擬似アイドル信号の代わりに前記復
号化信号を送出するステップを更に含んでも良い。
号を上位レイヤで認識できる復号化信号へ変換する送受
信回路における送受信制御プログラムを記録した記録媒
体であって、前記制御プログラムは、前記上位レイヤか
らの信号中にバスリセット信号を検出する検出ステップ
と、この検出に応答して該上位レイヤに対して自回路が
アイドル状態であることを擬似的に示す擬似アイドル信
号を前記復号化信号の代わりに送出し該上位レイヤに対
するバスリセット信号の送信を遮断するステップとを含
むことを特徴とする。なお、前記制御プログラムは、前
記上位レイヤへの信号中にバスリセット信号を検出した
ことに応答して前記擬似アイドル信号の代わりに前記復
号化信号を送出するステップを更に含んでも良い。
【００２９】要するに本発明では、Ｂｕｓ Ｒｅｓｅｔ
信号を送信した後、対向ノードが送信するＢｕｓ Ｒｅ
ｓｅｔ信号を遮断することにより、伝送遅延により遅れ
て到着するＢｕｓ Ｒｅｓｅｔ信号によってＬｏｎｇ
Ｂｕｓ Ｒｅｓｅｔへ変化することを防ぐことができ、
ノード間距離が長い場合においてもＳｈｏｒｔ Ｂｕｓ
Ｒｅｓｅｔを正常に動作させることができる。
信号を送信した後、対向ノードが送信するＢｕｓ Ｒｅ
ｓｅｔ信号を遮断することにより、伝送遅延により遅れ
て到着するＢｕｓ Ｒｅｓｅｔ信号によってＬｏｎｇ
Ｂｕｓ Ｒｅｓｅｔへ変化することを防ぐことができ、
ノード間距離が長い場合においてもＳｈｏｒｔ Ｂｕｓ
Ｒｅｓｅｔを正常に動作させることができる。
【００３０】
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。なお、以下の説明におい
て参照する各図においては、他の図と同等部分には同一
符号が付されている。
いて図面を参照して説明する。なお、以下の説明におい
て参照する各図においては、他の図と同等部分には同一
符号が付されている。
【００３１】図１は本発明による送受信回路の実施の一
形態を示すブロック図である。同図において、送受信回
路は、符号化回路１と、パラレル・シリアル変換回路２
と、シリアル・パラレル変換回路３と、復号化回路４
と、Ｄａｔａ ｐｒｅｆｉｘ検出回路５と、Ｔｘ Ｂｕ
ｓ Ｒｅｓｅｔ検出回路６と、Ｒｘ Ｂｕｓ Ｒｅｓｅ
ｔ検出回路７と、カウンタ８と、セレクタ制御回路９
と、セレクタ１０とを含んで構成されている。
形態を示すブロック図である。同図において、送受信回
路は、符号化回路１と、パラレル・シリアル変換回路２
と、シリアル・パラレル変換回路３と、復号化回路４
と、Ｄａｔａ ｐｒｅｆｉｘ検出回路５と、Ｔｘ Ｂｕ
ｓ Ｒｅｓｅｔ検出回路６と、Ｒｘ Ｂｕｓ Ｒｅｓｅ
ｔ検出回路７と、カウンタ８と、セレクタ制御回路９
と、セレクタ１０とを含んで構成されている。
【００３２】符号化回路１は、上位レイヤからの信号を
スクランブル化や伝送路符号化を行い、伝送路中を伝搬
できる符号への変換を行いパラレル信号を出力する機能
をもつ。
スクランブル化や伝送路符号化を行い、伝送路中を伝搬
できる符号への変換を行いパラレル信号を出力する機能
をもつ。
【００３３】パラレル・シリアル変換回路２は、符号化
回路１からのパラレル信号をシリアル信号に変換して、
伝送路上へ出力する機能を持つ。
回路１からのパラレル信号をシリアル信号に変換して、
伝送路上へ出力する機能を持つ。
【００３４】シリアル・パラレル変換回路３は、伝送路
からのシリアル信号をパラレル信号に変換する機能を持
つ。復号化回路４は、シリアル・パラレル変換回路から
のパラレル信号を上位レイヤで処理できる信号へ復号化
する機能を持つ。
からのシリアル信号をパラレル信号に変換する機能を持
つ。復号化回路４は、シリアル・パラレル変換回路から
のパラレル信号を上位レイヤで処理できる信号へ復号化
する機能を持つ。
【００３５】Ｄａｔａ ｐｒｅｆｉｘ検出回路５は、上
位レイヤからの信号がＤａｔａ ｐｒｅｆｉｘ信号であ
ることを検出し、Ｄａｔａ ｐｒｅｆｉｘ信号を送信し
ていることを通知する信号を出力する。
位レイヤからの信号がＤａｔａ ｐｒｅｆｉｘ信号であ
ることを検出し、Ｄａｔａ ｐｒｅｆｉｘ信号を送信し
ていることを通知する信号を出力する。
【００３６】Ｔｘ Ｂｕｓ Ｒｅｓｅｔ検出回路６は、
上位レイヤからの信号がＢｕｓ Ｒｅｓｅｔ信号である
ことを検出し、Ｂｕｓ Ｒｅｓｅｔ信号の送信を開始し
たことを通知する信号を出力する。
上位レイヤからの信号がＢｕｓ Ｒｅｓｅｔ信号である
ことを検出し、Ｂｕｓ Ｒｅｓｅｔ信号の送信を開始し
たことを通知する信号を出力する。
【００３７】Ｒｘ Ｂｕｓ Ｒｅｓｅｔ検出回路７は、
復号化回路４の出力信号がＢｕｓＲｅｓｅｔ信号である
ことを検出し、Ｂｕｓ Ｒｅｓｅｔ信号を受信している
ことを通知する信号を出力する。
復号化回路４の出力信号がＢｕｓＲｅｓｅｔ信号である
ことを検出し、Ｂｕｓ Ｒｅｓｅｔ信号を受信している
ことを通知する信号を出力する。
【００３８】カウンタ８は、Ｒｘ Ｂｕｓ Ｒｅｓｅｔ
検出回路７からの信号によりカウンタ動作を開始し、Ｂ
ｕｓ Ｒｅｓｅｔ信号を検出している間カウンタ動作を
継続する。また、このカウンタ８は、Ｂｕｓ Ｒｅｓｅ
ｔ信号を検出してからＳＨＯＲＴ ＲＥＳＥＴ ＴＩＭ
Ｅ時間経過した場合に、これを知らせるための信号を出
力する。
検出回路７からの信号によりカウンタ動作を開始し、Ｂ
ｕｓ Ｒｅｓｅｔ信号を検出している間カウンタ動作を
継続する。また、このカウンタ８は、Ｂｕｓ Ｒｅｓｅ
ｔ信号を検出してからＳＨＯＲＴ ＲＥＳＥＴ ＴＩＭ
Ｅ時間経過した場合に、これを知らせるための信号を出
力する。
【００３９】セレクタ制御回路９は、Ｄａｔａ ｐｒｅ
ｆｉｘ検出回路５からの信号、ＴｘＢｕｓ Ｒｅｓｅｔ
検出回路６からの信号、Ｒｘ Ｂｕｓ Ｒｅｓｅｔ検出
回路７からの信号及びカウンタ８からの信号よりセレク
タ制御信号を生成する。
ｆｉｘ検出回路５からの信号、ＴｘＢｕｓ Ｒｅｓｅｔ
検出回路６からの信号、Ｒｘ Ｂｕｓ Ｒｅｓｅｔ検出
回路７からの信号及びカウンタ８からの信号よりセレク
タ制御信号を生成する。
【００４０】セレクタ１０は、セレクタ制御回路９から
の信号により上位レイヤに対して伝達する信号を擬似的
に生成されたＩｄｌｅ信号に、あるいは復号化回路４か
らの出力信号に切替える。
の信号により上位レイヤに対して伝達する信号を擬似的
に生成されたＩｄｌｅ信号に、あるいは復号化回路４か
らの出力信号に切替える。
【００４１】ところで、セレクタ制御回路９は、図２に
示されているステートマシンで構成されている。ステー
トマシンは、Ｅ０：Ｎｏｒｍａｌ、Ｅ１：Ｅｓｃａｐ
ｅ、Ｅ２：Ｔｘ ＤＰ、Ｅ３：Ｔｘ Ｒｅｓｅｔ、Ｅ
４：Ｒｘ Ｒｅｓｅｔの５つの状態で構成される。状態
Ｅ０は通常の状態を表す。なお、請求項５における動作
状態１は状態Ｅ０、動作状態２は状態Ｅ１、動作状態３
は状態Ｅ２、動作状態４は状態Ｅ３、動作状態５は状態
Ｅ４にそれぞれ対応する。
示されているステートマシンで構成されている。ステー
トマシンは、Ｅ０：Ｎｏｒｍａｌ、Ｅ１：Ｅｓｃａｐ
ｅ、Ｅ２：Ｔｘ ＤＰ、Ｅ３：Ｔｘ Ｒｅｓｅｔ、Ｅ
４：Ｒｘ Ｒｅｓｅｔの５つの状態で構成される。状態
Ｅ０は通常の状態を表す。なお、請求項５における動作
状態１は状態Ｅ０、動作状態２は状態Ｅ１、動作状態３
は状態Ｅ２、動作状態４は状態Ｅ３、動作状態５は状態
Ｅ４にそれぞれ対応する。
【００４２】状態Ｅ０の時に復号化回路４からの出力に
Ｂｕｓ Ｒｅｓｅｔ信号を検出した場合に状態Ｅ１へ遷
移する。状態Ｅ１からは、受信側及び送信側でＢｕｓ
Ｒｅｓｅｔ信号以外の信号を受信した時に状態Ｅ０へ遷
移する。
Ｂｕｓ Ｒｅｓｅｔ信号を検出した場合に状態Ｅ１へ遷
移する。状態Ｅ１からは、受信側及び送信側でＢｕｓ
Ｒｅｓｅｔ信号以外の信号を受信した時に状態Ｅ０へ遷
移する。
【００４３】状態Ｅ０の時にＤａｔａ ｐｒｅｆｉｘ検
出回路５からの出力信号がＤａｔａｐｒｅｆｉｘ信号を
検出したことを示した場合に状態E2へ遷移する。
出回路５からの出力信号がＤａｔａｐｒｅｆｉｘ信号を
検出したことを示した場合に状態E2へ遷移する。
【００４４】状態Ｅ２の時にＤａｔａ ｐｒｅｆｉｘ検
出回路５からの出力信号がＤａｔａｐｒｅｆｉｘ信号を
検出したことを示し続けた場合は状態Ｅ２に止まる。Ｄ
ａｔａ ｐｒｅｆｉｘ検出回路５によってＤａｔａ ｐ
ｒｅｆｉｘ信号を検出しなくなり、かわりにＴｘ Ｂｕ
ｓ Ｒｅｓｅｔ検出回路６によりＢｕｓ Ｒｅｓｅｔ信
号を検出した場合には、状態Ｅ３へ遷移する。Ｄａｔａ
ｐｒｅｆｉｘ信号あるいはＢｕｓ Ｒｅｓｅｔ信号以
外の信号を検出した場合には、状態Ｅ０へ遷移する。
出回路５からの出力信号がＤａｔａｐｒｅｆｉｘ信号を
検出したことを示し続けた場合は状態Ｅ２に止まる。Ｄ
ａｔａ ｐｒｅｆｉｘ検出回路５によってＤａｔａ ｐ
ｒｅｆｉｘ信号を検出しなくなり、かわりにＴｘ Ｂｕ
ｓ Ｒｅｓｅｔ検出回路６によりＢｕｓ Ｒｅｓｅｔ信
号を検出した場合には、状態Ｅ３へ遷移する。Ｄａｔａ
ｐｒｅｆｉｘ信号あるいはＢｕｓ Ｒｅｓｅｔ信号以
外の信号を検出した場合には、状態Ｅ０へ遷移する。
【００４５】状態Ｅ３の時にＲｘ Ｂｕｓ Ｒｅｓｅｔ
検出回路７からの出力がＢｕｓ Ｒｅｓｅｔ信号を検出
したことを示した場合には状態Ｅ４へ遷移する。Ｂｕｓ
Ｒｅｓｅｔ信号を検出しない場合には状態Ｅ３に止ま
る。
検出回路７からの出力がＢｕｓ Ｒｅｓｅｔ信号を検出
したことを示した場合には状態Ｅ４へ遷移する。Ｂｕｓ
Ｒｅｓｅｔ信号を検出しない場合には状態Ｅ３に止ま
る。
【００４６】状態Ｅ４の時に、カウンタ８からの出力
が、ＳＨＯＲＴ ＲＥＳＥＴ ＴＩＭＥ時間が経過した
ことを示した場合、あるいはＲｘ Ｂｕｓ Ｒｅｓｅｔ
検出回路７からの出力がＢｕｓ Ｒｅｓｅｔ信号以外の
信号を受信していることを示した場合に状態Ｅ０へ遷移
する。
が、ＳＨＯＲＴ ＲＥＳＥＴ ＴＩＭＥ時間が経過した
ことを示した場合、あるいはＲｘ Ｂｕｓ Ｒｅｓｅｔ
検出回路７からの出力がＢｕｓ Ｒｅｓｅｔ信号以外の
信号を受信していることを示した場合に状態Ｅ０へ遷移
する。
【００４７】なお、状態Ｅ０、Ｅ１、Ｅ２に止まってい
る場合には、セレクタ制御信号としては復号化回路４か
らの出力を上位レイヤへ伝達するための信号を出力し、
状態Ｅ３、Ｅ４に止まっている場合には、擬似的に生成
したＩｄｌｅ信号を上位レイヤへ伝達するための信号を
出力する。
る場合には、セレクタ制御信号としては復号化回路４か
らの出力を上位レイヤへ伝達するための信号を出力し、
状態Ｅ３、Ｅ４に止まっている場合には、擬似的に生成
したＩｄｌｅ信号を上位レイヤへ伝達するための信号を
出力する。
【００４８】以上のような４つ動作の状態Ｅ０〜Ｅ４を
有するセレクタ制御回路は、実際には図２の状態遷移図
に従って周知のＰＬＡ（Ｐｒｏｇｒａｍａｂｌｅ Ｌｏ
ｇｉｃ Ａｒｒａｙ）をプログラミングすることによっ
て実現することになる。このプログラミング手法や用い
るデバイスについては当業者に周知であるので、ここで
は説明を省略する。
有するセレクタ制御回路は、実際には図２の状態遷移図
に従って周知のＰＬＡ（Ｐｒｏｇｒａｍａｂｌｅ Ｌｏ
ｇｉｃ Ａｒｒａｙ）をプログラミングすることによっ
て実現することになる。このプログラミング手法や用い
るデバイスについては当業者に周知であるので、ここで
は説明を省略する。
【００４９】ここで、上述した図７に示されているよう
な４ノードで構成される１３９４ネットワークを考え
る。ここでは、Ｎｏｄｅ２及びＮｏｄｅ３が図１の送受
信回路を内蔵した長距離ポートで接続されていると仮定
する。このネットワーク構成において、Ｎｏｄｅ１がＳ
ｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔを発生させた場合の本発
明の動作について図３を用いて説明する。
な４ノードで構成される１３９４ネットワークを考え
る。ここでは、Ｎｏｄｅ２及びＮｏｄｅ３が図１の送受
信回路を内蔵した長距離ポートで接続されていると仮定
する。このネットワーク構成において、Ｎｏｄｅ１がＳ
ｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔを発生させた場合の本発
明の動作について図３を用いて説明する。
【００５０】まず、Ｎｏｄｅ１は送信権を獲得するため
に、Ｎｏｄｅ２に対してＲｅｑｕｅｓｔ信号を送信する
（状態はＡ０：ＩｄｌｅからＡ１：Ｒｅｑｕｅｓｔへ遷
移）。Ｎｏｄｅ２はＮｏｄｅ１に対してＧｒａｎｔ信号
を送信する。Ｎｏｄｅ１はＮｏｄｅ２からのＧｒａｎｔ
信号を受信すると状態をＴＸ：Ｔｒａｎｓｍｉｔへ遷移
する。状態ＴＸ：ＴｒａｎｓｍｉｔでＤａｔａ ｐｒｅ
ｆｉｘ信号を出力したＮｏｄｅ１は状態をＲ０：Ｒｅｓ
ｅｔ Ｓｔａｒｔへ遷移させ、Ｂｕｓ Ｒｅｓｅｔ信号
を出力する。
に、Ｎｏｄｅ２に対してＲｅｑｕｅｓｔ信号を送信する
（状態はＡ０：ＩｄｌｅからＡ１：Ｒｅｑｕｅｓｔへ遷
移）。Ｎｏｄｅ２はＮｏｄｅ１に対してＧｒａｎｔ信号
を送信する。Ｎｏｄｅ１はＮｏｄｅ２からのＧｒａｎｔ
信号を受信すると状態をＴＸ：Ｔｒａｎｓｍｉｔへ遷移
する。状態ＴＸ：ＴｒａｎｓｍｉｔでＤａｔａ ｐｒｅ
ｆｉｘ信号を出力したＮｏｄｅ１は状態をＲ０：Ｒｅｓ
ｅｔ Ｓｔａｒｔへ遷移させ、Ｂｕｓ Ｒｅｓｅｔ信号
を出力する。
【００５１】Ｎｏｄｅ１からのＲｅｑｕｅｓｔ信号を受
信したＮｏｄｅ２はＮｏｄｅ１側にＧｒａｎｔ信号を、
Ｎｏｄｅ３側にＤａｔａ ｐｒｅｆｉｘ信号を送信す
る。長距離ポートへＤａｔａ ｐｒｅｆｉｘ信号が出力
されるため、Ｄａｔａ ｐｒｅｆｉｘ検出回路５がＤａ
ｔａ ｐｒｅｆｉｘ信号を検出したことをセレクタ制御
回路９へ通知する。セレクタ制御回路９のステートマシ
ンは状態をＥ０から状態Ｅ２：Ｔｘ ＤＰへ遷移する。
信したＮｏｄｅ２はＮｏｄｅ１側にＧｒａｎｔ信号を、
Ｎｏｄｅ３側にＤａｔａ ｐｒｅｆｉｘ信号を送信す
る。長距離ポートへＤａｔａ ｐｒｅｆｉｘ信号が出力
されるため、Ｄａｔａ ｐｒｅｆｉｘ検出回路５がＤａ
ｔａ ｐｒｅｆｉｘ信号を検出したことをセレクタ制御
回路９へ通知する。セレクタ制御回路９のステートマシ
ンは状態をＥ０から状態Ｅ２：Ｔｘ ＤＰへ遷移する。
【００５２】また、Ｎｏｄｅ１からのＢｕｓ Ｒｅｓｅ
ｔ信号を受信したＮｏｄｅ２は状態をＲ０へ遷移し、Ｂ
ｕｓ Ｒｅｓｅｔ信号をＮｏｄｅ１側及びＮｏｄｅ３側
へ出力する。長距離ポートへＢｕｓ Ｒｅｓｅｔ信号が
出力されるため、Ｔｘ Ｂｕｓ Ｒｅｓｅｔ検出回路６
がＢｕｓ Ｒｅｓｅｔ信号を検出したことをセレクタ制
御回路９へ通知する。セレクタ制御回路９のステートマ
シンは状態をＥ２から状態Ｔｘ Ｒｅｓｅｔへ遷移する
と同時に、セレクタ１０へ信号切替えのための信号を出
力し、上位レイヤへ擬似的に生成した擬似Ｉｄｌｅ信号
を伝達する。これにより復号化回路４からの出力は上位
レイヤに対して遮断される。つまり、上位レイヤに伝達
する信号を選択するセレクタ回路を備えることにより、
ノード間の往復伝搬遅延分だけ遅れて到着するＢｕｓ
Ｒｅｓｅｔ信号を遮断するのである。
ｔ信号を受信したＮｏｄｅ２は状態をＲ０へ遷移し、Ｂ
ｕｓ Ｒｅｓｅｔ信号をＮｏｄｅ１側及びＮｏｄｅ３側
へ出力する。長距離ポートへＢｕｓ Ｒｅｓｅｔ信号が
出力されるため、Ｔｘ Ｂｕｓ Ｒｅｓｅｔ検出回路６
がＢｕｓ Ｒｅｓｅｔ信号を検出したことをセレクタ制
御回路９へ通知する。セレクタ制御回路９のステートマ
シンは状態をＥ２から状態Ｔｘ Ｒｅｓｅｔへ遷移する
と同時に、セレクタ１０へ信号切替えのための信号を出
力し、上位レイヤへ擬似的に生成した擬似Ｉｄｌｅ信号
を伝達する。これにより復号化回路４からの出力は上位
レイヤに対して遮断される。つまり、上位レイヤに伝達
する信号を選択するセレクタ回路を備えることにより、
ノード間の往復伝搬遅延分だけ遅れて到着するＢｕｓ
Ｒｅｓｅｔ信号を遮断するのである。
【００５３】Ｎｏｄｅ２からのＤａｔａ ｐｒｅｆｉｘ
信号を受信したＮｏｄｅ３は状態をＲＸ：Ｒｅｃｅｉｖ
ｅへ遷移する。次に、Ｎｏｄｅ２からのＢｕｓ Ｒｅｓ
ｅｔ信号を受信すると状態をＲ０へ遷移し、Ｎｏｄｅ２
及びＮｏｄｅ４へＢｕｓ Ｒｅｓｅｔ信号を出力する。
この時、Ｎｏｄｅ３の長距離ポートのＲｘ ＢｕｓＲｅ
ｓｅｔ検出回路７はＢｕｓ Ｒｅｓｅｔ信号を検出した
ことをセレクタ制御回路９へ通知する。これによりセレ
クタ制御回路９のステートマシンは、状態をＥ１へ遷移
するため、Ｎｏｄｅ３がＮｏｄｅ２側へ出力するＢｕｓ
Ｒｅｓｅｔ信号をＴｘ Ｂｕｓ Ｒｅｓｅｔ検出回路
６で検出したことをセレクタ制御回路９へ通知しても、
ステートマシンの状態はＥ１から変化はない。
信号を受信したＮｏｄｅ３は状態をＲＸ：Ｒｅｃｅｉｖ
ｅへ遷移する。次に、Ｎｏｄｅ２からのＢｕｓ Ｒｅｓ
ｅｔ信号を受信すると状態をＲ０へ遷移し、Ｎｏｄｅ２
及びＮｏｄｅ４へＢｕｓ Ｒｅｓｅｔ信号を出力する。
この時、Ｎｏｄｅ３の長距離ポートのＲｘ ＢｕｓＲｅ
ｓｅｔ検出回路７はＢｕｓ Ｒｅｓｅｔ信号を検出した
ことをセレクタ制御回路９へ通知する。これによりセレ
クタ制御回路９のステートマシンは、状態をＥ１へ遷移
するため、Ｎｏｄｅ３がＮｏｄｅ２側へ出力するＢｕｓ
Ｒｅｓｅｔ信号をＴｘ Ｂｕｓ Ｒｅｓｅｔ検出回路
６で検出したことをセレクタ制御回路９へ通知しても、
ステートマシンの状態はＥ１から変化はない。
【００５４】Ｎｏｄｅ３からのＢｕｓ Ｒｅｓｅｔ信号
を受信したＮｏｄｅ２の長距離ポートのＲｘ Ｂｕｓ
Ｒｅｓｅｔ検出回路７はＢｕｓ Ｒｅｓｅｔ信号を検出
したことをセレクタ制御回路９及びカウンタ８へ通知す
る。セレクタ制御回路９のステートマシンは状態をＥ
３：Ｔｘ ＲｅｓｅｔからＥ４：Ｒｘ Ｒｅｓｅｔへ遷
移する。また、カウンタ８は時間測定を開始する。
を受信したＮｏｄｅ２の長距離ポートのＲｘ Ｂｕｓ
Ｒｅｓｅｔ検出回路７はＢｕｓ Ｒｅｓｅｔ信号を検出
したことをセレクタ制御回路９及びカウンタ８へ通知す
る。セレクタ制御回路９のステートマシンは状態をＥ
３：Ｔｘ ＲｅｓｅｔからＥ４：Ｒｘ Ｒｅｓｅｔへ遷
移する。また、カウンタ８は時間測定を開始する。
【００５５】カウンタ８の測定時間がＳＨＯＲＴ ＲＥ
ＳＥＴ ＴＩＭＥ時間を超えると、これをセレクタ制御
回路９へ通知し、セレクタ制御回路９のステートマシン
は状態をＥ４：Ｒｘ ｒｅｓｅｔからＥ０：Ｎｏｒｍａ
ｌへ遷移させる。状態Ｅ０に変化した際に、セレクタ１
０は復号化回路４からの出力を上位レイヤへ伝達するよ
うに切替えられる。
ＳＥＴ ＴＩＭＥ時間を超えると、これをセレクタ制御
回路９へ通知し、セレクタ制御回路９のステートマシン
は状態をＥ４：Ｒｘ ｒｅｓｅｔからＥ０：Ｎｏｒｍａ
ｌへ遷移させる。状態Ｅ０に変化した際に、セレクタ１
０は復号化回路４からの出力を上位レイヤへ伝達するよ
うに切替えられる。
【００５６】このとき、Ｎｏｄｅ３がＳｈｏｒｔ Ｂｕ
ｓ Ｒｅｓｅｔ信号を出力していれば、長距離ポートに
より完全に遮断されているため、ノード間距離に依存し
た往復伝搬遅延の影響は受けずにＳｈｏｒｔ Ｂｕｓ
Ｒｅｓｅｔを正常に終了することが可能となる。また、
Ｎｏｄｅ３がＬｏｎｇ Ｂｕｓ Ｒｅｓｅｔ信号を出力
している場合には、セレクタ１０が復号化回路４からの
出力を上位レイヤへ伝えた際にＢｕｓ Ｒｅｓｅｔ信号
を伝えるため、Ｎｏｄｅ２もＬｏｎｇ ＢｕｓＲｅｓｅ
ｔに切替わる。
ｓ Ｒｅｓｅｔ信号を出力していれば、長距離ポートに
より完全に遮断されているため、ノード間距離に依存し
た往復伝搬遅延の影響は受けずにＳｈｏｒｔ Ｂｕｓ
Ｒｅｓｅｔを正常に終了することが可能となる。また、
Ｎｏｄｅ３がＬｏｎｇ Ｂｕｓ Ｒｅｓｅｔ信号を出力
している場合には、セレクタ１０が復号化回路４からの
出力を上位レイヤへ伝えた際にＢｕｓ Ｒｅｓｅｔ信号
を伝えるため、Ｎｏｄｅ２もＬｏｎｇ ＢｕｓＲｅｓｅ
ｔに切替わる。
【００５７】なお、セレクタにより上位レイヤに対して
受信信号が遮断されている場合に、擬似的に上位レイヤ
へ伝達される信号は、Ｉｄｌｅ信号以外の信号を使用す
ることも可能である。例えば、Ｉｄｌｅ信号とＢｕｓ
Ｒｅｓｅｔ信号を使用して、対向ノードとの距離が短い
場合のタイミングで上位レイヤに対してＢｕｓ Ｒｅｓ
ｅｔ処理を擬似的に伝えることも考えられる。
受信信号が遮断されている場合に、擬似的に上位レイヤ
へ伝達される信号は、Ｉｄｌｅ信号以外の信号を使用す
ることも可能である。例えば、Ｉｄｌｅ信号とＢｕｓ
Ｒｅｓｅｔ信号を使用して、対向ノードとの距離が短い
場合のタイミングで上位レイヤに対してＢｕｓ Ｒｅｓ
ｅｔ処理を擬似的に伝えることも考えられる。
【００５８】ところで、上述した送受信回路において
は、以下のような送受信方法が実現されていることにな
る。すなわち、伝送路からの信号を上位レイヤで認識で
きる復号化信号へ変換する送受信回路における送受信方
法であり、上位レイヤからの信号中にバスリセット信号
を検出し、この検出に応答して上位レイヤに対して自回
路がアイドル状態であることを擬似的に示す擬似アイド
ル信号を復号化信号の代わりに送出し該上位レイヤに対
するバスリセット信号の送信を遮断する送受信方法が実
現されていることになる。さらに、上位レイヤへの信号
中にバスリセット信号を検出したことに応答して擬似ア
イドル信号の代わりに復号化信号を送出していることに
なる。
は、以下のような送受信方法が実現されていることにな
る。すなわち、伝送路からの信号を上位レイヤで認識で
きる復号化信号へ変換する送受信回路における送受信方
法であり、上位レイヤからの信号中にバスリセット信号
を検出し、この検出に応答して上位レイヤに対して自回
路がアイドル状態であることを擬似的に示す擬似アイド
ル信号を復号化信号の代わりに送出し該上位レイヤに対
するバスリセット信号の送信を遮断する送受信方法が実
現されていることになる。さらに、上位レイヤへの信号
中にバスリセット信号を検出したことに応答して擬似ア
イドル信号の代わりに復号化信号を送出していることに
なる。
【００５９】以上の送受信方法について図４を参照して
説明する。同図は、本発明の送受信回路における送受信
方法を示すフローチャートである。同図において、上位
レイヤからの信号中にバスリセット信号を検出すると
（ステップＳ４１）と、この検出に応答して該上位レイ
ヤに対して自回路がアイドル状態であることを擬似的に
示す擬似アイドル信号を復号化信号の代わりに送出し該
上位レイヤに対するバスリセット信号の送信を遮断する
（ステップＳ４２）。また、上位レイヤへの信号中にバ
スリセット信号を検出したことに応答して擬似アイドル
信号の代わりに復号化信号を送出する（ステップＳ４
３）。
説明する。同図は、本発明の送受信回路における送受信
方法を示すフローチャートである。同図において、上位
レイヤからの信号中にバスリセット信号を検出すると
（ステップＳ４１）と、この検出に応答して該上位レイ
ヤに対して自回路がアイドル状態であることを擬似的に
示す擬似アイドル信号を復号化信号の代わりに送出し該
上位レイヤに対するバスリセット信号の送信を遮断する
（ステップＳ４２）。また、上位レイヤへの信号中にバ
スリセット信号を検出したことに応答して擬似アイドル
信号の代わりに復号化信号を送出する（ステップＳ４
３）。
【００６０】なお、以上説明した図４の処理を実現する
ためのプログラムを記録した記録媒体を用意し、これを
用いて図１の各部を制御すれば、上述と同様の送受信動
作を行うことができることは明白である。この記録媒体
には、図１中に示されていない半導体メモリ、磁気ディ
スク装置の他、種々の記録媒体を用いることができる。
ためのプログラムを記録した記録媒体を用意し、これを
用いて図１の各部を制御すれば、上述と同様の送受信動
作を行うことができることは明白である。この記録媒体
には、図１中に示されていない半導体メモリ、磁気ディ
スク装置の他、種々の記録媒体を用いることができる。
【００６１】また、同記録媒体に記録されているプログ
ラムによってコンピュータを制御すれば、上述と同様に
送受信動作を行うことができることは明白である。この
記録媒体には、半導体メモリ、磁気ディスク装置の他、
種々の記録媒体を用いることができる。
ラムによってコンピュータを制御すれば、上述と同様に
送受信動作を行うことができることは明白である。この
記録媒体には、半導体メモリ、磁気ディスク装置の他、
種々の記録媒体を用いることができる。
【００６２】
【発明の効果】以上説明したように本発明は、ノード間
距離が４．５ｍを越える場合においてノード間距離に依
存せずにＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔを正常に動作
させることが可能となり、ケーブルの挿抜やノードの電
源ＯＮ／ＯＦＦによりバスが初期化される場合に、初期
化に費やす時間が短くなるという効果がある。
距離が４．５ｍを越える場合においてノード間距離に依
存せずにＳｈｏｒｔ Ｂｕｓ Ｒｅｓｅｔを正常に動作
させることが可能となり、ケーブルの挿抜やノードの電
源ＯＮ／ＯＦＦによりバスが初期化される場合に、初期
化に費やす時間が短くなるという効果がある。
【図１】本発明の実施の一形態による送受信回路の構成
を示す図である。
を示す図である。
【図２】セレクタ制御回路の動作を示すステートマシン
図である。
図である。
【図３】本発明の送受信回路を使用して、ショートバス
リセットを実行した場合の信号のフローを示す図であ
る。
リセットを実行した場合の信号のフローを示す図であ
る。
【図４】本発明の送受信回路における送受信方法を示す
フローチャートである。
フローチャートである。
【図５】ネットワークの初期化手順の１つであるバスリ
セットプロセスの動作を示すステートマシン図である。
セットプロセスの動作を示すステートマシン図である。
【図６】ネットワークが通常動作をしている場合の動作
手順（Ｎｏｒｍａｌプロセスの動作）を示すステートマ
シン図である。
手順（Ｎｏｒｍａｌプロセスの動作）を示すステートマ
シン図である。
【図７】４ノードで構成されたネットワークにおいてシ
ョートバスリセットが実行される場合の動作例を示す図
である。
ョートバスリセットが実行される場合の動作例を示す図
である。
【図８】従来の長距離ポートに実装された送受信回路を
示す図である。
示す図である。
【図９】４ノードで構成されたネットワークにおいて、
ショートバスリセットが実行される際の信号のフローを
示す図である。
ショートバスリセットが実行される際の信号のフローを
示す図である。
【図１０】タイマ値を変更したノードと従来のタイマー
値を持ったノードが接続された場合に、ショートバスリ
セットが実行される際の信号のフローを示す図である。
値を持ったノードが接続された場合に、ショートバスリ
セットが実行される際の信号のフローを示す図である。
１ 符号化回路 ２ パラレル・シリアル変換回路 ３ シリアル・パラレル変換回路 ４ 復号化回路 ５ Ｄａｔａ ｐｒｅｆｉｘ信号検出回路 ６，７ バスリセット信号検出回路 ８ カウンタ ９ セレクタ制御回路 １０ セレクタ
Claims (12)
- 【請求項１】 伝送路からの信号を上位レイヤで認識で
きる復号化信号へ変換する送受信回路であって、前記上
位レイヤからの信号中にバスリセット信号を検出したこ
とに応答して該上位レイヤに対して自回路がアイドル状
態であることを擬似的に示す擬似アイドル信号を前記復
号化信号の代わりに送出し該上位レイヤに対するバスリ
セット信号の送信を遮断する制御手段を含むことを特徴
とする送受信回路。 - 【請求項２】 前記制御手段は、前記上位レイヤへの信
号中にバスリセット信号を検出したことに応答して前記
擬似アイドル信号の代わりに前記復号化信号を送出する
ことを特徴とする請求項１記載の送受信回路。 - 【請求項３】 前記制御手段は、前記擬似アイドル信号
と前記復号化信号とを択一的に送出するセレクタと、こ
のセレクタを制御するセレクタ制御回路とを含むことを
特徴とする請求項１又は２記載の送受信回路。 - 【請求項４】 前記上位レイヤからの信号がＤａｔａ
ｐｒｅｆｉｘ信号であることを検出し、Ｄａｔａ ｐｒ
ｅｆｉｘ信号の送信を開始したことを示す検出信号を出
力するＤａｔａ ｐｒｅｆｉｘ検出回路と、 前記上位レイヤからの信号がバスリセット信号であるこ
とを検出し、バスリセット信号の送信を開始したことを
示す検出信号を出力するＴｘバスリセット検出回路と、 復号化信号がバスリセット信号であることを検出し、バ
スリセット信号の受信を継続していることを示す検出信
号を出力するＲｘバスリセット検出回路と、 前記Ｒｘバスリセット検出回路からの検出信号の入力に
応答して計時を開始するカウンタとを更に含み、 前記セレクタ制御回路は、第１〜第５の動作状態を有
し、 前記第１の動作状態は、前記Ｔｘバスリセット検出回路
からの検出信号よりも前記Ｒｘバスリセット検出回路か
らの検出信号の方が先に入力された場合に前記第２の動
作状態に遷移し、前記Ｄａｔａ ｐｒｅｆｉｘ検出回路
からの検出信号を受信した場合に前記第３の動作状態に
遷移する動作状態であり、 前記第２の動作状態は、前記Ｔｘバスリセット検出回路
及び前記Ｒｘバスリセ ット検出回路が前記バスリセット
信号以外の信号を受信している場合に前記第１の動作状
態に遷移する動作状態であり、 前記第３の動作状態は、前記Ｄａｔａ ｐｒｅｆｉｘ検
出回路及び前記Ｔｘバスリセット検出回路がそれぞれＤ
ａｔａ ｐｒｅｆｉｘ信号及びバスリセット信号を検出
していない場合に前記第１の動作状態に遷移し、前記Ｔ
ｘバスリセット検出回路からの検出信号を受信した場合
に前記第４の動作状態に遷移する動作状態であり、 前記第４の動作状態は、前記Ｒｘバスリセット検出回路
からの検出信号を受信した場合に前記第５の動作状態に
遷移する動作状態であり、 前記第５の動作状態は、前記カウンタの計時時間が所定
時間に達した時に前記第１の動作状態へ遷移する動作状
態であり、 前記第４の動作状態及び前記第５の動作状態のうちのい
ずれかの動作状態であるときに前記擬似アイドル信号を
選択するように前記セレクタを制御する制御信号を出力
する ことを特徴とする請求項３記載の送受信回路。 - 【請求項５】 前記所定時間は、バスリセット時間に相
当する時間であることを特徴とする請求項４記載の送受
信回路。 - 【請求項６】 前記伝送路はシリアルバスであり、この
バスからの信号をパラレル信号に変換するシリアル・パ
ラレル変換回路と、前記シリアル・パラレル変換回路か
らのパラレル信号を前記復号化信号に変換する復号化回
路とを更に含むことを特徴とする請求項１〜５のいずれ
かに記載の送受信回路。 - 【請求項７】 ＩＥＥＥ１３９４インタフェースを介し
て前記シリアルバスと接続されることを特徴とする請求
項６記載の送受信回路。 - 【請求項８】 伝送路を介して互いに接続された複数の
送受信回路を備えた送受信システムであって、前記送受
信回路は、請求項１〜７のいずれかに記載された送受信
回路を備えていることを特徴とする送受信システム。 - 【請求項９】 伝送路からの信号を上位レイヤで認識で
きる復号化信号へ変換する送受信回路における送受信方
法であって、前記上位レイヤからの信号中にバスリセッ
ト信号を検出する検出ステップと、この検出に応答して
該上位レイヤに対して自回路がアイドル状態であること
を擬似的に示す擬似アイドル信号を前 記復号化信号の代
わりに送出し該上位レイヤに対するバスリセット信号の
送信を遮断するステップとを含むことを特徴とする送受
信方法。 - 【請求項１０】 前記上位レイヤへの信号中にバスリセ
ット信号を検出したことに応答して前記擬似アイドル信
号の代わりに前記復号化信号を送出するステップを更に
含むことを特徴とする請求項９記載の送受信方法。 - 【請求項１１】 伝送路からの信号を上位レイヤで認識
できる復号化信号へ変換する送受信回路における送受信
制御プログラムを記録した記録媒体であって、前記制御
プログラムは、前記上位レイヤからの信号中にバスリセ
ット信号を検出する検出ステップと、この検出に応答し
て該上位レイヤに対して自回路がアイドル状態であるこ
とを擬似的に示す擬似アイドル信号を前記復号化信号の
代わりに送出し該上位レイヤに対するバスリセット信号
の送信を遮断するステップとを含むことを特徴とする記
録媒体。 - 【請求項１２】 前記制御プログラムは、前記上位レイ
ヤへの信号中にバスリセット信号を検出したことに応答
して前記擬似アイドル信号の代わりに前記復号化信号を
送出するステップを更に含むことを特徴とする請求項１
１記載の記録媒体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17616999A JP3289707B2 (ja) | 1999-06-23 | 1999-06-23 | 送受信回路及び送受信方法並びに記録媒体 |
| EP00113025A EP1063596A3 (en) | 1999-06-23 | 2000-06-21 | Circuit and method for reliably performing bus reset regardless of cable length |
| US09/598,479 US6529977B1 (en) | 1999-06-23 | 2000-06-22 | Circuit and method for reliably performing bus reset regardless of cable length |
| KR1020000034686A KR100352568B1 (ko) | 1999-06-23 | 2000-06-23 | 케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법 |
| CNB001094416A CN1196067C (zh) | 1999-06-23 | 2000-06-23 | 与电缆长度无关地可靠执行总线复位的电路和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17616999A JP3289707B2 (ja) | 1999-06-23 | 1999-06-23 | 送受信回路及び送受信方法並びに記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007827A JP2001007827A (ja) | 2001-01-12 |
| JP3289707B2 true JP3289707B2 (ja) | 2002-06-10 |
Family
ID=16008879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17616999A Expired - Fee Related JP3289707B2 (ja) | 1999-06-23 | 1999-06-23 | 送受信回路及び送受信方法並びに記録媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6529977B1 (ja) |
| EP (1) | EP1063596A3 (ja) |
| JP (1) | JP3289707B2 (ja) |
| KR (1) | KR100352568B1 (ja) |
| CN (1) | CN1196067C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119410A (ja) * | 1999-10-21 | 2001-04-27 | Sony Corp | 自己識別フェーズにおける処理方法 |
| JP2001292146A (ja) * | 2000-04-07 | 2001-10-19 | Sony Corp | 電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法 |
| JP2001313646A (ja) * | 2000-04-27 | 2001-11-09 | Sony Corp | 電子機器およびその物理層回路のステート制御方法 |
| JP2001345827A (ja) * | 2000-06-02 | 2001-12-14 | Minolta Co Ltd | インターフェース装置、これを有するノード、インターフェースシステム、バスリセットの制御方法およびバスリセットの制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US6870900B1 (en) * | 2000-06-16 | 2005-03-22 | Bellsouth Intellectual Property Corporation | Proactive maintenance application |
| US6687779B1 (en) * | 2000-07-14 | 2004-02-03 | Texas Instruments Incorporated | Method and apparatus for transmitting control information across a serialized bus interface |
| KR100401129B1 (ko) * | 2001-04-20 | 2003-10-10 | 한국전자통신연구원 | Ｉｅｅｅ １３９４ 트랜시버내 버스 중재의 디지털 구현방법 |
| US6985979B2 (en) * | 2001-12-17 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Digital data processing device, bus controlling method, bus controlling program and recording medium |
| DE10246895B3 (de) * | 2002-10-08 | 2004-06-09 | Siemens Ag | Verfahren zur Änderung eines Parameters für den Betrieb eines Netzwerks sowie Teilnehmer zur Durchführung des Verfahrens |
| DE102008004819B4 (de) * | 2008-01-17 | 2010-06-24 | Texas Instruments Deutschland Gmbh | Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen |
| CN108984458B (zh) * | 2018-08-09 | 2021-10-29 | 哈尔滨诺信工大测控技术有限公司 | 一种自定义串行开放式总线 |
| CN113037428B (zh) * | 2019-12-09 | 2022-01-25 | 大唐移动通信设备有限公司 | 一种对数据流程的处理方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218759A (en) * | 1978-06-30 | 1980-08-19 | International Business Machines Corporation | Sync in-sync out calibration for cable length delays |
| EP0957608B1 (en) * | 1994-03-09 | 2001-03-14 | Matsushita Electric Industrial Co., Ltd. | Data transmission system and method |
| JP3845114B2 (ja) * | 1995-03-29 | 2006-11-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ入出力間に予め設定されたタイミング関係を設けたシステム並びにこのようなシステムの送信機及び受信機 |
| US5764526A (en) * | 1996-04-08 | 1998-06-09 | Microsoft Corporation | Dynamic propagation delay calculation using an array of storage cells |
-
1999
- 1999-06-23 JP JP17616999A patent/JP3289707B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-21 EP EP00113025A patent/EP1063596A3/en not_active Withdrawn
- 2000-06-22 US US09/598,479 patent/US6529977B1/en not_active Expired - Lifetime
- 2000-06-23 KR KR1020000034686A patent/KR100352568B1/ko not_active IP Right Cessation
- 2000-06-23 CN CNB001094416A patent/CN1196067C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010015057A (ko) | 2001-02-26 |
| KR100352568B1 (ko) | 2002-09-12 |
| JP2001007827A (ja) | 2001-01-12 |
| CN1279429A (zh) | 2001-01-10 |
| CN1196067C (zh) | 2005-04-06 |
| EP1063596A2 (en) | 2000-12-27 |
| EP1063596A3 (en) | 2006-04-26 |
| US6529977B1 (en) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289707B2 (ja) | 送受信回路及び送受信方法並びに記録媒体 | |
| US7653738B2 (en) | Network management method, program, and system | |
| JP4527447B2 (ja) | ネットワーク中継装置及びその制御方法 | |
| TW201727506A (zh) | 用以切換多個電腦裝置介面之系統及其方法及用以切換 多個快速周邊組件互連(PCIe)匯流排之系統 | |
| US5125096A (en) | System for implementing to a packet switch protocol for a multinode data communications network utilizing separate data and control paths | |
| JPH1198159A (ja) | 送受信回路 | |
| JP2009540436A (ja) | 障害を分離するｓａｓエクスパンダ | |
| KR20220159175A (ko) | PCIe 인터페이스 장치 및 그 동작 방법 | |
| KR20110065419A (ko) | 네트워크-온-칩을 위한 내결함성 및 내변동성 에너지 및 영역-효율적인 링크들 | |
| US10891242B2 (en) | Embedded USB2 (eUSB2) repeater operation | |
| US20240104035A1 (en) | Peripheral component interconnect express device and operating method thereof | |
| EP1988470B1 (en) | Network device and transmission method thereof | |
| KR20220158517A (ko) | PCIe 장치 및 이를 포함하는 컴퓨팅 시스템 | |
| JP3277887B2 (ja) | 送受信方法、送受信回路および送受信回路の制御方法 | |
| US8788862B1 (en) | Method and system for efficiently transitioning a communication circuit from a low-power state | |
| US11815941B2 (en) | Peripheral component interconnect express device and operating method thereof | |
| US11960367B2 (en) | Peripheral component interconnect express device and operating method thereof | |
| JP3289706B2 (ja) | 送受信回路及び送受信方法並びに記録媒体 | |
| US8392733B2 (en) | Network apparatus | |
| JP5902402B2 (ja) | データ出力調整装置、データ出力調整方法、ｒｇｍｉｉネットワークシステム、及び、ｒｇｍｉｉネットワーク通信路切替方法 | |
| US9049120B1 (en) | Method and system for operating a communication circuit during a low-power state | |
| JP2003022248A (ja) | バスブリッジ回路及びデータ転送方法 | |
| JP2004070423A (ja) | Ｕｓｂコントローラおよびそのデータ転送制御方法 | |
| KR100433761B1 (ko) | 전이중 패스트 이더넷 방식과 토큰 링 매체 제어 방식을링형의 통신망에 적용하여 설계하는 방법 | |
| JP3745758B2 (ja) | フロー制御方法およびシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |