KR20010015057A - 케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법 - Google Patents

케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법 Download PDF

Info

Publication number
KR20010015057A
KR20010015057A KR1020000034686A KR20000034686A KR20010015057A KR 20010015057 A KR20010015057 A KR 20010015057A KR 1020000034686 A KR1020000034686 A KR 1020000034686A KR 20000034686 A KR20000034686 A KR 20000034686A KR 20010015057 A KR20010015057 A KR 20010015057A
Authority
KR
South Korea
Prior art keywords
signal
state
response
bus reset
end timing
Prior art date
Application number
KR1020000034686A
Other languages
English (en)
Other versions
KR100352568B1 (ko
Inventor
뉴다까유끼
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010015057A publication Critical patent/KR20010015057A/ko
Application granted granted Critical
Publication of KR100352568B1 publication Critical patent/KR100352568B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

IEEE-1394 트랜시버 회로의 버스 리셋 프로세스에서, 신호는 직렬 버스로 전송되고, 버스로부터의 신호가 수신되어 더 높은 층으로 공급된다. 전송된 신호 내에서 전송 버스 리셋 신호가 검출되는 경우, 마스킹 신호는 전송 버스 리셋 신호의 시작 타이밍에 응답하여 더 높은 층에 배타적으로 공급된다. 수신된 신호 내에서 수신 버스 리셋 신호가 검출된다. 검출된 수신 버스 리셋 신호의 시작 타이밍에 응답하여 카운트 동작이 시작되어, 카운트값이 선정된 값을 초과할 때까지 카운트값을 증분시킨다. 그 다음, 수신된 신호는 카운트 동작의 종료 타이밍에 응답하여 더 높은 층에 배타적으로 공급된다.

Description

케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는 회로 및 방법{CIRCUIT AND METHOD FOR RELIABLY PERFORMING BUS RESET REGARDLESS OF CABLE LENGTH}
본 발명은, 컴퓨터에 장착된 기기들(노드들) 간에서, 고성능 직렬 버스에 대한 IEEE-1394 규격 (또는 IEEE 규격 1394-1995)에 따라 규정된 IEEE-1394 버스와 같은 직렬 버스를 통한 신호 송수신에 관한 것이다.
IEEE 1394 규격은, 직렬 버스에 접속된 각각의 노드의 상이한 층에서의 프린터, 하드 디스크 드라이브, 스캐너, 디지탈 카메라 등(노드들)의 컴퓨터 주변 기기들 간의 다양한 제어 신호 및 통신 신호의 송수신을 위한 프로토콜을 규정한다. 각각의 노드의 물리층에 대해서, 버스 초기화 및 버스 소유권의 결정에 대한 프로시저가 결정된다. 이 프로시저는 크게 분류된 4개의 기능을 갖는 상태 머신에 의해 기술된다. 버스 초기화 프로시저는 3개의 네트워크 초기화 프로세스(버스 리셋 프로세스, 트리(tree) ID 프로세스, 셀프 ID 프로세스) 및 노멀 프로세스(노드들 간의 정상 통신용)로 구성된다.
이러한 프로세스들 각각에 대해 다수의 상태가 정의된다. 버스 리셋 프로세스에 대해서는 상태 R0(리셋 시작) 및 R1(리셋 대기)이 정의되고, 트리 ID 프로세스에 대해서는 상태 T0(트리 ID 시작), T1(차일드 핸드세이크), T2(페어런트 핸드세이크) 및 T3(루트 컨텐션)이 정의된다. 마찬가지로, 셀프 ID 프로세스에 대해서는 S0(셀프 ID 시작), S1(셀프 ID 승인), S2(셀프 ID 수신), S3(전송 속도 능력) 및 S4(셀프 ID 전송)를 포함한 5개의 상태가 정의되고, 노멀 프로세스에 대해서는 A0(아이들), A1(리퀘스트), A2(승인), TX(전송), RX(수신) 및 PH(PHY 응답)을 포함한 6개의 상태가 정의된다. 본 발명은 주로 버스 리셋 프로세스의 동작에 관한 것이다.
2개의 버스 리셋 프로세스 -롱 버스 리셋 및 쇼트 버스 리셋- 가 IEEE-1394 규격(고성능 직렬 버스를 위한 P1394a 드래프트 규격, 드래프트 2.0, 1998. 3. 15)에 의해 정의된다. 규격의 케이블 환경은, 버스 리셋이 발생할 때 버스의 상태가 알려저 있지 않은 것으로 가정하며, 버스의 모든 노드가 약 166㎲의 기간 내에 롱 버스 리셋 신호를 수신하고 최장의 트랜잭션을 수행할 수 있을 정도로 리셋이 길 것을 요구한다. 쇼트 버스 리셋은, 버스 리셋을 수행 중인 노드가 리셋 표명 이전에 버스의 제어를 조정하는 프로세스이다. 쇼트 버스 리셋의 기간은 약 1.3㎲이다.
버스 리셋 프로세스에서, 노드의 동작은 도 1에 따라 진행한다. 노드의 전력이 온된 때, 노드가 그 포트 중 하나에서 버스 리셋 신호를 검출하거나, 트리 ID, 셀프 ID 또는 노말 프로세스와 같은 상태 RX(=수신) 이외의 상태에서 동작하는 것으로 검출되면, 노드는 상태 R0(=리셋 시작)로 변하여, 버스 리셋 프로세스를 시작하고 리셋 신호를 166㎲의 롱 리셋 신호로 셋팅한다. 노드가 버스 리셋을 검출할 때 상태 RX에 있으면, 노드는 상태 R0로 변하고 리셋 타임을 1.3㎲의 쇼트 리셋 타임으로 셋팅한다.
상태 R0에서, 노드는 자신의 활성 포트 전부에 버스 리셋 신호를 표명한다. 1.3㎲의 쇼트 리셋 타임이 경과하면, 노드는 자신의 모든 포트가 아이들 상태로 되는 상태 R1(=리셋 대기)로 변한다. 노드가 1.46㎱의 리셋 대기 기간이 경과하기 전에 자신의 모든 활성 포트들로부터 아이들 또는 페어런트 통지 신호를 수신하면, 노드의 상태는 트리 ID 프로세스의 초기 상태인 상태 T0(=트리 ID 시작)으로 변한다. 노드의 모든 포트가 1.46㎲의 기간 내에 상태 R1으로부터 아이들 상태 신호 및 페어런트 통지 신호 중 어느 것도 수신하지 않는 경우, 노드는 상태 R1에서 상태 R0으로 변하고 리셋 타임을 166㎲의 롱 리셋 타임으로 셋팅한다.
4-노드 네트워크에서 진행하는 쇼트 버스 리셋 프로세스에서, 예를 들어(도 2a 참조), 노드(1)는 버스 소유권을 할당하도록 인증된 루트 노드(2)의 포트들 중 하나에 리퀘스트 신호 R(1)을 표명함으로써 버스 리셋을 수행하기 전에 버스 소유권을 얻어서, 자신의 상태를 A0(=아이들)에서 A1(=리퀘스트)로 변경하려고 한다. 이에 응답하여, 루트 노드(2)는 승인 신호 G(2)를 노드(1)로 복귀시키고, 자신의 다른 포트에 데이터 프리픽스 신호 D(2)를 표명하며, 이것은 노드(3)에서 데이터 프리픽스 신호 D(2)로서 노드(4)로 중계된다. 노드(3 및 4)는 자신의 상태를 A0에서 RX로 변경한다. 노드(1)는 자신의 상태를 A1에서 TX(=전송)로 변경시킴으로써 승인 신호 G(2)에 응답한다. 노드(1)(도 2b)는 버스 리셋 신호에 후속하는 데이터 프리픽스 DP(4)를 표명하고, 루트 노드(2)로부터 버스 리셋 신호 B(5)를 수신함으로써 R0(=리셋 시작)로 변경된다. 데이터 프리픽스 DP(4) 및 그에 후속하는 버스 리셋은 루트 노드(2)에 의해 D(5)로서 중계되고, D(5)는 노드(3)에 의해 D(6)로서 노드(4)로 중계된다. 노드(3 및 4)는 버스 리셋 신호 B(6) 및 B(7)을 노드(2 및 3)로 각각 복귀시키고, 리셋 타임을 쇼트 리셋 타임으로 셋팅함으로써 자신의 상태를 RX에서 R0(=리셋 시작)로 변경한다. 모든 노드가 자신의 상태를 R1로 변경하면, 노드(1, 2 및 3)는 아이들 신호 I(8), I(9) 및 I(10)을 각각 표명하여, 트리 ID 프로세스를 시작한다 (도 2c).
그러나, 두 노드 간의 케이블 길이가 1394 규격의 데이터 스트로브 링크의 4.5m 제한보다 긴 경우에서는, 소스 노드가 쇼트 버스 리셋을 수행 중이더라도, 노드로부터의 버스 리셋 신호가 1.3㎲의 쇼트 리셋 타임 경과 후에 케이블의 반대쪽 끝에 있는 노드에 도착할 가능성이 높다. 그러므로, 소스 노드는 롱 버스 리셋을 수행해야만 한다. 8B/10B 블럭 코딩 및 비차폐 트위스트 페어(unshielded twisted pair) 또는 광섬유 링크 (보다 상세한 정보는 고성능 직렬 버스 드래프트 0.17을 위한 P1394b 드래프트 규격, 1999.2.5 참조) 를 이용하여 노드간 버스 길이가 50미터 이상이 되는 버스 환경에 있어서는 매우 심각한 문제이다.
도 3에 도시된 바와 같이, 노드(2 및 3)가 장거리 케이블에 의해 상호 접속되고, 노드(1)는 노드(2)에 리퀘스트(2)를 표명함으로써 A0(=아이들)에서 A1(=리퀘스트)로 변경되며, 이는 버스 소유권을 승인하고 데이터 프리픽스 DP1을 노드(3)에 표명한다. 노드(1)는 데이터 프리픽스 DP2를 표명함으로써 TX로 시프트하고, 노드(2)에 버스 리퀘스트 BR1을 시그널링함으로써 상태 R0로 변경되어, 노드(1 및 3)에 버스 리퀘스트 BR2를 동시에 변경함으로써 노드(2)가 상태 R0으로 변경되게 한다. 노드(3)는 버스 리퀘스트 BR3을 노드(2 및 4)에 시그널링함으로써 자신의 상태를 RX에서 R0로 변경시킨다. 노드(2)에서 1.3㎲의 쇼트 리셋 기간이 경과하면, 노드(2)는 아이들 상태 ID2를 노드(1 및 3)에 시그널링함으로써 자신의 상태를 R0에서 R1으로 변경시킨다. 노드(3)는 버스 리퀘스트 BR3을 노드(2 및 4)에 시그널링함으로써 자신의 상태를 R0에서 R1으로 변경한다. 마찬가지로, 노드(2)에서 쇼트 리셋 타임이 경과하고, 노드(2)는 아이들 상태 ID3를 노드(2 및 4)에 시그널링함으로써 R0에서 R1로 변한다. 루트 노드(2)는 1.46㎲의 임계 기간이 경과하면 자신의 상태를 R1에서 R0로 변경할 것이다. 쇼트 버스 리셋을 신뢰도있게 수행하기 위해, 아이들 또는 페어런트 통지 신호는 루트 노드(2)가 상태 R1로 변경된 후 1.46㎲ 기간 내에 도달해야하기 때문에, 아이들 신호 ID3는 1.3㎲의 쇼트 리셋 주기 후 1.46㎲의 임계 기간 이내에 노드(2)에 도달해야만 한다. 그러나, 노드(2)와 노드(3) 간에서의 긴 전송 지연으로 인해, 아이들 상태 신호 ID3는 1.46㎲의 임계 기간 이후에 노드(2)에 도착하고, 노드(2)는 T0가 아닌 상태 R0로 변하며, 버스 리셋을 롱 리셋 타임으로 셋팅한다. 노드(2)가 쇼트 버스 리셋을 수행하도록 하기 위해서는, 노드(2)가 노드(3)에 버스 리셋 BR3을 표명한 후 총 기간 2.76㎲ 이내에 아이들 상태 또는 페어런트 통지 상태가 도달해야만 한다.
장거리 케이블 환경에서, 2개의 노드 간의 최대 턴어라운드 타임은 다음과 같이 주어진다.
2 × 1.3㎲ + 0.16㎲ > 2(케이블 지연 + 물리층 지연) + 1.3㎲
따라서,
1.3㎲ + 0.16㎲ > 2(케이블 지연 + 물리층 지연)
물리층 지연이 300㎱이고, 케이블 지연이 5㎱/m인 경우, 두 노드 간의 케이블 길이는 78미터 미만이어야 한다.
또한, 노드 간 케이블 길이가 4.5m 이상인 데이터 스트로브 케이블 환경에서, 현재 정의된 값인 1.3㎲보다 큰 쇼트 리셋 타임의 이용을 고려해 볼 수 있다. 그러나, 수정된 쇼트 리셋 타임에 대한 상한이 존재하기 때문에, 1.3㎲ 쇼트 리셋 타임을 이용하는 노드들과 수정된 쇼트 리셋 타임을 이용하는 노드들은 단일 네트워크 내에서 적절히 결합될 수가 없다. 예를 들어, 노드(2)와 노드(3)가 도 4에 도시된 바와 같이 상이한 쇼트 리셋 타임을 갖는 경우, 다음의 관계를 만족시켜야 한다.
2 × (케이블 지연 + 물리층 지연) + 수정된 쇼트 리셋 타임 < 2.76㎲
케이블 지연이 5㎱/m이고 물리층 지연이 144㎱인 경우, 수정된 쇼트 리셋 타임은 2.4㎲ 미만이어야 한다. 그러므로, 데이터 스트로브 케이블 환경에서는 노드 간 케이블 길이에 상한이 존재한다.
따라서, 본 발명의 목적은 노드간 케이블 길이가 4.5m보다 긴 데이터 스트로브 링크의 경우 또는 8B/10B 블록 코드와 같은 시그널링 스킴을 이용하는 장거리 링크의 경우에서의 케이블 환경에서 쇼트 버스 리셋을 신뢰도있게 수행하기 위한 트랜시버 회로 및 방법을 제공하는 것이다.
본 발명의 제1 양태에 따르면, 더 높은 층으로부터 전송 매체로 신호를 전송하는 라인 전송기, 전송 매체로부터의 신호를 수신하는 라인 수신기, 라인 전송기로부터 전송된 신호 내에서 제1 버스 리셋 신호가 검출되는 경우, 제1 검출기 출력을 생성하는 제1 검출기, 수신된 신호 내에서 제2 버스 리셋 신호가 검출되는 경우, 제2 검출기 출력을 생성하는 제2 검출기, 수신된 신호를 더 높은 층에 정상적으로 결합시키는 제1 위치 및 마스킹 신호를 더 높은 층에 결합시키는 제2 위치를 갖는 선택기, 및 제1 검출기 출력의 시작 타이밍에 응답하여 선택기를 제2 위치로 셋팅하고, 제2 검출기 출력의 시작 타이밍에 응답하여, 카운트값이 선정된 값을 초과할 때까지 카운트값을 증분시키는 카운트 동작을 시작하며, 카운트 동작의 종료 타이밍에 응답하여 선택기를 제1 위치로 셋팅하는 제어 회로를 포함하는 트랜시버 회로가 제공된다. 수신된 신호를 더 높은 층에 정상적으로 공급하기 위해 제어 회로가 제공된다. 수신된 신호를 더 높은 층에 정상적으로 결합시키는 제1 위치와 마스킹 신호를 더 높은 층에 결합시키는 제2 위치를 갖는 선택기가 제공된다. 제어 회로는, 제1 검출기 출력의 시작 타이밍에 응답하여 선택기를 제2 위치로 셋팅하고, 제2 검출기 출력의 시작 타이밍에 응답하여, 카운트값이 선정된 값을 초과할 때까지 카운트값을 증분시키는 카운트 동작을 시작하며, 카운트 동작의 종료 타이밍에 응답하여 선택기를 제1 위치로 셋팅한다.
본 발명의 제2 양태에 따르면, 버스 리셋 프로세스를 수행하는 방법에 있어서, (a) 전송 매체에 신호를 전송하고, 그로부터 신호를 수신하는 단계, (b) 수신된 신호를 더 높은 층에 공급하는 단계, (c) 전송된 신호 내에서 전송 버스 리셋 신호를 검출하는 단계, (d) 전송 버스 리셋 신호의 시작 타이밍에 응답하여, 마스킹 신호를 더 높은 층에 배타적으로 공급하는 단계, (e) 수신된 신호 내에서 수신 버스 리셋 신호를 검출하는 단계, (f) 수신 버스 리셋 신호의 시작 타이밍에 응답하여, 카운트값이 선정된 값을 초과할 때까지 카운트값을 증분시키는 카운트 동작을 활성화하는 단계, 및 (g) 카운트 동작의 종료 타이밍에 응답하여, 수신 신호를 더 높은 층에 배타적으로 공급하는 단계를 포함하는 방법이 제공된다.
도 1은 버스 리셋 프로세스를 수행할 때의 IEEE-1394 노드의 상태 머신을 도시하는 도면.
도 2a 내지 도 2c는 쇼트 버스 리셋 프로세스를 수행할 때의 종래 기술의 4 노드 네트워크 내에서의 신호 흐름을 나타내는 도면.
도 3은 8B/10B 블럭 코딩과 같은 시그널링 스킴을 이용하는 장거리 케이블 환경에서의 노드들 간에서 쇼트 버스 리셋이 수행되는 종래 기술의 4-노드 네트워크의 시퀀스 다이어그램.
도 4는 두 개의 노드가 상이한 값의 리셋 타임을 이용하여 쇼트 버스 리셋을 수행하는 종래 기술의 데이터 스트로브 케이블 환경의 시퀀스 다이어그램.
도 5는 본 발명의 트랜시버 회로를 갖는 노드의 블럭도.
도 6은 도 5의 선택기 제어 회로의 전이도.
도 7은 본 발명에 따른 장거리 케이블 환경에서 쇼트 버스 리셋이 노드들 간에서 수행되는 4-노드 네트워크의 시퀀스 다이어그램.
도 8은 기록 매체에 저장된 프로그램 루틴에서 본 발명을 구현하기 위한 순서도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 8B/10B 블록 인코더
12 : 병렬-직렬 컨버터
13 : 전송 라인 상태 검출기
14 : 직렬-병렬 컨버터
15 : 8B/10B 디코더
16 : RX 라인 상태 디코더
17 : 카운터
18 : 선택기
19 : 선택기 제어기
도 5를 참조하면, 본 발명에 따른 IEEE-1394 규격의 트랜시버 회로가 도시되어 있다. 이 회로는 IEEE-1394 네트워크 노드의 장거리 포트로 이용될 수 있고, 더 높은 층으로부터의 신호를 코드화된 병렬 데이터 (이 병렬 데이터는 인접 노드까지의 길이가 4.5m 이상인 직렬 버스로의 전송을 위해 병렬-직렬 컨버터에 의해 직렬 비트 스트림으로 전환됨) 로 코드화하기 위한 8B/10B 블록 인코더(11)를 포함한다. 더 높은 층으로부터의 병렬 데이터는, 데이터 프리픽스 신호, 버스 리셋 신호, 버스 리셋 및 데이터 프리픽스 이외의 신호들을 검출하기 위한 전송 라인 상태 검출기(13)에 공급된다.
트랜시버 회로의 수신측에서, 직렬 버스로부터의 신호는 직렬-병렬 컨버터(14)에 의해 병렬 데이터로 변환되고, 이 병렬 데이터는 버스 리셋 신호 및 비-버스 리셋 신호를 검출하기 위한 수신 라인 상태 검출기(16)로의 애플리케이션을 위해 8B/10B 디코더(15)에 의해 복호화된다. RX 라인 상태 검출기(16)에 의해 검출된 버스 리셋 신호를 수신하기 위한 타임 카운터(17)가 제공되어, 검출된 버스 리셋 신호가 존재하는 동안 카운트값을 계속적으로 증분시키고, 카운트값이 임계값 1.3㎲를 초과하면 출력 신호를 발생시킨다. 카운터(17)의 타임아웃 주기는 버스 리셋을 수행하는 데에 소모된 시간에 대응한다. 디코더(15)의 출력은, 선택기 제어기(19)로부터의 제어 신호에 응답하여 상태 머신(더 높은 층)을 마스킹하기 위한 라인-신호 마스킹 회로로서 동작하는 선택기(18)에 공급된다. 의사-아이들 상태 신호는 상태 머신을 마스킹하여, 그 상태 머신이 라인 상태 신호에 응답하는 것을 방지하는 데에 이용된다.
선택기 제어기(19)는 라인 상태 검출기(13 및 16)의 출력과 카운터(17)의 출력을 수신한다. 선택기 제어기(19)는 도 6에 도시된 상태도에 따라 동작한다. 상태도는 플립플롭(20 내지 24)에 의해 구현될 수 있는 5가지의 상태 E0 내지 E4를 갖고, 상태 전이는 다양한 논리 게이트(30 내지 42)에 의해 제어된다.
도 5의 선택기 제어기(19)의 동작을 설명하기 전에, 우선 도 6을 참조한다. 전이 상태는 E0(=Normal), E1(=Escape), E2(=Tx Data Prefix), E3(=Tx Reset) 및 E4(=Rx Reset)이다.
선택기 제어기(19)는, 상태 E0동안 버스 리셋 신호가 더 높은 층으로부터 수신됨을 나타내는 TX 라인 상태 검출기(13)로부터 신호를 수신하면, 상태 E1으로 변경된다. 선택기 제어기(19)는 TX라인 상태 검출기(13) 또는 RX 라인 상태 검출기(16) 중 하나가 버스 리셋 이외의 신호를 검출하면, 상태 E0로 복귀한다. TX 라인 상태 검출기(13)가 데이터 프리픽스 신호를 검출하는 경우, 제어기(19)는 E0에서 E2로 변하고, TX 라인 상태 검출기(16)가 TX 버스 리셋 이외의 신호를 검출하는 경우에는 다시 E0로 변한다. 제어기(19)가, 보다 높은 층으로부터 수신된 데이터 내에서 TX 라인 상태 검출기(13)에 의해 TX 버스 리셋 신호가 검출됨을 나타내는 신호를 수신하면, E2 에서 E3로의 상태 전이가 발생한다.
상태 E3는 선택기(18)에 공급된 마스킹 제어 신호의 시작 타이밍을 나타낸다. 선택기 제어기(19)는 TX 라인 상태 검출기(13)로부터의 신호를 나타내는 TX 버스 리셋을 수신하는 한, 상태 E3를 유지한다. 제어기(19)가, 디코더(15)의 출력에서 RX-버스 리셋 신호가 검출됨을 나타내는 신호를 RX 라인 상태 검출기로부터 수신하면, E3로부터 E4로의 상태 전이가 발생한다. RX 버스 리셋 신호가 쇼트 버스 리셋(SBR) 신호 (즉, 1.3㎲ 이하) 인 경우, RX 라인 상태 검출기(16)는 SBR 신호의 종료 타이밍에서 버스 리셋 이외의 신호를 검출하며, 제어기(19)는 자신의 상태를 E0로 변경한다. E4-E0 상태 전이는 마스킹 신호의 종료 타이밍을 나타낸다. RX 버스 리셋 신호가 롱 버스 리셋(LBR) 신호 (즉, 1.3㎲ 초과) 인 경우, 카운터(17)는 제어기(19)가 자신의 상태를 E0로 변경하게 하는 출력 신호를 발생시킨다.
이하에서는, 도 5, 6 및 7을 참조하여, 루트 노드(2)의 선택기 제어기(19)의 동작에 관하여 설명한다. 제어기(19)는 내부 리셋 신호에 응답하여 플립플롭(20) 및 그 외의 모든 플립플롭을 셋팅함으로써 초기에 E0(Normal)으로 셋팅된다. 선택기(18)는 디코더(15)의 출력을 더 높은 층에 공급하도록 조정된다. 따라서, AND 게이트(30)는 플립플롭(21)을 셋팅함으로써 RX 라인 상태 검출기(16)로부터의 신호를 나타내는 RX 버스 리셋에 응답하도록 인에이블 된다. 플립플롭(21)의 출력은 OR 게이트(32)를 통해 AND 게이트(31)를 인에이블시키고 플립플롭(20)을 리셋하는 데에 이용된다. 따라서, 제어기(19)는 자신의 상태를 E0(Normal)에서 E1(Escape)로 변경한다. 라인 상태 검출기가 버스 리셋 신호 이외의 신호를 검출하는 경우, AND 게이트(31)는 OR 게이트(33)를 통해 활성화되고, 플립플롭(20)은 OR 게이트(34)를 통해 셋팅되어, E1 으로부터 E0로 상태 전이가 이루어진다.
AND 게이트(35)는, 데이터 프리픽스 신호가 검출됨을 나타내는 TX 라인 상태 검출기(13)로부터의 신호에 응답할 준비를 하여 플립플롭(22)을 셋팅하는 한편, OR 게이트(32)를 통해 플립플롭(20)을 리셋하고 AND 게이트(36 및 37)를 인에이블시킨다. 도 7에 도시된 바와 같이, 선택기 제어기(19)는 자신의 상태를 E0에서 E2 (TX Data Prefix)로 변경한다. TX 라인 상태 검출기(13)가 버스 리셋 및 데이터 프리픽스 이외의 신호를 검출하는 경우, AND 게이트(36)는 액티브 상태로 되어, OR 게이트(38)를 리셋하고 플립플롭(20)을 다시 셋팅함으로써, 상태 E0로 되돌아간다. TX 라인 상태 검출기(13)가 노드(3)로 전송된 버스 리셋 신호 BR2를 검출하는 경우 (도 7), AND 게이트(37)는 활성화되어, OR 게이트(38)를 통하여 플립플롭(23)을 셋팅하고 플립플롭(22)을 재셋팅함으로써, 자신의 상태를 E2에서 E3 (TX Reset)으로 변경한다. 플립플롭(23)의 출력은 마스킹 신호의 시작 타이밍에 OR 게이트(39)를 통해 선택기(18)에 결합된다. 그 결과, 선택기(18)는 더 높은 층에 디코더(15)의 출력 대신에 아이들 상태 신호를 결합시킨다.
AND 게이트(40)는 버스 리셋 신호 BR3가 노드(3)로부터 도착함을 나타내는 RX 라인 상태 검출기(16)로부터의 신호에 응답하여 플립플롭(24)을 셋팅하도록 조정된다. 제어기(19)는 자신의 상태를 E3에서 E4(RX Reset)로 변경한다. 플립플롭(24)의 셋팅에 응답하여, AND 게이트(41)가 인에이블되어, 그 입력이 RX 라인 상태 검출기(16) 및 타임 카운터(17)로부터 접속된 OR 게이트(42)의 출력에 응답한다. 플립플롭(24)의 출력은 OR 게이트(39)를 통해 선택기(18)에 접속되어, 더 높은 층으로의 아이들 상태 신호의 애플리케이션을 계속한다.
타임 카운터(17)가 1.3㎲ 이상의 기간동안 RX 버스 리셋 신호가 계속됨을 나타내는 신호를 발생시키거나, RX 라인 상태 검출기(16)가 1.3㎲의 타임아웃 기간동안 RX 버스 리셋 신호 이외의 신호가 발생함을 나타내는 신호를 발생시키는 경우, AND 게이트(41)는 OR 게이트(42)의 출력에 응답하여 활성화될 것이다. AND 게이트(34)가 활성화되면, OR 게이트(34)를 통해 플립플롭(24)은 리셋되고 플립플롭(20)은 다시 셋팅된다. 이제, 선택기 제어기(19)는 자신의 상태를 E4에서 E0으로 변경하고, 아이들 상태 대신에 디코더(15)의 출력이 더 높은 층에 결합된다.
리셋 신호 BR3은 1.3㎲ 미만의 기간을 갖는 쇼트 버스 리셋(SBR)인 경우, RX라인 상태 검출기(16)는 버스 리셋 신호 및 데이터 프리픽스 신호 이외의 신호를 검출하고, 타임 카운터(17)의 타임아웃 순간 t0이전의 시간 tS에서, E4로부터 E0으로의 상태 전이가 발생한다 (도 7). 리셋 신호 BR3가 롱 버스 리셋(LBR)인 경우, 카운터(17)는 출력 신호를 발생시키고, 타임 카운터(17)의 타임아웃 순간과 일치하는 시간 t0에서 E4로부터 E0으로의 상태 전이가 발생한다.
노드(3)가 노드(2) 상에 쇼트 버스 리셋을 표명하고 있는 경우, 더 높은 층이 아이들 상태 신호에 의해 완전히 마스킹되어, 장거리 케이블의 길이와 무관하게 버스 리셋이 신뢰성있게 수행될 수 있게 된다. 노드(3)가 롱 버스 리셋을 표명하고 있는 경우, 이 신호는, 카운터(17)의 타임아웃 기간이 롱 버스 리셋의 시작 타이밍 이후 1.3㎲의 타임아웃 기간만큼 경과한 때에, 선택기(18)가 마스킹 위치에서 정상 위치로 스위칭되는 순간에 더 높은 층에 결합된다.
도 8에 도시된 바와 같이, 선택기 제어기(19) 및 카운터(17)는 저장 매체 내에 저장되어 있는 프로그래밍된 루틴에 의해 구현될 수 있다. 카운터 변수 C는 단계 51에서 0으로 셋팅되고, 선택기(18)는 디코더(15)의 출력을 더 높은 층에 결합시키기 위한 노말 위치로 스위칭된다 (단계 52). 단계 53에서, TX 버스 리셋 신호가 TX 라인 상태 검출기(13)에 의해 검출되는 경우, 선택기(54)는 마스킹 위치로 셋팅된다 (단계 54). RX 버스 리셋 신호가 RX 라인 상태 검출기(16)에 의해 수신되는 경우 (단계 55), 단계 56에서 제어기(19)는 카운터 변수 C를 증분시키기 시작하며, 그것을 1.3㎲의 타임아웃 기간을 나타내는 임계치와 비교한다 (단계 57). C가 임계치보다 작은 경우, 흐름은 단계 58로 진행하여 버스 리셋 이외의 신호가 RX 라인 상태 검출기(16)에 의해 수신되는지를 판정한다. 단계 58에서의 판정이 부정이면, 단계 57이 반복된다. 단계 57 또는 58에서의 판정이 긍정이면, 제어기(19)는 단계 59로 진행하여 선택기를 노말 위치로 셋팅한 후 루틴을 종료한다.
본 발명에 따르면, 노드간 케이블 길이가 4.5m보다 긴 데이터 스트로브 링크의 경우 또는 8B/10B 블록 코드와 같은 시그널링 스킴을 이용하는 장거리 링크의 경우에서의 케이블 환경에서 쇼트 버스 리셋을 신뢰도있게 수행할 수 있다.

Claims (19)

  1. 트랜시버 회로에 있어서,
    더 높은 층으로부터 전송 매체로 신호를 전송하는 라인 전송기(line transmitter)(11, 12);
    상기 전송 매체로부터의 신호를 수신하는 라인 수신기(14, 15);
    상기 라인 전송기로부터 전송된 신호 내에서 제1 버스 리셋 신호가 검출되는 경우, 제1 검출기 출력을 생성하는 제1 검출기(13);
    수신된 신호 내에서 제2 버스 리셋 신호가 검출되는 경우, 제2 검출기 출력을 생성하는 제2 검출기(16);
    상기 수신된 신호를 상기 더 높은 층에 정상적으로 결합시키는 제1 위치 및 마스킹 신호(masking signal)를 상기 더 높은 층에 결합시키는 제2 위치를 갖는 선택기(18); 및
    상기 제1 검출기 출력의 시작 타이밍에 응답하여 상기 선택기를 상기 제2 위치로 셋팅하고, 상기 제2 검출기 출력의 시작 타이밍에 응답하여, 카운트값이 선정된 값을 초과할 때까지 상기 카운트값을 증분시키는 카운트 동작을 시작하며, 상기 카운트 동작의 종료 타이밍에 응답하여 상기 선택기를 상기 제1 위치로 셋팅하는 제어 회로(17, 19)
    를 포함하는 트랜시버 회로.
  2. 제1항에 있어서, 상기 제어 회로는, 상기 제2 검출기 출력의 종료 타이밍이 상기 카운터 동작의 상기 종료 타이밍보다 빠른 경우에는 상기 제2 검출기 출력의 상기 종료 타이밍에 응답하고, 상기 카운터 동작의 상기 종료 타이밍이 상기 제2 검출기 출력의 상기 종료 타이밍보다 빠른 경우에는 상기 카운터 동작의 종료 타이밍에 응답하여, 상기 선택기를 상기 제1 위치로 셋팅하도록 구성된 트랜시버 회로.
  3. 제1항에 있어서, 상기 마스킹 신호는 의사-아이들 상태 신호(pseudo-idle state signal)인 트랜시버 회로.
  4. 제1항에 있어서,
    상기 제1 검출기(13)는 상기 전송된 신호 내에서 데이터 프리픽스 신호(data prefix signal)가 검출되는 경우에 제3 검출기 출력을 생성하도록 구성되고,
    상기 제어 회로(19)는,
    상기 제2 검출기 출력에 응답하여 제1 상태(E0)로부터 제2 상태(E1)로 변함으로써 상기 선택기(18)를 상기 제1 위치로 셋팅하고, 상기 제1 및 제2 검출기 출력 이외의 신호에 응답하여 상기 제2 상태(E1)로부터 상기 제1 상태(E0)로 되돌아가며, 상기 제3 검출기 신호에 응답하여 상기 제1 상태(E0)로부터 제3 상태(E2)로 변하고,
    상기 제1 및 제3 검출기 출력 이외의 신호에 응답하여 상기 제3 상태(E2)로부터 상기 제1 상태(E0)로 되돌아가고, 상기 제1 검출기 출력에 응답하여 상기 제3 상태(E2)로부터 제4 상태(E3)로 변하여 상기 선택기(18)를 상기 제2 위치로 셋팅하며,
    상기 제2 검출기 출력에 응답하여 상기 제4 상태(E3)로부터 상기 제5 상태(E4)로 변하고, 상기 카운트 동작의 종료 타이밍에 응답하여 상기 제5 상태(E4)로부터 상기 제1 상태(E0)로 변하여 상기 선택기를 상기 제1 위치로 셋팅하도록 구성된 트랜시버 회로.
  5. 제1항에 있어서, 상기 선정된 값은 버스 리셋을 수행하는 데에 소요된 시간의 길이를 나타내는 트랜시버 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 전송 매체는 직렬 버스이고,
    상기 라인 전송기는, 상기 더 높은 층으로부터의 신호를 코드화된 병렬 신호로 코드화하는 인코더(11), 및 상기 코드화된 병렬 신호를 상기 직렬 버스로의 전송을 위한 코드화된 직렬 신호로 변환하는 병렬-직렬 컨버터(12)를 포함하고,
    상기 라인 수신기는, 상기 직렬 버스로부터의 코드화된 직렬 신호를 코드화된 병렬 신호로 변환하는 직렬-병렬 컨버터(14), 및 상기 코드화된 병렬 신호를 상기 선택기(18)의 상기 제1 위치로의 애플리케이션을 위한 복호화된 병렬 신호로 복호화하는 디코더(15)를 포함하는 트랜시버 회로.
  7. 제6항에 있어서, 상기 직렬 버스에 접속된 IEEE-1394 인터페이스를 더 포함하는 트랜시버 회로.
  8. 통신 시스템에 있어서,
    전송 매체에 의해 상호 접속된 복수의 노드를 포함하고,
    상기 노드 각각은,
    더 높은 층으로부터 전송 매체로 신호를 전송하는 라인 전송기(11, 12);
    상기 전송 매체로부터의 신호를 수신하는 라인 수신기(14, 15);
    상기 라인 전송기로부터 전송된 신호 내에서 제1 버스 리셋 신호가 검출되는 경우, 제1 검출기 출력을 생성하는 제1 검출기(13);
    수신된 신호 내에서 제2 버스 리셋 신호가 검출되는 경우, 제2 검출기 출력을 생성하는 제2 검출기(16);
    상기 수신된 신호를 상기 더 높은 층에 정상적으로 결합시키는 제1 위치 및 마스킹 신호를 상기 더 높은 층에 결합시키는 제2 위치를 갖는 선택기(18); 및
    상기 제1 검출기 출력의 시작 타이밍에 응답하여 상기 선택기를 상기 제2 위치로 셋팅하고, 상기 제2 검출기 출력의 시작 타이밍에 응답하여, 카운트값이 선정된 값을 초과할 때까지 상기 카운트값을 증분시키는 카운트 동작을 시작하며, 상기 카운트 동작의 종료 타이밍에 응답하여 상기 선택기를 상기 제1 위치로 셋팅하는 제어 회로(17, 19)
    를 포함하는 통신 시스템.
  9. 제8항에 있어서, 상기 제어 회로는 상기 제2 검출기 출력의 종료 타이밍이 상기 카운트 동작의 상기 종료 타이밍보다 빠른 경우에는 상기 제2 검출기 출력의 상기 종료 타이밍에 응답하고, 상기 카운트 동작의 상기 종료 타이밍이 상기 제2 검출기 출력의 상기 종료 타이밍보다 빠른 경우에는 상기 카운트 동작의 상기 종료 타이밍에 응답하여, 상기 선택기를 상기 제1 위치로 셋팅하도록 구성된 통신 시스템.
  10. 제8항에 있어서, 상기 마스킹 신호는 의사-아이들 상태 신호인 통신 시스템.
  11. 제8항에 있어서,
    상기 제1 검출기(13)는 상기 전송된 신호 내에서 데이터 프리픽스 신호(data prefix signal)가 검출되는 경우에 제3 검출기 출력을 생성하도록 구성되고,
    상기 제어 회로(19)는,
    상기 제2 검출기 출력에 응답하여 제1 상태(E0)로부터 제2 상태(E1)로 변함으로써 상기 선택기(18)를 상기 제1 위치로 셋팅하고, 상기 제1 및 제2 검출기 출력 이외의 신호에 응답하여 상기 제2 상태(E1)로부터 상기 제1 상태(E0)로 되돌아가며, 상기 제3 검출기 신호에 응답하여 상기 제1 상태(E0)로부터 제3 상태(E2)로 변하고,
    상기 제1 및 제3 검출기 출력 이외의 신호에 응답하여 상기 제3 상태(E2)로부터 상기 제1 상태(E0)로 되돌아가고, 상기 제1 검출기 출력에 응답하여 상기 제3 상태(E2)로부터 제4 상태(E3)로 변하여 상기 선택기(18)를 상기 제2 위치로 셋팅하며,
    상기 제2 검출기 출력에 응답하여 상기 제4 상태(E3)로부터 제5 상태(E4)로 변하고, 상기 카운트 동작의 상기 종료 타이밍에 응답하여 상기 제5 상태(E4)로부터 상기 제1 상태(E0)로 변하여 상기 선택기를 상기 제1 위치로 셋팅하도록 구성된 통신 시스템.
  12. 제8항에 있어서, 상기 선정된 값은 버스 리셋을 수행하는 데에 소요된 시간의 길이를 나타내는 통신 시스템.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 전송 매체는 직렬 버스이고,
    상기 라인 전송기는, 상기 더 높은 층으로부터의 신호를 코드화된 병렬 신호로 코드화하는 인코더(11), 및 상기 코드화된 병렬 신호를 상기 직렬 버스로의 전송을 위한 코드화된 직렬 신호로 변환하는 병렬-직렬 컨버터(12)를 포함하고,
    상기 라인 수신기는, 상기 직렬 버스로부터의 코드화된 직렬 신호를 코드화된 병렬 신호로 변환하는 직렬-병렬 컨버터(14), 및 상기 코드화된 병렬 신호를 상기 선택기(18)의 상기 제1 위치로의 애플리케이션을 위한 복호화된 병렬 신호로 복호화하는 디코더(15)를 포함하는 통신 시스템.
  14. 제13항에 있어서, 상기 노드 각각은 상기 직렬 버스에 접속된 IEEE-1394 인터페이스를 더 포함하는 통신 시스템.
  15. 버스 리셋 프로세스를 수행하는 방법에 있어서,
    a) 전송 매체에 신호를 전송하고, 그로부터 신호를 수신하는 단계;
    b) 상기 수신된 신호를 더 높은 층에 공급하는 단계;
    c) 상기 전송된 신호 내에서 전송 버스 리셋 신호를 검출하는 단계;
    d) 상기 전송 버스 리셋 신호의 시작 타이밍에 응답하여, 마스킹 신호를 상기 더 높은 층에 배타적으로 공급하는 단계;
    e) 상기 수신된 신호 내에서 수신 버스 리셋 신호를 검출하는 단계;
    f) 상기 수신 버스 리셋 신호의 시작 타이밍에 응답하여, 카운트값이 선정된 값을 초과할 때까지 상기 카운트값을 증분시키는 카운트 동작을 활성화하는 단계; 및
    g) 상기 카운트 동작의 종료 타이밍에 응답하여, 상기 수신 신호를 상기 더 높은 층에 배타적으로 공급하는 단계
    를 포함하는 방법.
  16. 제15항에 있어서, 상기 단계 g)는, 상기 수신 버스 리셋 신호의 종료 타이밍이 상기 카운트 동작의 상기 종료 타이밍보다 빠른 경우에는 상기 수신 버스 리셋 신호의 상기 종료 타이밍에 응답하고, 상기 카운트 동작의 상기 종료 타이밍이 상기 제2 버스 리셋 신호의 상기 종료 타이밍보다 빠른 경우에는 상기 카운트 동작의 상기 종료 타이밍에 응답하여, 상기 수신된 신호를 상기 더 높은 층에 배타적으로 공급하는 단계를 포함하는 방법.
  17. 버스 리셋 프로세스를 수행하는 제어 프로그램을 저장하는 저장 매체에 있어서, 상기 버스 리셋 프로세스를 수행하는 방법은,
    a) 전송 매체에 신호를 전송하고, 그로부터 신호를 수신하는 단계;
    b) 상기 수신된 신호를 더 높은 층에 공급하는 단계;
    c) 상기 전송된 신호 내에서 전송 버스 리셋 신호를 검출하는 단계;
    d) 상기 전송 버스 리셋 신호의 시작 타이밍에 응답하여, 마스킹 신호를 상기 더 높은 층에 배타적으로 공급하는 단계;
    e) 상기 수신된 신호 내에서 수신 버스 리셋 신호를 검출하는 단계;
    f) 상기 수신 버스 리셋 신호의 시작 타이밍에 응답하여, 카운트값이 선정된 값을 초과할 때까지 상기 카운트값을 증분시키는 카운트 동작을 활성화하는 단계; 및
    g) 상기 카운트 동작의 종료 타이밍에 응답하여, 상기 수신 신호를 상기 더 높은 층에 배타적으로 공급하는 단계
    를 포함하는 저장 매체.
  18. 제17항에 있어서, 상기 단계 g)는, 상기 수신 버스 리셋 신호의 종료 타이밍이 상기 카운트 동작의 상기 종료 타이밍보다 빠른 경우에는 상기 수신 버스 리셋 신호의 상기 종료 타이밍에 응답하고, 상기 카운트 동작의 상기 종료 타이밍이 상기 제2 버스 리셋 신호의 상기 종료 타이밍보다 빠른 경우에는 상기 카운트 동작의 상기 종료 타이밍에 응답하여, 상기 수신된 신호를 상기 더 높은 층에 배타적으로 공급하는 단계를 포함하는 저장 매체.
  19. 제17항에 있어서, 상기 마스킹 신호는 의사-아이들 상태 신호인 저장 매체.
KR1020000034686A 1999-06-23 2000-06-23 케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법 KR100352568B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17616999A JP3289707B2 (ja) 1999-06-23 1999-06-23 送受信回路及び送受信方法並びに記録媒体
JP1999-176169 1999-06-23

Publications (2)

Publication Number Publication Date
KR20010015057A true KR20010015057A (ko) 2001-02-26
KR100352568B1 KR100352568B1 (ko) 2002-09-12

Family

ID=16008879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034686A KR100352568B1 (ko) 1999-06-23 2000-06-23 케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법

Country Status (5)

Country Link
US (1) US6529977B1 (ko)
EP (1) EP1063596A3 (ko)
JP (1) JP3289707B2 (ko)
KR (1) KR100352568B1 (ko)
CN (1) CN1196067C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119410A (ja) * 1999-10-21 2001-04-27 Sony Corp 自己識別フェーズにおける処理方法
JP2001292146A (ja) * 2000-04-07 2001-10-19 Sony Corp 電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
JP2001345827A (ja) * 2000-06-02 2001-12-14 Minolta Co Ltd インターフェース装置、これを有するノード、インターフェースシステム、バスリセットの制御方法およびバスリセットの制御プログラムを記録したコンピュータ読み取り可能な記録媒体
US6870900B1 (en) * 2000-06-16 2005-03-22 Bellsouth Intellectual Property Corporation Proactive maintenance application
US6687779B1 (en) * 2000-07-14 2004-02-03 Texas Instruments Incorporated Method and apparatus for transmitting control information across a serialized bus interface
KR100401129B1 (ko) * 2001-04-20 2003-10-10 한국전자통신연구원 Ｉｅｅｅ １３９４ 트랜시버내 버스 중재의 디지털 구현방법
US6985979B2 (en) * 2001-12-17 2006-01-10 Matsushita Electric Industrial Co., Ltd. Digital data processing device, bus controlling method, bus controlling program and recording medium
DE10246895B3 (de) * 2002-10-08 2004-06-09 Siemens Ag Verfahren zur Änderung eines Parameters für den Betrieb eines Netzwerks sowie Teilnehmer zur Durchführung des Verfahrens
DE102008004819B4 (de) * 2008-01-17 2010-06-24 Texas Instruments Deutschland Gmbh Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen
CN108984458B (zh) * 2018-08-09 2021-10-29 哈尔滨诺信工大测控技术有限公司 一种自定义串行开放式总线
CN113037428B (zh) * 2019-12-09 2022-01-25 大唐移动通信设备有限公司 一种对数据流程的处理方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218759A (en) * 1978-06-30 1980-08-19 International Business Machines Corporation Sync in-sync out calibration for cable length delays
EP1085701A3 (en) * 1994-03-09 2001-07-04 Matsushita Electric Industrial Co., Ltd. Data transmission system and method
DE69621725T2 (de) * 1995-03-29 2003-01-30 Koninkl Philips Electronics Nv System zur bereitstellung eines vorgegebenen zeitbezugs zwischen eingabe und ausgabe von daten sowie sender und empfänger für ein solches system
US5764526A (en) * 1996-04-08 1998-06-09 Microsoft Corporation Dynamic propagation delay calculation using an array of storage cells

Also Published As

Publication number Publication date
EP1063596A3 (en) 2006-04-26
EP1063596A2 (en) 2000-12-27
KR100352568B1 (ko) 2002-09-12
JP2001007827A (ja) 2001-01-12
US6529977B1 (en) 2003-03-04
CN1196067C (zh) 2005-04-06
JP3289707B2 (ja) 2002-06-10
CN1279429A (zh) 2001-01-10

Similar Documents

Publication Publication Date Title
US6765923B1 (en) Early arbitration on a full duplex bus
US7023874B2 (en) Distributed arbitration on a full duplex bus
JP3159144B2 (ja) 送受信回路
US5182746A (en) Transceiver interface
JP3571340B2 (ja) 調停用の第１のバス構成とデータ転送用の第２のバス構成を有する通信ノード
KR100352568B1 (ko) 케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법
JPH01117445A (ja) インタ−モジユ−ルデ−タ通信用シリアルデ−タバス
JPS63175549A (ja) ポーリング装置
US6487620B1 (en) Combined low speed and high speed data bus
JP3277887B2 (ja) 送受信方法、送受信回路および送受信回路の制御方法
JP3672845B2 (ja) インターフェース装置及びこれを備えた通信機器並びに通信方法
KR20050118754A (ko) 데이터 헤더 오류 체크를 통한 버스 사용 효율 향상 방법
US4843605A (en) Node apparatus for communication network having multi-conjunction architecture
EP1085697B1 (en) Circuit and method for exchanging signals between network nodes
RU198111U9 (ru) Повторитель сигналов для интерфейса RS-485 с коррекцией длительности битов и минимальной задержкой передачи
JP7120156B2 (ja) 通信装置
Brzoza-Woch et al. SPP 2.0: Simple Packet Protocol for ultra low cost wired networks
RU187642U1 (ru) Устройство коммуникационного интерфейса gigaspacewire
JP3314779B2 (ja) 送受信回路
JP2001203729A (ja) 点対点構造を有するバックプレーンシステム
CN118200072A (zh) 一种总线通讯系统
JPH0782480B2 (ja) コンピュータ接続方式
JPH08256166A (ja) 伝送路制御方式および伝送路接続装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee