JPH08256166A - 伝送路制御方式および伝送路接続装置 - Google Patents
伝送路制御方式および伝送路接続装置Info
- Publication number
- JPH08256166A JPH08256166A JP5689095A JP5689095A JPH08256166A JP H08256166 A JPH08256166 A JP H08256166A JP 5689095 A JP5689095 A JP 5689095A JP 5689095 A JP5689095 A JP 5689095A JP H08256166 A JPH08256166 A JP H08256166A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- signal
- direction control
- regenerator
- transceiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】マルチドロップ伝送路において複数のノードを
含むロッカーを接続する場合に，伝送路上のトランシー
バ数の制限を越えたノードの接続を可能にし，システム
を簡便に低コストで構成できるようにすることを目的と
する。 【構成】ロッカー内伝送路21,31 とロッカー外の主伝送
路10とをリジェネレータ26,34 により電気的に分離す
る。ノード22に接続するトランシーバ23の方向制御信号
24から方向制御回路25により方向制御信号28を生成し，
リジェネレータ26のトランシーバ27の伝送方向を制御す
る。また, 伝送路上の信号の特徴を用いてリジェネレー
タ34の方向制御回路35によりトランシーバ36,36'の伝送
方向を制御する。リピータ40は，主伝送路10,11 に伝送
される信号の特徴を用いて方向制御回路41によりトラン
シーバ42,42'の伝送方向を制御する。
含むロッカーを接続する場合に，伝送路上のトランシー
バ数の制限を越えたノードの接続を可能にし，システム
を簡便に低コストで構成できるようにすることを目的と
する。 【構成】ロッカー内伝送路21,31 とロッカー外の主伝送
路10とをリジェネレータ26,34 により電気的に分離す
る。ノード22に接続するトランシーバ23の方向制御信号
24から方向制御回路25により方向制御信号28を生成し，
リジェネレータ26のトランシーバ27の伝送方向を制御す
る。また, 伝送路上の信号の特徴を用いてリジェネレー
タ34の方向制御回路35によりトランシーバ36,36'の伝送
方向を制御する。リピータ40は，主伝送路10,11 に伝送
される信号の特徴を用いて方向制御回路41によりトラン
シーバ42,42'の伝送方向を制御する。
Description
【０００１】
【産業上の利用分野】本発明は，マルチドロップ接続の
伝送路制御方式および伝送路接続装置に関するものであ
る。
伝送路制御方式および伝送路接続装置に関するものであ
る。
【０００２】近年，コンピュータシステムのダウンサイ
ジング化に伴い，高機能かつ低価格の伝送路が要求され
ている。伝送路の接続方式としては，デージーチェーン
方式，タコ足方式，マルチドロップ方式等が提供されて
いる。しかし，デージーチェーン方式，タコ足方式はコ
ストが高いという欠点がある。一方，マルチドロップ方
式はコストは安いが，接続可能なトランシーバ数に制限
があり，制限を越える拡張にはリピータ（中継機）を設
置する必要がある。
ジング化に伴い，高機能かつ低価格の伝送路が要求され
ている。伝送路の接続方式としては，デージーチェーン
方式，タコ足方式，マルチドロップ方式等が提供されて
いる。しかし，デージーチェーン方式，タコ足方式はコ
ストが高いという欠点がある。一方，マルチドロップ方
式はコストは安いが，接続可能なトランシーバ数に制限
があり，制限を越える拡張にはリピータ（中継機）を設
置する必要がある。
【０００３】特に，例えば１つのロッカー内に複数のノ
ードを収容し，そのロッカーを複数接続するようなマル
チドロップ伝送路では，トランシーバ数の制限からノー
ド数が制限されるので，高価なリピータを用いることな
くその制限を解消して低コストで接続することができる
方式が望まれる。
ードを収容し，そのロッカーを複数接続するようなマル
チドロップ伝送路では，トランシーバ数の制限からノー
ド数が制限されるので，高価なリピータを用いることな
くその制限を解消して低コストで接続することができる
方式が望まれる。
【０００４】
【従来の技術】従来のマルチドロップ接続方式の伝送路
のうち，ロッカー内伝送路とロッカー外伝送路（以下，
主伝送路という）が共通な伝送路方式においては，例え
ばＲＳ４８５インタフェースを例にとると，トランシー
バを３２個まで同一伝送路に接続可能である。すなわ
ち，同一伝送路に接続できるノード数は最大３２個まで
である。ところが，システムが大規模になってくると，
ノード数が３２では不足し，これを増やすためには，通
信プロトコルの制御機能を持つインテリジェントで高価
なリピータ（中継機）が必要となる。
のうち，ロッカー内伝送路とロッカー外伝送路（以下，
主伝送路という）が共通な伝送路方式においては，例え
ばＲＳ４８５インタフェースを例にとると，トランシー
バを３２個まで同一伝送路に接続可能である。すなわ
ち，同一伝送路に接続できるノード数は最大３２個まで
である。ところが，システムが大規模になってくると，
ノード数が３２では不足し，これを増やすためには，通
信プロトコルの制御機能を持つインテリジェントで高価
なリピータ（中継機）が必要となる。
【０００５】
【発明が解決しようとする課題】したがって，伝送路自
体がマルチドロップ接続により低コストになっても，リ
ピータ自体が通信プロトコルの制御回路等を内蔵したイ
ンテリジェントなものであるために，高コストであり，
結果として，システム規模が大きくなると伝送路も高価
になってしまうという欠点があった。
体がマルチドロップ接続により低コストになっても，リ
ピータ自体が通信プロトコルの制御回路等を内蔵したイ
ンテリジェントなものであるために，高コストであり，
結果として，システム規模が大きくなると伝送路も高価
になってしまうという欠点があった。
【０００６】また，個々のロッカーに収容されるノード
数はまちまちであり，ノード数，すなわちトランシーバ
数とロッカー台数とは対応していないため，リピータの
手配が煩雑になるという欠点があった。
数はまちまちであり，ノード数，すなわちトランシーバ
数とロッカー台数とは対応していないため，リピータの
手配が煩雑になるという欠点があった。
【０００７】本発明は上記問題点の解決を図り，マルチ
ドロップ接続方式の伝送路において，従来のような高価
なリピータを用いず，また，トランシーバのドライブ能
力を向上させることなく，伝送路上のノード数を増やす
ことを可能にすることを目的とする。また，リピータが
必要な場合には，安価なリピータを提供することを目的
とする。
ドロップ接続方式の伝送路において，従来のような高価
なリピータを用いず，また，トランシーバのドライブ能
力を向上させることなく，伝送路上のノード数を増やす
ことを可能にすることを目的とする。また，リピータが
必要な場合には，安価なリピータを提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は，上記目的を達
成するため図１に示すような以下の手段を備える。図１
は，本発明の原理説明図である。図１において，１０，
１１はマルチドロップ接続方式の主伝送路，２０，３０
は複数のノードを収容するロッカー，２１，３１は主伝
送路と共通の伝送路方式のロッカー内伝送路，２２ａ，
２２ｂ，３２ａ，３２ｂは各々データ信号を送受信する
ノード，２３ａ，２３ｂ，３３ａ，３３ｂは各ノード対
応のトランシーバ，２４ａ，２４ｂは方向制御信号，２
５は方向制御回路，２６はリジェネレータ，２７はトラ
ンシーバ，２８は方向制御信号，３４はリジェネレー
タ，３５は方向制御回路，３６，３６’はトランシー
バ，３８は方向制御信号，４０は伝送路を接続するリピ
ータ，４１は方向制御回路，４２，４２’はトランシー
バを表す。
成するため図１に示すような以下の手段を備える。図１
は，本発明の原理説明図である。図１において，１０，
１１はマルチドロップ接続方式の主伝送路，２０，３０
は複数のノードを収容するロッカー，２１，３１は主伝
送路と共通の伝送路方式のロッカー内伝送路，２２ａ，
２２ｂ，３２ａ，３２ｂは各々データ信号を送受信する
ノード，２３ａ，２３ｂ，３３ａ，３３ｂは各ノード対
応のトランシーバ，２４ａ，２４ｂは方向制御信号，２
５は方向制御回路，２６はリジェネレータ，２７はトラ
ンシーバ，２８は方向制御信号，３４はリジェネレー
タ，３５は方向制御回路，３６，３６’はトランシー
バ，３８は方向制御信号，４０は伝送路を接続するリピ
ータ，４１は方向制御回路，４２，４２’はトランシー
バを表す。
【０００９】ロッカー２０は，複数のノード２２ａ，２
２ｂを収容する。各ノード２２ａ，２２ｂは，例えば処
理装置，外部記憶装置，プリンタ等のデータの送受信対
象となる通信のアドレス付与単位であり，それぞれ伝送
路上の信号の受け渡しのためのトランシーバ２３ａ，２
３ｂに接続される。ロッカー３０も同様である。
２ｂを収容する。各ノード２２ａ，２２ｂは，例えば処
理装置，外部記憶装置，プリンタ等のデータの送受信対
象となる通信のアドレス付与単位であり，それぞれ伝送
路上の信号の受け渡しのためのトランシーバ２３ａ，２
３ｂに接続される。ロッカー３０も同様である。
【００１０】各ロッカー２０，３０のロッカー内伝送路
２１，３１は，それぞれリジェネレータ２６，３４によ
って主伝送路１０と電気的に分離されている。図１に示
すロッカー２０内の回路は請求項３記載の発明に対応し
ている。方向制御回路２５は，ノード２２ａ，２２ｂか
らの方向制御信号２４ａ，２４ｂを集めて論理和をと
り，その結果を方向制御信号２８としてリジェネレータ
２６に送出する回路である。リジェネレータ２６中のト
ランシーバ２７は，ロッカー内伝送路２１と主伝送路１
０とを電気的に分離し，方向制御回路２５により送出さ
れた方向制御信号２８により定まる方向へ信号を伝送す
る。
２１，３１は，それぞれリジェネレータ２６，３４によ
って主伝送路１０と電気的に分離されている。図１に示
すロッカー２０内の回路は請求項３記載の発明に対応し
ている。方向制御回路２５は，ノード２２ａ，２２ｂか
らの方向制御信号２４ａ，２４ｂを集めて論理和をと
り，その結果を方向制御信号２８としてリジェネレータ
２６に送出する回路である。リジェネレータ２６中のト
ランシーバ２７は，ロッカー内伝送路２１と主伝送路１
０とを電気的に分離し，方向制御回路２５により送出さ
れた方向制御信号２８により定まる方向へ信号を伝送す
る。
【００１１】ロッカー３０内の回路は請求項４記載の発
明に対応している。リジェネレータ３４中のトランシー
バ３６，３６’は，ロッカー内伝送路３１と主伝送路１
０とを電気的に分離し，方向制御回路３５からの方向制
御信号３８により定まる方向へ信号を伝送する。方向制
御回路３５は，ロッカー内伝送路３１および主伝送路１
０の信号を監視して信号の方向を判別し，その判別結果
に従って方向制御信号３８によりトランシーバ３６，３
６’の方向制御を行う。
明に対応している。リジェネレータ３４中のトランシー
バ３６，３６’は，ロッカー内伝送路３１と主伝送路１
０とを電気的に分離し，方向制御回路３５からの方向制
御信号３８により定まる方向へ信号を伝送する。方向制
御回路３５は，ロッカー内伝送路３１および主伝送路１
０の信号を監視して信号の方向を判別し，その判別結果
に従って方向制御信号３８によりトランシーバ３６，３
６’の方向制御を行う。
【００１２】リピータ４０は，請求項５記載の発明に対
応する伝送路接続装置である。リピータ４０に備えられ
た方向制御回路４１，トランシーバ４２，４２’は，そ
れぞれ前述のリジェネレータ３４における方向制御回路
３５，トランシーバ３６，３６’と同様の機能を備え
る。すなわち，トランシーバ４２，４２’は，第１の主
伝送路１０と第２の主伝送路１１とを電気的に分離し，
方向制御回路４１からの方向制御信号により定まる方向
へ信号を伝送する。方向制御回路４１は，第１の主伝送
路１０および第２の主伝送路１１の信号を監視して信号
の方向を判別し，その判別結果に従って方向制御信号に
よりトランシーバ４２，４２’の方向制御を行う。
応する伝送路接続装置である。リピータ４０に備えられ
た方向制御回路４１，トランシーバ４２，４２’は，そ
れぞれ前述のリジェネレータ３４における方向制御回路
３５，トランシーバ３６，３６’と同様の機能を備え
る。すなわち，トランシーバ４２，４２’は，第１の主
伝送路１０と第２の主伝送路１１とを電気的に分離し，
方向制御回路４１からの方向制御信号により定まる方向
へ信号を伝送する。方向制御回路４１は，第１の主伝送
路１０および第２の主伝送路１１の信号を監視して信号
の方向を判別し，その判別結果に従って方向制御信号に
よりトランシーバ４２，４２’の方向制御を行う。
【００１３】
【作用】本発明では，図１に示すように，ロッカー内伝
送路２１，３１とロッカー外の主伝送路１０とを，リジ
ェネレータ２６，３４のトランシーバ２７またはトラン
シーバ３６，３６’によって分離するので，各ロッカー
２０，３０には，それぞれトランシーバのドライブ能力
分だけのノードを収容することができ，またロッカー２
０，３０の台数をトランシーバのドライブ能力分だけ増
やして接続することができる。したがって，主伝送路１
０上の見かけ上のノード数を伝送路の性能以上に増やす
ことが可能になる。
送路２１，３１とロッカー外の主伝送路１０とを，リジ
ェネレータ２６，３４のトランシーバ２７またはトラン
シーバ３６，３６’によって分離するので，各ロッカー
２０，３０には，それぞれトランシーバのドライブ能力
分だけのノードを収容することができ，またロッカー２
０，３０の台数をトランシーバのドライブ能力分だけ増
やして接続することができる。したがって，主伝送路１
０上の見かけ上のノード数を伝送路の性能以上に増やす
ことが可能になる。
【００１４】ロッカー２０内では，リジェネレータ２６
中のトランシーバ２７の方向制御に，各ノード対応のト
ランシーバ２３ａ，２３ｂに対する方向制御信号２４
ａ，２４ｂの論理和である方向制御信号２８を使用す
る。したがって，ロッカー２０内のノード２２ａ，２２
ｂが受信状態のときは，トランシーバ２７は，主伝送路
１０からロッカー内伝送路２１の方向へ信号が送出され
るように制御され，ロッカー２０内の各ノード２２ａ，
２２ｂは，他のノードからの信号を受信可能となる。一
方，ロッカー２０内の複数のノード２２ａ，２２ｂのい
ずれかが送信状態であれば，方向制御信号２８により，
トランシーバ２７の伝送方向がロッカー内伝送路２１か
ら主伝送路１０への方向となり，主伝送路１０への信号
の送信が可能になる。
中のトランシーバ２７の方向制御に，各ノード対応のト
ランシーバ２３ａ，２３ｂに対する方向制御信号２４
ａ，２４ｂの論理和である方向制御信号２８を使用す
る。したがって，ロッカー２０内のノード２２ａ，２２
ｂが受信状態のときは，トランシーバ２７は，主伝送路
１０からロッカー内伝送路２１の方向へ信号が送出され
るように制御され，ロッカー２０内の各ノード２２ａ，
２２ｂは，他のノードからの信号を受信可能となる。一
方，ロッカー２０内の複数のノード２２ａ，２２ｂのい
ずれかが送信状態であれば，方向制御信号２８により，
トランシーバ２７の伝送方向がロッカー内伝送路２１か
ら主伝送路１０への方向となり，主伝送路１０への信号
の送信が可能になる。
【００１５】ロッカー３０の場合，リジェネレータ３４
においてトランシーバ３６，３６’間の信号を方向制御
回路３５により監視し，信号の方向を判別し，これによ
り方向制御信号３８を自動生成してトランシーバ３６，
３６’の方向制御を行う。ロッカー３０内のノード３２
ａ，３２ｂが受信状態のときは，トランシーバ３６，３
６’の方向は常に主伝送路１０からロッカー内伝送路３
１側へ向いていて，他のノードからの信号をロッカー３
０内のノード３２ａ，３２ｂが受信可能になっている。
一方，ノード３２ａ，３２ｂのいずれかが送信状態のと
きは，トランシーバ３６，３６’の方向がロッカー内伝
送路３１から主伝送路１０側へ向き，主伝送路１０への
信号の送信が可能になる。
においてトランシーバ３６，３６’間の信号を方向制御
回路３５により監視し，信号の方向を判別し，これによ
り方向制御信号３８を自動生成してトランシーバ３６，
３６’の方向制御を行う。ロッカー３０内のノード３２
ａ，３２ｂが受信状態のときは，トランシーバ３６，３
６’の方向は常に主伝送路１０からロッカー内伝送路３
１側へ向いていて，他のノードからの信号をロッカー３
０内のノード３２ａ，３２ｂが受信可能になっている。
一方，ノード３２ａ，３２ｂのいずれかが送信状態のと
きは，トランシーバ３６，３６’の方向がロッカー内伝
送路３１から主伝送路１０側へ向き，主伝送路１０への
信号の送信が可能になる。
【００１６】なお，各ノードは同一ロッカー内で通信が
可能であることは明白である。また，リジェネレータ３
４と同様な回路を伝送路間のリピータ４０として用いる
ことにより，主伝送路１０と主伝送路１１との間で通信
が可能となり，インテリジェントな高価なリピータを必
要としない。したがって，共通な伝送路方式の複数の伝
送路を簡易なリピータ４０によって接続して，ノード数
制限を解消した伝送路を低コストで実現することができ
る。
可能であることは明白である。また，リジェネレータ３
４と同様な回路を伝送路間のリピータ４０として用いる
ことにより，主伝送路１０と主伝送路１１との間で通信
が可能となり，インテリジェントな高価なリピータを必
要としない。したがって，共通な伝送路方式の複数の伝
送路を簡易なリピータ４０によって接続して，ノード数
制限を解消した伝送路を低コストで実現することができ
る。
【００１７】
【実施例】図２は，図１に示すロッカー２０内の回路構
成の例を示す図である。図２に示す実施例では，方向制
御回路２５として論理和回路２９を用い，各ノード２２
ａ，２２ｂからのトランシーバ２３ａ，２３ｂに対する
方向制御信号２４ａ，２４ｂを集めて，論理和回路２９
によりそれらの論理和信号を生成し，それをロッカー内
伝送路２１と主伝送路１０との間のトランシーバ２７に
対する方向制御信号２８として用いている。
成の例を示す図である。図２に示す実施例では，方向制
御回路２５として論理和回路２９を用い，各ノード２２
ａ，２２ｂからのトランシーバ２３ａ，２３ｂに対する
方向制御信号２４ａ，２４ｂを集めて，論理和回路２９
によりそれらの論理和信号を生成し，それをロッカー内
伝送路２１と主伝送路１０との間のトランシーバ２７に
対する方向制御信号２８として用いている。
【００１８】ロッカー内のノード２２ａ，２２ｂが受信
状態の場合には，トランシーバ２７の信号伝送方向は，
主伝送路１０からロッカー内伝送路２１の方向へ向い
て，ロッカー内の各ノード２２ａ，２２ｂは，受信が可
能な状態となる。ロッカー内のノード２２ａ，２２ｂの
いずれかが送信状態である場合には，その方向制御信号
が論理和回路２９を通してトランシーバ２７に伝達さ
れ，トランシーバ２７の方向はロッカー内伝送路２１か
ら主伝送路１０側へ向くため，ロッカー内のノードは送
信可能となる。
状態の場合には，トランシーバ２７の信号伝送方向は，
主伝送路１０からロッカー内伝送路２１の方向へ向い
て，ロッカー内の各ノード２２ａ，２２ｂは，受信が可
能な状態となる。ロッカー内のノード２２ａ，２２ｂの
いずれかが送信状態である場合には，その方向制御信号
が論理和回路２９を通してトランシーバ２７に伝達さ
れ，トランシーバ２７の方向はロッカー内伝送路２１か
ら主伝送路１０側へ向くため，ロッカー内のノードは送
信可能となる。
【００１９】図３は，図１に示すロッカー２０内の回路
構成の別の例を示す図である。図中，Ｔｒ１，Ｔｒ２は
トランジスタ，Ｒ１〜Ｒ５は抵抗を表す。図３に示す実
施例の場合，各ノード２２ａ，２２ｂからのトランシー
バ２３ａ，２３ｂに対する方向制御信号２４ａ，２４ｂ
は，それぞれ抵抗Ｒ１，Ｒ３を介してトランジスタＴｒ
１，Ｔｒ２のベースへ入力され，オープンコレクタで出
力された信号のドットオアをとることにより論理和信号
が生成される。この論理和信号をトランシーバ２７の方
向制御信号とする。方向制御の動作は，図２に示す例と
同様である。
構成の別の例を示す図である。図中，Ｔｒ１，Ｔｒ２は
トランジスタ，Ｒ１〜Ｒ５は抵抗を表す。図３に示す実
施例の場合，各ノード２２ａ，２２ｂからのトランシー
バ２３ａ，２３ｂに対する方向制御信号２４ａ，２４ｂ
は，それぞれ抵抗Ｒ１，Ｒ３を介してトランジスタＴｒ
１，Ｔｒ２のベースへ入力され，オープンコレクタで出
力された信号のドットオアをとることにより論理和信号
が生成される。この論理和信号をトランシーバ２７の方
向制御信号とする。方向制御の動作は，図２に示す例と
同様である。
【００２０】次に，図１に示すリジェネレータ３４およ
びリピータ４０の回路構成の例を，図４〜図７に従って
説明する。リジェネレータ３４もリピータ４０も回路構
成は同じである。
びリピータ４０の回路構成の例を，図４〜図７に従って
説明する。リジェネレータ３４もリピータ４０も回路構
成は同じである。
【００２１】図４（Ａ）は，図１に示すリジェネレータ
３４とリピータ４０の概要を示しており，トランシーバ
回路６０は，図１のトランシーバ３６，３６’またはト
ランシーバ４２，４２’に相当する。また，方向制御回
路７０は，図１の方向制御回路３５または方向制御回路
４１に相当し，伝送路Ａからの信号検出回路７１，伝送
路Ｂからの信号検出回路７２，終了記号検出回路７３，
クロック回路７４を備える。伝送路Ａと伝送路Ｂは，リ
ジェネレータ３４の場合，ロッカー内伝送路３１と主伝
送路１０に対応し，リピータ４０の場合，主伝送路１０
と主伝送路１１に対応する。
３４とリピータ４０の概要を示しており，トランシーバ
回路６０は，図１のトランシーバ３６，３６’またはト
ランシーバ４２，４２’に相当する。また，方向制御回
路７０は，図１の方向制御回路３５または方向制御回路
４１に相当し，伝送路Ａからの信号検出回路７１，伝送
路Ｂからの信号検出回路７２，終了記号検出回路７３，
クロック回路７４を備える。伝送路Ａと伝送路Ｂは，リ
ジェネレータ３４の場合，ロッカー内伝送路３１と主伝
送路１０に対応し，リピータ４０の場合，主伝送路１０
と主伝送路１１に対応する。
【００２２】トランシーバ回路６０は，図４（Ｂ）に示
すように構成される。図中，６１〜６４はスリーステー
トバッファ（ドライバ）であり，ＡＢ＿ＳＩＧは伝送路
Ａからの信号，ＢＡ＿ＳＩＧは伝送路Ｂからの信号，＋
ＤＩＲ＿ＡＢは信号を伝送路Ａから伝送路Ｂへ向かわせ
る方向制御信号，＋ＤＩＲ＿ＢＡは信号を伝送路Ｂから
伝送路Ａへ向かわせる方向制御信号を表す。
すように構成される。図中，６１〜６４はスリーステー
トバッファ（ドライバ）であり，ＡＢ＿ＳＩＧは伝送路
Ａからの信号，ＢＡ＿ＳＩＧは伝送路Ｂからの信号，＋
ＤＩＲ＿ＡＢは信号を伝送路Ａから伝送路Ｂへ向かわせ
る方向制御信号，＋ＤＩＲ＿ＢＡは信号を伝送路Ｂから
伝送路Ａへ向かわせる方向制御信号を表す。
【００２３】トランシーバ回路６０において，伝送路へ
出力するドライバが通信していないときは，常に出力が
ハイインピーダンスである。すなわち，スリーステート
バッファ６２，６３の出力はハイインピーダンス状態と
なる。
出力するドライバが通信していないときは，常に出力が
ハイインピーダンスである。すなわち，スリーステート
バッファ６２，６３の出力はハイインピーダンス状態と
なる。
【００２４】伝送路Ａから信号がくると，方向制御回路
７０は，伝送路Ａからの信号検出回路７１により信号Ａ
Ｂ＿ＳＩＧを検出して，方向制御信号＋ＤＩＲ＿ＡＢを
有効にする。これにより，伝送路Ａから伝送路Ｂへ信号
が伝達される。また，伝送路Ｂから信号がくると，方向
制御回路７０は，伝送路Ｂからの信号検出回路７２によ
り信号ＢＡ＿ＳＩＧを検出して，方向制御信号＋ＤＩＲ
＿ＢＡを有効にする。これにより，伝送路Ｂから伝送路
Ａへ信号が伝達される。
７０は，伝送路Ａからの信号検出回路７１により信号Ａ
Ｂ＿ＳＩＧを検出して，方向制御信号＋ＤＩＲ＿ＡＢを
有効にする。これにより，伝送路Ａから伝送路Ｂへ信号
が伝達される。また，伝送路Ｂから信号がくると，方向
制御回路７０は，伝送路Ｂからの信号検出回路７２によ
り信号ＢＡ＿ＳＩＧを検出して，方向制御信号＋ＤＩＲ
＿ＢＡを有効にする。これにより，伝送路Ｂから伝送路
Ａへ信号が伝達される。
【００２５】図５は，伝送路Ａからの信号検出回路およ
び伝送路Ｂからの信号検出回路の構成例を示す図であ
る。図５において，８０，８０’，８１，８１’はＤ型
フリップフロップ（以下，Ｄ−ＦＦという），８２，８
２’は排他的論理和回路，８３，８３’は論理積回路，
８４，８４’はＪＫ型フリップフロップ（以下，ＪＫ−
ＦＦという）を表す。また，＋Ｄ＿ＡＢ＿ＲＳＴは伝送
路Ａの信号の終了記号を検出したときに図４（Ａ）に示
す終了記号検出回路７３によって出力されるリセット信
号，＋Ｄ＿ＢＡ＿ＲＳＴは伝送路Ｂの信号の終了記号を
検出したときに終了記号検出回路７３によって出力され
るリセット信号を表す。
び伝送路Ｂからの信号検出回路の構成例を示す図であ
る。図５において，８０，８０’，８１，８１’はＤ型
フリップフロップ（以下，Ｄ−ＦＦという），８２，８
２’は排他的論理和回路，８３，８３’は論理積回路，
８４，８４’はＪＫ型フリップフロップ（以下，ＪＫ−
ＦＦという）を表す。また，＋Ｄ＿ＡＢ＿ＲＳＴは伝送
路Ａの信号の終了記号を検出したときに図４（Ａ）に示
す終了記号検出回路７３によって出力されるリセット信
号，＋Ｄ＿ＢＡ＿ＲＳＴは伝送路Ｂの信号の終了記号を
検出したときに終了記号検出回路７３によって出力され
るリセット信号を表す。
【００２６】伝送路Ａからの信号の検出方法を，図５
（Ａ）に示す伝送路Ａからの信号検出回路で説明する。
伝送路Ａからのトランシーバ回路６０内の信号ＡＢ＿Ｓ
ＩＧをクロック回路７４からのクロック信号＋ＣＬＫで
サンプリングして，Ｄ−ＦＦ８０，Ｄ−ＦＦ８１に順次
ホールドする。信号ＡＢ＿ＳＩＧに変化があると，排他
的論理和回路８２の出力が変化し，ＪＫ−ＦＦ８４のＪ
端子が有効になる。この結果，方向制御信号＋ＤＩＲ＿
ＡＢが有効になる。ただし，既に伝送路Ｂからの通信が
行われている場合には，方向制御信号＋ＤＩＲ＿ＢＡは
有効であり，その反転信号−ＤＩＲ＿ＢＡが論理積回路
８３に入力されるため，ＪＫ−ＦＦ８４のＪ端子は有効
にならず，方向制御信号＋ＤＩＲ＿ＡＢは有効にならな
い。これは，伝送路Ｂからの通信が行われているとき
は，伝送路Ａからの信号検出回路７１が誤動作すること
を防止するためである。
（Ａ）に示す伝送路Ａからの信号検出回路で説明する。
伝送路Ａからのトランシーバ回路６０内の信号ＡＢ＿Ｓ
ＩＧをクロック回路７４からのクロック信号＋ＣＬＫで
サンプリングして，Ｄ−ＦＦ８０，Ｄ−ＦＦ８１に順次
ホールドする。信号ＡＢ＿ＳＩＧに変化があると，排他
的論理和回路８２の出力が変化し，ＪＫ−ＦＦ８４のＪ
端子が有効になる。この結果，方向制御信号＋ＤＩＲ＿
ＡＢが有効になる。ただし，既に伝送路Ｂからの通信が
行われている場合には，方向制御信号＋ＤＩＲ＿ＢＡは
有効であり，その反転信号−ＤＩＲ＿ＢＡが論理積回路
８３に入力されるため，ＪＫ−ＦＦ８４のＪ端子は有効
にならず，方向制御信号＋ＤＩＲ＿ＡＢは有効にならな
い。これは，伝送路Ｂからの通信が行われているとき
は，伝送路Ａからの信号検出回路７１が誤動作すること
を防止するためである。
【００２７】図５（Ｂ）は，伝送路Ｂからの信号検出回
路７２の構成例を示している。この回路による伝送路Ｂ
からの信号の検出は，図５（Ａ）で説明した伝送路Ａか
らの信号の検出と全く同様である。伝送路Ｂからのトラ
ンシーバ回路６０内の信号ＢＡ＿ＳＩＧに変化がある
と，ＪＫ−ＦＦ８４’のＪ端子が有効になり方向制御信
号＋ＤＩＲ＿ＢＡが有効になる。ただし，既に伝送路Ａ
からの通信が行われている場合には，誤動作防止のため
方向制御信号＋ＤＩＲ＿ＢＡは有効にならない。
路７２の構成例を示している。この回路による伝送路Ｂ
からの信号の検出は，図５（Ａ）で説明した伝送路Ａか
らの信号の検出と全く同様である。伝送路Ｂからのトラ
ンシーバ回路６０内の信号ＢＡ＿ＳＩＧに変化がある
と，ＪＫ−ＦＦ８４’のＪ端子が有効になり方向制御信
号＋ＤＩＲ＿ＢＡが有効になる。ただし，既に伝送路Ａ
からの通信が行われている場合には，誤動作防止のため
方向制御信号＋ＤＩＲ＿ＢＡは有効にならない。
【００２８】図６は，図４（Ａ）に示す終了記号検出回
路７３の構成例を示す。図中，９０，９４は排他的論理
和回路，９１〜９３はシフトレジスタ，９５，９６は論
理積回路を表す。
路７３の構成例を示す。図中，９０，９４は排他的論理
和回路，９１〜９３はシフトレジスタ，９５，９６は論
理積回路を表す。
【００２９】伝送の終了検出は，図６（Ａ）に示すよう
な終了記号検出回路によって行われる。この実施例で
は，信号の伝送パターンとして，例えば図６（Ｂ）に示
すような信号のパターンを用いている。すなわち，信号
がないときには伝送路のレベルが変化しない。信号があ
る場合には，“１”信号では１．６μｓの間信号が変化
せず，“０”信号では１．６μｓの中間で信号が反転す
る。また，ビットの区切りでは信号が反転し，データ列
の終りでは，１．６μｓ×２．５＝４μｓの間信号が変
化しないように定義されている。
な終了記号検出回路によって行われる。この実施例で
は，信号の伝送パターンとして，例えば図６（Ｂ）に示
すような信号のパターンを用いている。すなわち，信号
がないときには伝送路のレベルが変化しない。信号があ
る場合には，“１”信号では１．６μｓの間信号が変化
せず，“０”信号では１．６μｓの中間で信号が反転す
る。また，ビットの区切りでは信号が反転し，データ列
の終りでは，１．６μｓ×２．５＝４μｓの間信号が変
化しないように定義されている。
【００３０】伝送路からの信号ＢＡ＿ＳＩＧおよびＡＢ
＿ＳＩＧを排他的論理和回路９０に入力して，その排他
的論理和出力を，順次，シフトレジスタ９１，シフトレ
ジスタ９２，シフトレジスタ９３に通し，シフトレジス
タ９１〜９３の出力について排他的論理和回路９４で排
他的論理和をとる。これにより４μｓの間，信号変化が
ないことを検出し，終了記号を検出する。
＿ＳＩＧを排他的論理和回路９０に入力して，その排他
的論理和出力を，順次，シフトレジスタ９１，シフトレ
ジスタ９２，シフトレジスタ９３に通し，シフトレジス
タ９１〜９３の出力について排他的論理和回路９４で排
他的論理和をとる。これにより４μｓの間，信号変化が
ないことを検出し，終了記号を検出する。
【００３１】さらに，その終了記号検出信号と，先に検
出している方向制御信号＋ＤＩＲ＿ＢＡおよび＋ＤＩＲ
＿ＡＢとの論理積を，それぞれ論理積回路９５，９６で
とり，図５に示した伝送路Ｂまたは伝送Ａからの信号検
出回路のＪＫ−ＦＦ８４’またはＪＫ−ＦＦ８４をリセ
ットするリセット信号＋Ｄ＿ＢＡ＿ＲＳＴ，＋Ｄ＿ＡＢ
＿ＲＳＴを生成する。ＪＫ−ＦＦ８４，８４’がリセッ
トされると，トランシーバ回路６０のドライバは元のハ
イインピーダンス状態に戻る。
出している方向制御信号＋ＤＩＲ＿ＢＡおよび＋ＤＩＲ
＿ＡＢとの論理積を，それぞれ論理積回路９５，９６で
とり，図５に示した伝送路Ｂまたは伝送Ａからの信号検
出回路のＪＫ−ＦＦ８４’またはＪＫ−ＦＦ８４をリセ
ットするリセット信号＋Ｄ＿ＢＡ＿ＲＳＴ，＋Ｄ＿ＡＢ
＿ＲＳＴを生成する。ＪＫ−ＦＦ８４，８４’がリセッ
トされると，トランシーバ回路６０のドライバは元のハ
イインピーダンス状態に戻る。
【００３２】図６（Ａ）に示す終了検出回路では，図６
（Ｂ）に示すような信号を前提として，終了信号の検出
には２．５ビット分（４μｓ）の時間，信号が変化しな
いことを利用しているが，もちろん他の信号形式でも同
様に本発明を適用することが可能である。
（Ｂ）に示すような信号を前提として，終了信号の検出
には２．５ビット分（４μｓ）の時間，信号が変化しな
いことを利用しているが，もちろん他の信号形式でも同
様に本発明を適用することが可能である。
【００３３】図７は，他の終了信号検出回路の構成例を
示している。図中，１００，１０５は排他的論理和回
路，１０１〜１０３はシフトレジスタ，１０４は信号反
転回路，１０６，１０７は論理積回路を表す。
示している。図中，１００，１０５は排他的論理和回
路，１０１〜１０３はシフトレジスタ，１０４は信号反
転回路，１０６，１０７は論理積回路を表す。
【００３４】図７（Ａ）に示す終了信号検出回路は，図
７（Ｂ）に示すような信号の伝送パターンを採用するシ
ステムで用いる終了信号検出回路の例である。この信号
パターンでは，特に終了記号が１μｓ，１．２μｓ，
１．９μｓの間隔で変化する信号で表されている。この
ような変則的な信号パターンを終了記号として使用した
場合にも，図７（Ａ）に示すような終了検出回路を用い
ることにより，図６で説明した終了記号の検出と同様
に，終了記号を検出することができる。
７（Ｂ）に示すような信号の伝送パターンを採用するシ
ステムで用いる終了信号検出回路の例である。この信号
パターンでは，特に終了記号が１μｓ，１．２μｓ，
１．９μｓの間隔で変化する信号で表されている。この
ような変則的な信号パターンを終了記号として使用した
場合にも，図７（Ａ）に示すような終了検出回路を用い
ることにより，図６で説明した終了記号の検出と同様
に，終了記号を検出することができる。
【００３５】以上説明した方式は，伝送路が不平衡であ
っても平衡であっも使用可能であることは言うまでもな
い。例えばＬＡＮシステムにおいて，通常のデータ通信
とは別の伝送路によってシステム全体の電源制御を行う
電源制御監視系ネットワークなどでは，１つのロッカー
に各種周辺装置等の電源制御回路や監視対象となるノー
ドが多数存在することが多い。特にこのようなシステム
において本発明を用いれば，システムを簡便に低コスト
で構成することができる効果は大きい。
っても平衡であっも使用可能であることは言うまでもな
い。例えばＬＡＮシステムにおいて，通常のデータ通信
とは別の伝送路によってシステム全体の電源制御を行う
電源制御監視系ネットワークなどでは，１つのロッカー
に各種周辺装置等の電源制御回路や監視対象となるノー
ドが多数存在することが多い。特にこのようなシステム
において本発明を用いれば，システムを簡便に低コスト
で構成することができる効果は大きい。
【００３６】
【発明の効果】以上説明したように，本発明によれば，
一伝送路上に複数のノードを含んだロッカーを，従来の
ようなインテリジェントで高価なリピータを用いること
なく，トランシーバ台数の制限を越えて設置することが
できるようになる。
一伝送路上に複数のノードを含んだロッカーを，従来の
ようなインテリジェントで高価なリピータを用いること
なく，トランシーバ台数の制限を越えて設置することが
できるようになる。
【００３７】また，ロッカーごとに実装されるリジェネ
レータは，ノード自身が持つ方向制御信号，または信号
の単純なパターン検出によって自動生成した方向制御信
号によって方向制御を行うため，非常に安価に製造する
ことができる。
レータは，ノード自身が持つ方向制御信号，または信号
の単純なパターン検出によって自動生成した方向制御信
号によって方向制御を行うため，非常に安価に製造する
ことができる。
【００３８】また，リピータも，信号の単純なパターン
検出により方向制御を行うため，従来のプロトコル制御
を行うリピータに比べて非常に安価に製造することがで
き，結果として，伝送路および装置構成をきわめて安価
に提供することが可能になる。
検出により方向制御を行うため，従来のプロトコル制御
を行うリピータに比べて非常に安価に製造することがで
き，結果として，伝送路および装置構成をきわめて安価
に提供することが可能になる。
【図１】本発明の原理説明図である。
【図２】本発明（請求項３）の実施例の構成を示す図で
ある。
ある。
【図３】本発明（請求項３）の他の実施例の構成を示す
図である。
図である。
【図４】本発明（請求項４，５）の実施例の構成を示す
図である。
図である。
【図５】図４に示す信号検出回路の構成を示す図であ
る。
る。
【図６】図４に示す終了信号検出回路の構成を示す図で
ある。
ある。
【図７】図４に示す他の終了信号検出回路の構成を示す
図である。
図である。
１０，１１ 主伝送路 ２０，３０ ロッカー ２１，３１ ロッカー内伝送路 ２２ａ，２２ｂ，３２ａ，３２ｂ ノード ２３ａ，２３ｂ，３３ａ，３３ｂ トランシーバ ２４ａ，２４ｂ 方向制御信号 ２５ 方向制御回路 ２６ リジェネレータ ２７ トランシーバ ２８ 方向制御信号 ３４ リジェネレータ ３５ 方向制御回路 ３６，３６’ トランシーバ ３８ 方向制御信号 ４０ リピータ ４１ 方向制御回路 ４２，４２’ トランシーバ
Claims (5)
- 【請求項１】 それぞれ複数のデータ送受信対象を持つ
複数の装置が接続されるマルチドロップ伝送路の伝送路
制御方式において，前記装置内部の伝送路と前記装置外
部の伝送路とを，リジェネレータによって電気的に分離
したことを特徴とする伝送路制御方式。 - 【請求項２】 データを送受信する複数のノードを収容
する複数のロッカーが接続されるマルチドロップ伝送路
の伝送路制御方式において，複数のロッカーを接続する
主伝送路と，各ロッカー内の複数のノードを接続するロ
ッカー内伝送路と，前記各ロッカーごとに，前記主伝送
路と前記各ロッカー内伝送路との間で信号を受け渡しす
るリジェネレータとを備え，前記リジェネレータによっ
て前記主伝送路と前記ロッカー内伝送路とを電気的に分
離したことを特徴とする伝送路制御方式。 - 【請求項３】 請求項２記載の伝送路制御方式におい
て，前記各ロッカーごとに，各ロッカー内のノードに接
続されているトランシーバの方向制御信号の論理和信号
を生成する手段と，生成した論理和信号を前記リジェネ
レータ内のトランシーバの方向制御信号として，前記主
伝送路と前記ロッカー内伝送路間の信号の受け渡しを行
う手段とを備えたことを特徴とする伝送路制御方式。 - 【請求項４】 請求項２記載の伝送路制御方式におい
て，前記リジェネレータは，前記ロッカー内伝送路およ
び前記主伝送路の信号の特徴を検出して，該リジェネレ
ータ内のトランシーバの方向制御信号とする方向制御回
路を備えたことを特徴とする伝送路制御方式。 - 【請求項５】 第１のマルチドロップ伝送路と第２のマ
ルチドロップ伝送路とを接続する伝送路接続装置におい
て，前記第１のマルチドロップ伝送路と前記第２のマル
チドロップ伝送路とのデータの受け渡しを行うトランシ
ーバと，前記第１のマルチドロップ伝送路および前記第
２のマルチドロップ伝送路の信号の特徴を検出して，前
記トランシーバの方向制御信号とする方向制御回路とを
備えたことを特徴とする伝送路接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5689095A JPH08256166A (ja) | 1995-03-16 | 1995-03-16 | 伝送路制御方式および伝送路接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5689095A JPH08256166A (ja) | 1995-03-16 | 1995-03-16 | 伝送路制御方式および伝送路接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08256166A true JPH08256166A (ja) | 1996-10-01 |
Family
ID=13040034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5689095A Withdrawn JPH08256166A (ja) | 1995-03-16 | 1995-03-16 | 伝送路制御方式および伝送路接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08256166A (ja) |
-
1995
- 1995-03-16 JP JP5689095A patent/JPH08256166A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999295A (en) | Stackable network modules using infrared communications | |
| US6266334B1 (en) | Method for optimizing acknowledge packet rate | |
| EP0227808B1 (en) | Reliable synchronous inter-node communication in a self-routing network | |
| KR100806445B1 (ko) | 핫 추가/제거 기능을 갖춘 메모리 채널 | |
| KR100806446B1 (ko) | 비트 레인 장애극복을 가지는 메모리 채널 | |
| US5305317A (en) | Local area network adaptive circuit for multiple network types | |
| JP4210302B2 (ja) | 単方向リンクを用いるメモリ・チャネル | |
| US5321819A (en) | Interface for coupling a host device having a network interface to a computer network having a predetermined communications medium and a predetermined communications physical layer | |
| US5299193A (en) | Signal interface for coupling a network front end circuit to a network adapter circuit | |
| US7240127B2 (en) | Protected Ethernet backplane communication | |
| US5619722A (en) | Addressable communication port expander | |
| JPH11509703A (ja) | 多数の媒体独立インターフェイス及び混合媒体接続を有する拡張可能な集積回路マルチポート中継装置コントローラ | |
| US6826713B1 (en) | Diagnostic access to processors in a complex electrical system | |
| KR100896982B1 (ko) | 치환 상태 패턴을 이용하는 메모리 채널 | |
| US20020114415A1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| US5680113A (en) | Dynamic address assignments to serially connected devices | |
| KR100352568B1 (ko) | 케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법 | |
| US6219353B1 (en) | Message hub | |
| US7167410B2 (en) | Memory system and memory device having a serial interface | |
| US6005863A (en) | Frame switch with serial data processing | |
| US4740957A (en) | Asynchronous addressable electronic key telephone system | |
| JP2003204369A (ja) | 信号送受信装置、回路、およびループバックテスト方法 | |
| JPH08256166A (ja) | 伝送路制御方式および伝送路接続装置 | |
| JP2000013379A (ja) | シリアルバス機器の送受信回路およびＳｅｌｆ ＩＤプロセスの動作手順 | |
| CA2102075A1 (en) | Ethernet repeater |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |